[go: up one dir, main page]

KR101362159B1 - Luminescence dispaly panel and fabricating method tererof - Google Patents

Luminescence dispaly panel and fabricating method tererof Download PDF

Info

Publication number
KR101362159B1
KR101362159B1 KR1020070067550A KR20070067550A KR101362159B1 KR 101362159 B1 KR101362159 B1 KR 101362159B1 KR 1020070067550 A KR1020070067550 A KR 1020070067550A KR 20070067550 A KR20070067550 A KR 20070067550A KR 101362159 B1 KR101362159 B1 KR 101362159B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
seal pattern
moisture
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070067550A
Other languages
Korean (ko)
Other versions
KR20090003841A (en
Inventor
박종현
이강주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070067550A priority Critical patent/KR101362159B1/en
Publication of KR20090003841A publication Critical patent/KR20090003841A/en
Application granted granted Critical
Publication of KR101362159B1 publication Critical patent/KR101362159B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과를 막을 수 있는 발광 표시 패널 및 그 제조 방법을 제공하는 것이다. The present invention provides a light emitting display panel and a method for manufacturing the same, which can prevent the transmission of moisture or oxygen during the bonding process of the light emitting display panel.

본 발명에 따른 발광 표시 패널의 제조 방법은 기판 상에 발광 셀을 형성하는 단계; 및 상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함한다.A method of manufacturing a light emitting display panel according to the present invention includes forming a light emitting cell on a substrate; And forming a first seal pattern on the substrate on which the light emitting cell is formed to remove moisture from the light emitting cell and to react with the moisture to increase adhesion to the substrate.

실 패턴부, 폴리실라잔, 발광 표시 패널 Seal pattern part, polysilazane, light emitting display panel

Description

발광 표시 패널 및 그 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD TEREROF}Light-emitting display panel and manufacturing method therefor {LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD TEREROF}

본 발명은 발광 표시 패널에 관한 것으로, 특히 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과되는 것을 막을 수 있는 발광 표시 패널 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display panel, and more particularly, to a light emitting display panel and a method of manufacturing the same, which can prevent the transmission of moisture or oxygen during the bonding process of the light emitting display panel.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. As a flat panel display device that can reduce the weight and volume, which is a disadvantage of the cathode ray tube (CRT), an organic light emitting display device (OLED), which displays an image by controlling the amount of light emitted from the organic light emitting layer, has been in the spotlight. OLED is a self-luminous device using a thin light emitting layer between the electrodes has the advantage that it can be thinned like a paper.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터T)와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다. OEL 셀은 셀 구동부와 접속된 화소 전극과, 화소 전극 위에 형성된 유기층과, 유기층 위에 형성된 음극으로 구성된다. 이때, 발광 표시 패널은 박막 트랜지스터와 OEL 셀이 형성된 하부 기판과 상부 기판이 합착되어 형성된다. 여기서, 발광 표시 패널은 상/하부 기판을 합착하기 위해 상부 또는 하부 기판에 에폭시 성분의 합착제를 액티브 영역을 둘러싸도록 형성한다. 이러한 에폭시 성분을 사용한 상/하부 기판의 합착 공정 시에 에폭시 또는 상부 기판과 에폭시 계면 사이로 수분, 산소가 침투된다. 이에 따라, OEL 셀은 수분 및 산소와 반응하여 쉬링키즈(Shrinkage) 현상이 발생됨으로써 OEL 셀의 수명이 줄어들게 되는 문제점이 발생된다. In an active matrix OLED, pixels consisting of three color (R, G, B) sub-pixels are arranged in a matrix to display an image. Each sub pixel includes an organic electroluminescent (OEL) cell and a cell driver for independently driving the OEL cell. The cell driver includes an OEL cell comprising at least two thin film transistors T) and a storage capacitor connected between a gate line for supplying a scan signal, a data line for supplying a video data signal, and a common power supply line for supplying a common power signal. Drive the pixel electrode. The OEL cell is composed of a pixel electrode connected to the cell driver, an organic layer formed on the pixel electrode, and a cathode formed on the organic layer. In this case, the light emitting display panel is formed by bonding the lower substrate and the upper substrate on which the thin film transistor and the OEL cell are formed. Here, the light emitting display panel is formed to surround the active region with a binder of an epoxy component on the upper or lower substrate to bond the upper and lower substrates. In the bonding process of the upper and lower substrates using such an epoxy component, moisture and oxygen penetrate between the epoxy or the upper substrate and the epoxy interface. Accordingly, the OEL cell reacts with moisture and oxygen to generate a shrinkage phenomenon, thereby reducing the life of the OEL cell.

상기와 같은 문제점을 위하여, 본 발명은 발광 표시 패널의 합착 공정 시에 수분이나 산소의 투과를 막을 수 발광 표시 패널 및 그 제조 방법을 제공하는 것이다. In order to solve the above problems, the present invention provides a light emitting display panel and a method of manufacturing the same, which can prevent the transmission of moisture or oxygen during the bonding process of the light emitting display panel.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 기판 상에 발광 셀을 형성하는 단계; 및 상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above technical problem, a method of manufacturing a light emitting display panel according to the present invention comprises the steps of forming a light emitting cell on a substrate; And forming a first seal pattern on the substrate on which the light emitting cell is formed to remove moisture from the light emitting cell and to react with the moisture to increase adhesion to the substrate.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 기판 상에 형성되는 발광 셀; 및 상기 발광 셀이 형성된 기판 상에 형성되며 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a light emitting display panel according to the present invention comprises a light emitting cell formed on a substrate; And a first seal pattern formed on the substrate on which the light emitting cells are formed and removing moisture from the light emitting cells and increasing adhesion to the substrate by reacting with the moisture.

본 발명에 따른 발광 표시 패널 및 그 제조 방법은 폴리실라잔(Polysilazane)의 제1 실 패턴과, 에폭시(Epoxy) 성분의 제2 실 패턴이 포함된 실 패턴부를 형성한다. 이러한 실 패턴부의 제1 실 패턴은 상/하부 기판의 합착 공정 시에 외부로부터 침투하는 수분과 반응하여 산화규소(SiO2)를 형성한다. 이에 따라, 폴리실라잔의 제1 실 패턴으로 인해 OEL 셀이 형성된 기판 내부로 수분을 막을 수 있으므로 OEL 셀의 수명을 연장시킬 수 있다. A light emitting display panel and a method of manufacturing the same according to the present invention form a yarn pattern portion including a first yarn pattern of polysilazane and a second yarn pattern of an epoxy component. The first seal pattern of the seal pattern portion reacts with moisture penetrating from the outside during the bonding process of the upper and lower substrates to form silicon oxide (SiO 2 ). Accordingly, the first seal pattern of the polysilazane may prevent moisture into the substrate on which the OEL cell is formed, thereby extending the life of the OEL cell.

또한, OEL 셀이 형성된 하부 기판을 폴리실라잔으로 둘러싸도록 형성함으로써 인캡 글래스 없이 폴리실라잔으로 직접 글래스화 할 수 있다. 이에 따라, 인캡 글래스를 형성하는 공정이 필요없게 된다. In addition, the lower substrate on which the OEL cell is formed may be formed to surround the polysilazane, thereby directly glassing the polysilazane without encapsulation glass. This eliminates the need to form an encap glass.

이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 7d를 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 1 to 7D.

도 1은 본 발명에 따른 발광 표시 패널을 나타낸 사시도이고, 도 2는 도 1에 도시된 발광 표시 패널의 단면도를 나타낸 도면이다. 1 is a perspective view illustrating a light emitting display panel according to the present invention, and FIG. 2 is a cross-sectional view of the light emitting display panel illustrated in FIG. 1.

도 1 및 도 2를 참조하면, 발광 표시 패널은 서로 마주보고 합착된 상부 기판(170)과 하부 기판(120)을 구비한다. 1 and 2, the light emitting display panel includes an upper substrate 170 and a lower substrate 120 that face each other and are bonded to each other.

상부 기판(170)은 하부 기판(120)과 마주보며 투명 물질로 형성된다. 상부 기판(170)은 유리나 폴리머와 같은 절연물을 사용하는 것이 바람직하다.The upper substrate 170 faces the lower substrate 120 and is formed of a transparent material. The upper substrate 170 preferably uses an insulator such as glass or polymer.

하부 기판(120)은 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(110)와, 셀 구동부(110)와 전원 라인(PL)과 접속된 OEL 셀을 포함한다. The lower substrate 120 may include a cell driver 110 connected to a gate line GL, a data line DL, and a power line PL, and an OEL cell connected to the cell driver 110 and a power line PL. Include.

셀 구동부(110)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 커패시터(C)를 구비한다. The cell driver 110 includes a switch thin film transistor T1 connected to the gate line GL and the data line DL, a drive connected between the switch thin film transistor T1 and the power supply line PL and the anode of the OEL cell. The thin film transistor T2 and a storage capacitor C connected between the power supply line PL and the drain electrode of the switch thin film transistor T1 are provided.

스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 양극 역할을 하는 화소 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다. The gate electrode of the switch thin film transistor T1 is connected to the gate line GL, the source electrode thereof is connected to the data line DL and the drain electrode thereof is connected to the gate electrode of the driving TFT T2 and the storage capacitor C . The source electrode of the driving thin film transistor T2 is connected to the power source line PL, and the drain electrode is connected to the pixel electrode serving as an anode of the OEL cell. The storage capacitor C is connected between the power supply line PL and the gate electrode of the driving thin film transistor T2.

스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박 막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다. The switch thin film transistor T1 is turned on when a scan pulse is supplied to the gate line GL, and the data signal supplied to the data line DL serves as a gate electrode of the storage capacitor C and the driving thin film transistor T2. Supply. The driving thin film transistor T2 controls the amount of light emitted from the OEL cell by controlling the current I supplied from the power line PL to the OEL cell in response to the data signal supplied to the gate electrode. Also, even when the switch thin film transistor T1 is turned off, the driving thin film transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor C. Keep the cell luminescent.

구동 박막 트랜지스터(T2)는 도 2에 도시된 바와 같이 절연 기판(120) 위에 형성된 게이트 전극(122)과, 게이트 전극(122)을 덮는 게이트 절연막(124)과, 게이트 절연막(124) 위에 형성된 반도체층(126)과, 반도체층(126)을 덮는 층간 절연막(128)과, 층간 절연막(128)을 관통하는 제1 및 제2 컨택홀(130,132)을 통해 반도체층(126)의 소스 영역(126S) 및 드레인 영역(126D)과 각각 접속된 소스 전극(134) 및 드레인 전극(136)을 구비한다. 반도체층(126)은 LTPS 박막으로 형성되고 게이트 전극(122)과 중첩된 채널 영역(126C)과, 채널 영역(126C)을 사이에 두고 게이트 전극(122)과 비중첩되며 불순물이 주입된 소스 영역(126S) 및 드레인 영역(126D)으로 구성된다. As illustrated in FIG. 2, the driving thin film transistor T2 includes a gate electrode 122 formed on the insulating substrate 120, a gate insulating film 124 covering the gate electrode 122, and a semiconductor formed on the gate insulating film 124. The source region 126S of the semiconductor layer 126 through the layer 126, the interlayer insulating layer 128 covering the semiconductor layer 126, and the first and second contact holes 130 and 132 penetrating through the interlayer insulating layer 128. And a source electrode 134 and a drain electrode 136 connected to the drain region 126D, respectively. The semiconductor layer 126 is formed of an LTPS thin film and overlaps the gate electrode 122 with the channel region 126C, and the source region non-overlapping with the gate electrode 122 with the channel region 126C interposed therebetween. 126S and the drain region 126D.

OEL 셀은 구동 박막 트랜지스터(T2)를 덮는 보호막(138) 위에 형성된 투명 도전 물질의 화소 전극(142)과, 화소 전극(142)을 노출시키는 화소 홀(146)이 형성된 뱅크 절연막(144)과, 화소 홀(146)을 통해 노출된 화소 전극(142) 위에 형성된 발광층을 포함하는 유기층(148)과, 유기층(148) 위에 형성된 음극(150)으로 구성된다. 유기층(148)은 화소 전극(142)으로부터 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층으로 구성된다. 이러한 유기층(148)에 포함된 발광층은 화소 전극(142)에 공급된 전류량에 따라 발광하여 화소 전극(142)을 경유하여 하부 기판(120) 쪽으로 빛을 방출하게 된다. 여기서, 음극(150)은 유기층(148) 특히, 정공 주입층과 접촉됨으로써 누설 전류가 흐를 수 있는 경로인 기생 저항이 발생된다.The OEL cell includes a pixel electrode 142 of a transparent conductive material formed on the passivation layer 138 covering the driving thin film transistor T2, a bank insulating layer 144 having a pixel hole 146 exposing the pixel electrode 142, and The organic layer 148 includes an emission layer formed on the pixel electrode 142 exposed through the pixel hole 146, and a cathode 150 formed on the organic layer 148. The organic layer 148 includes a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer stacked from the pixel electrode 142. The light emitting layer included in the organic layer 148 emits light according to the amount of current supplied to the pixel electrode 142 to emit light toward the lower substrate 120 via the pixel electrode 142. Here, the cathode 150 is in contact with the organic layer 148, in particular, the hole injection layer, thereby generating a parasitic resistance that is a path through which leakage current can flow.

실 패턴부(160)는 하부 기판(120)의 액티브 영역 주변에 따라 형성되며 하부 기판(120)과 상부 기판(170)을 합착시키기 위해 이중 실 패턴으로 제1 및 제2 실 패턴(162,164)이 형성한다. 제1 실 패턴(162)은 폴리실라잔(Polysilazane)을 사용하며, 제2 실 패턴(164)은 에폭시(Epoxy) 성분을 포함하는 일반적인 실재를 사용한다. 여기서, 제1 실 패턴(162)은 제2 실 패턴(164)을 따라 안쪽으로 형성되어 합착제 역할뿐만 아니라 외부로부터 침투하는 수분(H2O)에 의하여 소자 특성이 저하되는 현상을 없애기 위한 건조제 즉, 게터(getter) 역할을 한다. 다시 말하여, 제1 실 패턴(162)은 수분(H2O)과 반응하여 산화규소(SiO2)를 발생시킴으로써 수분(H2O)을 막을 수 있다. The seal pattern unit 160 is formed around the active area of the lower substrate 120, and the first and second seal patterns 162 and 164 are formed in a double seal pattern to bond the lower substrate 120 and the upper substrate 170 together. Form. The first yarn pattern 162 uses polysilazane, and the second yarn pattern 164 uses a general material including an epoxy component. Here, the first yarn pattern 162 is formed inward along the second yarn pattern 164 to remove the phenomenon in which the device characteristics are deteriorated by moisture (H 2 O) penetrating from the outside as well as the role of the binder. It acts as a getter. In other words, the first seal pattern 162 may block the moisture (H 2 O) by reacting with the moisture (H 2 O) to generate silicon oxide (SiO 2 ).

이때, 실 패턴부(160)는 상부 기판(170)의 형태에 따라 제1 및 제2 실 패턴(162,164)을 변경할 수 있다. 다시 말하여, 도 2에 도시된 바와 같이 상부 기판(170)이 평판으로 형성될 경우에는 하부 기판(120)에 형성된 OEL 셀의 외곽 영역을 따라서 제1 및 제2 실 패턴(162,164)으로 둘러싸도록 형성되어 상부 및 하부 기판(120,170)을 합착시킨다. 그리고, 도 3 및 도 4에 도시된 바와 같이 상부 기 판(170)이 하부 기판(120)에 형성된 OEL 셀을 전체적으로 덮도록 인캡(Encap) 형태로 형성될 수 있다. 이때, 제1 실 패턴(162)은 OEL 셀이 형성된 하부 기판(120)과 이를 덮도록 형성된 인캡(Encap) 형태의 상부 기판(170) 사이에 형성되어 하부 기판(120)과 상부 기판(170)을 합착시킨다. 또한, 도 5 및 도 6에 도시된 바와 같이 실 패턴부(160)는 제1 실 패턴(162)만으로 OEL 셀이 형성된 하부 기판(120)을 덮도록 형성될 수 있다. 즉, 제1 실 패턴(162)은 경화되면서 산화규소(SiO2) 글래스화되므로 상부 기판(170) 대신에 사용할 수 있다. In this case, the seal pattern unit 160 may change the first and second seal patterns 162 and 164 according to the shape of the upper substrate 170. In other words, when the upper substrate 170 is formed as a flat plate as illustrated in FIG. 2, the upper substrate 170 is surrounded by the first and second seal patterns 162 and 164 along the outer region of the OEL cell formed on the lower substrate 120. Formed to bond the upper and lower substrates 120 and 170. 3 and 4, the upper substrate 170 may be formed in an encap form to cover the OEL cell formed on the lower substrate 120 as a whole. In this case, the first seal pattern 162 is formed between the lower substrate 120 having the OEL cell formed thereon and the upper substrate 170 having an encap shape formed to cover the lower substrate 120 and the upper substrate 170. Are bonded. 5 and 6, the seal pattern unit 160 may be formed to cover the lower substrate 120 on which the OEL cell is formed using only the first seal pattern 162. That is, since the first seal pattern 162 is hardened and silicon oxide (SiO 2 ) glass is formed, the first seal pattern 162 may be used instead of the upper substrate 170.

도 7a 내지 도 7d는 본 발명에 따른 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.7A to 7D are cross-sectional views illustrating a method of manufacturing a light emitting display panel according to the present invention.

도 7a를 참조하면, 하부 기판(120) 상에 게이트 전극(122), 게이트 절연막(124), 채널 영역(126C) 및 소스/드레인 영역(126S,126D)을 포함하는 반도체층(126), 제1 및 제2 컨택홀(130,132)을 포함하는 층간 절연막(128), 소스/드레인 전극(134,136) 등이 포함된 박막 트랜지스터를 형성한다. Referring to FIG. 7A, a semiconductor layer 126 including a gate electrode 122, a gate insulating layer 124, a channel region 126C, and source / drain regions 126S and 126D may be formed on the lower substrate 120. A thin film transistor including an interlayer insulating layer 128 and source / drain electrodes 134 and 136 including first and second contact holes 130 and 132 is formed.

도 7b를 참조하면, 박막 트랜지스터가 형성된 하부 기판(120) 상에 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된다. Referring to FIG. 7B, a bank insulating layer 144 including pixel holes 146 is formed on the lower substrate 120 on which the thin film transistor is formed.

구체적으로, 박막 트랜지스터가 형성된 하부 기판(120) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포된다. 이러한 유기 절연 물질은 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 화소 전극을 노출시키는 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된다. Specifically, the photosensitive organic insulating material is entirely coated on the lower substrate 120 on which the thin film transistor is formed through a coating method such as spinless or spin coating. The organic insulating material includes a bank insulating layer 144 including a pixel hole 146 exposing the pixel electrode through a photolithography process and an etching process using a mask.

도 7c를 참조하면, 화소 홀(146)이 포함된 뱅크 절연막(144)이 형성된 하부 기판(120) 상에 유기층(148), 음극(150)이 순차적으로 형성된다. Referring to FIG. 7C, the organic layer 148 and the cathode 150 are sequentially formed on the lower substrate 120 on which the bank insulating layer 144 including the pixel holes 146 is formed.

구체적으로, 화소 홀(146) 상에는 정공 주입층과 정공 수송층, 발광층, 전자 수송층이 포함된 유기층(148)이 순차적으로 형성된다. 이후, 유기층(148)이 형성된 하부 기판(120) 상에 음극(150)이 형성된다. 이때, 음극(150)은 유기층(148)이 형성된 하부 기판(120) 상에 알루미늄(Al) 등의 반사율이 높은 금속이 도포됨으로써 형성된다. In detail, the organic layer 148 including the hole injection layer, the hole transport layer, the emission layer, and the electron transport layer is sequentially formed on the pixel hole 146. Thereafter, the cathode 150 is formed on the lower substrate 120 on which the organic layer 148 is formed. In this case, the cathode 150 is formed by applying a metal having high reflectance such as aluminum (Al) on the lower substrate 120 on which the organic layer 148 is formed.

도 7d를 참조하면, 상부 또는 하부 기판(120,170) 상에 실 패턴부(160)를 도포한 후, 상/하부 기판(120,170)을 합착한다. 예로 들어, 실 패턴부(160)는 하부 기판(120) 상에 도포하는 것을 후술하기로 하지만, 상부 기판(170)에 도포할 수 있다. Referring to FIG. 7D, after the seal pattern part 160 is coated on the upper or lower substrates 120 and 170, the upper and lower substrates 120 and 170 are bonded to each other. For example, the seal pattern unit 160 may be applied to the upper substrate 170, but will be described later.

구체적으로, OEL 셀이 형성된 하부 기판(120) 상에 제1 및 제2 실 패턴(162,164)으로 이루어진 실 패턴부(170)가 도포된다. 여기서, 실 패턴부(160)는 하부 기판(120) 상에 폴리실라잔(Polysilazane)으로 이루어진 제1 실 패턴(162)을 도포하고, 에폭시(Epoxy) 성분으로 이루어진 제2 실 패턴(164)을 도포함에 따라 이중으로 형성된다. 이후, 하부 기판(120) 상에 도포된 실 패턴부(160)를 이용하여 상부 기판(170)과 하부 기판(120)을 합착하며, 실 패턴부(160)를 UV 경화 또는 열 경화한다. 이때, 제1 실 패턴(162)의 폴리실라잔(Polysilazane)은 내부에서 발생되는 수분(H20)이나 외부에서 들어오는 수분(H20)에 의해 반응하여 산화규소(SiO2) 글래스화되어 형성된다. 즉, 폴리실라잔(Polysilazane)은 수분(H20)과 반응하여 산화규소(SiO2)를 형성하고 암모니아(NH3)와 수소 가스를(H2) 발생한다. Specifically, the seal pattern part 170 including the first and second seal patterns 162 and 164 is coated on the lower substrate 120 on which the OEL cell is formed. Here, the seal pattern unit 160 applies the first seal pattern 162 made of polysilazane (Polysilazane) on the lower substrate 120, and applies the second seal pattern 164 made of an epoxy component. As applied, it is formed in duplicate. Thereafter, the upper substrate 170 and the lower substrate 120 are bonded to each other by using the seal pattern part 160 applied on the lower substrate 120, and the seal pattern part 160 is UV cured or thermally cured. At this time, the polysilazane (Polysilazane) of the first seal pattern 162 is glass-silicon oxide (SiO 2 ) by reacting with water (H 2 0) generated from the inside or water (H 2 0) coming from the outside Is formed. That is, polysilazane reacts with moisture (H 2 0) to form silicon oxide (SiO 2 ) and generates ammonia (NH 3 ) and hydrogen gas (H 2 ).

SiH2NH +2H2O = SiO2 + NH3 + 2H2 SiH 2 NH + 2H 2 O = SiO 2 + NH 3 + 2H 2

이와 같은 화학식에 의해 시간 지남에 따라 수분(H20)과 지속적으로 반응하면서 수분(H20)은 제거되고 산화규소(SiO2) 글래스가 더욱 단단해지게 되어 상부 기판(170)과 하부 기판(120) 간의 접착력이 증가되어 합착제 특성을 나타나게 된다. 또한, 폴리실라잔(Polysilazane)은 내부에서 생기는 수분(H20)이나 외부에서 들어오는 수분(H20)에 의해 반응하여 산화규소(SiO2) 글래스를 형성하므로 합착제 및 게터(getter) 역할을 할 수 있다. 실 패턴부(160)가 경화됨에 따라, 상부 기판(170) 및 하부 기판(120)을 서로 대향하도록 합착되어 다수의 발광 표시 패널이 마련된다. The water in accordance with the over time by a formula such as (H 2 0) and continue with the reaction to be be removed moisture (H 2 0) is a silicon oxide (SiO 2) glass further harden the upper substrate 170 and lower substrate ( Adhesion between the 120 is increased to show the binder properties. In addition, polysilazane (Polysilazane) is moisture generated within the (H 2 0) and the incoming water from the external silicon oxide reacts by (H 2 0) (SiO 2 ) forms a glass coalescents and a getter (getter) the role can do. As the seal pattern unit 160 is cured, the upper substrate 170 and the lower substrate 120 are bonded to face each other to provide a plurality of light emitting display panels.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention.

도 1은 본 발명에 따른 발광 표시 패널을 나타낸 사시도이다. 1 is a perspective view illustrating a light emitting display panel according to the present invention.

도 2는 도 1에 도시된 발광 표시 패널의 단면도이다.FIG. 2 is a cross-sectional view of the light emitting display panel illustrated in FIG. 1.

도 3은 본 발명에 다른 실시 예에 따른 발광 표시 패널의 사시도이다.3 is a perspective view of a light emitting display panel according to another exemplary embodiment of the present invention.

도 4는 도 3에 도시된 발광 표시 패널의 단면도이다. 4 is a cross-sectional view of the light emitting display panel illustrated in FIG. 3.

도 5는 본 발명에 또 다른 실시 예에 따른 발광 표시 패널의 사시도이다.5 is a perspective view of a light emitting display panel according to another exemplary embodiment of the present invention.

도 6은 도 5에 도시된 발광 표시 패널의 단면도이다.6 is a cross-sectional view of the light emitting display panel illustrated in FIG. 5.

도 7a 내지 도 7d는 본 발명의 발광 표시 패널의 제조 방법을 나타낸 단면도이다.7A to 7D are cross-sectional views illustrating a method of manufacturing a light emitting display panel of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110 : 셀 구동부 120 : 하부 기판110: cell driver 120: lower substrate

122 : 게이트 전극 124 : 게이트 절연막122: gate electrode 124: gate insulating film

126 : 반도체층 126C : 채널 영역126: semiconductor layer 126C: channel region

126S : 소스 영역 126D : 드레인 영역126S: source region 126D: drain region

128 : 층간 절연막 130, 132, 140 : 컨택홀128: interlayer insulating film 130, 132, 140: contact hole

134 : 소스 전극 136 : 드레인 전극134: source electrode 136: drain electrode

138 : 보호막 142 : 화소 전극138: protective film 142: pixel electrode

144 : 뱅크 절연막 146 : 화소홀144: bank insulating film 146: pixel hole

148 : 유기층 150 : 음극148: organic layer 150: cathode

162 : 제1 실 패턴 164 : 제2 실 패턴162: first yarn pattern 164: second yarn pattern

Claims (10)

기판 상에 발광 셀을 형성하는 단계; 및Forming a light emitting cell on the substrate; And 상기 발광 셀이 형성된 기판 상에 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 형성하는 단계를 포함하며;Forming a first seal pattern on the substrate on which the light emitting cell is formed to remove moisture from the light emitting cell and to react with the moisture to increase adhesion to the substrate; 상기 제1 실 패턴은 수분과 반응하여 산화규소(SiO2)를 발생시키는 폴리실라잔(Polysilazane)으로 형성되며;The first seal pattern is formed of polysilazane (Polysilazane) that reacts with moisture to generate silicon oxide (SiO 2 ); 상기 제1 실 패턴은 상기 발광 셀을 둘러싸면서 상기 기판을 덮도록 상기 기판 상에 형성되며;The first seal pattern is formed on the substrate to cover the substrate while surrounding the light emitting cell; 상기 제1 실 패턴과 상기 발광 셀이 서로 접촉하지 않도록 이들이 서로 이격된 것을 특징으로 하는 발광 표시 패널의 제조방법.And spaced apart from each other so that the first seal pattern and the light emitting cell do not contact each other. 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 형성되는 발광 셀; 및A light emitting cell formed on the substrate; And 상기 발광 셀이 형성된 기판 상에 형성되며 상기 발광 셀로부터의 수분을 제거함과 아울러 상기 수분과 반응하여 상기 기판과의 접착력을 증가시키는 제1 실 패턴을 포함하며;A first seal pattern formed on a substrate on which the light emitting cells are formed and removing moisture from the light emitting cells and increasing adhesion to the substrate by reacting with the moisture; 상기 제1 실 패턴은 수분과 반응하여 산화규소(SiO2)를 발생시키는 폴리실라잔(Polysilazane)으로 형성되며;The first seal pattern is formed of polysilazane (Polysilazane) that reacts with moisture to generate silicon oxide (SiO 2 ); 상기 제1 실 패턴은 상기 발광 셀을 둘러싸면서 상기 기판을 덮도록 상기 기판 상에 형성되며;The first seal pattern is formed on the substrate to cover the substrate while surrounding the light emitting cell; 상기 제1 실 패턴과 상기 발광 셀이 서로 접촉하지 않도록 이들이 서로 이격된 것을 특징으로 하는 발광 표시 패널.And spaced apart from each other so that the first seal pattern and the light emitting cell do not contact each other. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070067550A 2007-07-05 2007-07-05 Luminescence dispaly panel and fabricating method tererof Active KR101362159B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070067550A KR101362159B1 (en) 2007-07-05 2007-07-05 Luminescence dispaly panel and fabricating method tererof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067550A KR101362159B1 (en) 2007-07-05 2007-07-05 Luminescence dispaly panel and fabricating method tererof

Publications (2)

Publication Number Publication Date
KR20090003841A KR20090003841A (en) 2009-01-12
KR101362159B1 true KR101362159B1 (en) 2014-02-13

Family

ID=40486405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067550A Active KR101362159B1 (en) 2007-07-05 2007-07-05 Luminescence dispaly panel and fabricating method tererof

Country Status (1)

Country Link
KR (1) KR101362159B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113600B1 (en) * 2012-12-07 2020-05-21 엘지디스플레이 주식회사 Organic light emitting diode display device and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203763A (en) * 2001-12-28 2003-07-18 Delta Optoelectronics Inc Housing structure having a multilayer sealing layer
KR20050050577A (en) * 2003-11-25 2005-05-31 가부시키가이샤 도요다 지도숏키 Light emitting device and method for producing the device
KR20060034585A (en) * 2004-10-19 2006-04-24 삼성에스디아이 주식회사 Display device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203763A (en) * 2001-12-28 2003-07-18 Delta Optoelectronics Inc Housing structure having a multilayer sealing layer
KR20050050577A (en) * 2003-11-25 2005-05-31 가부시키가이샤 도요다 지도숏키 Light emitting device and method for producing the device
KR20060034585A (en) * 2004-10-19 2006-04-24 삼성에스디아이 주식회사 Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090003841A (en) 2009-01-12

Similar Documents

Publication Publication Date Title
US10916603B2 (en) Display device and fabrication method thereof
JP6691190B2 (en) Light emitting device
KR100831889B1 (en) Display device
KR101990116B1 (en) Organic light emitting device and manufacture method thereof
US7291970B2 (en) Light-emitting apparatus with improved bank structure
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US8368090B2 (en) Organic light emitting diode display device
US7576354B2 (en) Organic light emitting diode display and method of fabricating the same
US20040171182A1 (en) Thin film forming device, method of forming a thin film, and self-light-emitting device
KR20040025383A (en) Organic electro luminescence display device and manufacturing of the same
KR20120114685A (en) Oganic electro-luminesence display device and manufactucring metod of the same
CN103811501A (en) Flexible display device
JP2008021653A (en) Organic light-emitting display device and method for manufacturing the same
US20150311472A1 (en) Display apparatus and method of manufacturing the same
US9287525B2 (en) Organic light emitting diode display and method for manufacturing the same
US20090179550A1 (en) Organic light emitting display device having protecting layers and method of manufacturing the same
KR101362164B1 (en) Organcic electro-luminescence dispaly and manufacturing method thereof
US7049744B2 (en) Organic electroluminescence panel having a substrate and a sealing panel sealed by adhering an inorganic film and the sealing panel using a sealing material
TW201415624A (en) Organic light emitting diode display and manufacturing method thereof
KR101480005B1 (en) Organic light emitting display and manufacturing method thereof
JP2011134546A (en) Light emitting device and electronic apparatus using the same, and method of manufacturing light emitting device
KR101362159B1 (en) Luminescence dispaly panel and fabricating method tererof
JP2007101713A (en) Display device
US7220603B2 (en) Method for manufacturing display device and manufacturing apparatus
KR100691567B1 (en) Driving circuit of organic light emitting diode display panel and discharge method using the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070705

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120627

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070705

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130705

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250115

Start annual number: 12

End annual number: 12