KR101355375B1 - 멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치 - Google Patents
멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치 Download PDFInfo
- Publication number
- KR101355375B1 KR101355375B1 KR1020070126891A KR20070126891A KR101355375B1 KR 101355375 B1 KR101355375 B1 KR 101355375B1 KR 1020070126891 A KR1020070126891 A KR 1020070126891A KR 20070126891 A KR20070126891 A KR 20070126891A KR 101355375 B1 KR101355375 B1 KR 101355375B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- queue
- processor
- multimedia
- motion compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
Claims (31)
- 중앙 프로세서 및 복수 개의 연산 프로세서를 포함하는 멀티코어 플랫폼 기반의 멀티미디어 복호화 방법에 있어서,입력된 멀티미디어 데이터에 대해, 상기 중앙 프로세서에서 상기 중앙 프로세서 및 상기 연산 프로세서가 수행할 적어도 하나 이상의 연산 작업에 대한 큐(queue)를 생성하는 단계;상기 연산 프로세서 중 적어도 하나 이상의 일부 연산 프로세서에서 상기 멀티미디어 데이터가 분할된 데이터 영역 별로 움직임 보상 작업을 수행하는 단계; 및상기 연산 프로세서 중 하나의 연산 프로세서가 상기 멀티미디어 데이터에 대한 디블로킹 작업을 수행하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 1 항에 있어서,상기 멀티미디어 복호화 방법은,상기 입력된 멀티미디어 데이터를 상기 중앙 프로세서에서 판독하는 단계;상기 판독된 멀티미디어 데이터에 대해 상기 중앙 프로세서에서 복호화를 위한 초기화 작업을 수행하는 단계;상기 초기화된 멀티미디어 데이터에 대해 상기 중앙 프로세서에서 엔트로피 복호화하는 단계;상기 멀티미디어 데이터에 대해 상기 중앙 프로세서에서 역주파수 변환 작업, 역양자화 작업 및 인트라 예측 작업 중 적어도 하나를 수행하는 단계; 및상기 디블로킹 작업이 수행된 멀티미디어 데이터를 상기 중앙 프로세서에서 저장하는 단계를 더 포함하고,상기 큐 생성 단계는, 상기 엔트로피 복호화된 멀티미디어 데이터에 대한 연산 작업에 대한 큐를 생성하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 1 항에 있어서, 상기 큐 생성 단계는,각각의 연산 작업에 대한 큐에 상기 연산 작업들에 대한 작업 파라미터를 포함하는 작업 파라미터 블록을 넣는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 3 항에 있어서, 상기 큐 생성 단계는,상기 연산 작업에 대한 큐로부터 각각의 상기 연산 작업 큐에 대응되는 연산 프로세서에 상기 작업 파라미터 블록을 전송하는 단계를 더 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 4 항에 있어서, 상기 작업 파라미터 블록 전송 단계는,상기 연산 프로세서에서 소정 단위 시간 동안 처리할 수 있는 작업 파라미터 블록을 결정하는 단계; 및상기 결정된 작업 파라미터 블록을 상기 소정 단위 시간마다 상기 연산 프로세서에 전송하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 1 항에 있어서,상기 멀티미디어 복호화 방법은,상기 멀티미디어 데이터를 적어도 하나 이상의 데이터 영역으로 분할하는 단계; 및각각의 분할된 데이터 영역에 대해 움직임 보상 작업을 수행할 별개의 연산 프로세서를 결정하는 단계를 더 포함하고,상기 큐 생성 단계는,움직임 보상 작업을 위한 큐를 생성하는 경우, 상기 움직임 보상 작업을 수행할 연산 프로세서들 중 각각의 연산 프로세서에서 해당 데이터 영역에 대해 수행할 각각의 작업 파라미터 블록을 포함하는 큐를 생성하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 6 항에 있어서,상기 데이터 영역 분할 단계는,상기 멀티미디어 데이터에 대한 움직임 보상 작업을 위한 연산 프로세서의 연산 부담량을 산출하는 단계;상기 연산 프로세서의 연산 부담량을 고려하여, 상기 멀티미디어 데이터의 데이터 영역으로의 분할 횟수를 결정하는 단계; 및상기 멀티미디어 데이터를 상기 분할 횟수만큼 데이터 영역으로 분할하는 단계를 포함하고,상기 연산 프로세서 결정 단계는, 상기 멀티미디어 데이터의 분할 횟수와 동일한 개수의 연산 프로세서를 결정하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 6 항에 있어서, 상기 데이터 영역 분할 단계는,상기 멀티미디어 데이터 중에서 서로 의존성이 있는 데이터를 검출하는 단계; 및상기 서로 의존성이 있는 데이터들이 분리되지 않도록 상기 분할되는 데이터 영역을 결정하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 8 항에 있어서,상기 데이터 영역 결정 단계는, 상기 검출된 데이터 중 제 1 데이터가 둘 이상의 다른 데이터와 의존성이 있는 경우, 상기 제 1 데이터와 동일한 데이터 영역으로 포함될 데이터로서 상기 의존성이 있는 다른 데이터 중 하나의 데이터를 결정하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 6 항에 있어서,상기 큐 생성 단계는, 상기 움직임 보상 작업에 대한 큐에 상기 각각의 분할된 데이터 영역에 대한 작업 파라미터 블록을 상기 각각의 데이터 영역의 처리 순서에 따라 저장하는 단계; 및상기 움직임 보상 작업에 대한 큐로부터 상기 각각의 분할된 데이터 영역에 대한 작업 파라미터 블록을 상기 각각의 데이터 영역의 처리 순서에 따라 상기 움직임 보상 작업을 수행할 연산 프로세서들에게 전송하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 1 항에 있어서,상기 중앙 프로세서와 상기 연산 프로세서들 사이의 동기화 신호는 메일 박스 방식을 통해 입출력되는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 1 항에 있어서,상기 중앙 프로세서의 메모리와 상기 각각의 연산 프로세서들의 메모리 사이의 데이터는 DMA(Direct Memory Access) 방식을 통해 입출력되는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 6 항에 있어서,상기 움직임 보상 작업을 위한 연산 프로세서에서의 상기 각각의 데이터 영 역에 대한 움직임 보상 작업들을 동기화시키는 단계를 더 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 2 항에 있어서,상기 중앙 프로세서 및 상기 연산 프로세서들의 각각의 연산 작업들은 파이프라인 구조로 병렬적으로 처리되는 단계를 더 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 제 14 항에 있어서, 상기 병렬적 처리 단계는,상기 중앙 프로세서 및 상기 연산 프로세서들의 각각의 연산 작업들은, 상기 멀티미디어 데이터가 데이터 처리 구간마다 N개의 데이터 단위로 나뉠 때, n은 1보다 크고 N보다 작은 양의 정수라면,상기 중앙 프로세서에서 제 (n-1)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성하는 단계;상기 움직임 보상 작업을 위한 연산 프로세서에서 상기 제 (n-1)번째 데이터 단위에 대해 움직임 보상 작업을 수행하고, 상기 중앙 프로세서는 제 (n)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성하는 단계; 및상기 중앙 프로세서에서 제 (n-1)번째 데이터 단위에 대해 역주파수변환 작업, 역양자화 작업 및 인트라 예측 작업을 수행하고, 상기 움직임 보상 작업을 위한 연산 프로세서에서 상기 제 (n)번째 데이터 단위에 대해 움직임 보상 작업을 수행하고, 상기 중앙 프로세서에서 제 (n+1)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성하며, 상기 디블로킹 작업을 위한 연산 프로세서에서 상기 제 (n-1)번째 데이터 단위에 대해 디블로킹 작업을 수행하여 상기 제 (n-1)번째 데이터 단위를 복원하는 단계를 포함하는 것을 특징으로 하는 멀티미디어 복호화 방법.
- 중앙 프로세서 및 복수 개의 연산 프로세서를 포함하는 멀티코어 플랫폼 기반의 멀티미디어 복호화 장치에 있어서,입력된 멀티미디어 데이터에 대해, 상기 중앙 프로세서에서 상기 중앙 프로세서 및 상기 연산 프로세서가 수행할 적어도 하나 이상의 연산 작업에 대한 큐(queue)를 생성하는 큐 생성부;상기 연산 프로세서 중 적어도 하나 이상의 일부 연산 프로세서에서 상기 멀티미디어 데이터가 분할된 데이터 영역 별로 움직임 보상 작업을 수행하는 움직임 보상 작업 수행부; 및상기 연산 프로세서 중 하나의 연산 프로세서가 상기 멀티미디어 데이터에 대한 디블로킹 작업을 수행하는 디블로킹 작업 수행부를 포함하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 16 항에 있어서,상기 멀티미디어 복호화 장치는,상기 중앙 프로세서에서, 상기 입력된 멀티미디어 데이터를 판독하고, 상기 판독된 멀티미디어 데이터에 대해 복호화를 위한 초기화 작업을 수행하고, 상기 초기화된 멀티미디어 데이터에 대해 엔트로피 복호화하고, 상기 멀티미디어 데이터에 대해 역주파수 변환 작업, 역양자화 작업 및 인트라 예측 작업 중 적어도 하나를 수행하고, 상기 디블로킹 작업이 수행된 멀티미디어 데이터를 저장하는 것을 특징으로 하고,상기 큐 생성부는, 상기 엔트로피 복호화된 멀티미디어 데이터에 대한 연산 작업에 대한 큐를 생성하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 16 항에 있어서, 상기 큐 생성부는,각각의 연산 작업에 대한 큐에 상기 연산 작업들에 대한 작업 파라미터를 포함하는 작업 파라미터 블록을 넣는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 18 항에 있어서, 상기 큐 생성부는,상기 연산 작업에 대한 큐로부터 각각의 상기 연산 작업 큐에 대응되는 연산 프로세서에 상기 작업 파라미터 블록을 전송하는 작업 파라미터 블록 전송부를 더 포함하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 19 항에 있어서, 상기 작업 파라미터 블록 전송부는,상기 연산 프로세서에서 소정 단위 시간 동안 처리할 수 있는 작업 파라미터 블록을 결정하고, 상기 결정된 작업 파라미터 블록을 상기 소정 단위 시간마다 상기 연산 프로세서에 전송하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 16 항에 있어서,상기 멀티미디어 복호화 장치는,상기 멀티미디어 데이터를 적어도 하나 이상의 데이터 영역으로 분할하는 데이터 영역 분할부; 및각각의 분할된 데이터 영역에 대해 움직임 보상 작업을 수행할 별개의 연산 프로세서를 결정하는 움직임 보상 프로세서 결정부를 더 포함하고,상기 큐 생성부는,움직임 보상 작업을 위한 큐를 생성하는 경우, 상기 움직임 보상 작업을 수행할 연산 프로세서들 중 각각의 연산 프로세서에서 해당 데이터 영역에 대해 수행할 각각의 작업 파라미터 블록을 포함하는 큐를 생성하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 21 항에 있어서,상기 데이터 영역 분할부는, 상기 멀티미디어 데이터에 대한 움직임 보상 작업을 위한 연산 프로세서의 연산 부담량을 산출하고, 상기 연산 프로세서의 연산 부담량을 고려하여, 상기 멀티미디어 데이터의 데이터 영역으로의 분할 횟수를 결정하여, 상기 멀티미디어 데이터를 상기 분할 횟수만큼 데이터 영역으로 분할하는 것을 특징으로 하고,상기 움직임 보상 프로세서 결정부는, 상기 멀티미디어 데이터의 분할 횟수와 동일한 개수의 연산 프로세서를 결정하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 21 항에 있어서, 상기 데이터 영역 분할부는,상기 멀티미디어 데이터 중에서 서로 의존성이 있는 데이터를 검출하고, 상기 서로 의존성이 있는 데이터들이 분리되지 않도록 상기 분할되는 데이터 영역을 결정하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 23 항에 있어서,상기 데이터 영역 분할부는, 상기 검출된 데이터 중 제 1 데이터가 둘 이상의 다른 데이터와 의존성이 있는 경우, 상기 제 1 데이터와 동일한 데이터 영역으로 포함될 데이터로서 상기 의존성이 있는 다른 데이터 중 하나의 데이터를 결정하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 21 항에 있어서,상기 큐 생성부는, 상기 움직임 보상 작업에 대한 큐에 상기 각각의 분할된 데이터 영역에 대한 작업 파라미터 블록을 상기 각각의 데이터 영역의 처리 순서에 따라 저장하고,상기 움직임 보상 작업에 대한 큐로부터 상기 각각의 분할된 데이터 영역에 대한 작업 파라미터 블록을 상기 각각의 데이터 영역의 처리 순서에 따라 상기 움직임 보상 작업을 수행할 연산 프로세서들에게 전송하는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 16 항에 있어서,상기 중앙 프로세서와 상기 연산 프로세서들 사이의 동기화 신호는 메일 박스 방식을 통해 입출력되는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 16 항에 있어서,상기 중앙 프로세서의 메모리와 상기 각각의 연산 프로세서들의 메모리 사이의 데이터는 DMA(Direct Memory Access) 방식을 통해 입출력되는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 21 항에 있어서,상기 움직임 보상 작업을 위한 연산 프로세서에서의 상기 각각의 데이터 영역에 대한 움직임 보상 작업들을 동기화시키는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 17 항에 있어서,상기 중앙 프로세서 및 상기 연산 프로세서들의 각각의 연산 작업들은 파이 프라인 구조로 병렬적으로 처리되는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 29 항에 있어서,상기 중앙 프로세서 및 상기 연산 프로세서들의 각각의 연산 작업들은,상기 중앙 프로세서 및 상기 연산 프로세서들의 각각의 연산 작업들은, 상기 멀티미디어 데이터가 데이터 처리 구간마다 N개의 데이터 단위로 나뉠 때, n은 1보다 크고 N보다 작은 양의 정수라면,상기 중앙 프로세서에서 제 (n-1)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성한 후,상기 움직임 보상 작업을 위한 연산 프로세서에서 상기 제 (n-1)번째 데이터 단위에 대해 움직임 보상 작업을 수행하고, 상기 중앙 프로세서는 제 (n)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성한 후,상기 중앙 프로세서에서 제 (n-1)번째 데이터 단위에 대해 역주파수변환 작업, 역양자화 작업 및 인트라 예측 작업을 수행하고, 상기 움직임 보상 작업을 위한 연산 프로세서에서 상기 제 (n)번째 데이터 단위에 대해 움직임 보상 작업을 수행하고, 상기 중앙 프로세서에서 제 (n+1)번째 데이터 단위에 대해 엔트로피 복호화 작업을 수행하고 상기 큐를 생성하며, 상기 디블로킹 작업을 위한 연산 프로세서에서 상기 제 (n-1)번째 데이터 단위에 대해 디블로킹 작업을 수행하여 상기 제 (n-1)번째 데이터 단위를 복원함으로써 파이프라인 구조로 병렬적으로 처리되는 것을 특징으로 하는 멀티미디어 복호화 장치.
- 제 1 항 내지 제 15 항 중 어느 한 항의 멀티미디어 복호화 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/179,023 US8634470B2 (en) | 2007-07-24 | 2008-07-24 | Multimedia decoding method and multimedia decoding apparatus based on multi-core processor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US95156707P | 2007-07-24 | 2007-07-24 | |
US60/951,567 | 2007-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090010860A KR20090010860A (ko) | 2009-01-30 |
KR101355375B1 true KR101355375B1 (ko) | 2014-01-22 |
Family
ID=40489959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070126891A Expired - Fee Related KR101355375B1 (ko) | 2007-07-24 | 2007-12-07 | 멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101355375B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101601180B1 (ko) * | 2009-05-01 | 2016-03-08 | 연세대학교 산학협력단 | 데이터 처리 장치 및 그것의 동적 병렬 네트워크 코딩 방법 |
KR20110055022A (ko) | 2009-11-19 | 2011-05-25 | 한국전자통신연구원 | 데이터 및 기능적 분할 방식에 기반한 동영상 복호화 장치 및 방법 |
KR101279507B1 (ko) * | 2009-12-15 | 2013-06-28 | 한국전자통신연구원 | 병렬 처리 기반 파이프라인 복호화 장치 및 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040057465A1 (en) | 2002-09-24 | 2004-03-25 | Koninklijke Philips Electronics N.V. | Flexible data partitioning and packetization for H.26L for improved packet loss resilience |
KR20050021233A (ko) * | 2003-08-21 | 2005-03-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호 처리 장치 및 그것을 이용한 전자 기기 |
US20060056517A1 (en) | 2002-04-01 | 2006-03-16 | Macinnis Alexander G | Method of communicating between modules in a decoding system |
KR20060053568A (ko) * | 2004-11-17 | 2006-05-22 | 엘지전자 주식회사 | 이동 방송 수신기의 비디오 디코딩 시스템 |
-
2007
- 2007-12-07 KR KR1020070126891A patent/KR101355375B1/ko not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060056517A1 (en) | 2002-04-01 | 2006-03-16 | Macinnis Alexander G | Method of communicating between modules in a decoding system |
US20040057465A1 (en) | 2002-09-24 | 2004-03-25 | Koninklijke Philips Electronics N.V. | Flexible data partitioning and packetization for H.26L for improved packet loss resilience |
KR20050021233A (ko) * | 2003-08-21 | 2005-03-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호 처리 장치 및 그것을 이용한 전자 기기 |
KR20060053568A (ko) * | 2004-11-17 | 2006-05-22 | 엘지전자 주식회사 | 이동 방송 수신기의 비디오 디코딩 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR20090010860A (ko) | 2009-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11388405B2 (en) | Content aware scheduling in a HEVC decoder operating on a multi-core processor platform | |
Fouladi et al. | Encoding, fast and slow:{Low-Latency} video processing using thousands of tiny threads | |
Meenderinck et al. | Parallel scalability of video decoders | |
JP5545288B2 (ja) | タスク割当装置、タスク割当方法、及び、タスク割当プログラム | |
US8634470B2 (en) | Multimedia decoding method and multimedia decoding apparatus based on multi-core processor | |
US8532196B2 (en) | Decoding device, recording medium, and decoding method for coded data | |
Mesa et al. | Scalability of macroblock-level parallelism for h. 264 decoding | |
KR101355375B1 (ko) | 멀티코어 플랫폼 기반의 멀티미디어 복호화 방법 및 장치 | |
Collins et al. | Flexible filters: load balancing through backpressure for stream programs | |
Radicke et al. | A multi-threaded full-feature HEVC encoder based on wavefront parallel processing | |
Wang et al. | Parallel H. 264/AVC motion compensation for GPUs using OpenCL | |
Wang et al. | A collaborative scheduling-based parallel solution for HEVC encoding on multicore platforms | |
Gudumasu et al. | Software-based versatile video coding decoder parallelization | |
Kim et al. | H. 264/AVC decoder parallelization and optimization on asymetric multicore platform using dynamic load balancing | |
Azevedo et al. | A highly scalable parallel implementation of H. 264 | |
Duy et al. | Hybrid MPI-OpenMP paradigm on SMP clusters: MPEG-2 encoder and n-body simulation | |
EP3149943B1 (en) | Content aware scheduling in a hevc decoder operating on a multi-core processor platform | |
Radicke et al. | Many-core HEVC encoding based on wavefront parallel processing and GPU-accelerated motion estimation | |
Chen et al. | A novel parallel H. 264 decoder using dynamic load balance on dual core embedded system | |
Wang et al. | Multi-Grain Parallel Accelerate System for H. 264 Encoder on ULTRASPARC T2. | |
Jeong et al. | Parallelization and performance prediction for HEVC UHD real-time software decoding | |
JP5120324B2 (ja) | 画像復号装置及び画像復号方法 | |
Chahal et al. | A comparative study for optimization of video file compression in cloud environment | |
Akramullah | Video Coding Performance | |
Kim et al. | Exploiting thread-level parallelism on HEVC by employing a reference dependency graph |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071207 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20120327 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20071207 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130625 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20131206 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140116 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20140117 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20161220 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20181218 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191216 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20191216 Start annual number: 7 End annual number: 7 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20211027 |