KR101349092B1

KR101349092B1 - 어레이 기판 및 이를 갖는 표시장치

Info

Publication number: KR101349092B1
Application number: KR1020060085997A
Authority: KR
Inventors: 김동규
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-09-07
Filing date: 2006-09-07
Publication date: 2014-01-09
Anticipated expiration: 2026-09-07
Also published as: KR20080022625A; JP5522892B2; EP1898254A1; US7777820B2; EP1898254B1; TW200817802A; US20080062108A1; CN101140943A; CN101140943B; TWI418907B; JP2008065334A

Abstract

시야각을 향상시킨 어레이 기판 및 이를 갖는 표시패널이 개시된다. 어레이 기판은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제1 화소전극, 제2 화소전극 및 스토리지 배선을 포함한다. 제1 박막 트랜지스터는 서로 교차되는 게이트 배선 및 데이터 배선과 전기적으로 연결된다. 제2 박막 트랜지스터는 게이트 배선 및 데이터 배선과 전기적으로 연결된다. 제1 화소전극은 제1 박막 트랜지스터와 전기적으로 연결된다. 제2 화소전극은 제2 박막 트랜지스터와 전기적으로 연결된다. 스토리지 배선은 데이터 배선과 평행하게 형성되고, 제1 및 제2 화소전극 각각과 서로 다른 면적으로 중첩된다. 이와 같이, 스토리지 배선이 제1 및 제2 화소전극 각각과 서로 다른 면적으로 중첩됨에 따라, 제1 및 제2 화소전극에 서로 다른 전압이 인가되어 시야각을 보다 향상시킬 수 있다.

스토리지 메인배선, 스토리지 서브배선, 제1 화소전극, 제2 화소전극

Description

어레이 기판 및 이를 갖는 표시장치{ARRAY SUBSTRATE AND DISPLAY APPARATUS HAVING THE SAME}

도 1은 본 발명의 일 실시예에 따른 표시장치를 도시한 사시도이다.

도 2는 도 1의 표시장치 중 어레이 기판의 배치관계를 개념적으로 평면도이다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이다.

도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.

도 5는 도 3의 단위화소를 단순화시켜 도시한 평면도이다.

도 6은 도 5의 단위화소의 전기적인 연결관계를 도시한 회로도이다.

도 7은 도 1의 표시장치의 전기적인 연결관계를 개념적으로 도시한 평면도이다.

도 8은 도 7에서 제1 스토리지 전압에 따른 제1 및 제2 화소전극에 충전되는 전압을 나타낸 파형도이다.

도 9는 도 7에서 제2 스토리지 전압에 따른 제1 및 제2 화소전극에 충전되는 전압을 나타낸 파형도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 어레이 기판 110 : 게이트 배선

120 : 데이터 배선 130 : 화소부

140 : 투명기판 150 : 스토리지 모배선

152 : 제1 스토리지 메인배선 154 : 제2 스토리지 메인배선

160 : 제1 절연층 170 : 스토리지 자배선

172 : 제1 스토리지 서브배선 174 : 제2 스토리지 서브배선

180 : 제2 절연층 190 : 구동유닛

196 : 제1 스토리지전압 발생부 198 : 제2 스토리지전압 발생부

TFT1 : 제1 박막 트랜지스터 TFT2 : 제2 박막 트랜지스터

HP : 제1 화소전극 LP : 제2 화소전극

CE1 : 제1 연결전극 CE2 : 제2 연결전극

200 : 대향 기판 300 : 액정층

본 발명은 어레이 기판 및 이를 갖는 표시장치에 관한 것으로, 보다 상세하게는 시야각을 향상시킨 어레이 기판 및 이를 갖는 표시장치에 관한 것이다.

일반적으로, 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 평판 표시장치로, 광을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.

상기 액정 표시패널은 어레이 기판, 상기 어레이 기판과 대향되는 컬러필터 기판 및 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재된 액정층을 포함한다. 이때, 상기 어레이 기판은 게이트 배선, 상기 게이트 배선과 교차되는 데이터 배선, 상기 게이트 및 데이터 배선에 의해 정의된 단위화소 내에 형성된 화소전극, 및 상기 게이트 및 데이터 배선과 전기적으로 연결되어 상기 화소전극에 구동전압을 인가하는 박막 트랜지스터를 포함하고, 상기 컬러필터 기판은 컬러필터 및 공통전극을 포함한다.

한편, 상기 액정 표시패널은 상기 액정층 내의 액정들의 배열에 따라 TN모드(Twist Nematic mode), VA모드(Vertical Alignment mode), IPS모드(In Plane Switching mode) 등으로 구동된다. 특히 최근에는 상기 VA모드 중 PVA모드(Patterned Vertical Alignment mode)로 구동되는 액정 표시패널이 개발되어 있다. 상기 PVA모드 액정 표시패널에는 시야각이 증가시키기 위해 상기 화소전극이 및 상기 공통전극이 패턴되어 있다.

그러나, 상기 PVA모드 액정 표시패널은 다른 모드에 비해서는 넓은 시야각을 갖는 장점이 있기는 하지만, 상기 단위화소 내에 형성된 상기 화소전극에 단일 전압이 인가되기 때문에 근본적으로 보다 넓은 시야각을 갖기에는 한계점이 있다.

따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 분리된 화소전극에 서로 다른 전압을 인가하여 시야각을 향상시킨 어레이 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시장치를 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레이 기판은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제1 화소전극, 제2 화소전극 및 스토리지 배선을 포함한다.

상기 제1 박막 트랜지스터는 서로 교차되는 게이트 배선 및 데이터 배선과 전기적으로 연결된다. 상기 제2 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 제1 화소전극은 상기 제1 박막 트랜지스터와 전기적으로 연결된다. 상기 제2 화소전극은 상기 제2 박막 트랜지스터와 전기적으로 연결된다. 상기 스토리지 배선은 상기 데이터 배선과 평행하게 형성되고, 상기 제1 및 제2 화소전극 각각과 서로 다른 면적으로 중첩된다.

여기서, 상기 제1 박막 트랜지스터의 게이트 전극 및 소스 전극은 상기 제2 박막 트랜지스터의 게이트 전극 및 소스 전극과 전기적으로 연결되고, 상기 제1 박막 트랜지스터의 드레인 전극은 상기 제2 박막 트랜지스터의 드레인 전극과 전기적으로 분리된 것이 바람직하다.

한편, 상기 스토리지 배선은 상기 제1 화소전극과 제1 중첩면적으로 중첩되고, 상기 제2 화소전극과 제2 중첩면적으로 중첩되며, 상기 제1 중첩면적은 상기 제2 중첩면적보다 큰 것이 바람직하다. 일례로, 상기 제1 중첩면적은 상기 제2 중첩면적의 두 배이다.

상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시장치는 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층 및 상기 어레이 기판과 전기적으로 연결된 구동유닛을 포함한다.

상기 어레이 기판은 서로 교차되는 게이트 배선 및 데이터 배선과 전기적으로 연결된 제1 박막 트랜지스터와, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 제2 박막 트랜지스터와, 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 화소전극과, 상기 제2 박막 트랜지스터와 전기적으로 연결된 제2 화소전극과, 상기 데이터 배선과 평행하게 형성되고, 상기 제1 및 제2 화소전극 각각과 서로 다른 면적으로 중첩되는 스토리지 배선을 포함한다.

상기 게이트 배선은 복수개가 제1 방향으로 형성되고, 상기 데이터 배선은 복수개가 상기 제1 방향과 수직한 제2 방향으로 형성되며, 상기 제1 및 제2 화소전극은 상기 게이트 배선들 및 상기 데이터 배선들에 의해 정의된 복수의 단위화소들 내에 각각 형성된다.

선택적으로, 상기 스토리지 배선은 상기 제1 및 제2 화소전극들 중 홀수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치된 제1 스토리지 서브배선과, 상기 제1 및 제2 화소전극들 중 짝수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치된 제2 스토리지 서브배선을 포함할 수 있다.

또한, 상기 어레이 기판은 상기 제1 스토리지 서브배선의 일단과 전기적으로 연결된 제1 스토리지 메인배선과, 상기 제2 스토리지 서브배선의 일단과 전기적으 로 연결된 제2 스토리지 메인배선을 더 포함할 수 있다.

한편, 상기 구동유닛은 제1 스토리지 전압을 발생시켜, 상기 제1 스토리지 메인배선으로 인가하는 제1 스토리지전압 발생부와, 상기 제1 스토리지 전압과 다른 제2 스토리지 전압을 발생시켜, 상기 제2 스토리지 메인배선으로 인가하는 제2 스토리지전압 발생부를 포함할 수 있다.

이때, 상기 제1 및 제2 스토리지 전압은 소정의 진폭으로 진동하는 직사각형파이고, 바람직하게 서로 진폭은 같으나 위상이 반대인 직사각형파이다.

이러한 본 발명에 따르면, 스토리지 배선이 단위화소 내에 서로 분리되도록 형성된 제1 및 제2 화소전극과 서로 다른 면적으로 중첩됨에 따라, 제1 및 제2 화소전극에 서로 다른 전압이 인가되어 표시장치의 시야각을 보다 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.

도 1을 참조하면, 본 실시예에 의한 표시장치(600)는 어레이 기판(100), 대향 기판(200), 액정층(300), 인쇄회로기판(400) 및 연성회로기판(500)을 포함하고, 광을 이용하여 영상을 외부로 표시한다.

어레이 기판(100)은 매트릭스(matrix) 형태로 배치된 복수의 화소전극(pixel electrode)들, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들, 상기 박막 트랜지스터들을 각각 작동시키기 위한 신호선(signal line)들을 포함한다.

대향 기판(200)은 어레이 기판(100)과 마주보도록 배치된다. 대향 기판(200)은 선택적으로, 상기 화소전극들과 마주보는 곳에 배치된 컬러필터(color filter)들을 포함할 수 있다. 상기 컬러필터들에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.

액정층(300)은 어레이 기판(100) 및 대향 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상을 외부로 표시한다.

인쇄회로기판(400)은 어레이 기판(100)과 전기적으로 연결되어, 어레이 기판으로 구동신호를 제공한다. 인쇄회로기판(400)은 데이터측 인쇄회로기판과 게이트측 인쇄회로기판을 포함할 수 있다.

연성회로기판(500)은 인쇄회로기판(400)과 어레이 기판(100)을 전기적으로 연결하여, 인쇄회로기판(400)에서 발생된 상기 구동신호를 어레이 기판(100)으로 제공한다. 연성회로기판(500)은 예를 들어, 테이프 캐리어 패키지(Tape Carrier Package : TCP) 또는 칩 온 필름(Chip On Film : COF)일 수 있다.

한편, 인쇄회로기판(400) 중 상기 게이트 인쇄회로기판은 어레이 기판(100) 및 연성회로기판(500)에 별도의 신호 배선을 형성함으로써, 제거될 수 있다. 도 1에서는 상기 게이트 인쇄회로기판이 생략된 것을 일례로 도시하였다.

도 2를 참조하면, 어레이 기판(100)은 게이트 배선(110), 데이터 배선(120) 및 화소부(130)를 포함한다. 이때, 화소부(130)는 게이트 배선(110) 및 데이터 배선(120)과 전기적으로 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 화소전극을 포함한다.

우선, 게이트 배선(110)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(120)은 제1 방향과 수직한 제2 방향을 따라 복수개가 형성된다. 일례로, 도 2에서는 9개의 게이트 배선들(GL1, GL2, ... , GL9) 및 7개의 데이터 배선들(DL1, DL2, ... , DL7)이 형성된 것을 도시하였다. 상기 게이트 배선들(GL1, GL2, ... , GL9)은 게이트 구동부(미도시)와 전기적으로 연결되어 게이트 신호들을 인가받고, 상기 데이터 배선들(DL1, DL2, ... , DL7)은 데이터 구동부(미도시)와 전기적으로 연결되어 데이터 신호들을 인가받는다.

상기 게이트 배선들(GL1, GL2, ... , GL9)과 상기 데이터 배선들(DL1, DL2, ... , DL7)이 서로 수직하게 교차됨에 따라, 어레이 기판(100) 상에는 복수의 단위화소들이 정의된다. 상기 각 단위화소 내에는 화소부(130)가 형성되고, 그로 인해 화소부(130)는 어레이 기판(100)에 매트릭스 형태로 복수개가 배치된다.

상기 각 단위화소는 제2 방향보다 제1 방향이 긴 직사각형 형상을 갖는 것이 바람직하고, 그 결과 상기 각 단위화소 내에 형성된 화소부(130)도 제1 방향으로 긴 형상을 갖는다.

한편, 화소부(130)의 박막 트랜지스터는 데이터 배선(120)들 중 어느 하나를 기준으로 좌측 및 우측에 제2 방향을 따라 번갈아 가며 형성되어, 상기 어느 하나 의 데이터 배선(120)과 전기적으로 연결된다. 일례로, 상기 박막 트랜지스터는 제2 방향을 따라 상기 어느 하나의 데이터 배선(120)의 좌측, 우측, 좌측, 우측 등의 순서로 배치되거나, 상기 어느 하나의 데이터 배선(120)의 좌측, 좌측, 우측, 우측 등의 순서로 배치될 수도 있다. 도 2에서는 상기 박막 트랜지스터는 상기 어느 하나의 데이터 배선(120)의 좌측 및 우측을 한번씩 번갈아가며 배치된 것을 도시하였다.

보다 구체적으로 예를 들어 설명하면, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 좌측 최단부에 배치된 데이터 배선(DL1)은 짝수 번째 행의 화소부(130)와 전기적으로 연결되고, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 우측 최단부에 배치된 데이터 배선(DL7)은 홀수 번째 행의 화소부(130)들과 전기적으로 연결된다. 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 나머지 데이터 배선들(DL2, ... , DL6)은 제2 방향으로 따라 좌측 및 우측을 번갈아가며 화소부(130)들과 전기적으로 연결된다.

한편, 상기 데이터 배선들(DL1, DL2, ... , DL7)의 각각에는 수직반전(vertical inversion)을 위한 데이터 신호들이 인가되는 것이 바람직하다. 구체적으로 예를 들어 설명하면, 한 프레임 동안 네 번째 데이터 배선(D4)에는 양 전압(+)의 데이터 신호가 인가되고, 네 번째 데이터 배선(D4)과 이웃하는 세 번째 및 다섯 번째 데이터 배선(DL3, DL4)에는 음 전압(-)의 데이터 신호가 인가된다. 반면, 그 다음 프레임 동안에는 네 번째 데이터 배선(D4)에는 음 전압(-)의 데이터 신호가 인가되고, 세 번째 및 다섯 번째 데이터 배선(DL3, DL4)에는 양 전압(+)의 데이터 신호가 인가된다. 그 결과, 화소부(130)들의 각 화소전극은 각 프레임마다 도트 반전(dot inversion)을 한다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이고, 도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.

도 3 및 도 4를 참조하면, 어레이 기판(100)은 투명기판(140), 게이트 배선(110), 스토리지 모배선(150), 제1 절연층(160), 데이터 배선(120), 스토리지 자배선(170), 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 제2 절연층(180), 제1 화소전극(HP), 제2 화소전극(LP), 제1 연결전극(CE1) 및 제2 연결전극(CE2)을 포함한다.

투명기판(140)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 일례로, 제1 투명기판(110)은 유리, 석영 및 투명한 합성수지로 이루어진다.

게이트 배선(110)은 투명기판(140) 상에 제1 방향으로 형성되고, 제2 방향을 따라 복수개가 병렬로 형성된다.

스토리지 모배선(150)은 투명기판(140) 상에 게이트 배선(140)과 평행하게 형성된다. 스토리지 모배선(150)은 게이트 배선(140)으로부터 제2 방향으로 소정거리 이격된 위치에 형성된다. 일례로, 스토리지 모배선(150)은 게이트 배선(140)의 상측에 형성된다.

스토리지 모배선(150)은 제1 스토리지 메인배선(152) 및 제2 스토리지 메인배선(154)을 포함한다. 제1 스토리지 메인배선(152) 및 제2 스토리지 메인배선(154)은 제2 방향으로 소정거리 이격되어, 서로 평행하게 형성된다. 이때, 제1 스토리지 메인배선(152)에는 제1 스토리지 전압이 인가되고, 제2 스토리지 메인배선(154)에는 제2 스토리지 전압이 인가된다.

제1 절연층(160)은 게이트 배선(110) 및 스토리지 모배선(150)을 덮도록 투명기판(140) 상에 형성된다. 이때, 제1 절연층(160)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등을 포함할 수 있다.

데이터 배선(120)은 게이트 배선(110)과 교차되도록 제1 절연층(160) 상에 제2 방향으로 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 이와 같이, 게이트 배선(110) 및 데이터 배선(120)이 복수개가 서로 수직하게 교차됨에 따라, 복수의 단위화소들이 정의된다. 이러한 단위화소들은 평면적으로 보았을 때, 매트릭스 형태로 형성된다.

스토리지 자배선(170)은 제1 절연층(160) 상에 데이터 배선(120)과 평행하게 형성되고, 제1 방향을 따라 복수개가 형성된다. 스토리지 자배선(170)은 서로 이웃하는 데이터 배선(120)들 사이에 형성되고, 바람직하게 서로 이웃하는 데이터 배선(120)들의 중앙에 형성된다.

스토리지 자배선(170)은 스토리지 모배선과 전기적으로 연결되고, 제1 스토리지 서브배선(172) 및 제2 스토리지 서브배선(174)을 포함한다.

제1 스토리지 서브배선(172)은 상기 단위화소들 중 홀수 번째 열에 형성된 단위화소들을 가로지르도록 형성된다. 제1 스토리지 서브배선(172)의 일단부는 제1 스토리지 메인배선(152)과 전기적으로 연결된다.

제2 스토리지 서브배선(174)은 상기 단위화소들 중 짝수 번째 열에 형성된 단위화소들을 가로지르도록 형성된다. 제2 스토리지 서브배선(174)의 일단부는 제2 스토리지 메인배선(154)과 전기적으로 연결된다.

제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 상기 단위화소들 내에 각각 형성된다. 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 게이트 배선(110) 및 데이터 배선(129)과 전기적으로 연결된다. 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 데이터 배선(120)들 중 어느 하나를 기준으로 좌측 및 우측에 제2 방향을 따라 번갈아 가며 형성된다.

제2 절연층(180)은 데이터 배선(120), 스토리지 자배선(170), 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 덮도록 제1 절연층(160) 상에 형성된다. 이때, 제2 절연층(180)은 제1 절연층(160)과 동일하게 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등을 포함할 수 있다.

제1 화소전극(HP) 및 제2 화소전극(LP)은 상기 단위화소들 내에 각각 형성된다. 제1 화소전극(HP) 및 제2 화소전극(LP)은 투명한 도전성 물질로 이루어지며, 일례로, 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO)으로 이루어진다.

제1 화소전극(HP)은 제1 박막 트랜지스터(TFT1)와 전기적으로 연결되어, 제1 박막 트랜지스터(TFT1)로부터 제1 구동전압을 인가받아 충전된다. 제1 화소전극(HP)은 스토리지 자배선(170)의 일부와 중첩된다. 제1 화소전극(HP)은 서로 이웃하는 데이터 배선(120)들의 중앙에 배치된 스토리지 자배선(170)을 기준으로 대칭 형상을 갖는 것이 바람직하다.

제2 화소전극(LP)은 제2 박막 트랜지스터(TFT2)와 전기적으로 연결되어, 제2 박막 트랜지스터(TFT2)로부터 제2 구동전압을 인가받아 충전된다. 제2 화소전극(LP)은 제1 화소전극(HP)과 소정거리 이격되고, 바람직하게 제1 화소전극(HP)을 감싸는 형상을 갖는다. 이때, 제2 화소전극(LP)의 면적은 제1 화소전극(HP)의 면적보다 큰 것이 바람직하고, 일례로 제1 화소전극(HP)의 면적의 두 배이다.

제2 화소전극(LP)은 스토리지 자배선(170)의 일부와 중첩된다. 제2 화소전극(LP)은 서로 이웃하는 데이터 배선(120)들의 중앙에 배치된 스토리지 자배선(170)을 기준으로 대칭 형상을 갖는 것이 바람직하다.

제1 연결전극(CE1)은 제2 절연층(180) 상에 형성되고, 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 통해 제1 스토리지 서브배선(172)과 제1 스토리지 메인배선(152)을 서로 전기적으로 연결시킨다.

이때, 제1 콘택홀(CH1)은 제1 스토리지 서브배선(172)의 일단이 노출되도록 제2 절연층(180)에 이 형성되고, 제2 콘택홀(CH2)은 제1 스토리지 메인배선(152)의 일부가 노출되도록 제1 절연층(160) 및 제2 절연층(180)에 이 형성된다.

제2 연결전극(CE2)은 제2 절연층(180) 상에 형성되고, 제3 콘택홀(CH3) 및 제4 콘택홀(CH4)을 통해 제2 스토리지 서브배선(174)과 제2 스토리지 메인배선(154)을 서로 전기적으로 연결시킨다.

이때, 제3 콘택홀(CH3)은 제2 스토리지 서브배선(174)의 일단이 노출되도록 제2 절연층(180)에 이 형성되고, 제4 콘택홀(CH4)은 제2 스토리지 메인배선(154)의 일부가 노출되도록 제1 절연층(150) 및 제2 절연층(180)에 이 형성된다.

도 5는 도 3의 단위화소를 단순화시켜 도시한 평면도이다.

도 5를 참조하여, 어레이 기판(100) 중 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 제1 화소전극(HP), 제2 화소전극(LP) 및 스토리지 자배선(170)에 대하여 보다 자세하게 설명하기로 한다.

제1 박막 트랜지스터(TFT1)는 제1 게이트 전극(G1), 제1 채널패턴(C1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함하고, 제2 박막 트랜지스터(TFT2)는 제2 게이트 전극(G2), 제2 채널패턴(C2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함한다.

제1 게이트 전극(D1) 및 제2 게이트 전극(D2)은 게이트 배선(110)으로부터 제2 방향으로 소정의 길이로 돌출되어 형성된다. 제1 게이트 전극(D1) 및 제2 게이트 전극(D2)은 전기적으로 서로 연결된다.

제1 채널패턴(C1)은 제1 게이트 전극(D1)과 대응되도록 제1 절연층(160) 상에 형성되고, 제2 채널패턴(C2)은 제2 게이트 전극(D2)과 대응되도록 제1 절연층(160) 상에 형성된다. 제1 채널패턴(C1) 및 제2 채널패턴(C2)은 서로 연결될 수 있지만, 바람직하게 서로 이격되어 형성된다.

제1 소스 전극(S1) 및 제2 소스 전극(S2)은 데이터 배선(120)으로부터 제1 방향으로 소정의 길이로 돌출되어 형성된다. 제1 소스 전극(S1)은 제1 채널패턴(C1)의 일부와 중첩되도록 제2 절연층(180) 상에 형성되고, 일례로 평면상으로 보았을 때 U-자 형상을 갖는다. 제2 소스 전극(S2)은 제2 채널패턴(C2)의 일부와 중첩되도록 제2 절연층(180) 상에 형성되고, 일례로 평면상으로 보았을 때 U-자 형상을 갖는다. 한편, 제1 소스 전극(S1) 및 제2 소스 전극(S2)은 서로 전기적으로 연결된다.

제1 드레인 전극(D1)은 제1 채널패턴(C1)의 일부와 중첩되도록 제2 절연층(180) 상에 형성되고, 제1 소스 전극(S1)으로부터 소정거리 이격되어 형성된다. 제1 드레인 전극(D1)은 제1 화소전극(HP)의 일부와 중첩되도록 소정의 길이로 연장된다.

제2 드레인 전극(D2)은 제2 채널패턴(C2)의 일부와 중첩되도록 제2 절연층(180) 상에 형성되고, 제2 소스 전극(S2)으로부터 소정거리 이격되어 형성된다. 제2 드레인 전극(D2)은 제2 화소전극(LP)의 일부와 중첩되도록 소정의 길이로 연장된다.

한편, 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)은 서로 전기적으로 분리된다. 이와 같이, 제1 게이트 전극(D1) 및 제2 게이트 전극(D2)이 서로 전기적으로 연결되고, 제1 소스 전극(S1) 및 제2 소스 전극(S2)이 서로 전기적으로 연결되는 반면, 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)은 서로 전기적으로 분리된다.

제1 화소전극(HP)은 제2 절연층(180)에 형성된 제1 화소 콘택홀(PCH1)을 통해 제1 드레인 전극(D1)의 일단부와 전기적으로 연결되고, 제2 화소전극(LP)은 제2 절연층(180)에 형성된 제2 화소 콘택홀(PCH2)을 통해 제2 드레인 전극(D2)의 일단부와 전기적으로 연결된다.

제1 화소전극(HP) 및 제2 화소전극(LP)은 서로 이격되어 배치되고, 바람직하 게 제2 화소전극(LP)의 면적이 제1 화소전극(HP)의 면적보다 크다. 일례로, 제2 화소전극(LP)의 면적은 제1 화소전극(HP)의 면적의 두 배이다.

스토리지 자배선(170)은 데이터 배선(120)과 평행하게 제1 방향으로 형성되어, 제1 화소전극(HP)의 일부 및 제2 화소전극(LP)의 일부와 중첩된다. 스토리지 자배선(170)은 서로 이웃하는 데이터 배선(120)들 사이에 형성되고, 바람직하게 서로 이웃하는 데이터 배선(120)들의 중앙에 형성된다.

스토리지 자배선(170)은 제1 화소전극(HP)과 제1 중첩영역(OA1)에서 중첩되고, 제2 화소전극(LP)과 제2 중첩영역(OA2)에서 중첩된다. 제1 중첩영역(OA1)의 면적은 제2 중첩영역(OA2)의 면적과 서로 다르다. 예를 들어 본 실시예에서는, 제1 중첩영역(OA1)의 면적은 제2 중첩영역(OA2)의 면적보다 크고, 바람직하게 제2 중첩영역(OA2)의 면적의 두 배이다.

한편, 제1 화소전극(HP)과 중첩되는 스토리지 자배선(170)의 제1 폭(W1)은 제2 화소전극(LP)과 중첩되는 스토리지 자배선의 제2 폭(W2)보다 큰 것이 바람직하다.

도 6을 참조하여 단위화소 내에서의 전기적인 연결관계를 설명하기로 한다.

우선, 게이트 배선(110) 및 데이터 배선(120)이 서로 수직하게 교차되어 배치된다.

제1 박막 트랜지스터(TFT1)의 게이트 전극은 게이트 배선(110)과 전기적으로 연결되고, 제1 박막 트랜지스터(TFT1)의 소스 전극은 데이터 배선(120)과 전기적으 로 연결된다. 제2 박막 트랜지스터(TFT2)의 게이트 전극은 게이트 배선(110)과 전기적으로 연결되고, 제2 박막 트랜지스터(TFT2)의 소스 전극은 데이터 배선(120)과 전기적으로 연결된다. 결과적으로, 제1 박막 트랜지스터(TFT1)의 게이트 전극은 제2 박막 트랜지스터(TFT2)의 게이트 전극과 전기적으로 연결되고, 제1 박막 트랜지스터(TFT1)의 소스 전극은 제2 박막 트랜지스터(TFT2)의 소스 전극과 전기적으로 연결된다.

제1 박막 트랜지스터(TFT1)의 드레인 전극은 제1 화소전극(HP)과 전기적으로 연결된다. 이때, 제1 화소전극(HP)은 대향 기판(200)의 공통전극(Vcom)과의 사이에서 제1 액정 커패시터(Clc1)가 정의되고, 스토리지 자배선(170)과의 사이에서 제1 스토리지 커패시터(Cst1)가 정의된다.

한편, 제2 박막 트랜지스터(TFT2)의 드레인 전극은 제2 화소전극(LP)과 전기적으로 연결된다. 이때, 제2 화소전극(LP)은 대향 기판(200)의 공통전극(Vcom)과의 사이에서 제2 액정 커패시터(Clc2)가 정의되고, 스토리지 자배선(170)과의 사이에서 제2 스토리지 커패시터(Cst2)가 정의된다.

도 7을 참조하여 본 실시예에 의한 표시장치의 전기적인 연결관계를 설명하기로 한다.

본 실시예에 의한 표시장치는 게이트 배선(110), 데이터 배선(120), 제1 스토리지 메인배선(152), 제2 스토리지 메인배선(154), 제1 스토리지 서브배선(172), 제2 스토리지 서브배선(174) 및 구동유닛(190)을 포함한다. 이때, 구동유닛(190)은 게이트 구동부(192), 데이터 구동부(194), 제1 스토리지전압 발생부(196) 및 제2 스토리지전압 발생부(198)를 포함한다.

게이트 배선(110) 및 데이터 배선(120)은 복수개가 서로 수직하게 교차되어 배치되고, 그 결과 복수의 단위화소들이 정의된다.

제1 스토리지 메인배선(152) 및 제2 스토리지 메인배선(154)은 일례로, 게이트 배선(110)으로부터 소정거리 이격되어 게이트 배선(110)의 상측에 형성된다. 제1 스토리지 메인배선(152) 및 제2 스토리지 메인배선(154)은 서로 소정거리 이격되어 형성되고, 게이트 배선(110)과 평행하게 형성된다.

제1 스토리지 서브배선(172) 및 제2 스토리지 서브배선(174)은 서로 이웃하는 데이터 배선(120)들 사이에 형성되고, 바람직하게 서로 이웃하는 데이터 배선(120)들의 중앙에 형성된다.

게이트 구동부(192)는 게이트 배선(110)과 전기적으로 연결되고, 게이트 배선(110)으로 게이트 신호를 인가한다. 게이트 구동부(192)는 일례로, 홀수 번째 열 의 게이트 배선들의 좌측단부와 전기적으로 연결된 제1 게이트 구동부과, 짝수 번째 열의 게이트 배선들의 우측단부와 전기적으로 연결된 제2 게이트 구동부로 구성될 수 있다.

데이터 구동부(194)는 데이터 배선(120)과 전기적으로 연결되고, 데이터 배선(120)으로 데이터 신호를 인가한다. 한편, 데이터 구동부(194)는 제1 스토리지 서브배선(172) 및 제2 스토리지 서브배선(174)의 상측에 형성되는 것이 바람직하다.

제1 스토리지전압 발생부(196)는 제1 스토리지 메인배선(152)과 전기적으로 연결된다. 제1 스토리지전압 발생부(196)는 제1 스토리지 전압을 발생하여, 제1 스토리지 메인배선(152)으로 상기 제1 스토리지 전압을 인가한다. 그 결과, 상기 제1 스토리지 전압은 제1 스토리지 메인배선(152)을 경유하여, 제1 스토리지 서브배선(172)으로 인가된다.

제2 스토리지전압 발생부(198)는 제2 스토리지 메인배선(154)과 전기적으로 연결된다. 제2 스토리지전압 발생부(198)는 제2 스토리지 전압을 발생하여, 제2 스토리지 메인배선(154)으로 상기 제2 스토리지 전압을 인가한다. 그 결과, 상기 제2 스토리지 전압은 제2 스토리지 메인배선(154)을 경유하여, 제2 스토리지 서브배선(174)으로 인가된다.

도 7 및 도 8을 참조하여 제1 스토리지 전압(Vst1)에 따른 제1 화소전극(HP) 및 제2 화소전극(LP)에 충전되는 전압에 대하여 설명하기로 한다.

우선, 제1 스토리지 전압(Vst1)은 소정의 진폭으로 진동하는 직사각형파이다. 이때, 제1 스토리지 전압(Vst1)의 진폭(Vp)의 크기는 일례로, 3V ~ 7V의 범위를 갖고, 바람직하게 약 5V이다.

한편, 제1 스토리지 메인배선(152)과 중첩되는 제1 화소전극(HP) 및 제2 화소전극(LP)에는 일례로, 공통전압(Vvom)을 기준으로 양 전압이 인가된다. 이때, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제1 스토리지 전압(Vst1)이 공통전압(Vvom)과 동일하게 0V일 경우, 제1 기준전압(Vb1)을 갖는다. 제1 기준전압(Vb1)은 일례로, 약 2V이다.

그러나, 본 실시예서와 같이 제1 스토리지 전압(Vst1)이 소정의 진폭으로 진동하는 직사각형파일 경우, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제1 스토리지 전압(Vst1)에 의해 변동된다.

구체적으로 설명하면, 제1 스토리지 전압(Vst1)이 높은 전압을 가질 때, 제1 화소전극(HP)에 충전된 전압은 제1 변동전압(VH)만큼 상승하고, 제2 화소전극(LP)에 충전된 전압은 제2 변동전압(VL)만큼 상승한다. 반면, 제1 스토리지 전압(Vst1)이 낮은 전압을 가질 때, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제1 기준전압(Vb1)과 거의 동일한 전압을 갖는다.

도 5를 다시 참조하면, 스토리지 자배선(170)과 제1 화소전극(HP) 사이의 제1 중첩영역(OA1)의 면적이 스토리지 자배선(170)과 제2 화소전극(LP) 사이의 제2 중첩영역(OA2)의 면적보다 크다. 이와 같이, 제1 중첩영역(OA1)의 면적이 제2 중첩 영역(OA2)의 면적보다 클 경우, 제1 변동전압(VH)은 제2 변동전압(VL)보다 크다. 일례로, 제1 중첩영역(OA1)의 면적이 제2 중첩영역(OA2)의 면적의 두 배일 경우, 제1 변동전압(VH)은 제2 변동전압(VL)의 두 배이다. 그 결과, 제1 화소전극(HP)에 충전된 전압은 제2 화소전극(LP)에 충전된 전압보다 크다.

도 7, 도 8 및 도 9를 참조하여 제2 스토리지 전압(Vst2)에 따른 제1 화소전극(HP) 및 제2 화소전극(LP)에 충전되는 전압에 대하여 설명하기로 한다.

우선, 제2 스토리지 전압(Vst2)은 소정의 진폭으로 진동하는 직사각형파이다. 이때, 제2 스토리지 전압(Vst2)은 제1 스토리지 전압(Vst1)과 동일한 진폭은 같으나 위상이 반대인 직사각형파이다.

한편, 제2 스토리지 메인배선(154)과 중첩되는 제1 화소전극(HP) 및 제2 화소전극(LP)에는 일례로, 공통전압(Vvom)을 기준으로 음 전압이 인가된다. 이때, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제2 스토리지 전압(Vst2)이 공통전압(Vvom)과 동일하게 0V일 경우, 제2 기준전압(Vb2)을 갖는다. 제2 기준전압(Vb1)은 일례로, 약 -2V이다.

그러나, 본 실시예서와 같이 제2 스토리지 전압(Vst2)이 소정의 진폭으로 진동하는 직사각형파일 경우, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제2 스토리지 전압(Vst2)에 의해 변동된다.

구체적으로 설명하면, 제2 스토리지 전압(Vst2)이 낮은 전압을 가질 때, 제1 화소전극(HP)에 충전된 전압은 제1 변동전압(VH)만큼 하강하고, 제2 화소전극(LP)에 충전된 전압은 제2 변동전압(VL)만큼 하강한다. 반면, 제2 스토리지 전압(Vst2)이 높은 전압을 가질 때, 제1 화소전극(HP)에 충전된 전압 및 제2 화소전극(LP)에 충전된 전압은 제2 기준전압(Vb2)과 거의 동일한 전압을 갖는다.

도 5를 또 다시 참조하면, 제1 중첩영역(OA1)의 면적이 제2 중첩영역(OA2)의 면적보다 크므로, 제1 변동전압(VH)은 제2 변동전압(VL)보다 크다. 일례로, 제1 중첩영역(OA1)의 면적이 제2 중첩영역(OA2)의 면적의 두 배일 경우, 제1 변동전압(VH)은 제2 변동전압(VL)의 두 배이다. 그 결과, 제1 화소전극(HP)에 충전된 전압은 제2 화소전극(LP)에 충전된 전압보다 낮다.

한편 도 6을 다시 참조하면, 제1 변동전압(VH)은 제1 스토리지 전압(Vst1)의 진폭(Vp), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)에 의해 결정된다. 구체적으로, 제1 변동전압(VH)은 아래의 <수식 1>에 의해 결정된다.

<수식 1> VH = Vp {Clc1/(Cst1 + Clc1)}

따라서, 제1 스토리지 전압(Vst1)의 진폭(Vp)이 5V 이고, 제1 액정 커패시터(Clc1)가 1pF 이며, 제1 스토리지 커패시터(Cst1)가 4pF 이면, 제1 변동전압(VH)은 4V 값을 갖는다.

또한, 제2 변동전압(VL)은 제2 스토리지 전압(Vst2)의 진폭(Vp), 제2 액정 커패시터(Clc2) 및 제2 스토리지 커패시터(Cst2)에 의해 결정된다. 구체적으로, 제2 변동전압(VL)은 아래의 <수식 2>에 의해 결정된다.

<수식 2> VL = Vp {Clc2/(Cst2 + Clc2)}

따라서, 제2 스토리지 전압(Vst1, Vst2)의 진폭(Vp)이 5V 이고, 제2 액정 커패시터(Clc1)가 2pF 이며, 제2 스토리지 커패시터(Cst2)가 2pF 이면, 제2 변동전압(VH)은 2.5V 값을 갖는다.

한편 본 실시예에서, 제1 액정 커패시터(Clc1)가 1pF 값을 갖고, 제2 액정 커패시터(Clc1)가 2pF 값을 갖는 이유는 제2 화소전극(LP)의 면적이 제1 화소전극(HP)의 면적의 두 배이기 때문이다.

또한, 제1 스토리지 커패시터(Cst1)가 4pF 값을 갖고, 제2 스토리지 커패시터(Cst2)가 2pF 값을 갖는 이유는 제1 중첩영역(OA1)의 면적이 제2 중첩영역(OA2)의 면적의 두 배이기 때문이다.

이와 같이, 본 실시예에 따르면, 스토리지 자배선(170)이 상기 각 단위화소 내에 서로 분리되도록 형성된 제1 화소전극(HP) 및 제2 화소전극(LP)과 서로 다른 면적으로 중첩됨에 따라, 제1 스토리지 커패시터(Cst1) 및 제2 스토리지 커패시터(Cst2)가 서로 달라진다.

그 결과, 제1 화소전극(HP) 및 제2 화소전극(LP)에 동일한 구동전압이 인가되더라도, 제1 스토리지 커패시터(Cst1) 및 제2 스토리지 커패시터(Cst2)의 차이에 의해 제1 화소전극(HP)에 충전되는 전압과 제2 화소전극(LP)에 충전되는 전압이 서로 달라진다.

결국, 제1 화소전극(HP)에 충전되는 전압과 제2 화소전극(LP)에 충전되는 전압이 서로 달라질 경우, 표시장치(600)의 시야각은 보다 향상될 수 있다.

이와 같은 본 발명에 의하면, 스토리지 주배선이 단위화소 내에 서로 분리되도록 형성된 제1 화소전극 및 제2 화소전극과 서로 다른 면적으로 중첩됨에 따라, 제1 스토리지 커패시터 및 제2 스토리지 커패시터가 서로 달라지고, 그 결과 제1 화소전극 및 제2 화소전극에 서로 다른 전압이 인가되어 표시장치의 시야각을 보다 향상시킬 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

서로 교차되는 게이트 배선 및 데이터 배선과 전기적으로 연결된 제1 박막 트랜지스터;

상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 제2 박막 트랜지스터;

상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 화소전극;

상기 제2 박막 트랜지스터와 전기적으로 연결된 제2 화소전극; 및

상기 데이터 배선과 평행하게 형성되는 스토리지 배선을 포함하고,

상기 스토리지 배선은

상기 제1 화소전극과 중첩되어 제1 스토리지 커패시터를 형성하는 제1 부분; 및

상기 제2 화소전극과 중첩되어 제2 스토리지 커패시터를 형성하는 제2 부분을 포함하며,

상기 제1 부분과 상기 제2 부분의 면적은 서로 다르며,

상기 제1 부분 및 상기 제2 부분은 동일 층에 형성되고,

상기 제1 부분은 상기 제1 화소전극과 제1 중첩면적을 갖도록 중첩되고, 상기 제2 부분은 상기 제2 화소전극과 상기 제1 중첩면적보다 작은 제2 중첩면적을 갖도록 중첩되며,

상기 제1 스토리지 커패시터가 상기 제2 스토리지 커패시터보다 크도록 하기 위해 상기 제1 화소전극과 중첩되는 상기 스토리지 배선의 폭은 상기 제2 화소전극과 중첩되는 상기 스토리지 배선의 폭보다 크고,

상기 제2 스토리지 커패시터보다 큰 상기 제1 스토리지 커패시터를 갖는 상기 제1 화소전극의 면적은 상기 제2 스토리지 커패시터를 갖는 상기 제2 화소전극의 면적보다 작은 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 제1 박막 트랜지스터의 게이트 전극 및 소스 전극은 상기 제2 박막 트랜지스터의 게이트 전극 및 소스 전극과 전기적으로 연결되고,

상기 제1 박막 트랜지스터의 드레인 전극은 상기 제2 박막 트랜지스터의 드레인 전극과 전기적으로 분리된 것을 특징으로 하는 어레이 기판.
삭제
제1항에 있어서, 상기 제1 중첩면적은 상기 제2 중첩면적의 두 배인 것을 특징으로 하는 어레이 기판.
삭제
제1항에 있어서, 상기 제2 화소전극은 상기 제1 화소전극을 감싸는 형상을 갖는 것을 특징으로 하는 어레이 기판.
제6항에 있어서, 상기 제2 화소전극은 상기 제1 화소전극의 면적의 두 배인 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 게이트 배선은 복수개가 제1 방향으로 형성되고, 상기 데이터 배선은 복수개가 상기 제1 방향과 수직한 제2 방향으로 형성되며,

상기 제1 및 제2 화소전극은 상기 게이트 배선들 및 상기 데이터 배선들에 의해 정의된 복수의 단위화소들 내에 각각 형성되는 것을 특징으로 하는 어레이 기판.
제8항에 있어서, 상기 스토리지 배선은

상기 제1 및 제2 화소전극들 중 홀수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치되고, 제1 스토리지 전압이 인가되는 제1 스토리지 서브배선; 및

상기 제1 및 제2 화소전극들 중 짝수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치되고, 상기 제1 스토리지 전압과 다른 제2 스토리지 전압이 인가되는 제2 스토리지 서브배선을 포함하는 것을 특징으로 하는 어레이 기판.
제9항에 있어서, 상기 제1 스토리지 서브배선의 일단과 전기적으로 연결되어, 상기 제1 스토리지 서브배선으로 상기 제1 스토리지 전압을 제공하는 제1 스토리지 메인배선; 및

상기 제2 스토리지 서브배선의 일단과 전기적으로 연결되어, 상기 제2 스토리지 서브배선으로 상기 제2 스토리지 전압을 제공하는 제2 스토리지 메인배선을 더 포함하는 것을 특징으로 하는 어레이 기판.
제10항에 있어서, 상기 제1 및 제2 스토리지 메인배선은 상기 게이트 배선과 동일층에 형성되고, 상기 게이트 배선과 평행하도록 상기 제1 방향으로 형성된 것을 특징으로 하는 어레이 기판.
제11항에 있어서, 상기 제1 및 제2 스토리지 메인배선의 상부에는 제1 절연층이 형성되고, 상기 제1 절연층 상에는 상기 제1 및 제2 스토리지 서브배선이 형성되며, 상기 제1 및 제2 스토리지 서브배선의 상부에는 제2 절연층이 형성되는 것을 특징으로 하는 어레이 기판.
제12항에 있어서, 상기 제1 스토리지 서브배선의 일단이 노출되도록 상기 제2 절연층에 제1 콘택홀이 형성되고, 상기 제1 스토리지 메인배선의 일부가 노출되도록 상기 제1 및 제2 절연층에 제2 콘택홀이 형성되며,

상기 제2 스토리지 서브배선의 일단이 노출되도록 상기 제2 절연층에 제3 콘택홀이 형성되고, 상기 제2 스토리지 메인배선의 일부가 노출되도록 상기 제1 및 제2 절연층에 제4 콘택홀이 형성되는 것을 특징으로 하는 어레이 기판.
제13항에 있어서, 상기 제2 절연층 상에 형성되고, 상기 제1 및 제2 콘택홀을 통해 상기 제1 스토리지 서브배선 및 상기 제1 스토리지 메인배선과 전기적으로 연결되는 제1 연결전극; 및

상기 제2 절연층 상에 형성되고, 상기 제3 및 제4 콘택홀을 통해 상기 제2 스토리지 서브배선 및 상기 제2 스토리지 메인배선과 전기적으로 연결되는 제2 연결전극을 포함하는 것을 특징으로 하는 어레이 기판.
제14항에 있어서, 상기 제1 및 제2 연결전극은 상기 제1 및 제2 화소전극과 동일층에 형성되고, 투명한 도전성 물질로 이루어진 것을 특징으로 하는 어레이 기판.
제8항에 있어서, 상기 단위화소들은 상기 제2 방향보다 상기 제1 방향으로 긴 직사각형 형상을 갖는 것을 특징으로 하는 어레이 기판.
제16항에 있어서, 상기 제1 및 제2 박막 트랜지스터는 상기 데이터 배선을 기준으로 좌측 및 우측에 상기 제2 방향을 따라 번갈아 가며 형성된 것을 특징으로 하는 어레이 기판.
어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층 및 상기 어레이 기판과 전기적으로 연결된 구동유닛을 포함하는 표시장치에 있어서,

상기 어레이 기판은

서로 교차되는 게이트 배선 및 데이터 배선과 전기적으로 연결된 제1 박막 트랜지스터;

상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 제2 박막 트랜지스터;

상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 화소전극;

상기 제2 박막 트랜지스터와 전기적으로 연결된 제2 화소전극; 및

상기 데이터 배선과 평행하게 형성되는 스토리지 배선을 포함하고,

상기 스토리지 배선은

상기 제1 화소전극과 중첩되어 제1 스토리지 커패시터를 형성하는 제1 부분; 및

상기 제2 화소전극과 중첩되어 제2 스토리지 커패시터를 형성하는 제2 부분을 포함하며,

상기 제1 부분과 상기 제2 부분의 면적은 서로 다르며,

상기 제1 부분 및 상기 제2 부분은 동일 층에 형성되고,

상기 제1 부분은 상기 제1 화소전극과 제1 중첩면적을 갖도록 중첩되고, 상기 제2 부분은 상기 제2 화소전극과 상기 제1 중첩면적보다 작은 제2 중첩면적을 갖도록 중첩되며,

상기 제1 스토리지 커패시터가 상기 제2 스토리지 커패시터보다 크도록 하기 위해 상기 제1 화소전극과 중첩되는 상기 스토리지 배선의 폭은 상기 제2 화소전극과 중첩되는 상기 스토리지 배선의 폭보다 크고,

상기 제2 스토리지 커패시터보다 큰 상기 제1 스토리지 커패시터를 갖는 상기 제1 화소전극의 면적은 상기 제2 스토리지 커패시터를 갖는 상기 제2 화소전극의 면적보다 작은 것을 특징으로 하는 표시장치.
제18항에 있어서, 상기 게이트 배선은 복수개가 제1 방향으로 형성되고, 상기 데이터 배선은 복수개가 상기 제1 방향과 수직한 제2 방향으로 형성되며,

상기 제1 및 제2 화소전극은 상기 게이트 배선들 및 상기 데이터 배선들에 의해 정의된 복수의 단위화소들 내에 각각 형성되는 것을 특징으로 하는 표시장치.
제19항에 있어서, 상기 스토리지 배선은

상기 제1 및 제2 화소전극들 중 홀수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치된 제1 스토리지 서브배선; 및

상기 제1 및 제2 화소전극들 중 짝수 번째 열에 배치된 제1 및 제2 화소전극들과 중첩되도록 배치된 제2 스토리지 서브배선을 포함하는 것을 특징으로 하는 표시장치.
제20항에 있어서, 상기 어레이 기판은

상기 제1 스토리지 서브배선의 일단과 전기적으로 연결된 제1 스토리지 메인배선; 및

상기 제2 스토리지 서브배선의 일단과 전기적으로 연결된 제2 스토리지 메인배선을 더 포함하는 것을 특징으로 하는 표시장치.
제21항에 있어서, 상기 구동유닛은

제1 스토리지 전압을 발생시켜, 상기 제1 스토리지 메인배선으로 인가하는 제1 스토리지전압 발생부; 및

상기 제1 스토리지 전압과 다른 제2 스토리지 전압을 발생시켜, 상기 제2 스토리지 메인배선으로 인가하는 제2 스토리지전압 발생부를 포함하는 것을 특징으로 하는 표시장치.
제22항에 있어서, 상기 제1 및 제2 스토리지 전압은 소정의 진폭으로 진동하는 직사각형파인 것을 특징으로 하는 표시장치.
제23항에 있어서, 상기 제1 및 제2 스토리지 전압은 서로 진폭은 같으나 위상이 반대인 직사각형파인 것을 특징으로 하는 표시장치.