[go: up one dir, main page]

KR101344351B1 - 어레이 기판 및 이를 갖는 표시패널 - Google Patents

어레이 기판 및 이를 갖는 표시패널 Download PDF

Info

Publication number
KR101344351B1
KR101344351B1 KR1020060060413A KR20060060413A KR101344351B1 KR 101344351 B1 KR101344351 B1 KR 101344351B1 KR 1020060060413 A KR1020060060413 A KR 1020060060413A KR 20060060413 A KR20060060413 A KR 20060060413A KR 101344351 B1 KR101344351 B1 KR 101344351B1
Authority
KR
South Korea
Prior art keywords
electrode
overlapping
storage unit
pixel electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060060413A
Other languages
English (en)
Other versions
KR20080001937A (ko
Inventor
김동규
백승수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060060413A priority Critical patent/KR101344351B1/ko
Priority to US11/823,372 priority patent/US7986377B2/en
Priority to EP07012431A priority patent/EP1873582B1/en
Priority to CN2007101268671A priority patent/CN101097383B/zh
Priority to JP2007174096A priority patent/JP5269355B2/ja
Publication of KR20080001937A publication Critical patent/KR20080001937A/ko
Application granted granted Critical
Publication of KR101344351B1 publication Critical patent/KR101344351B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널이 개시된다. 어레이 기판은 제1 방향으로 형성된 게이트 배선, 게이트 배선과 교차되도록 제2 방향으로 형성된 데이터 배선, 게이트 및 데이터 배선과 전기적으로 연결된 박막 트랜지스터, 게이트 및 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 박막 트랜지스터와 전기적으로 연결된 화소전극, 및 화소전극의 일부와 중첩되는 스토리지 배선을 포함한다. 스토리지 배선은 제2 방향으로 형성된 메인 스토리지부, 메인 스토리지부와 연결되어 제1 방향으로 연장되며 화소전극의 일단과 제1 길이로 중첩되는 제1 서브 스토리지부, 및 메인 스토리지부와 연결되어 제1 방향으로 연장되며 화소전극의 일단에 대향하는 타단과 제1 길이만큼 중첩되는 제2 서브 스토리지부를 포함한다. 이로써, 화소전극의 얼라인 미스에 의해 화소전극 내의 킥백전압이 변동되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.
Figure R1020060060413
메인 스토리지부, 제1 서브 스토리지부, 제2 서브 스토리지부

Description

어레이 기판 및 이를 갖는 표시패널{ARRAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 표시패널을 도시한 사시도이다.
도 2는 도 1의 표시패널 중 어레이 기판의 배치관계를 개념적으로 평면도이다.
도 3은 도 2의 일부를 확대해서 도시한 평면도이다.
도 4는 도 3의 A부분을 확대해서 도시한 평면도이다.
도 5는 도 4의 I-I'선을 따라 절단한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 8은 도 6의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다.
도 10은 본 발명의 제3 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다.
도 11은 본 발명의 제4 실시예에 따른 표시패널 중 어레이 기판의 일부를 도 시한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 어레이 기판 110 : 게이트 배선
120 : 데이터 배선 122 : 좌측 데이터 라인
124 : 우측 데이터 라인 130 : 화소전극
130a : 메인 전극부 130b : 중첩 전극부
TFT : 박막 트랜지스터 160 : 스토리지 배선
162 : 메인 스토리지부 164 : 제1 서브 스토리지부
166 : 제2 서브 스토리지부 166a : 중첩 스토리지 전극
166b : 비중첩 스토리지 전극 170 : 제1 연결전극
180 : 제2 연결전극 200 : 대향 기판
300 : 액정층
본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.
일반적으로, 액정 표시장치(liquid crystal display)는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.
상기 액정 표시패널은 일반적으로 어레이 기판, 상기 어레이 기판과 대향하는 컬러필터 기판 및 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재된 액정층을 포함한다.
상기 어레이 기판은 서로 수직하게 교차되어 복수의 단위화소들을 정의하는 게이트 및 데이터 배선들과, 상기 게이트 및 데이터 배선들과 전기적으로 연결된 박막 트랜지스터들과, 상기 단위화소들 내에 형성되어 상기 박막 트랜지스터들과 전기적으로 연결된 화소전극들과, 상기 화소전극들과 중첩되도록 형성된 스토리지 배선들을 포함한다. 여기서, 상기 스토리지 배선들은 상기 화소전극들과 중첩되어, 상기 각 화소전극에 인가된 화소전압을 한 프레임 동안 유지시킨다.
한편, 상기 어레이 기판의 구성요소들은 일반적으로 사진식각공정에 의해 형성된다. 일례로, 상기 화소전극들은 전면 증착, 마스크에 의한 노광 및 에칭에 의한 식각 공정을 통해 형성된다. 최근에는 상기 어레이 기판이 대형화됨에 따라, 상기 마스크에 비해 더 큰 사이즈를 가지게 되고, 그에 따라 상기 마스크에 의해 노광이 여러 번 반복적으로 이루어진다. 즉, 상기 마스크를 소정 거리 반복적으로 이동시킴으로써, 상기 노광 공정이 수행된다.
그러나, 상기 노광 공정으로 상기 화소전극들을 형성할 경우, 상기 화소전극들이 상기 게이트 배선들, 상기 데이터 배선들 및 상기 스토리지 배선들에 대해서 미스 얼라인이 발생될 수 있다. 특히, 상기 화소전극들이 상기 스토리지 배선들에 대해서 미스 얼라인이 발생될 경우, 상기 화소전극들 및 상기 스토리지 배선들 사이에서의 스토리지 커패시터가 위치에 따라 변경된다.
이와 같이, 상기 스토리지 커패시터가 위치에 따라 변동될 경우, 각 위치별로 킥백(kick back)전압의 편차가 발생되어 플리커(flicker) 불량을 발생시키고, 그에 따라 영상의 표시품질이 저하되는 문제점을 갖는다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 화소전극의 얼라인 미스에 의해 스토리지 커패시터가 변경되는 것을 방지하여 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시패널을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극 및 스토리지 배선을 포함한다.
상기 게이트 배선은 제1 방향으로 형성된다. 상기 데이터 배선은 상기 게이트 배선과 교차되도록 제2 방향으로 형성된다. 상기 박막 트랜지스터는 상기 게이트 및 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 게이트 및 데이터 배선에 의해 정의된 직사각형 형상의 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된다.
상기 스토리지 배선은 메인 스토리지부, 제1 서브 스토리지부 및 제2 서브 스토리지부를 포함한다.
상기 메인 스토리지부는 상기 제2 방향으로 형성된다. 상기 제1 서브 스토리지부는 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며, 상기 화소전극의 일단과 제1 길이로 중첩된다. 상기 제2 서브 스토리지부는 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며, 상기 화소전극의 일단에 대향하는 타단과 상기 제1 길이만큼 중첩된다.
여기서, 상기 제1 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이로 연장되고, 상기 제2 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이보다 긴 제2 길이로 연장된 것이 바람직하다.
선택적으로, 상기 제2 서브 스토리지부는 상기 화소전극의 타단과 상기 제1 길이로 중첩되는 중첩 스토리지 전극, 및 상기 중첩 스토리지 전극과 연결되며, 상기 화소전극의 타단과 중첩되지 않는 비중첩 스토리지 전극을 포함한다고 할 때, 상기 중첩 스토리지 전극은 상기 비중첩 스토리지 전극으로부터 상기 화소전극 쪽으로 굴곡진 형상을 갖거나, 또는 상기 중첩 스토리지 전극의 폭은 상기 비중첩 스토리지 전극의 폭보다 큰 것이 바람직하다.
한편, 상기 화소전극은 상기 제2 서브 스토리지부와 중첩되지 않는 메인 전극부, 및 상기 메인 전극부로부터 상기 제2 서브 스토리지부 쪽으로 연장되어, 상기 제2 서브 스토리지부와 상기 제1 길이만큼 중첩되는 중첩 전극부를 포함할 수도 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 및 상기 어레이 기판 및 상기 대향 기판 사이에 개재된 액정층을 포함한다.
상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 제1 방향과 수직한 제2 방향으로 형성된 데이터 배선과, 상기 게이트 및 데이터 배선과 전기적으로 연결된 박막 트랜지스터와, 상기 게이트 및 데이터 배선에 의해 정의된 직사각형 형상의 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극과, 상기 제2 방향으로 형성된 메인 스토리지부, 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단과 제1 길이로 중첩되는 제1 서브 스토리지부, 및 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단에 대향하는 타단과 상기 제1 길이만큼 중첩되는 제2 서브 스토리지부를 갖는 스토리지 배선을 포함한다.
이러한 본 발명에 따르면, 제1 서브 스토리지부 및 화소전극의 일단이 중첩되는 길이와 제2 서브 스토리지부 및 화소전극의 타단이 중첩되는 길이가 서로 동일하게 형성됨에 따라, 화소전극의 얼라인 미스로 스토리지 커패시터가 변경되는 것을 방지하여, 영상의 표시품질을 보다 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.
<표시패널의 제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 표시패널을 도시한 사시도이다.
우선, 도 1을 참조하여 본 실시예에 의한 표시패널(400)을 간단하게 설명하기로 한다. 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함하고, 광을 이용하여 영상을 외부로 표시한다.
어레이 기판(100)은 매트릭스(matrix) 형태로 배치된 복수의 화소전극(pixel electrode)들, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들, 상기 박막 트랜지스터들을 각각 작동시키기 위한 신호선(signal line)들을 포함한다.
대향 기판(200)은 어레이 기판(100)과 마주보도록 배치된다. 대향 기판(200)은 어레이 기판(200)의 전면에 배치되며 투명하면서 도전성인 공통전극(common electrode) 및 상기 화소전극들과 마주보는 곳에 배치된 컬러필터(color filter)들을 포함한다. 상기 컬러필터들에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.
액정층(300)은 어레이 기판(100) 및 대향 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상을 외부로 표시한다.
도 2는 도 1의 표시패널 중 어레이 기판의 배치관계를 개념적으로 평면도이다.
도 2를 참조하여 어레이 기판(100)의 배치관계를 간단하게 설명하면, 어레이 기판(100)은 게이트 배선(110), 데이터 배선(120) 및 화소전극(130)을 포함한다.
게이트 배선(110)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(120)은 제1 방향과 수직한 제2 방향을 따라 복수개가 형성된다. 일례로, 도 2에서는 9개의 게이트 배선들(GL1, GL2, ... , GL9)이 형성되고, 7개의 데이터 배선들(DL1, DL2, ... , DL7)이 형성된다. 상기 게이트 배선들(GL1, GL2, ... , GL9)은 게이트 구동부(미도시)와 전기적으로 연결되어 게이트 신호들을 인가받고, 상기 데이터 배선들(DL1, DL2, ... , DL7)은 데이터 구동부(미도시)와 전기적으로 연결되어 데이터 신호들을 인가받는다.
여기서, 상기 게이트 구동부는 홀수 열의 게이트 배선들(GL1, GL3, GL5, GL7, GL9)의 좌측단부와 전기적으로 연결된 좌측 게이트 구동부(미도시) 및 짝수 열의 게이트 배선들(GL2, GL4, GL6, GL8)의 우측단부와 전기적으로 연결된 우측 게이트 구동부(미도시)를 포함한다. 이와 다르게, 상기 게이트 구동부는 상기 게이트 배선들(GL1, GL2, ... , GL9)의 일단부와 전기적으로 연결될 수도 있다.
상기 게이트 배선들(GL1, GL2, ... , GL9)과 상기 데이터 배선들(DL1, DL2, ... , DL7)이 서로 수직하게 교차됨에 따라, 어레이 기판(100) 상에는 복수의 단위화소들이 정의된다. 상기 각 단위화소 내에는 화소전극(130)이 형성되고, 그로 인해 화소전극(130)은 어레이 기판(100)에 매트릭스 형태로 복수개가 배치된다.
상기 각 단위화소는 제1 방향이 긴 직사각형 형상을 갖는 것이 바람직하고, 그 결과 상기 각 단위화소 내에 형성된 화소전극(130)도 제1 방향으로 긴 형상을 갖는다.
상기 게이트 배선들(GL1, GL2, ... , GL9), 상기 데이터 배선들(DL1, DL2, ... , DL7) 및 화소전극(130)들의 전기적인 연결관계를 간단하게 설명하면 다음과 같다.
우선, 상기 게이트 배선들(GL1, GL2, ... , GL9)의 각각은 각 열에 배치된 화소전극(130)들 모두와 전기적으로 연결된다. 그러나, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 좌측단부에 배치된 데이터 배선(DL1)은 홀수 열의 화소전극(130)들과 전기적으로 연결되고, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 우측단부에 배치된 데이터 배선(DL7)은 짝수 열의 화소전극(130)들과 전기적으로 연결된다. 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 나머지 데이터 배선들(DL2, ... , DL6)은 상기 홀수 열에서 상기 각 데이터 배선의 우측에 배치된 화소전극(130)들과 전기적으로 연결되고, 상기 짝수 열에서 상기 각 데이터 배선의 좌측에 배치된 화소전극(130)들과 전기적으로 연결된다.
한편, 상기 데이터 배선들(DL1, DL2, ... , DL7)의 각각에는 수직반전(vertical inversion)을 위한 데이터 신호들이 인가되는 것이 바람직하다. 구체적으로 설명하면, 한 프레임 동안 임의의 데이터 배선에는 양 전압(+)의 데이터 신호가 인가되고, 상기 임의의 데이터 배선과 이웃하는 데이터 배선에는 음 전압(-)의 데이터 신호가 인가된다. 반면, 상기 프레임의 다음 프레임 동안에는 상기 임의의 데이터 배선에는 음 전압(-)의 데이터 신호가 인가되고, 상기 이웃하는 데이터 배선에는 양 전압(+)의 데이터 신호가 인가된다.
도 3은 도 2의 일부를 확대해서 도시한 평면도이고, 도 4는 도 3의 A부분을 확대해서 도시한 평면도이며, 도 5는 도 4의 I-I'선을 따라 절단한 단면도이다.
도 3, 도 4 및 도 5를 참조하면, 본 실시예에 의한 어레이 기판(100)은 제1 투명기판(140), 게이트 배선(110), 게이트 절연막(150), 데이터 배선(120), 스토리지 배선(160), 박막 트랜지스터(TFT), 제1 연결전극(170), 제2 연결전극(180), 보호막(190) 및 화소전극(130)을 포함한다.
우선, 제1 투명기판(140)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 게이트 배선(110)은 제1 투명기판(140) 상에 형성된다. 게이트 절연막(150)은 게이트 배선(130)을 덮도록 제1 투명기판(140) 상에 형성된다. 게이트 절연막(150) 상에는 데이터 배선(120), 스토리지 배선(160), 제1 연결전극(170) 및 제2 연결전극(180)이 형성된다.
박막 트랜지스터(TFT)는 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 액티브층(A) 및 오믹콘택층(O)을 포함한다. 게이트 전극(G)은 게이트 배선(110)의 일부분이고, 액티브층(A)은 게이트 전극(G)과 대응되도록 게이트 절연막(150) 상에 형성된다. 소스 전극(S)은 액티브층(A)과 중첩되고, 일례로 데이터 배선(120)으로부터 L-자 형상으로 연장된다. 드레인 전극(D)은 소스 전극(S)으로부터 소정거리 이격되어 형성되고, 액티브층(A)의 일부와 오버랩된다. 오믹콘택층(O)은 액티브층(A)과 소스 전극(S) 사이 및 액티브층(A)과 드레인 전극(D) 사이에 형성된다.
한편, 데이터 배선(120), 스토리지 배선(160), 제1 연결전극(170), 제2 연결전극(180) 및 박막 트랜지스터(TFT)를 덮도록 게이트 절연막(190) 상에 보호막(190)이 형성된다. 이때, 보호막(190)에는 제1 연결전극(170) 및 제2 연결전극(180)과 대응되는 위치에 제1 콘택홀(192) 및 제2 콘택홀(194)이 형성된다. 화소 전극(130)은 보호막(190) 상에 형성되고, 제1 콘택홀(192)을 통해 제1 연결전극(170)과 전기적으로 연결되며, 제2 콘택홀(194)을 통해 제2 연결전극(180)과 전기적으로 연결된다. 화소전극(130)은 평면적으로 보았을 때, 실질적으로 직사각형 형상을 갖는다.
이어서, 본 실시예에 의한 표시패널(400)의 평면적인 배치관계를 설명하기로 한다. 게이트 배선(110)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(120)은 제2 방향을 따라 복수개가 형성된다. 이러한 게이트 배선(110)들과 데이터 배선(120)들에 의해 정의된 단위화소들 각각에는 화소전극(130)이 형성된다.
여기서, 하나의 화소전극(130)을 기준으로 다른 구성요소를 설명하면, 게이트 배선(110)은 화소전극(130)의 하측 및 상측 중 어느 한 곳에 형성되고, 바람직하게 화소전극(130)의 하측에 형성된다. 데이터 배선(120)은 화소전극(130)의 좌측 및 우측에 형성되는데, 여기서 화소전극(130)의 좌측에 형성된 데이터 배선(120)을 좌측 데이터 라인(122)이라 정의하고, 화소전극(130)의 우측에 형성된 데이터 배선(120)을 우측 데이터 라인(124)이라 정의한다.
상기 각 단위화소 내에는 제1 연결전극(170) 및 제2 연결전극(180)이 형성된다. 제1 연결전극(170)은 좌측 데이터 라인(122)으로부터 우측으로 이격된 위치에 형성되고, 제2 연결전극(180)은 우측 데이터 라인(124)으로부터 좌측으로 이격된 위치에 형성된다. 즉, 제1 연결전극(170) 및 제2 연결전극(180)은 상기 단위화소의 제2 방향으로의 양단부에 각각 형성된다. 여기서, 제1 및 제2 연결전극(170, 180)은 상기 각 단위화소의 중심을 제2 방향을 따라 가로지르는 가상의 중심선을 기준 으로 대칭되게 배치되는 것이 바람직하다.
박막 트랜지스터(TFT)는 상기 각 단위화소 내에 형성된 제1 및 제2 연결전극(170, 180) 중 어느 하나의 전극과 전기적으로 직접 연결된다.
구체적으로 설명하면, 박막 트랜지스터(TFT)는 매트릭스 형태로 배치된 화소전극(130)들과 대응되도록 복수개가 형성된다. 이때, 홀수 열의 박막 트랜지스터(TFT)들 각각은 좌측 데이터 라인(122) 및 제1 연결전극(170)과 전기적으로 연결되고, 짝수 열의 박막 트랜지스터(TFT)들 각각은 우측 데이터 라인(124) 및 제2 연결전극(180)과 전기적으로 연결된다. 여기서, 제1 및 제2 연결전극(170, 180) 중 박막 트랜지스터(TFT)와 직접 연결되지 않는 전극은 생략될 수 있다.
스토리지 배선(160)은 메인 스토리지부(162), 제1 서브 스토리지부(164) 및 제2 서브 스토리지부(166)를 포함한다.
메인 스토리지부(162)는 제2 방향으로 형성되고, 바람직하게 상기 각 단위화소의 중심을 가로지르도록 형성된다.
제1 서브 스토리지부(164)는 메인 스토리지부(162)와 연결되어 제1 방향으로 연장되고, 화소전극(130)의 일단과 제1 길이(L1)로 중첩된다. 즉, 제1 서브 스토리지부(164)는 화소전극(130)의 상측 단부와 제1 길이(L1)로 중첩된다.
본 실시예에서의 제1 서브 스토리지부(164)는 제1 방향을 따라 제1 길이(L1)로 연장된다. 즉, 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이가 제1 서브 스토리지부(164)의 길이와 동일하다. 그러나, 이와 다르게 제1 서브 스토리지부(164)의 길이가 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩 되는 길이보다 클 수도 있다. 한편, 제1 서브 스토리지부(164)는 메인 스토리지부(162)로부터 양측으로 제1 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 메인 스토리지부(164)와 연결되어 제1 방향으로 연장되고, 화소전극(130)의 일단에 대향하는 화소전극(130)의 타단과 제1 길이(L1)만큼 중첩된다. 즉, 제2 서브 스토리지부(166)는 제1 서브 스토리지부(164)와 대향되도록 상기 각 단위화소 내에 형성되고, 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이와 동일한 길이로 화소전극(130)과 중첩된다.
본 실시예에서의 제2 서브 스토리지부(166)는 제1 방향을 따라 제2 길이(L2)로 연장된다. 여기서, 제2 길이(L2)는 제1 길이(L1)보다 길다. 바람직하게, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 대응되는 길이로 형성된다. 이와 같이, 제2 서브 스토리지부(166)는 화소전극(130) 및 화소전극(130)의 하측에 배치된 게이트 배선(110) 사이에 형성되어, 기준전압을 인가받을 경우, 게이트 배선(110)의 게이트 신호가 화소전극(130)에 충전된 구동전압에 악영향을 주는 것을 방지할 수 있다. 한편, 제2 서브 스토리지부(166)는 메인 스토리지부(162)로부터 양측으로 제2 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 화소전극(130)의 타단과 제1 길이(L1)로 중첩되는 중첩 스토리지 전극(166a) 및 중첩 스토리지 전극(166a)과 연결되며 화소전극(130)의 타단과 중첩되지 않는 비중첩 스토리지 전극(166b)으로 구분할 수 있다. 이때, 본 실시예에서의 중첩 스토리지 전극(166a)은 일례로, 비중첩 스토리지 전극(166b)으로부터 화소전극(130) 쪽으로 굴곡진 형상을 갖는다.
이어서, 어레이 기판(100)과 대향하도록 배치된 대향 기판(200)은 제2 투명기판(210), 차광막(220), 컬러필터(230) 및 공통전극(240)을 포함한다.
제2 투명기판(210)은 제1 투명기판(140)과 동일하게 투명한 물질로 이루어지며, 플레이트 형상을 갖는다.
차광막(220)은 어레이 기판(100)과 마주보도록 제2 투명기판(210) 상에 형성된다. 바람직하게, 차광막(220)은 게이트 배선(110), 데이터 배선(120), 박막 트랜지스터(TFT), 제1 연결전극(170) 및 제2 연결전극(180)을 모두 커버할 수 있도록 제2 투명기판(210) 상에 형성된다.
컬러필터(230)는 화소전극(130)과 대응되도록 제2 투명기판(210) 상에 형성되고, 일례로 차광막(220)을 덮도록 제2 투명기판(210) 상에 형성된다.
공통전극(240)은 컬러필터(230) 상의 전면에 형성된다. 공통전극(240)은 화소전극(130)과 동일하게 투명한 도전성 물질로 이루어진다. 이때, 컬러필터(230) 및 공통전극(240)의 사이에는 표면을 평탄화시키는 평탄화막(미도시)이 더 형성될 수도 있다.
본 실시예에 따르면, 제1 서브 스토리지부(164) 및 화소전극(130)의 일단이 중첩되는 길이와 제2 서브 스토리지부(166) 및 화소전극(130)의 타단이 중첩되는 길이가 서로 동일하게 형성됨에 따라, 화소전극(130)이 게이트 배선(110)을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 배선(160)과 화소전극(130) 사이의 중첩되는 영역의 크기가 변경되는 것을 방지할 수 있다. 그로 인해, 스토리지 배선(160)과 화소전극(130)에 의해 형성된 스토리지 커패시터는 화소전극(130)의 얼라인미스가 발생하더라도 일정한 값을 가질 수 있다.
<표시패널의 제2 실시예>
도 6은 본 발명의 제2 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다. 여기서, 본 실시예에 의한 표시패널은 어레이 기판의 구성요소들 중 일부를 제외하면, 앞서 설명한 제1 실시예의 표시패널과 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 2 및 도 6을 참조하면, 본 실시예에 의한 어레이 기판(100)은 게이트 배선(110), 데이터 배선(120), 화소전극(130), 제1 연결전극(170), 제2 연결전극(180), 박막 트랜지스터(TFT) 및 스토리지 배선(160)을 포함한다.
게이트 배선(110)은 제1 방향으로 복수개가 형성된다. 데이터 배선(120)은 제1 방향과 수직한 제2 방향으로 복수개가 형성된다. 이러한 게이트 배선(110)들 및 데이터 배선(120)들은 서로 교차되어 형성되어 복수의 단위화소들을 정의하고, 상기 단위화소들 내에는 화소전극(130)들이 형성된다. 이때, 상기 각 단위화소는 제2 방향보다 제1 방향으로 긴 직사각형 형상을 갖는 것이 바람직하다.
각 화소전극(130)에는 상기 각 단위화소를 복수의 도메인으로 분할시키기 위한 도메인 분할부(132)가 형성된다. 본 실시예에 의한 도메인 분할부(132)는 각 화소전극(130)의 일부가 제거되어 형성된 개구부이다. 이와 다르게, 도메인 분할부(132)는 화소전극(130) 상에 형성된 돌기부일 수도 있다.
한편, 하나의 화소전극(130)을 기준으로 좌측에 형성된 데이터 배선(120)을 좌측 데이터 라인(122)이라고 정의하고, 상기 화소전극(130)을 기준으로 우측에 형성된 데이터 배선(120)을 우측 데이터 라인(126)이라고 정의한다. 본 실시예에 의한 좌측 및 우측 데이터 라인(122, 124)은 제2 방향을 따라 좌측 및 우측으로 번갈아 가며 굴곡진 형상을 가지며, 일례로 U-자로 굴곡진 형상을 갖는다.
제1 및 제2 연결전극(170, 180)은 상기 각 단위화소 내에 이 형성된다. 제1 연결전극(170)은 좌측 데이터 라인(122)으로부터 우측에 형성되고, 제1 콘택홀(192)을 통해 화소전극(130)과 전기적으로 연결된다. 제2 연결전극(180)은 우측 데이터 라인(124)으로부터 좌측에 형성되고, 제2 콘택홀(194)을 통해 화소전극(130)과 전기적으로 연결된다. 여기서, 제1 및 제2 연결전극(170, 180)은 제2 방향과 평행하게 화소전극(130)의 중심을 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다.
구체적으로 예를 들어 설명하면, 제1 연결전극(170)은 제1 콘택홀(192)을 통해 화소전극(130)과 전기적으로 연결된 제1 콘택부(172) 및 제1 콘택부(172)에서 제2 방향으로 연장된 제1 연장부(174)를 포함한다. 제2 연결전극(180)은 제2 콘택홀(194)을 통해 화소전극(130)과 전기적으로 연결된 제2 콘택부(182) 및 제2 콘택부(182)에서 제2 방향으로 연장된 제2 연장부(184)를 포함한다.
박막 트랜지스터(TFT)는 게이트 전극(G), 액티브층(A), 소스 전극(S), 드레인 전극(D) 및 오믹콘택층(미도시)을 포함한다. 게이트 전극(G)은 게이트 배선(110)의 일부분이며, 액티브층(A)은 게이트 전극(G)의 상부에 형성된다. 소스 전극(S)은 좌측 데이터 라인(122) 또는 우측 데이터 라인(124) 중 U-자로 굴곡진 형 상을 갖는 부분이며, 액티브층(A)의 일부와 오버랩된다. 드레인 전극(D)은 상기 U-자 형상의 소스 전극(S)의 사이에 형성되고, 액티브층(A)의 일부와 오버랩된다. 상기 오믹콘택층은 액티브층(A)과 소스 전극(S) 사이 및 액티브층(A)과 드레인 전극(D) 사이에 형성된다.
이러한 박막 트랜지스터(TFT)는 화소전극(130)들과 대응되도록 복수개가 형성된다. 홀수 열의 박막 트랜지스터(TFT)들의 각 드레인 전극(D)은 짝수 열의 박막 트랜지스터(TFT)들의 각 드레인 전극(D)과 제2 방향과 평행한 가상의 동일선 상에 형성되고. 바람직하게 데이터 배선(120)의 길이방향과 동일선 상에 형성된다.
한편, 박막 트랜지스터(TFT)들의 각 드레인 전극(D)은 동일한 단위화소에 형성된 제1 및 제2 연결전극(170, 180) 중 어느 한 전극과 전기적으로 직접 연결된다. 구체적으로 예들 들면, 홀수 열의 박막 트랜지스터(TFT)들은 홀수 열의 제1 연결전극(170)들과 전기적으로 직접 연결되고, 짝수 열의 박막 트랜지스터(TFT)들은 짝수 열의 제2 연결전극(180)들과 전기적으로 직접 연결된다.
도 7은 도 6의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이고, 도 8은 도 6의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 6, 도 7 및 도 8을 참조하면, 본 실시예에 의한 스토리지 배선(160)은 외부로부터 기준전압이 인가되며, 메인 스토리지부(162), 제1 서브 스토리지부(164) 및 제2 서브 스토리지부(166)를 포함한다.
메인 스토리지부(162)는 제2 방향으로 형성되고, 바람직하게 상기 각 단위화소의 중심을 가로지르도록 형성되어 화소전극(130)과 중첩된다.
제1 서브 스토리지부(164)는 메인 스토리지부(162)와 연결되어 제1 방향을 따라 제1 길이(L1)로 연장되고, 화소전극(130)의 일단과 제1 길이(L1)로 중첩된다. 즉, 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이가 제1 서브 스토리지부(164)의 길이와 동일하다. 그러나, 이와 다르게 제1 서브 스토리지부(164)의 길이가 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이보다 클 수도 있다. 한편, 제1 서브 스토리지부(164)는 메인 스토리지부(162)로부터 양측으로 제1 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 메인 스토리지부(164)와 연결되어 제1 방향을 따라 제1 길이(L1)보다 긴 제2 길이(L2)로 연장된다. 바람직하게, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 대응되는 길이로 형성된다. 한편, 제2 서브 스토리지부(166)는 메인 스토리지부(162)로부터 양측으로 제2 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 화소전극(130)의 일단에 대향하는 화소전극(130)의 타단과 제1 길이(L1)만큼 중첩된다. 즉, 제2 서브 스토리지부(166)는 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이와 동일한 길이로 화소전극(130)과 중첩된다.
보다 구체적으로 설명하면, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 중첩되는 중첩 스토리지 전극(166a) 및 중첩 스토리지 전극(166a)과 연결되며 화소전극(130)의 타단과 중첩되지 않는 비중첩 스토리지 전극(166b)을 포함한다.
본 실시예에 의한 중첩 스토리지 전극(166a)은 비중첩 스토리지 전극(166b) 으로부터 화소전극(130) 쪽으로 굴곡진 형상을 갖는다. 그 결과, 중첩 스토리지 전극(166a)은 화소전극(130)의 타단과 제1 길이(L1)로 중첩된다.
비중첩 스토리지 전극(166b)은 평면적으로 보았을 때, 화소전극(130) 및 게이트 배선(110) 사이에 배치된다.
한편, 제2 서브 스토리지부(166)는 상기 각 단위화소의 중심을 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다. 더 나아가, 스토리지 배선(160)은 상기 중심선을 기준으로 대칭형상을 갖는다.
본 실시예에 따르면, 제1 서브 스토리지부(164) 및 화소전극(130)의 일단이 중첩되는 길이와 제2 서브 스토리지부(166) 및 화소전극(130)의 타단이 중첩되는 길이가 서로 동일하게 형성됨에 따라, 화소전극(130)이 게이트 배선(110)을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 배선(160)과 화소전극(130) 사이의 중첩되는 영역의 크기가 변경되는 것을 방지할 수 있다.
<표시패널의 제3 실시예>
도 9는 본 발명의 제3 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다. 여기서, 본 실시예에 의한 표시패널은 스토리지 배선을 제외하면, 앞서 설명한 제2 실시예의 표시패널과 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 9를 참조하면, 본 실시예에 의한 스토리지 배선(160)은 외부로부터 기준전압이 인가되며, 메인 스토리지부(162), 제1 서브 스토리지부(164) 및 제2 서브 스토리지부(166)를 포함한다.
메인 스토리지부(162)는 제2 방향으로 형성되고, 바람직하게 상기 각 단위화소의 중심을 가로지르도록 형성되어 화소전극(130)과 중첩된다.
제1 서브 스토리지부(164)는 메인 스토리지부(162)와 연결되어 제1 방향을 따라 제1 길이(L1)로 연장되고, 화소전극(130)의 일단과 제1 길이(L1)로 중첩된다. 제1 서브 스토리지부(164)는 메인 스토리지부(162)로부터 양측으로 제1 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 메인 스토리지부(164)와 연결되어 제1 방향을 따라 제1 길이(L1)보다 긴 제2 길이(L2)로 연장된다. 바람직하게, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 대응되는 길이로 형성된다. 제2 서브 스토리지부(166)는 메인 스토리지부(162)로부터 양측으로 제2 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 화소전극(130)의 일단에 대향하는 화소전극(130)의 타단과 제1 길이(L1)만큼 중첩된다. 즉, 제2 서브 스토리지부(166)는 제1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이와 동일한 길이로 화소전극(130)과 중첩된다.
보다 구체적으로 설명하면, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 중첩되는 중첩 스토리지 전극(166a) 및 중첩 스토리지 전극(166a)과 연결되며 화소전극(130)의 타단과 중첩되지 않는 비중첩 스토리지 전극(166b)을 포함한다. 이때, 비중첩 스토리지 전극(166b)은 평면적으로 보았을 때, 화소전극(130) 및 게 이트 배선(110) 사이에 배치된다.
본 실시예에 의한 중첩 스토리지 전극(166a)은 비중첩 스토리지 전극(166b)보다 큰 폭을 갖는다. 일례로, 비중첩 스토리지 전극(166b)의 폭은 3um ~ 4um의 범위를 갖고, 중첩 스토리지 전극(166a)의 폭은 5um ~ 7um의 범위를 갖는다. 이와 같이, 중첩 스토리지 전극(166a)이 비중첩 스토리지 전극(166b)보다 큰 폭을 가짐에 따라, 중첩 스토리지 전극(166a)은 화소전극(130)의 타단과 제1 길이(L1)로 중첩된다.
또한, 도 9에서는 도시되지 않았지만, 중첩 스토리지 전극(166a)은 비중첩 스토리지 전극(166b)으로부터 화소전극(130) 쪽으로 굴곡진 형상을 가질 수도 있다.
한편, 제2 서브 스토리지부(166)는 상기 각 단위화소의 중심을 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다. 더 나아가, 스토리지 배선(160)은 상기 중심선을 기준으로 대칭형상을 갖는다.
본 실시예에 따르면, 중첩 스토리지 전극(166a)이 비중첩 스토리지 전극(166b)보다 큰 폭을 가지며, 화소전극(130)의 타단과 제1 길이(L1)로 중첩됨에 따라, 화소전극(130)이 게이트 배선(110)을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 배선(160)과 화소전극(130) 사이의 중첩되는 영역의 크기가 변경되는 것을 방지할 수 있다.
<표시패널의 제4 실시예>
도 10은 본 발명의 제4 실시예에 따른 표시패널 중 어레이 기판의 일부를 도 시한 평면도이다. 여기서, 본 실시예에 의한 표시패널은 스토리지 배선 및 화소전극을 제외하면, 앞서 설명한 제2 실시예의 표시패널과 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 10을 참조하면, 본 실시예에 의한 스토리지 배선(160)은 외부로부터 기준전압이 인가되며, 메인 스토리지부(162), 제1 서브 스토리지부(164) 및 제2 서브 스토리지부(166)를 포함한다.
메인 스토리지부(162)는 제2 방향으로 형성되고, 바람직하게 상기 각 단위화소의 중심을 가로지르도록 형성되어 화소전극(130)과 중첩된다.
제1 서브 스토리지부(164)는 메인 스토리지부(162)와 연결되어 제1 방향을 따라 제1 길이(L1)로 연장되고, 화소전극(130)의 일단과 제1 길이(L1)로 중첩된다. 제1 서브 스토리지부(164)는 메인 스토리지부(162)로부터 양측으로 제1 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 메인 스토리지부(164)와 연결되어 제1 방향을 따라 제1 길이(L1)보다 긴 제2 길이(L2)로 연장된다. 바람직하게, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 대응되는 길이로 형성된다. 제2 서브 스토리지부(166)는 메인 스토리지부(162)로부터 양측으로 제2 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 화소전극(130)의 일단에 대향하는 화소전극(130)의 타단과 제1 길이(L1)만큼 중첩된다. 즉, 제2 서브 스토리지부(166)는 제 1 서브 스토리지부(164)와 화소전극(130)이 서로 중첩되는 길이와 동일한 길이로 화소전극(130)과 중첩된다.
한편, 제2 서브 스토리지부(166)는 상기 각 단위화소의 중심을 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다. 더 나아가, 스토리지 배선(160)은 상기 중심선을 기준으로 대칭형상을 갖는다.
본 실시예에 의한 화소전극(130)은 각 단위화소 내에 배치되며, 메인 전극부(130a) 및 중첩 전극부(130b)를 포함한다.
메인 전극부(130a)는 제2 서브 스토리지부(166)와 중첩되지 않는 부분으로, 화소전극(130)의 대부분을 차지한다. 메인 전극부(130a)는 평면적으로 보았을 때, 실질적으로 제1 방향으로 긴 직사각형 형상을 갖는 것이 바람직하다.
중첩 전극부(130b)는 메인 전극부(130a)로부터 제2 서브 스토리지부(166) 쪽으로 연장되어, 제2 서브 스토리지부(166)와 제1 길이(L1)만큼 중첩된다.
한편, 화소전극(130)에는 상기 각 단위화소를 복수의 도메인으로 분할시키기 위한 도메인 분할부(132)가 형성된다. 본 실시예에 의한 도메인 분할부(132)는 각 화소전극(130)의 일부가 제거되어 형성된 개구부이다. 이와 다르게, 도메인 분할부(132)는 화소전극(130) 상에 형성된 돌기부일 수도 있다.
이와 같이 본 실시예에 따르면, 화소전극(130)이 제2 서브 스토리지부(166)와 제1 길이(L1)로 중첩되는 중첩 전극부(130a)를 포함함에 따라, 화소전극(130)이 게이트 배선(110)을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 배선(160)과 화소전극(130) 사이의 중첩되는 영역의 크기가 변경되는 것을 방지할 수 있다.
<표시패널의 제5 실시예>
도 11은 본 발명의 제5 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다. 여기서, 본 실시예에 의한 표시패널은 스토리지 배선을 제외하면, 앞서 설명한 제2 실시예의 표시패널과 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 11을 참조하면, 본 실시예에 의한 스토리지 배선(160)은 외부로부터 기준전압이 인가되며, 메인 스토리지부(162), 제1 서브 스토리지부(164) 및 제2 서브 스토리지부(166)를 포함한다.
메인 스토리지부(162)는 제2 방향으로 형성되고, 바람직하게 상기 각 단위화소의 중심을 가로지르도록 형성되어 화소전극(130)과 중첩된다.
제1 서브 스토리지부(164)는 메인 스토리지부(162)와 연결되어 제1 방향을 따라 제1 길이(L1)로 연장되고, 화소전극(130)의 일단과 제1 길이(L1)로 중첩된다. 제1 서브 스토리지부(164)는 메인 스토리지부(162)로부터 양측으로 제1 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 메인 스토리지부(164)와 연결되어 제1 방향을 따라 제1 길이(L1)보다 긴 제2 길이(L2)로 연장된다. 바람직하게, 제2 서브 스토리지부(166)는 화소전극(130)의 타단과 대응되는 길이로 형성된다. 제2 서브 스토리지부(166)는 메인 스토리지부(162)로부터 양측으로 제2 길이(L1)로 연장되는 것이 바람직하다.
제2 서브 스토리지부(166)는 화소전극(130)의 타단과 제1 길이(L1)로 중첩되는 중첩 스토리지 전극(166a) 및 중첩 스토리지 전극(166a)과 연결되며 화소전극(130)의 타단과 중첩되지 않는 비중첩 스토리지 전극(166b)을 포함한다. 이때, 비중첩 스토리지 전극(166b)은 평면적으로 보았을 때, 화소전극(130) 및 게이트 배선(110) 사이에 배치된다.
본 실시예에 의한 중첩 스토리지 전극(166a)은 비중첩 스토리지 전극(166b)으로부터 화소전극(130) 쪽으로 굴곡진 형상을 갖는다. 한편, 제2 서브 스토리지부(166)는 상기 각 단위화소의 중심을 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다. 더 나아가, 스토리지 배선(160)은 상기 중심선을 기준으로 대칭형상을 갖는다.
본 실시예에 의한 화소전극(130)은 각 단위화소 내에 배치되며, 메인 전극부(130a) 및 중첩 전극부(130b)를 포함한다.
메인 전극부(130a)는 제2 서브 스토리지부(166)와 중첩되지 않는 부분으로, 화소전극(130)의 대부분을 차지하며, 평면적으로 보았을 때, 실질적으로 제1 방향으로 긴 직사각형 형상을 갖는다.
중첩 전극부(130b)는 메인 전극부(130a)로부터 제2 서브 스토리지부(166) 쪽으로 연장되어, 제2 서브 스토리지부(166)와 제1 길이(L1)만큼 중첩된다. 즉, 중첩 전극부(130b)는 제2 서브 스토리지부(166)의 중첩 스토리지 전극(166a)과 제1 길이(L1)만큼 중첩된다.
한편, 화소전극(130)에는 상기 각 단위화소를 복수의 도메인으로 분할시키기 위한 도메인 분할부(132)가 형성된다. 본 실시예에 의한 도메인 분할부(132)는 각 화소전극(130)의 일부가 제거되어 형성된 개구부이다. 이와 다르게, 도메인 분할부(132)는 화소전극(130) 상에 형성된 돌기부일 수도 있다.
이와 같이 본 실시예에 따르면, 중첩 스토리지 전극(166a)이 화소전극(130) 쪽으로 굴곡된 형상을 갖고, 화소전극(130)은 제2 서브 스토리지부(166) 쪽으로 돌출된 중첩 전극부(130a)를 포함함에 따라, 화소전극(130)이 게이트 배선(110)을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 배선(160)과 화소전극(130) 사이의 중첩되는 영역의 크기가 변경되는 것을 방지할 수 있다.
이와 같은 본 발명에 의하면, 제1 서브 스토리지부 및 화소전극의 일단이 중첩되는 길이와 제2 서브 스토리지부 및 화소전극의 타단이 중첩되는 길이가 서로 동일하게 형성됨에 따라, 화소전극이 게이트 배선을 기준으로 상하로 얼라인 미스가 발생하더라도, 스토리지 커패시터가 변경되는 것을 방지할 수 있다.
결국, 화소전극의 얼라인 미스가 발생하더라도 스토리지 커패시터가 일정한 값을 가짐에 따라, 화소전극 내의 킥백전압이 변동되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 제1 방향으로 형성된 게이트 배선;
    상기 게이트 배선과 교차되도록 제2 방향으로 형성된 데이터 배선;
    상기 게이트 및 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 게이트 및 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극; 및
    상기 제2 방향으로 형성된 메인 스토리지부, 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단과 제1 길이로 중첩되는 제1 서브 스토리지부, 및 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단에 대향하는 타단과 상기 제1 길이만큼 중첩되는 제2 서브 스토리지부를 갖는 스토리지 배선을 포함하고,
    상기 제1 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이로 연장되고, 상기 제2 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이보다 긴 제2 길이로 연장되는 것을 특징으로 하는 어레이 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 제2 서브 스토리지부는 상기 화소전극의 타단과 대응되는 길이로 형성된 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 제2 서브 스토리지부는
    상기 화소전극의 타단과 상기 제1 길이로 중첩되는 중첩 스토리지 전극; 및
    상기 중첩 스토리지 전극과 연결되며, 상기 화소전극의 타단과 중첩되지 않는 비중첩 스토리지 전극을 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 중첩 스토리지 전극은 상기 비중첩 스토리지 전극으로부터 상기 화소전극 쪽으로 굴곡진 형상을 갖는 것을 특징으로 하는 어레이 기판.
  6. 제4항에 있어서, 상기 중첩 스토리지 전극의 폭은 상기 비중첩 스토리지 전극의 폭보다 큰 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 비중첩 스토리지 전극의 폭은 3um ~ 4um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
  8. 제6항에 있어서, 상기 중첩 스토리지 전극의 폭은 5um ~ 7um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
  9. 제1항에 있어서, 상기 화소전극은
    상기 제2 서브 스토리지부와 중첩되지 않는 메인 전극부; 및
    상기 메인 전극부로부터 상기 제2 서브 스토리지부 쪽으로 연장되어, 상기 제2 서브 스토리지부와 상기 제1 길이만큼 중첩되는 중첩 전극부를 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제9항에 있어서, 상기 제2 서브 스토리지부는
    상기 중첩 전극부와 상기 제1 길이로 중첩되는 중첩 스토리지 전극; 및
    상기 중첩 스토리지 전극과 연결되며, 상기 메인 전극부와 중첩되지 않는 비중첩 스토리지 전극을 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 중첩 스토리지 전극은 상기 비중첩 스토리지 전극으로부터 상기 화소전극 쪽으로 굴곡진 형상을 갖는 것을 특징으로 하는 어레이 기판.
  12. 제11항에 있어서, 상기 중첩 스토리지 전극의 폭은 상기 비중첩 스토리지 전극의 폭보다 큰 것을 특징으로 하는 어레이 기판.
  13. 제1항에 있어서, 상기 메인 스토리지부는 상기 단위화소의 중심을 가로지르도록 형성된 것을 특징으로 하는 어레이 기판.
  14. 제13항에 있어서, 상기 제1 및 제2 서브 스토리지부는 상기 메인 스토리지부 를 기준으로 양쪽으로 연장된 형상을 갖는 것을 특징으로 하는 어레이 기판.
  15. 제14항에 있어서, 상기 스토리지 배선은 상기 단위화소의 중심을 상기 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것을 특징으로 하는 어레이 기판.
  16. 제1항에 있어서, 상기 스토리지 배선은 상기 데이터 배선과 동일한 층에 형성된 것을 특징으로 하는 어레이 기판.
  17. 제1항에 있어서, 상기 제2 방향은 상기 제1 방향과 수직하고, 상기 단위화소는 상기 제2 방향보다 상기 제1 방향으로 긴 직사각형 형상을 갖는 것을 특징으로 하는 어레이 기판.
  18. 제17항에 있어서, 상기 데이터 배선과 동일층에 형성되고, 상기 단위화소의 상기 제1 방향으로의 양단부에 상기 화소전극과 중첩되고, 상기 박막 트랜지스터에 연결되도록 형성된 제1 및 제2 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  19. 제18항에 있어서, 상기 제1 및 제2 연결전극과 상기 화소전극 사이에는 보호막이 형성되고,
    상기 보호막에는 상기 제1 연결전극과 상기 화소전극을 전기적으로 연결시키 는 제1 콘택홀, 및 상기 제2 연결전극과 상기 화소전극을 전기적으로 연결시키는 제2 콘택홀이 형성된 것을 특징으로 하는 어레이 기판.
  20. 제19항에 있어서, 상기 박막 트랜지스터의 드레인 전극은 상기 제1 및 제2 연결전극 중 어느 하나와 전기적으로 직접 연결된 것을 특징으로 하는 어레이 기판.
  21. 제20항에 있어서, 상기 화소전극은 매트릭스 형태로 복수개가 배치되고, 상기 제1 및 제2 연결전극과 상기 박막 트랜지스터도 상기 화소전극들과 대응되도록 복수개가 배치되며,
    상기 박막 트랜지스터들 중 홀수 열에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 홀수 열에 배치된 제1 연결전극들과 전기적으로 직접 연결되고,
    상기 박막 트랜지스터들 중 짝수 열에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 짝수 열에 배치된 제2 연결전극들과 전기적으로 직접 연결된 것을 특징으로 하는 어레이 기판.
  22. 제21항에 있어서, 상기 홀수 열에 배치된 박막 트랜지스터들의 각 드레인 전극 및 상기 짝수 열에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 데이터 배선의 길이방향과 동일선 상에 형성된 것을 특징으로 하는 어레이 기판.
  23. 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하는 표시패널에 있어서,
    상기 어레이 기판은
    제1 방향으로 형성된 게이트 배선;
    상기 제1 방향과 수직한 제2 방향으로 형성된 데이터 배선;
    상기 게이트 및 데이터 배선과 전기적으로 연결된 박막 트랜지스터;
    상기 게이트 및 데이터 배선에 의해 정의된 직사각형 형상의 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극; 및
    상기 제2 방향으로 형성된 메인 스토리지부, 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단과 제1 길이로 중첩되는 제1 서브 스토리지부, 및 상기 메인 스토리지부와 연결되어 상기 제1 방향으로 연장되며 상기 화소전극의 일단에 대향하는 타단과 상기 제1 길이만큼 중첩되는 제2 서브 스토리지부를 갖는 스토리지 배선을 포함하고,
    상기 제1 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이로 연장되고, 상기 제2 서브 스토리지부는 상기 제1 방향을 따라 상기 제1 길이보다 긴 제2 길이로 연장되는 것을 특징으로 하는 표시패널.
  24. 삭제
  25. 제23항에 있어서, 상기 대향 기판은
    상기 제1 및 제2 서브 스토리지부를 커버하는 차광막;
    상기 차광막을 덮도록 형성된 컬러필터; 및
    상기 컬러필터 상에 형성된 공통전극을 포함하는 것을 특징으로 하는 표시패널.
KR1020060060413A 2006-06-30 2006-06-30 어레이 기판 및 이를 갖는 표시패널 Active KR101344351B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060060413A KR101344351B1 (ko) 2006-06-30 2006-06-30 어레이 기판 및 이를 갖는 표시패널
US11/823,372 US7986377B2 (en) 2006-06-30 2007-06-26 LCD panel array substrates
EP07012431A EP1873582B1 (en) 2006-06-30 2007-06-26 LCD panel array substrates
CN2007101268671A CN101097383B (zh) 2006-06-30 2007-06-29 液晶显示面板阵列基底
JP2007174096A JP5269355B2 (ja) 2006-06-30 2007-07-02 アレイ基板及びそれを有する表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060413A KR101344351B1 (ko) 2006-06-30 2006-06-30 어레이 기판 및 이를 갖는 표시패널

Publications (2)

Publication Number Publication Date
KR20080001937A KR20080001937A (ko) 2008-01-04
KR101344351B1 true KR101344351B1 (ko) 2013-12-24

Family

ID=38566158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060413A Active KR101344351B1 (ko) 2006-06-30 2006-06-30 어레이 기판 및 이를 갖는 표시패널

Country Status (5)

Country Link
US (1) US7986377B2 (ko)
EP (1) EP1873582B1 (ko)
JP (1) JP5269355B2 (ko)
KR (1) KR101344351B1 (ko)
CN (1) CN101097383B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137786A (ko) * 2015-05-21 2016-12-01 삼성디스플레이 주식회사 액정표시장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306206B1 (ko) * 2006-04-24 2013-09-10 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR20080009889A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
KR101309552B1 (ko) * 2006-11-01 2013-09-23 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101456946B1 (ko) * 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101585613B1 (ko) * 2010-03-04 2016-01-15 삼성디스플레이 주식회사 표시장치
CN102222456B (zh) * 2010-04-16 2013-05-29 北京京东方光电科技有限公司 公共电极驱动方法和电路以及液晶显示器
TWI512377B (zh) * 2013-06-04 2015-12-11 Au Optronics Corp 畫素結構
US9671647B2 (en) 2014-03-31 2017-06-06 Samsung Display Co., Ltd. Curved display device
US10394082B2 (en) 2014-03-31 2019-08-27 Samsung Display Co., Ltd. Curved display device
KR102343719B1 (ko) * 2015-02-25 2021-12-28 삼성디스플레이 주식회사 표시 장치
KR102688600B1 (ko) 2016-05-03 2024-07-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102473303B1 (ko) * 2018-01-24 2022-12-05 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255371A (ja) * 2002-02-27 2003-09-10 Advanced Display Inc 表示装置および該表示装置の断線修復方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207116A (ja) * 1984-03-31 1985-10-18 Toshiba Corp 表示電極アレイ
JPH01277217A (ja) * 1988-04-28 1989-11-07 Nec Corp アクティブマトリックス型液晶表示素子アレイ
US5245450A (en) * 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP2909266B2 (ja) * 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JPH06308533A (ja) * 1993-04-22 1994-11-04 Nec Corp 液晶表示装置
US5684621A (en) 1995-05-08 1997-11-04 Downing; Elizabeth Anne Method and system for three-dimensional display of information based on two-photon upconversion
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
JPH10319428A (ja) * 1997-05-19 1998-12-04 Toshiba Corp アクティブマトリクス型液晶表示装置
JPH11308533A (ja) 1998-04-23 1999-11-05 Fuji Photo Film Co Ltd インターライン型ｃｃｄ撮像装置
EP2053589A4 (en) * 2006-11-02 2011-01-12 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SUBSTRATE

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255371A (ja) * 2002-02-27 2003-09-10 Advanced Display Inc 表示装置および該表示装置の断線修復方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160137786A (ko) * 2015-05-21 2016-12-01 삼성디스플레이 주식회사 액정표시장치
KR102356597B1 (ko) * 2015-05-21 2022-01-28 삼성디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
JP2008015526A (ja) 2008-01-24
EP1873582B1 (en) 2013-01-16
US7986377B2 (en) 2011-07-26
KR20080001937A (ko) 2008-01-04
US20080001877A1 (en) 2008-01-03
CN101097383A (zh) 2008-01-02
JP5269355B2 (ja) 2013-08-21
CN101097383B (zh) 2012-07-04
EP1873582A1 (en) 2008-01-02

Similar Documents

Publication Publication Date Title
KR101344351B1 (ko) 어레이 기판 및 이를 갖는 표시패널
KR101717076B1 (ko) 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
EP1979784B1 (en) Liquid crystal display apparatus using an electric field substantially parallel to the substrate surfaces
KR101244897B1 (ko) 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
JP2003215599A (ja) 液晶表示装置
KR20090011156A (ko) 표시 장치
KR20080009796A (ko) 어레이 기판 및 이를 갖는 표시패널
KR20130110336A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20090081838A (ko) 표시 기판, 이의 제조 방법 및 이를 구비한 표시 패널
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
JP2008186019A (ja) アレイ基板及びそれを用いた表示装置
JP4115649B2 (ja) アクティブマトリクス型液晶表示装置
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
KR101525806B1 (ko) 박막 트랜지스터 표시판
CN111258136A (zh) 薄膜晶体管基板以及显示面板
KR20130047368A (ko) 박막 트랜지스터 표시판
KR100669377B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4092309B2 (ja) 液晶表示装置
KR101310309B1 (ko) 표시패널
US20110169004A1 (en) Display device and manufacturing method therefor
KR20130034744A (ko) 액정표시장치 및 그 제조방법
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101306206B1 (ko) 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110425

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120831

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20130430

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171129

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181126

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191202

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 12

End annual number: 12