[go: up one dir, main page]

KR101343570B1 - 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 - Google Patents

보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR101343570B1
KR101343570B1 KR1020080129691A KR20080129691A KR101343570B1 KR 101343570 B1 KR101343570 B1 KR 101343570B1 KR 1020080129691 A KR1020080129691 A KR 1020080129691A KR 20080129691 A KR20080129691 A KR 20080129691A KR 101343570 B1 KR101343570 B1 KR 101343570B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film transistor
channel
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080129691A
Other languages
English (en)
Other versions
KR20100070937A (ko
Inventor
정우석
정승묵
유민기
황치선
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080129691A priority Critical patent/KR101343570B1/ko
Priority to US12/560,702 priority patent/US8071434B2/en
Publication of KR20100070937A publication Critical patent/KR20100070937A/ko
Application granted granted Critical
Publication of KR101343570B1 publication Critical patent/KR101343570B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 보론이 도핑된 산화물 반도체 박막이 적용된 박막 트랜지스터 및 박막 트랜지스터의 제조방법에 관한 것이고, 본 발명에 따른 보론이 도핑된 산화물 반도체 박막을 채널층으로 적용한 박막 트랜지스터는 전기적 특성을 획기적으로 향상시킬 수 있으며, 고온에서의 안정성을 크게 증가시킨다.
보론, 도핑, 산화물, 반도체, 채널층

Description

보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법{Thin Film Transistor Using Boron-Doped Oxide Semiconductor Thin Film and Method for Preparing the Same}
본 발명은 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법에 관한 것이다. 보다 상세하게는 보론이 도핑된 산화물 반도체 박막을 채널층으로 적용시켜 전기적 특성을 획기적으로 향상시킨 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT 원천 사업의 일환으로 수행한 과제로부터 도출된 것이다[과제번호 : 2006-S-079-03, 연구사업명 : 투명전자소자를 이용한 스마트창].
박막 트랜지스터의 제조에 있어서, 채널층 형성시 주로 사용되는 물질은 크게, ZnO 기반물질, 비 ZnO 기반물질 및 실리콘 기반 물질이 사용되고 있다. 이들 각각에 대해 구체적으로 설명하면 다음과 같다.
(1) ZnO 기반물질
ZnO 기반 물질은 채널층 형성시, 성능 향상을 위하여, 아연과 산소(Zn/O)의 비율을 조절하는 공법이 개발되어 왔으며, 예를 들면, La, Ba, Sr 등의 치환을 통한 밴드-갭을 조절하는 구조적 접근법과, 저온열처리 및 레이저 어닐링과 같은 후처리 공정을 조절하는 방법이 있다.
또한, ZnO 기반 물질은 ZnO의 다결정화 구조에 기인한 특성 열화를 개선시키고자 하는 것에 대한 연구가 진행되어 왔다. 예를 들어, 단결정화의 경우, 그레인 성장 방법, 저온 MBE 공정을 통해 개선하고 있으며, 비정질화의 경우, 인듐, 갈륨, 아연, 산소의 사성분계 소재를 이용하여 개선하고 있다. 그러나, 인듐, 갈륨, 아연, 산소의 사성분계 소재는 일본의 호소노(Hosono)에 의해 특허화 되었기 때문에, 사용시 라이센스가 요구되는 문제점이 있다.
ZnO 기반 물질을 이용한 채널층 형성시 N-타입 및 P-타입 캐리어 농도의 조절을 통한 특성 개선이 연구되고 있으며, 예를 들면, 단원소 도핑법 또는 저가 이식 공법이 활용되고 있으며, 또한 3성분계 화합물 반도체, 예를 들면, ZnSnO, MgZnO 또는 CdZnO 등이 이용되고 있으며, 3성분계 화합물 반도체에 추가적인 치환 등에 대해서는 연구가 진행될 여지가 충분히 있다.
(2) 비 ZnO 기반물질
비 ZnO 기반 물질로는 In-Ga-Zn-O 타입의 비정질 반도체 또는 In2O3, SnO2의 개별 산화물 반도체가 있다. 상기 In-Ga-Zn-O 타입의 비정질 반도체는 호소노의 원천특허를 피하기 힘들며, In2O3, SnO2의 개별 산화물 반도체는 ZnO에 비해 특성이 떨어지지만, 상대적으로 연구가 적어서, 조성 조절 또는 도핑 치환 등을 통한 특성 개선에 대한 여지가 충분하다. 비 ZnO 기반 물질로 CdS, ZnS, ZnSe 등의 불투명 반도체가 있지만, 특성은 AM OLED에 적용 가능할 수 있으나, 투명하지 않음으로 인해 기술 제약이 있다.
(3) 실리콘 기반 물질
비정질 실리콘 및 다결정 실리콘을 기반으로 한 소자가 구현되고 있으며, 비정질 실리콘 트랜지스터는 이동도 대략 1cm/Vs로 낮으며, 다결정 실리콘 트랜지스터에서는 이동도 대략 100cm/Vs로 높으나, 소자의 균일성에서 문제점을 드러낸다.
상기와 같이 ZnO 기반물질, 비 ZnO 기반물질 및 실리콘 기반 물질을 사용한 박막 트랜지스터는 다음과 같은 문제점을 갖는다.
ZnO 기반 박막 트랜지스터의 경우, 대기 습도, 열처리, 제조과정 등에 박막의 특성이 민감하게 변할 수 있어, 안정성에서 문제가 있고, 결정질 채널로 소자 균일성에서 문제를 야기시킬 수 있다. 한편, 전류 및 빛에 대한 소자 변형이 심각할 수 있다.
또한 ZnO에 인듐 및 갈륨 산화물을 적용시킨 IGZO 채널이 적용된 박막 트랜지스터의 경우, 인듐 및 갈륨이 고갈자원이고, 가격이 높다는 문제점을 갖는다.
실리콘 기반 박막 트랜지스터의 경우, 특히 비정질 실리콘의 경우 낮은 이동도가 문제가 되며, 다결정 실리콘의 경우 균일도 문제가 패널의 대형화에 대해 큰 단점으로 작용하고 있다. 특히, 비정질 실리콘 트랜지스터는 전류에 따른 안정성에 취약하다.
전반적으로 산화물 박막 트랜지스터는 채널 박막 내부적으로 또는 게이트 절연막과의 계면으로 인해 전류에 대해 안정성이 취약할 수 있다.
또한, 그 이외에도 ZnS, ZnSe, CdS 등을 사용한 박막 트랜지스터는 불투명하여, 투명전자소자로의 응용이 제한될 수 있다.
이에 본 발명자들은 박막 트랜지스터에 대한 연구를 진행하면서, 박막 트랜지스터의 채널층을 형성함에 있어서, 산화물 반도체에 보론을 도핑하여 사용하는 경우, 전기적 특성에서 향상을 꾀할 수 있으며, 고온에서도 안정한 박막 트랜지스터를 얻을 수 있음을 밝히고 본 발명을 완성하였다.
본 발명의 첫 번째 기술적 과제는 보론이 도핑된 산화물 반도체 박막을 채널층에 적용하여 안정성을 확보한 박막 트랜지스터를 제공하는 것이다.
본 발명의 두 번째 기술적 과제는 보론이 도핑된 산화물 반도체로 채널층을 형성하는 것을 포함한 제조 공정을 최적화하여 안정성을 확보한 박막 트랜지스터의 제조방법을 제공하는 것이다.
첫 번째 기술적 과제를 해결하기 위하여, 본 발명은
기판 상에, 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극을 포함하는 박막 트랜지스터에 있어서,
상기 채널층은 보론이 도핑된 산화물 반도체 박막인 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명에 따른 박막 트랜지스터에서, 채널층은 채널층 상부에 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질로 형성된 채널 보호층을 더 포함하는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터는 기판 상에 순차적으로 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극이 형성되어 있는 상부 게이트 코-플래너형 구조; 기판 상에 순차적으로 채널층, 소스·드레인 전극, 게이트 절연층 및 게이트 전극이 형성되어 있는 상부 게이트 스태거드형 구조; 기판 상에 순차적으로 게이트 전극, 게이트 절연층, 소스·드레인 전극 및 채널층이 형성되어 있는 하부 게이트 코-플래너형; 또는 기판 상에 순차적으로 게이트 전극, 게이트 절연층, 채널층 및 소스·드레인 전극이 형성되어 있는 하부 게이트 스태거드형 구조를 갖는다.
본 발명에 따른 박막 트랜지스터에서 채널층에 사용되는 산화물 반도체로는 ZnO, In-Zn-O, Zn-Sn-O, In-Ga-Zn-O, Zn-In-Sn-O, In-Ga-O 및 SnO2로 이루어진 군에서 일종 이상 선택되는 것이 바람직하고, 상기 산화물 반도체에 도핑되는 보론은 산화물 반도체를 구성하는 금속산화물의 금속원자의 총원자량에 대해 0.001 내지 10at% 도핑되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터에서, 게이트 절연층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질로 형성된 절연막인 것이 바람직하다.
본 발명의 두 번째 기술적 과제를 해결하기 위해, 본 발명은
기판 상에 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극을 형성하는 박막 트랜지스터의 제조방법에 있어서,
보론이 도핑된 산화물 반도체로 채널층을 형성하는 단계; 및
상기 채널층을 패터닝하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 박막 트랜지스터의 제조방법에서, 채널층 상부에 절연물질로 채널보호층을 형성하는 단계를 더 포함하고, 상기 채널보호층은 채널층과 함께 패터닝되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터의 제조방법의 채널층의 형성 단계에서, 산화물 반도체로는 ZnO, In-Zn-O, Zn-Sn-O, In-Ga-Zn-O, Zn-In-Sn-O, In-Ga-O 및 SnO2로 이루어진 군에서 일종 이상 선택되고, 보론은 산화물 반도체를 구성하는 금속산화물의 금속원자의 총원자량에 대해 0.001 내지 10at% 도핑되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터의 제조방법에서, 채널층은 스퍼터링법, PLD(펄스 레이저 증착법) 또는 이온-빔 증착법으로 형성되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터의 제조방법에서, 채널보호층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질을 이용하여 CVD법, ALD법, 스퍼터링법으로 1 내지 20nm의 두께로 형성되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터의 제조방법의 채널층 또는 채널 보호층의 패터닝 단계에서, 패터닝은 포토 레지스트로 패터닝하고, 건식 또는 습식식각 또는 이온밀링법으로 식각되거나, 또는 포토-레지스트로 리프트-오프 패턴을 제작하여 실시될 수 있으며, 포토-레지스트는 150℃ 미만에서 적용되는 것이 바람직하다.
본 발명에 따른 박막 트랜지스터에서, 게이트 절연층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질을 이용하여 원자층 증착법으로 형성되는 것이 바람직하다.
본 발명의 효과는 다음과 같다.
첫 번째, 본 발명에 따른 보론이 포함된 산화물 반도체는 기존의 산화물 반도체에 비해, 이동도 증가 등 전기적 특성이 개선되어 소자의 활용가능성이 매우 높아졌다.
두 번째, 본 발명에 따른 보론이 도핑된 산화물 반도체 박막은 고온에서의 안정성이 높아서, 공정 중에 발생하는 온도에 대한 저항력을 키울 수 있다.
세 번째, 본 발명에 따른 보론이 도핑된 산화물 반도체는 저가이면서 투명전자소자의 특성을 확보할 수 있는 채널 재료로서 고가인 In, Ga 등의 사용을 억제시킬 수 있는 대안이 될 수 있다.
이하, 본 발명을 더욱 상세히 설명한다.
본 발명에 따른 박막 트랜지스터는 도 1의 (a) 내지 (d)에 나타난 바와 같이, 즉 기판(10) 상에, 소스·드레인 전극(20), 채널층(30), 게이트 절연층(40) 및 게이트 전극(50)이 순차적으로 적층되어 있는 코-플래너형 구조, 또는 기판(10) 상에, 채널층(30), 소스·드레인 전극(20), 게이트 절연층(40) 및 게이트 전극(50)이 순차적으로 적층되어 있는 역스태거드형 구조의 상부 게이트 박막 트랜지스터를 구성할 수 있으며, 또한, 기판(10) 상에, 게이트 전극(50), 게이트 절연층(40), 소스 ·드레인 전극(20) 및 채널층(30)이 순차적으로 적층되어 있는 코-플래너형 구조, 또는 기판(10) 상에, 게이트 전극(50), 게이트 절연층(40), 채널층(30), 및 소스·드레인 전극(20)이 순차적으로 적층되어 있는 스태거드형 구조의 하부 게이트 박막 트랜지스터를 구성할 수 있다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터는 도 2의 (a) 내지 (d)에 나타난 바와 같이, 채널층(30) 상부에 각각 채널보호층(A)을 더 포함한다.
편의상 도 2(a)을 참조하여, 각 층에 대해 상세히 설명한다. 도 2을 참조하면, 본 발명에 따른 박막 트랜지스터는 기판(10) 상에, 소스·드레인 전극(20), 채널층(30), 채널보호층(A), 게이트 절연층(40) 및 게이트 전극(50)을 포함한다.
상기 기판(10)으로는 이 분야의 일반적인 것이 사용될 수 있으며, 예를 들면, 유리, 금속호일, 플라스틱, 또는 실리콘 중에서 선택될 수 있다.
상기 기판(10) 상에 형성되는 소스·드레인 전극(20)은 ITO, IZO, ZnO:Al(Ga) 등의 투명 산화물, Al, Cr, Au, Ag, Ti 등의 금속 또는 전도성 고분자가 사용될 수 있지만 이것으로 제한되는 것은 아니다. 또한, 상기 소스·드레인 전극(20)은 상기 금속과 산화물의 이층구조를 형성할 수도 있다. 상기 소스·드레인 전극(20)은 이 분야의 통상적인 두께로 스퍼터링법, 원자층증착법(ALD), 화학기상증착법(CVD) 등과 같은 공정을 통해 증착된 후 패터닝된다.
상기 기판(10)과 소스·드레인 전극(20) 상의 채널 영역에 형성되는 채널층(30)은 보론이 도핑된 산화물 반도체를 사용하여 이 분야의 일반적인 두께로 증착된다.
상기 증착은 이 분야의 일반적인 증착 방법을 사용할 수 있으며, 바람직하게는 스퍼터링 방법, PLD 방법 또는 이온-빔 증착법 등이 사용되는 것이다. 스퍼터링 증착시 보론이 첨가된 산화물 타겟이 사용될 수 있으며, 또한 보론 타겟 및 산화물 타켓을 따로 장착하여 동시-스퍼터링할 수도 있다.
상기 채널층(30)은 450℃ 이하의 온도에서 증착될 수 있으며, 바람직하게는 150℃ 내지 450℃에서 증착되는 것이 바람직하다. 후열처리도 증착 온도 범위 내에서 행해질 수 있다.
상기 산화물 반도체로는 아연산화물 계열, 주석산화물 계열, 인듐산화물 계열 또는 갈륨산화물 계열과 같은 모든 산화물 반도체 물질이 대상이 될 수 있으며, 바람직하게는 ZnO, In-Zn-O(In2O3-ZnO), Zn-Sn-O(ZnO-SnO2), Zn-In-Sn-O(ZnO-In2O3-SnO2), In-Ga-Zn-O(In2O3-Ga2O3-ZnO), In-Ga-O(In2O3-Ga2O3) 또는 SnO2 이다.
산화물 반도체에 도핑되는 보론은 산화물 반도체를 구성하는 금속산화물의 금속원자의 총원자량에 대해 0.001 내지 10at% 도핑되는 것이 바람직하다. 보론의 첨가는 이동도의 증가뿐 아니라 고온에서의 안정성도 크게 증대시키는 효과를 갖는다.
상기 채널층(30)의 상부에는 선택적으로 채널보호층(A)이 형성될 수 있다. 채널보호층(A)은 식각 등으로부터 채널층을 보호하기 위하여 형성되는 것으로, 그 두께는 1 내지 20nm의 범위가 바람직하며, AlOx, SiNx 또는 SiOx 등의 절연 물질로 형성될 수 있다.
채널보호층(A)의 형성방법은 CVD법, ALD법 또는 스퍼터링법 등의 방법이 적용될 수 있다.
상기 채널층(30) 또는 채널층(30)과 채널보호층(A)의 패터닝은 이온 밀링, 건식식각 방법, 습식식각 방법 또는 리프트 오프 방법으로 실시된다.
상기 리프트 오프 방법은 포토레지스트로 리프트-오프 패턴을 형성하여 실시될 수 있으며, 여기서, 포토레지스트는 증착 온도에 취약하므로 150℃ 미만에서 적용되는 것이 바람직하다.
상기 채널층(30)과 적어도 부분적으로 계면을 형성하는 게이트 절연층(40)은 알루미나, 실리콘 질화물 또는 실리콘 산화물을 이용하여 450℃ 이하의 온도에서 증착시켜 형성된다. 알루미나의 경우, ALD법, PECVD법 또는 MOCVD법을 사용하고, 바람직하게는 ALD법을 사용하여 100 내지 250℃의 온도에서 증착되는 것이 바람직하며, 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)은 저온 공정의 경우 100 내지 300℃의 온도에서 PECVD법에 의해 증착되는 것이 바람직하고, 고온 공정의 경우 500℃ 미만의 온도가 적용될 수 있다. 상기 게이트 절연층(40)의 형성 후, 200 내지 300℃의 온도에서 후열처리하는 것이 안정적인 특성 면에서 바람직하다.
상기 게이트 절연층(40) 상에 형성되는 게이트 전극(50)은 ITO, IZO, ZnO:Al(Ga) 등과 같은 투명 산화물, Ti, Ag, Au, Al, Cr, Al/Cr/Al, Ni 등과 같은 여러 종류의 저항이 낮은 금속 또는 전도성 고분자가 사용될 수 있지만, 이것으로 제한되는 것은 아니다. 상기 게이트 전극(50)은 이 분야의 통상적인 두께로 스퍼터링법, ALD법 또는 CVD법 등의 공정을 통해 증착된 후 패터닝된다.
이하, 본 발명은 실시예를 들어 더욱 상세히 설명된다.
실시예 1
기판 상에 ITO를 이용하여 소스·드레인 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하였다. 이어서, 상기 소스·드레인 전극 상에 보론이 3.5at% 도핑된 ZTO(Zn : Sn 원자비 : 3:1)을 이용하여 스퍼터링 방법에 의해 상온에서 증착하여 20㎚의 두께의 보론-도핑된 ZTO 채널층을 형성하고, 400℃에서 1시간 동안 열처리하였다. 이어서, 채널층 상에 알루미나를 이용하여 채널보호층을 10nm의 두께로 형성하였다. 이어서, 채널층과 채널보호층을 묽은 HF 용액으로 습식식각하여 패터닝하였다. 이어서, 상기 패턴화된 채널층 및 채널보호층 상에 알루미나를 이용하여 150℃에서 ALD법으로 증착하여 190㎚의 두께로 게이트 절연층을 형성하였고, 이어서 게이트 절연층을 120℃까지 가열된 인산용액으로 식각하여 패터닝하였다. 게이트 절연층 상에 ITO를 이용하여 게이트 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 3에 나타내었다. 도 3으로부터 확인되는 바와 같이, SS값은 0.32이고, 이동도는 11.25㎠/sV이였다.
비교예 1
보론을 도핑하지 않는 것만 제외하고, 실시예 1과 동일하게 하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 4에 나타내었다. 도 4로부터 확인되는 바와 같이, SS값은 0.26이고, 이동도는 2.32㎠/sV 였다.
실시예 1 및 비교예 1을 비교하면, 보론을 포함한 산화물 반도체를 적용한 박막 트랜지스터(실시예 1)가 보론을 포함하지 않은 박막 트랜지스터에 비하여 고온 안정성이 증대되었으며, 이동도도 증가하였음을 확인할 수 있다.
실시예 2
기판 상에 ITO를 이용하여 소스·드레인 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하였다. 이어서, 상기 소스·드레인 전극 상에 보론이 3.5at% 도핑된 ZITO(Zn:In:Sn 원자비 : 3:2:1)을 이용하여 스퍼터링 방법에 의해 상온에서 증착하여 20㎚의 두께의 보론-도핑된 ZITO 채널층을 형성하고, 200℃에서 1시간 동안 열처리하였다. 이어서, 채널층 상에 알루미나를 이용하여 채널보호층을 10nm의 두께로 형성하였다. 이어서, 채널층과 채널보호층을 묽은 HF 용액으로 습식식각하여 패터닝하였다. 이어서, 상기 패턴화된 채널층 및 채널보호층 상에 알루미나를 이용하여 150℃에서 ALD법으로 증착하여 190㎚의 두께로 게이트 절연층을 형성하였 고, 이어서 게이트 절연층을 120℃까지 가열된 인산용액으로 식각하여 패터닝하였다. 게이트 절연층 상에 ITO를 이용하여 게이트 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 5에 나타내었다. 도 5로부터 확인되는 바와 같이, SS값은 0.35이고, 이동도는 18.72㎠/sV 이였다.
실시예 3
채널층의 형성시 300℃에서 1시간 열처리하는 것만 제외하고 실시예 2와 동일하게 하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 6에 나타내었다. 도 6으로부터 확인되는 바와 같이, SS값은 0.29이고, 이동도는 13.96㎠/sV 이였다.
비교예 2
보론을 도핑하지 않는 것만 제외하고, 실시예 2와 동일하게 하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 7에 나타내었다. 도 7로부터 확인되는 바와 같이, SS값은 0.32이고, 이동도는 19.11㎠/sV 였다.
비교예 3
보론을 도핑하지 않는 것만 제외하고, 실시예 3과 동일하게 하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 8에 나타내었다. 도 8로부터 확인되는 바와 같이, SS값은 0.50이고, 이동도는 23.88㎠/sV 였다.
실시예 2 및 비교예 2를 비교하면, 200℃에서 열처리 한 경우, 보론 첨가 유무에 따른 소자에서의 특성 차이는 거의 나타나지 않은 반면, 실시예 3 및 비교예 3을 비교하면, 300℃에서 열처리한 후, 보론이 없는 소자는 Von이 네가티브 방향으로 많이 움직였고, 채널이 분기되어있음을 알 수 있다. 반면, 보론으로 도핑된 소자는 고온에서도 채널이 열화되지 않고 버티고 있는 것을 확인할 수 있다.
실시예 4
기판 상에 ITO를 이용하여 소스·드레인 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하였다. 이어서, 상기 소스·드레인 전극 상에 보론이 2.0at% 도핑된 IGZO(In:Ga:Zn 원자비 : 1:1:1)을 이용하여 스퍼터링 방법에 의해 상온에서 증착하여 20㎚의 두께의 보론-도핑된 ZITO 채널층을 형성하고, 300℃에서 1시간 동안 열처리하였다. 이어서, 채널층 상에 알루미나를 이용하여 채널보호층을 10nm의 두께로 형성하였다. 이어서, 채널층과 채널보호층을 묽은 HF 용액으로 습식식각하여 패터닝하였다. 이어서, 상기 패턴화된 채널층 및 채널보호층 상에 알루미나를 이 용하여 150℃에서 ALD법으로 증착하여 190㎚의 두께로 게이트 절연층을 형성하였고, 이어서 게이트 절연층을 120℃까지 가열된 인산용액으로 식각하여 패터닝하였다. 게이트 절연층 상에 ITO를 이용하여 게이트 전극을 150㎚의 두께로 스퍼터링 방법으로 증착시킨 후 인산과 질산의 혼합액으로 사용하여 50℃에서 식각하여 패터닝하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 9에 나타내었다. 도 9로부터 확인되는 바와 같이, SS값은 0.41이고, 이동도는 14.5㎠/sV 이였다.
비교예 4
보론을 도핑하지 않는 것만 제외하고, 실시예 4과 동일하게 하여 박막 트랜지스터를 제작하였다. 얻어진 트랜지스터의 특성을 평가하여 그 결과를 도 10에 나타내었다. 도 10으로부터 확인되는 바와 같이, SS값은 1.30이고, 이동도는 13.03㎠/sV 이였다.
실시예 4와 비교예 4의 결과를 비교하면, 보론을 포함한 실시예 4의 경우가 여전히 채널과 GI 계면의 공핍(depletion)을 유지하는 경향이 있었으며, 고온 안정성이 증대되었고, 이동도도 증가하였다.
이와 같이 보론이 도핑된 산화물 반도체를 채널층으로 적용된 박막 트랜지스터는 다양한 분야에 응용될 수 있으며, 디스플레이 뿐만 아니라 각종 투명회로 설 계에 사용될 수 있다. 이들의 예에 대해서, 도 11 내지 20에 나타내었다.
특히, 도 11는 의료용 투명디스플레이 패널에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 12은 전자 회로에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 13은 UV PD에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 14은 투명 LED에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 15는 양방향 투명 모니터 패널에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 16은 LCD, OLED의 구동소자로서 패널에 적용 가능한 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 17은 투명 RFID에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 18는 투명 유리창과 디스플레이 기능을 동시에 할 수 있는 스마트창에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 19은 자동차 및 항공기 등의 헤드-업 디스플레이(Head-up display (HUD))에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 20는 두부 장착형 디스플레이(Head Mounted Display (HMD))에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이고, 도 21는 범용 투명 디스플레이 또는 투명하고 유연한 디스플레이에 보론이 포함된 산화물 반도체를 적용한 박막 트랜지스터의 사용 예이다.
도 1a 내지 1d는 본 발명의 일실시예에 따른 박막 트랜지스터의 구조를 나타낸 단면도이다.
도 2a 내지 2d는 본 발명의 또 다른 일실시예에 따른 박막 트랜지스터의 구조를 나타낸 단면도이다.
도 3은 본 발명의 실시예 1로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 4은 본 발명의 비교예 1로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 5는 본 발명의 실시예 2로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 6은 본 발명의 실시예 3로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 7은 본 발명의 비교예 2로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 8은 본 발명의 비교예 3로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 9은 본 발명의 실시예 4로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯이다.
도 10은 본 발명의 비교예 4로부터 제작된 박막 트랜지스터의 트랜스퍼 플롯 이다.
도 11는 의료용 투명디스플레이 패널에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 12은 전자 회로에 적용된 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 13은 UV PD에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 14은 투명 LED에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 15는 양방향 투명 모니터 패널에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 16은 LCD, OLED의 구동소자로서 패널에 적용 가능한 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 17은 투명 RFID에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 18는 투명 유리창과 디스플레이 기능을 동시에 할 수 있는 스마트창에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 19는 자동차 및 항공기 등의 헤드업 디스플레이(HUD)에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.
도 20는 두부 장착형 디스플레이(HMD)에 보론이 도핑된 산화물 반도체가 적 용된 박막 트랜지스터의 사용 예이다.
도 21는 범용 투명 디스플레이 또는 투명하고 유연한 디스플레이에 보론이 도핑된 산화물 반도체가 적용된 박막 트랜지스터의 사용 예이다.

Claims (14)

  1. 기판 상에, 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극을 포함하는 박막 트랜지스터에 있어서,
    상기 채널층은 보론이 도핑된 산화물 반도체 박막이고,
    상기 산화물 반도체는 ZnO, In-Zn-O, Zn-Sn-O, In-Ga-ZnO, Zn-In-Sn-O, In-Ga-O 및 SnO2로 이루어진 군에서 일종 이상 선택되고, 상기 보론은 산화물 반도체를 구성하는 금속산화물의 금속원자의 총원자량에 대해 0.001 내지 10at% 도핑되는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 채널층 상부에 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질로 형성된 채널 보호층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항 또는 제 2항에 있어서,
    상기 박막 트랜지스터는 기판 상에 순차적으로 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극이 형성되어 있는 상부 게이트 코-플래너형 구조; 기판 상에 순차적으로 채널층, 소스·드레인 전극, 게이트 절연층 및 게이트 전극이 형성되어 있는 상부 게이트 스태거드형 구조; 기판 상에 순차적으로 게이트 전극, 게이트 절연층, 소스·드레인 전극 및 채널층이 형성되어 있는 하부 게이트 코-플 래너형; 또는 기판 상에 순차적으로 게이트 전극, 게이트 절연층, 채널층 및 소스·드레인 전극이 형성되어 있는 하부 게이트 스태거드형 구조인 것을 특징으로 하는 박막 트랜지스터.
  4. 삭제
  5. 삭제
  6. 제 1항 또는 제 2항에 있어서,
    상기 게이트 절연층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질로 형성된 절연막인 것을 특징으로 하는 박막 트랜지스터.
  7. 기판 상에 소스·드레인 전극, 채널층, 게이트 절연층 및 게이트 전극을 형성하는 박막 트랜지스터의 제조방법에 있어서,
    보론이 도핑된 산화물 반도체로 채널층을 형성하는 단계; 및
    상기 채널층을 패터닝하는 단계를 포함하고,
    상기 채널층의 형성 단계에서, 산화물 반도체로는 ZnO, In-Zn-O, Zn-Sn-O, In-Ga-ZnO, Zn-In-Sn-O, In-Ga-O 및 SnO2로 이루어진 군에서 일종 이상 선택되고, 보론은 산화물 반도체를 구성하는 금속산화물의 금속원자의 총원자량에 대해 0.001 내지 10at% 도핑되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 7항에 있어서,
    상기 채널층 상부에 절연물질로 채널보호층을 형성하는 단계를 더 포함하고, 상기 채널보호층은 채널층과 함께 패터닝되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 삭제
  10. 제 7항 또는 제 8항에 있어서,
    상기 채널층은 스퍼터링법, PLD법 또는 이온-빔 증착법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제 8항에 있어서,
    상기 채널 보호층의 형성 단계에서, 채널 보호층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질을 이용하여 CVD법, ALD법, 스퍼터링법으로 1 내지 20nm의 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제 7항 또는 제 8항에 있어서,
    상기 채널층 또는 채널 보호층의 패터닝 단계에서, 패터닝은 포토 레지스트로 패터닝하고, 건식 또는 습식식각 또는 이온밀링법으로 식각되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 제 7항 또는 제 8항에 있어서,
    상기 채널층 또는 채널 보호층의 패터닝 단계에서, 패터닝은 포토-레지스트로 리프트-오프 패턴을 제작하여 실시되고, 상기 포토-레지스트는 150℃ 미만에서 적용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 제 7항 또는 제 8항에 있어서,
    상기 게이트 절연층은 AlOx, SiNx 및 SiOx로 이루어진 군에서 일종 이상 선택된 절연 물질을 이용하여 원자층 증착법으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020080129691A 2008-12-18 2008-12-18 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 Expired - Fee Related KR101343570B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080129691A KR101343570B1 (ko) 2008-12-18 2008-12-18 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US12/560,702 US8071434B2 (en) 2008-12-18 2009-09-16 Method of fabricating a thin film transistor using boron-doped oxide semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129691A KR101343570B1 (ko) 2008-12-18 2008-12-18 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100070937A KR20100070937A (ko) 2010-06-28
KR101343570B1 true KR101343570B1 (ko) 2013-12-20

Family

ID=42264697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129691A Expired - Fee Related KR101343570B1 (ko) 2008-12-18 2008-12-18 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법

Country Status (2)

Country Link
US (1) US8071434B2 (ko)
KR (1) KR101343570B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496295B (zh) * 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101322366B1 (ko) * 2010-08-04 2013-10-28 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101978835B1 (ko) * 2012-03-16 2019-05-15 한국전자통신연구원 박막 트랜지스터
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US20150179801A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co. Ltd. Thin film transistor and method for manufacturing the same
US9601333B2 (en) * 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process
TWI875084B (zh) 2016-07-11 2025-03-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
JP6933339B2 (ja) 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
US11239270B2 (en) * 2019-08-20 2022-02-01 Hoon Kim TFT photodetector integrated on display panel
CN111769162B (zh) * 2020-06-28 2024-05-07 贵州民族大学 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法
CN115566087A (zh) * 2022-09-27 2023-01-03 山东大学 一种非晶氧化镓异质结薄膜晶体管日盲紫外探测器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7083880B2 (en) * 2002-08-15 2006-08-01 Freescale Semiconductor, Inc. Lithographic template and method of formation and use
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7205171B2 (en) * 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터

Also Published As

Publication number Publication date
US20100155716A1 (en) 2010-06-24
US8071434B2 (en) 2011-12-06
KR20100070937A (ko) 2010-06-28

Similar Documents

Publication Publication Date Title
KR101343570B1 (ko) 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8563356B2 (en) Thin film transistor and method of fabricating the same
KR101238823B1 (ko) 박막 트랜지스터 및 그의 제조 방법
TWI397183B (zh) 非晶形氧化物與場效電晶體
US9087907B2 (en) Thin film transistor and method of manufacturing the same
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
US20100019239A1 (en) Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
KR101344483B1 (ko) 박막 트랜지스터
EP2634812A1 (en) Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20100006837A1 (en) Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
EP2556531A1 (en) P-type oxide alloys based on copper oxides, tin oxides, tin-copper alloy oxides and metal alloy thereof, and nickel oxide, with embedded metals thereof, fabrication process and use thereof
US20120175607A1 (en) Thin film transistor structure and manufacturing method thereof
US9070597B2 (en) Thin film transistor, display substrate and method of manufacturing a thin film transistor
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100990217B1 (ko) 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP5857432B2 (ja) 薄膜トランジスタの製造方法
KR101849268B1 (ko) 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
KR20100010888A (ko) Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR20150016034A (ko) 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터
JP2012186383A (ja) 薄膜トランジスタの製造方法
EP3405980B1 (en) Oxide semiconductor material, thin-film transistor, and fabrication method thereof
KR102214812B1 (ko) 비정질 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081218

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120207

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120823

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120207

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120920

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120823

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20131114

Appeal identifier: 2012101008163

Request date: 20120920

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120920

Effective date: 20131114

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20131114

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120920

Decision date: 20131114

Appeal identifier: 2012101008163

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20131204

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20131118

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161121

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181025

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240924