[go: up one dir, main page]

KR101330251B1 - 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드 - Google Patents

패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드 Download PDF

Info

Publication number
KR101330251B1
KR101330251B1 KR1020070022150A KR20070022150A KR101330251B1 KR 101330251 B1 KR101330251 B1 KR 101330251B1 KR 1020070022150 A KR1020070022150 A KR 1020070022150A KR 20070022150 A KR20070022150 A KR 20070022150A KR 101330251 B1 KR101330251 B1 KR 101330251B1
Authority
KR
South Korea
Prior art keywords
growth
layer
growth layer
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070022150A
Other languages
English (en)
Other versions
KR20080081719A (ko
Inventor
최주원
김경훈
황의진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020070022150A priority Critical patent/KR101330251B1/ko
Priority to DE102008010318A priority patent/DE102008010318B4/de
Priority to US12/040,439 priority patent/US7638414B2/en
Priority to JP2008052187A priority patent/JP4790739B2/ja
Publication of KR20080081719A publication Critical patent/KR20080081719A/ko
Application granted granted Critical
Publication of KR101330251B1 publication Critical patent/KR101330251B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및 그것을 갖는 발광 다이오드가 개시된다. 이 방법은 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판을 준비하는 것을 포함한다. 상기 패터닝된 기판 상에 핵층이 형성되고, 상기 핵층이 형성된 기판 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제1 3D 성장층이 형성된다. 그 후, 상기 제1 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제1 2D 성장층이 형성된다. 이에 더하여, 상기 제1 2D 성장층 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제2 3D 성장층이 형성되고, 상기 제2 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제2 2D 성장층이 형성된다. 이에 따라, 3D 성장층과 2D 성장층을 교대로 형성함으로써, 3D 성장층의 두께를 감소시킬 수 있어 그 표면이 거칠게 형성되는 것을 방지할 수 있고, 그 결과 최종 2D 성장층의 결정 품질을 향상시킬 수 있다.
발광 다이오드, 패터닝된 기판, 3D 성장, 2D 성장

Description

패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및 그것을 갖는 발광 다이오드{METHOD OF FORMING NITRIDE SEMICONDUCTOR LAYER ON A PATTERNED SUBSTRATE AND LIGHT EMITTING DIODE HAVING THE LAYER}
도 1은 종래기술에 따른 패터닝된 기판 상에 반도체층을 형성하는 방법을 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 패터닝된 기판 상에 반도체층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
본 발명은 기판 상에 반도체층을 형성하는 방법 및 상기 반도체층을 갖는 발광 다이오드에 관한 것으로, 더욱 상세하게는, 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및 상기 질화물 반도체층을 갖는 발광 다이오드에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드가 개발되어 LED 기술을 상당히 변화시 켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.
최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다. 그러나, LED효율은 더욱 개선될 여지가 있으며, 따라서 지속적인 효율 개선이 더욱 요구되고 있다.
LED 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(interna quantum efficiency)을 증가시키는 것이고, 둘째는 광 추출 효율(light extraction efficiency)을 증가시키는 것이다.
광추출 효율을 개선시키기 위해 패터닝된 사파이어 기판을 채택하는 기술이 "InGaN-Based Near-Ultravilolet and Blue-Light-Emitting Diodes with High External Quantum Efficiency Using a Patterned Sapphire Substrate and a Mesh Electrode"라는 제목으로 어플라이드 피직스 일본 저널(Japanese Journal of Applied Physics, Vol.41, 2002, pp.L1431-L143)에 2002년 12월 15일자로 공개된 바 있다.
상기 논문에 따르면, 사파이어 기판을 식각하여 볼록한 육각기둥(hexagon)들을 형성하고, 상기 패터닝된 사파이어 기판 상에 질화물 반도체층들을 형성하여 발광 다이오드를 제작할 수 있으며, 질화물 반도체층들과 기판 사이에서 광이 전반사되어 손실되는 것을 감소시키어 광추출 효율을 개선할 수 있다.
그러나, 패터닝된 사파이어 기판은 많은 성장 면(plane)을 가지게 되고, 따라서 각 성장면에서 성장된 질화물 반도체들이 서로 만나 반도체층이 형성되므로, 반도체층 내에 핀홀(pin hole)과 같은 결함들이 상대적으로 많이 생성된다. 이러한 핀홀들은 상기 반도체층 상에 형성될 질화물 반도체층들, 예컨대 활성층의 성장에 영향을 주어 LED의 내부 양자 효율을 감소시키며, LED의 동작시 누설전류를 발생시켜 LED의 휘도 및 신뢰성을 악화시킨다.
이에 따라, 위와 같은 문제점을 해결하기 위해, 패터닝된 사파이어 기판 상에 3D 성장 조건 및 2D 성장 조건으로 연속적으로 질화물 반도체층을 성장시키는 방법이 사용되고 있다.
도 1은 종래 기술에 따른 패터닝된 사파이어 기판 상에 질화물 반도체층을 형성하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 우선 패터닝된 사파이어 기판(11) 상에 핵층(nucleation layer, 13)이 형성된다. 상기 기판(11)은 아일랜드 패턴들(11a)을 갖도록 패터닝되며, 아일랜드 패턴들(11a) 사이의 리세스된 영역에는 대체로 평평한 바닥면이 형성된다. 상기 핵층(13)은 기판(11)의 평평한 바닥면 상에 우선 성장하여, 바닥면을 덮는다.
이어서, 상기 핵층(13)이 형성된 기판(11) 상에 3D 성장 조건으로 질화물 반도체층을 성장시킨 3D 성장층(15)이 형성된다. 3D 성장 조건은 질화물 반도체층이 성장하는 동안, 원자들의 이동도가 상대적으로 낮아 측면성장보다는 수직성장이 빠른 조건을 의미한다. 상기 3D 성장층(15)은 기판(11)의 리세스된 영역들을 채우고, 아일랜드 패턴들(11a)의 상부를 덮는다.
그 후, 상기 3D 성장층(15) 상에 2D 성장 조건으로 질화물 반도체층을 성장시킨 2D 성장층(17)이 형성된다. 2D 성장 조건은 질화물 반도체층이 성장하는 동안, 원자들의 이동도가 상대적으로 빨라 수직성장보다는 측면성장이 잘 되는 조건을 의미한다. 상기 2D 성장층(17) 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층들(도시하지 않음)이 성장되고, 이들 층들을 이용하여 발광 다이오드가 제조된다. 상기 핵층(13), 3D 성장층(15) 및 2D 성장층(17)은 MOCVD 기술을 사용하여 형성될 수 있다.
종래기술에 따르면, 기판 표면의 리세스된 영역들을 3D 성장층(15)으로 채우고, 그 위에 2D 성장층(17)을 형성하므로, 기판의 많은 성장면들에 의한 영향을 받지 않고 2D 성장층(17)을 형성할 수 있다. 따라서, 핵층(13) 상에 직접 2D 성장층들(17)을 성장시킬 경우, 2D 성장층들이 성장을 계속하여 서로 만날 때 생성되는 핀홀들을 감소시킬 수 있다. 그러나, 기판(11)의 리세스 영역을 채우기 위해 3D 성장층(15)이 상대적으로 두껍게 형성되어야 하고, 그 결과 3D 성장층(15)의 표면이 상당히 거칠게 형성된다. 거친 표면을 갖는 3D 성장층(15) 상에 2D 성장층(17)을 형성할 경우, 3D 성장층(15)과 2D 성장층(17)의 계면뿐만 아니라, 2D 성장층(17) 내에도 많은 핀홀들이 생성된다.
본 발명이 이루고자 하는 기술적 과제는, 패터닝된 기판 상에 고품질의 질화물 반도체층을 형성하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 패터닝된 기판 상에 질화물 반도체층을 형성하되, 생성되는 핀홀들을 감소시킬 수 있는 질화물 반도체층 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 패터닝된 기판 상에 질화물 반도체층들을 성장시키어 고휘도 및 신뢰성 있는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제들을 이루기 위하여, 본 발명의 일 태양은 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법을 제공한다. 이 방법은 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판을 준비하는 것을 포함한다. 상기 패터닝된 기판 상에 핵층이 형성되고, 상기 핵층이 형성된 기판 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제1 3D 성장층이 형성된다. 그 후, 상기 제1 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제1 2D 성장층이 형성된다. 이에 더하여, 상기 제1 2D 성장층 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제2 3D 성장층이 형성되고, 상기 제2 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제2 2D 성장층이 형성된다.
여기서, 3D 성장 조건은 질화물 반도체층이 성장하는 동안, 원자들의 이동도가 상대적으로 낮아 측면성장보다는 수직성장이 빠른 조건을 의미한다. 3D 성장 조건으로 성장된 질화물 반도체층은 수직성장이 빠르게 진행되어 표면이 거칠게 형성된다. 한편, 2D 성장 조건은 질화물 반도체층이 성장하는 동안, 원자들의 이동도가 상대적으로 빨라 수직성장보다는 측면성장이 잘 되는 조건을 의미한다. 2D 성장 조건으로 성장된 질화물 반도체층은 표면이 평평하게 형성된다.
본 발명의 실시예들에 있어서, 상기 제1 3D 성장층을 형성하기 위한 3D 성장 조건의 기판 온도 및 챔버 압력은 각각 온도 600~1200℃ 범위 및 압력 10~760 mbar 범위 내에서 온도(T1) 및 압력(P1)으로 설정되고, 상기 제1 2D 성장층을 형성하기 위한 2D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T1보다 높은 온도(T2) 및 상기 P1 보다 낮은 압력(P2)으로 설정되고, 상기 제2 3D 성장층을 형성하기 위한 3D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T2보다 낮은 온도(T3) 및 상기 P2보다 높은 압력(P3)으로 설정되고, 상기 제2 2D 성장층을 형성하기 위한 2D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T3보다 높은 온도(T4) 및 상기 P3 보다 낮은 압력(P4)으로 설정될 수 있다.
본 발명의 실시예들에 따르면, 3D 성장층과 2D 성장층을 교대로 형성함으로써, 3D 성장층의 두께를 감소시킬 수 있어 그 표면이 거칠게 형성되는 것을 방지할 수 있고, 그 결과 최종 2D 성장층의 결정 품질을 향상시킬 수 있다.
또한, 3D 성장층이 두껍게 형성되어 표면이 거칠게 형성되어도, 최종 2D 성장층을 형성하기 전에, 2D 성장층 및 3D 성장층을 먼저 형성함으로써 거친 표면에 의해 최종 2D 성장층 내에 핀홀들이 생성되는 것을 방지할 수 있다.
한편, 상기 제1 3D 성장층 및 상기 제1 2D 성장층은 상기 기판의 리세스된 영역들 내에서 그 상부면들이 상기 돌출된 패턴들보다 아래에 위치하도록 형성될 수 있다. 이때, 상기 제2 3D 성장층은 그 상부면이 적어도 상기 돌출된 패턴들 위 에 위치하도록 형성된다. 본 실시예에 따르면, 상기 패터닝된 기판의 리세스된 영역들을 단일 3D 성장층으로 채우는 종래기술과 달리, 3D 성장층과 2D 성장층을 이용하여 채우므로, 3D 성장층의 표면이 거칠게 형성되는 것을 방지할 수 있다.
한편, 상기 제2 3D 성장층을 형성하기 전에, 상기 제1 2D 성장층이 형성된 기판상에 추가적으로 3D 성장층 및 2D 성장층을 교대로 형성하는 것을 적어도 1회 실시할 수 있다. 즉, 3D 성장층과 2D 성장층은 여러번 반복하여 성장될 수 있으며, 이에 따라 패터닝된 기판의 리세스된 영역들의 깊이가 증가하여도 3D 성장층의 표면이 거칠게 형성되는 것을 방지할 수 있다.
상기 추가적인 3D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 2D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 낮은 온도 및 높은 압력으로 설정되고, 상기 추가적인 2D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 3D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 높은 온도 및 낮은 압력으로 설정된다.
한편, 상기 제2 2D 성장층 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 형성될 수 있다. 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 패터닝함으로써 발광 다이오드가 제조된다.
본 발명의 다른 태양에 따르면, 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판 상에 형성된 발광 다이오드가 제공된다. 이 발광 다이오드는 상기 기판의 리세스된 영역들의 바닥면들을 덮는 핵층을 포함한다. 상기 핵층 상에 3D 성장조건으로 성장된 질화물 반도체층의 제1 3D 성장층이 위치하고, 상기 제1 3D 성장층 상에 2D 성장조건으로 성장된 질화물 반도체층의 제1 2D 성장층이 위치한다. 또한, 상기 제1 2D 성장층 상에 3D 성장조건으로 성장된 질화물 반도체층의 제2 3D 성장층이 위치하고, 상기 제2 3D 성장층 상에 2D 성장조건으로 성장된 질화물 반도체층의 제2 2D 성장층이 위치한다.
상기 제1 3D 성장층은 상기 핵층 상에 온도 600~1200℃ 범위 및 압력 10~760 mbar 범위 내에서 온도(T1) 및 압력(P1)으로 설정된 3D 성장조건으로 성장된 질화물 반도체층이고, 상기 제2 3D 성장층은 상기 제1 3D 상장층 상에 상기 T1보다 높은 기판 온도(T2) 및 상기 P1보다 낮은 챔버 압력(P2)의 2D 성장조건으로 성장된 질화물 반도체층이고, 제2 3D 성장층은 상기 제1 2D 성장층 상에 상기 T2보다 낮은 기판 온도(T3) 및 상기 P2보다 높은 챔버압력(P3)의 3D 성장조건으로 성장된 질화물 반도체층이고, 제2 2D 성장층은 상기 제2 3D 성장층 상에 상기 T3보다 높은 기판 온도(T4) 및 상기 P3보다 낮은 챔버 압력(P4)의 2D 성장조건으로 성장된 질화물 반도체층이다.
이에 더하여, 제1 도전형 반도체층이 상기 제2 2D 성장층 상에 위치하고, 제2 도전형 반도체층이 상기 제1 도전형 반도체층 상에 위치한다. 또한, 활성층이 상기 제1 및 제2 도전형 반도체층들 사이에 개재된다.
본 발명의 태양에 따르면, 우수한 결정품질의 제2 2D 성장층이 제공됨으로써, 그 위에 형성된 반도체층들의 결정품질 또한 개선되어 내부 양자 효율이 우수한 발광 다이오드가 제공된다.
한편, 상기 제1 3D 성장층 및 상기 제1 2D 성장층은 상기 기판의 리세스된 영역들 내에서 그 상부면들이 상기 돌출된 패턴들보다 아래에 위치할 수 있다. 이때, 상기 제2 3D 성장층은 그 상부면이 적어도 상기 돌출된 패턴들 위에 위치한다. 이에 따라, 상기 패터닝된 기판의 리세스된 영역들을 3D 성장층 및 2D 성장층을 이용하여 채움으로써, 3D 성장층의 두께를 감소시킬 수 있어, 3D 성장층의 표면 거칠기를 감소시킬 수 있다.
이에 더하여, 추가적인 3D 성장층 및 2D 성장층의 쌍의 적어도 하나가 상기 제1 2D 성장층과 상기 제2 3D 성장층 사이에 개재될 수 있다. 상기 추가적인 3D 성장층은 그 아래에 형성된 2D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 낮은 기판 온도 및 높은 챔버압력하에서 형성되고, 상기 추가적인 2D 성장층은 그 아래에 형성된 3D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 높은 기판 온도 및 낮은 챔버 압력하에서 형성된다. 이에 따라, 3D 성장층의 두께를 더욱 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 패터닝된 기판 상에 질화물 반 도체층을 형성하는 방법을 설명하기 위한 단면도들이다. 여기서, 질화물 반도체층은 MOCVD 기술을 사용하여 형성하는 것으로 설명한다. 그러나, 본 발명은 MOCVD 기술에 한정되는 것은 아니며, MBE 등과 같은 다른 기술이 사용될 수도 있다.
도 2를 참조하면, 우선 패터닝된 기판(21)이 준비된다. 상기 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, SiC와 갚은 다른 기판일 수도 있다. 상기 패터닝된 기판(21)은 돌출된 패턴들(21a) 및 리세스된 영역들을 갖는다. 상기 돌출된 패턴들(21a)은 메쉬형상의 패턴일 수 있으나, 아일랜드 패턴들인 것이 더 바람직하다. 또한, 상기 리세스된 영역들에는, 도시된 바와 같이, 대체로 평평한 바닥면들이 형성된다.
상기 패터닝된 기판(21) 상에 핵층(nucleation layer, 23)이 형성된다. 상기 핵층(23)은 400~600℃의 온도범위에서 GaN 계열의 반도체층, 즉, (Al,In,Ga)N로 형성될 수 있다. 상기 핵층(23)은 대체로 상기 기판의 리세스된 영역들의 바닥면들 상에 주로 형성된다.
도 3을 참조하면, 상기 핵층(23)이 형성된 기판 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제1 3D 성장층(25)을 형성한다. 상기 3D 성장 조건의 기판온도 및 챔버압력은 온도 범위 600~1200℃ 및 압력범위 10~760mbar 이내의 온도(T1) 및 압력(P1)으로 설정된다.
상기 제1 3D 성장층(25)의 두께는 특별히 한정되는 것은 아니며, 도 1을 참조하여 설명한 바와 같이, 돌출된 패턴들(21a)을 덮도록 형성될 수도 있다. 이 경우, 상기 제1 3D 성장층(25)의 표면이 거칠게 형성될 수 있다. 바람직하게는, 상기 제1 3D 성장층(25)은 상기 리세스된 영역들에서 그 상부면이 상기 돌출된 패턴들(21a) 아래에 위치하도록 형성될 수 있다. 이에 따라, 상기 제1 3D 성장층(25)이 상대적으로 얇게 형성되므로, 그 표면이 거칠게 형성되는 것이 방지된다.
한편, 상기 제1 3D 성장층(25) 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제1 2D 성장층(27)을 형성한다. 상기 2D 성장 조건의 기판온도 및 챔버압력은 상기 3D 성장 조건에서 설정된 온도(T1) 및 압력(P1)에 비해 상대적으로 높은 온도(T2) 및 낮은 압력(P2)으로 설정된다. 이에 따라, 상기 제1 3D 성장층(25) 상에 상대적으로 평평한 2D 성장층(27)이 형성되어 표면거칠기를 완화시킨다.
상기 제1 2D 성장층(27)의 두께는 특별히 한정되는 것은 아니지만, 상기 제1 3D 성장층(25)의 상부면이 상기 돌출패턴들(21a) 아래에 위치할 경우, 상기 제1 2D 성장층(27)의 상부면 또한 상기 돌출패턴들(21a) 아래에 위치하는 것이 바람직하다. 따라서, 상기 제1 2D 성장층(27)이 리세스된 영역들 내에서 서로 분리되어 성장된 후, 돌출패턴들(21a) 위에서 서로 만나는 것이 방지된다.
상기 온도(T2) 및 압력(P2)은 상기 T1보다 높은 온도 및 P1보다 낮은 압력으로 설정되는 것으로 그 값은 온도 범위 600~1200℃ 및 압력범위 10~760mbar 이내일 수도 있다.
이어서, 상기 제1 2D 성장층(27) 상에 3D 성장조건으로 질화물 반도체층을 성장시키어 제2 3D 성장층(29)을 형성한다. 상기 제2 3D 성장층(29)은 상기 돌출된 패턴들(21a)의 상부를 덮도록 형성되어 연속적인 상부면을 제공한다. 상기 제2 3D 성장층(29) 성장조건의 기판온도 및 챔버압력은 상기 제1 2D 성장층 성장조건의 기 판온도(T2) 및 챔버압력(P2)에 비해 상대적으로 낮은 온도(T3) 및 높은 압력(P3)으로 설정되며, 제1 3D 성장층(25)과 동일한 온도 및 압력 조건에서 형성될 수도 있다.
그 후, 상기 제2 3D 성장층(29) 상에 2D 성장조건으로 질화물 반도체층을 성장시키어 제2 2D 성장층(31)을 형성한다. 상기 제2 2D 성장층(31) 성장조건의 기판온도 및 챔버압력은 상기 제2 3D 성장층(29) 성장조건의 기판온도(T3) 및 챔버압력(P3)에 비해 상대적으로 높은 온도(T4) 및 낮은 압력(P4)으로 설정된다. 상기 제2 2D 성장층(31)은 종래기술에 비해 상대적으로 표면 거칠기가 완화된 제2 3D 성장층(29) 상에 형성되므로, 핀홀들의 생성이 감소되며, 우수한 결정품질을 갖는다.
본 실시예에 있어서, 3D 성장층 및 2D 성장층이 교대로 2회 반복하여 형성된 것으로 설명하였으나, 더 많은 회수로 반복하여 형성될 수 있다. 예컨대, 상기 제2 3D 성장층(29)을 형성하기 전에 추가적으로 3D 성장층 및 2D 성장층을 적어도 1회 교대로 반복하여 형성할 수 있다. 이때, 상기 추가적인 3D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 2D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 낮은 온도 및 높은 압력으로 설정되고, 상기 추가적인 2D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 3D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 높은 온도 및 낮은 압력으로 설정된다.
본 실시예에 따르면, 3D 성장층 및 2D 성장층을 교대로 반복하여 형성함으로써, 3D 성장층의 표면 거칠기를 완화할 수 있으며, 따라서 최종적인 2D 성장층의 결정 품질을 향상시킬 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 도 2 및 도 3을 참조하여 설명한 바와 같이 형성된 제2 2D 성장층(31) 상에 제1 도전형 반도체층(33), 활성층(35) 및 제2 도전형 반도체층(37)을 형성한다. 상기 제1 및 제2 도전형 반도체층들(33, 37) 및 활성층(35)은 상기 3D 성장층 및 2D 성장층들과 같이 MOCVD 기술을 사용하여 형성될 수 있으며, 또한 인-시투(in-situ)로 동일한 챔버 내에서 형성될 수 있다.
도 5를 참조하면, 상기 제2 도전형 반도체층(37) 및 활성층(35)을 패터닝하여 제1 도전형 반도체층(33)의 일 영역을 노출시킨다. 또한, 상기 노출된 제1 도전형 반도체층 상에 제1형 전극패드(41)를 형성하고, 상기 제2 도전형 반도체층(37) 상에 투명전극층(42) 및 제2형 전극패드(45)를 형성함으로써 발광 다이오드가 완성된다.
본 실시예에 따르면, 결정품질이 우수한 제2 2D 성장층(31) 상에 제1 및 제2 도전형 반도체층들(33, 37) 및 활성층(35)을 형성하므로, 제1 및 제2 도전형 반도체층들(33, 37) 및 활성층(35)의 결정품질이 개선되어 내부 양자 효율이 향상되고, 또한 핀홀들에 의한 누설전류를 방지할 수 있어 휘도 및 신뢰성이 향상된 발광 다이오드가 제공될 수 있다.
본 발명의 실시예들에 따르면, 패터닝된 기판 상에 고품질의 질화물 반도체 층을 형성할 수 있으며, 질화물 반도체층 내에 생성되는 핀홀들을 감소시킬 수 있다. 또한, 패터닝된 기판 상에 질화물 반도체층들을 성장시키어 고휘도 및 신뢰성 있는 발광 다이오드를 제공할 수 있다.

Claims (8)

  1. 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판을 준비하고,
    상기 패터닝된 기판 상에 핵층을 형성하되, 상기 핵층은 상기 리세스된 영역들의 바닥면을 덮도록 형성되고,
    상기 핵층이 형성된 기판 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제1 3D 성장층을 형성하고,
    상기 제1 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제1 2D 성장층을 형성하고,
    상기 제1 2D 성장층 상에 3D 성장 조건으로 질화물 반도체층을 성장시키어 제2 3D 성장층을 형성하고,
    상기 제2 3D 성장층 상에 2D 성장 조건으로 질화물 반도체층을 성장시키어 제2 2D 성장층을 형성하는 것을 포함하되,
    상기 제1 3D 성장층을 형성하기 위한 3D 성장 조건의 기판 온도 및 챔버 압력은 각각 온도 600~1200℃ 범위 및 압력 10~760 mbar 범위 내에서 온도(T1) 및 압력(P1)으로 설정되고,
    상기 제1 2D 성장층을 형성하기 위한 2D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T1보다 높은 온도(T2) 및 상기 P1 보다 낮은 압력(P2)으로 설정되고,
    상기 제2 3D 성장층을 형성하기 위한 3D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T2보다 낮은 온도(T3) 및 상기 P2보다 높은 압력(P3)으로 설정되고,
    상기 제2 2D 성장층을 형성하기 위한 2D 성장 조건의 기판 온도 및 챔버 압력은 각각 상기 T3보다 높은 온도(T4) 및 상기 P3 보다 낮은 압력(P4)으로 설정되는 질화물 반도체층 형성 방법.
  2. 청구항 1에 있어서,
    상기 제1 3D 성장층 및 상기 제1 2D 성장층은 상기 기판의 리세스된 영역들 내에서 그 상부면들이 상기 돌출된 패턴들보다 아래에 위치하도록 형성되고,
    상기 제2 3D 성장층은 그 상부면이 적어도 상기 돌출된 패턴들 위에 위치하도록 형성되는 것을 특징으로 하는 질화물 반도체층 형성 방법.
  3. 청구항 1에 있어서,
    상기 제2 3D 성장층을 형성하기 전에, 상기 제1 2D 성장층이 형성된 기판 상에 추가적으로 3D 성장층 및 2D 성장층을 교대로 형성하는 것을 적어도 1회 실시하되,
    상기 추가적인 3D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 2D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 낮은 온도 및 높은 압력으로 설정되고,
    상기 추가적인 2D 성장층을 형성하는 성장조건의 기판온도 및 챔버압력은 각각, 그 아래에 형성된 3D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대 적으로 높은 온도 및 낮은 압력으로 설정되는 질화물 반도체층 형성 방법.
  4. 청구항 1 내지 3의 어느 한 항에 있어서,
    상기 제2 2D 성장층 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하는 것을 더 포함하는 질화물 반도체층 형성 방법.
  5. 돌출된 패턴들 및 리세스된 영역들을 갖도록 패터닝된 기판;
    상기 기판의 리세스된 영역들의 바닥면들을 덮는 핵층;
    상기 핵층 상에 온도 600~1200℃ 범위 및 압력 10~760 mbar 범위 내에서 온도(T1) 및 압력(P1)으로 설정된 3D 성장조건으로 성장된 질화물 반도체층의 제1 3D 성장층;
    상기 제1 3D 성장층 상에 상기 T1보다 높은 기판 온도(T2) 및 상기 P1보다 낮은 챔버 압력(P2)의 2D 성장조건으로 성장된 질화물 반도체층의 제1 2D 성장층;
    상기 제1 2D 성장층 상에 상기 T2보다 낮은 기판 온도(T3) 및 상기 P2보다 높은 챔버압력(P3)의 3D 성장조건으로 성장된 질화물 반도체층의 제2 3D 성장층; 및
    상기 제2 3D 성장층 상에 상기 T3보다 높은 기판 온도(T4) 및 상기 P3보다 낮은 챔버 압력(P4)의 2D 성장조건으로 성장된 질화물 반도체층의 제2 2D 성장층을 포함하고,
    상기 제1 3D 성장층 및 상기 제1 2D 성장층은 상기 기판의 리세스된 영역들 내에서 그 상부면들이 상기 돌출된 패턴들보다 아래에 위치하고,
    상기 제2 3D 성장층은 그 상부면이 적어도 상기 돌출된 패턴들 위에 위치하는 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제2 2D 성장층 상에 위치하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및
    상기 제1 및 제2 도전형 반도체층들 사이에 개재된 활성층을 포함하는 발광 다이오드.
  7. 삭제
  8. 청구항 5에 있어서,
    상기 제1 2D 성장층과 상기 제2 3D 성장층 사이에 개재된 추가적인 3D 성장층 및 2D 성장층의 쌍을 적어도 하나 더 포함하되,
    상기 추가적인 3D 성장층은 그 아래에 형성된 2D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 낮은 기판 온도 및 높은 챔버압력하에서 형성되고,
    상기 추가적인 2D 성장층은 그 아래에 형성된 3D 성장층 성장 조건의 기판온도 및 챔버 압력에 비해 상대적으로 높은 기판 온도 및 낮은 챔버 압력하에서 형성 된 발광 다이오드.
KR1020070022150A 2007-03-06 2007-03-06 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드 Expired - Fee Related KR101330251B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070022150A KR101330251B1 (ko) 2007-03-06 2007-03-06 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
DE102008010318A DE102008010318B4 (de) 2007-03-06 2008-02-21 Verfahren zur Bildung einer Nitrid-Halbleiterschicht auf strukturiertem Substrat und Licht emittierende Diode umfassend eine solche
US12/040,439 US7638414B2 (en) 2007-03-06 2008-02-29 Method of forming nitride semiconductor layer on patterned substrate and light emitting diode having the same
JP2008052187A JP4790739B2 (ja) 2007-03-06 2008-03-03 窒化物半導体層の形成方法、及びそれを有する発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022150A KR101330251B1 (ko) 2007-03-06 2007-03-06 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20080081719A KR20080081719A (ko) 2008-09-10
KR101330251B1 true KR101330251B1 (ko) 2013-11-15

Family

ID=39678173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022150A Expired - Fee Related KR101330251B1 (ko) 2007-03-06 2007-03-06 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드

Country Status (4)

Country Link
US (1) US7638414B2 (ko)
JP (1) JP4790739B2 (ko)
KR (1) KR101330251B1 (ko)
DE (1) DE102008010318B4 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152262A1 (ja) 2010-05-31 2011-12-08 日亜化学工業株式会社 発光装置及びその製造方法
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
US20130130417A1 (en) * 2011-11-22 2013-05-23 Jar-Yu WU Manufacturing method of a light-emitting device
TWI464910B (zh) 2011-05-23 2014-12-11 Lextar Electronics Corp 半導體發光結構
CN102270718B (zh) * 2011-07-25 2013-04-10 映瑞光电科技(上海)有限公司 一种氮化物led结构及其制备方法
CN103137803B (zh) * 2011-12-03 2015-08-26 清华大学 发光二极管
CN103137804B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
DE102014101966A1 (de) * 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
KR101645574B1 (ko) * 2014-08-19 2016-08-16 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법
CN104576847B (zh) * 2014-12-17 2017-10-03 华灿光电股份有限公司 一种发光二极管外延片的生长方法及发光二极管外延片
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN108350312A (zh) 2015-09-25 2018-07-31 阿克佐诺贝尔国际涂料股份有限公司 热固性组合物、涂装方法和生产上漆制品的方法
CN105720159B (zh) * 2016-03-09 2018-01-09 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN105742416B (zh) * 2016-03-09 2017-10-24 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN106206881B (zh) * 2016-08-31 2019-02-12 中联西北工程设计研究院有限公司 一种垂直结构led蓝光外延的制备方法
US10665752B2 (en) 2017-12-15 2020-05-26 Saphlux, Inc. Air void structures for semiconductor fabrication
US10672948B2 (en) * 2017-12-15 2020-06-02 Saphlux, Inc. Methods for producing light extraction structures for semiconductor devices
CN110752275B (zh) * 2019-11-15 2024-11-12 芜湖德豪润达光电科技有限公司 发光二极管芯片以及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329665A (ja) * 2001-04-27 2002-11-15 Nichia Chem Ind Ltd 窒化物半導体から成る単体基板の製造方法
WO2006062084A1 (ja) * 2004-12-08 2006-06-15 Sumitomo Electric Industries, Ltd. 半導体レーザ素子およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613197B2 (ja) * 2001-04-17 2005-01-26 日亜化学工業株式会社 窒化物半導体基板の成長方法
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
PL1769105T3 (pl) * 2004-06-11 2014-11-28 Ammono S A Objętościowy monokrystaliczny azotek galu oraz sposób jego wytwarzania
JP4579294B2 (ja) * 2004-06-11 2010-11-10 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 第１３族元素窒化物の層から製造される高電子移動度トランジスタ（ｈｅｍｔ）およびその製造方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
US20080150085A1 (en) * 2006-12-22 2008-06-26 Armin Dadgar Gruppe-iii-nitrid-halbleiterbauelement mit hoch p-leitfahiger schicht

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329665A (ja) * 2001-04-27 2002-11-15 Nichia Chem Ind Ltd 窒化物半導体から成る単体基板の製造方法
WO2006062084A1 (ja) * 2004-12-08 2006-06-15 Sumitomo Electric Industries, Ltd. 半導体レーザ素子およびその製造方法

Also Published As

Publication number Publication date
US20080217647A1 (en) 2008-09-11
JP4790739B2 (ja) 2011-10-12
DE102008010318B4 (de) 2012-10-31
US7638414B2 (en) 2009-12-29
KR20080081719A (ko) 2008-09-10
JP2008219016A (ja) 2008-09-18
DE102008010318A1 (de) 2008-09-11

Similar Documents

Publication Publication Date Title
KR101330251B1 (ko) 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
KR100753518B1 (ko) 질화물계 발광 소자
US8278679B2 (en) LED device with embedded top electrode
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
CN101601140A (zh) 具有降低的应变的发光层的ⅲ族氮化物发光器件
WO2007089089A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR20130061306A (ko) 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법
JP2005191519A (ja) ＧａＮ半導体発光素子及びその製造方法
CN105633229B (zh) 发光二极管及其制作方法
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR101364718B1 (ko) 발광 소자 및 그 제조 방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR20080082326A (ko) 발광 다이오드 및 그 제조방법
KR100665301B1 (ko) 고효율 발광소자
CN211150583U (zh) 发光二极管芯片
CN107331742A (zh) 一种发光二极管外延结构及其制作方法、发光二极管
KR100986327B1 (ko) 발광소자 및 그 제조방법
KR101377969B1 (ko) 자외선 발광 질화물계 반도체 발광 소자
KR101189165B1 (ko) 발광 소자 및 그 반도체 박막의 제조방법
KR100616631B1 (ko) 질화물계 반도체 발광 소자 및 그 제조 방법
KR101349604B1 (ko) 질화갈륨계 발광소자
KR20080081676A (ko) 패터닝된 기판을 가지는 발광 다이오드 및 그 제조방법
KR101316118B1 (ko) 기판 상에 질화물 반도체층을 형성하는 방법 및 그것을갖는 발광다이오드

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070306

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120306

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070306

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130116

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160907

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170911

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210822