[go: up one dir, main page]

KR101328372B1 - 전폭 디지털 위상 제어기 및 방법 - Google Patents

전폭 디지털 위상 제어기 및 방법 Download PDF

Info

Publication number
KR101328372B1
KR101328372B1 KR1020120019677A KR20120019677A KR101328372B1 KR 101328372 B1 KR101328372 B1 KR 101328372B1 KR 1020120019677 A KR1020120019677 A KR 1020120019677A KR 20120019677 A KR20120019677 A KR 20120019677A KR 101328372 B1 KR101328372 B1 KR 101328372B1
Authority
KR
South Korea
Prior art keywords
digital
phase
virtual value
digital code
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120019677A
Other languages
English (en)
Other versions
KR20130097963A (ko
Inventor
김유환
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120019677A priority Critical patent/KR101328372B1/ko
Priority to EP12275104.3A priority patent/EP2632049B1/en
Priority to CN2012102449228A priority patent/CN103297040A/zh
Publication of KR20130097963A publication Critical patent/KR20130097963A/ko
Application granted granted Critical
Publication of KR101328372B1 publication Critical patent/KR101328372B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은, 전폭 디지털 위상 제어기 및 방법에 관한 것으로, 본 발명의 일 실시 예에 따른 전폭 디지털 위상 제어기는, 기준 주파수를 갖는 타켓 신호와 피드백 주파수를 갖는 디지털 발진 피드백 신호간의 위상을 비교하는 위상 비교부; 상기 기준 주파수가, 사전에 설정된 하위 디지털 코드 및 상위 디지털 코드 사이에 포함되는 주파수이면, 이 경우, 상기 위상 비교부로부터의 위상 비교 결과에 따라 사전에 설정된 시작 가상치를 조절하여 조정 가상치를 생성하는 가상치 제어부; 상기 복수의 가상치의 범위내에서 난수를 생성하는 난수 생성부; 상기 조정 가상치와 상기 난수와의 크기와의 비교 결과에 따라 디지털 코드를 생성하는 비교부; 및 상기 비교부로부터의 디지털 코드에 따른 발진 신호를 생성하는 디지털 제어 발진부를 포함할 수 있다.

Description

전폭 디지털 위상 제어기 및 방법{ALL DIGITAL PHASE LOCKED LOOP AND METHOD OF CONTROLLING PHASE LOCKING FOR ALL DIGITAL}
본 발명은, 통신 시스템에 적용될 수 있으며, 주파수 보간 기법(frequency interpolation)을 이용하여 주파수 해상도(Frequency Resolution)를 향상시킬 수 있는 전폭 디지털 위상 제어기에 관한 것이다.
일반적으로, 기존 통신 시스템에 채용되는 주파수 합성기에는 아날로그 위상 제어기(Phase Locked Loop: PLL) 및 디지털 위상 제어기가 있다.
먼저, 아날로그 위상 제어기의 경우, 그 제조 공정에서 제공되는 디지털 라이브러리와 별도로 아날로그 회로가 서로 같이 설계될 수 있다.
이러한 아날로그 위상 제어기는, 공정변화에 따른 회로 설계의 시간과 비용이 많이 소모되며, 전원공급이 낮아짐에 따라 동작 특성 또한 나빠지는 단점이 있다.
다음, 디지털 위상 제어기는, 아날로그 위상 제어기의 단점을 해소할 수 있도록 연구 및 개발되었다.
이러한 디지털 위상 제어기는, 발진 신호와 기준 신호의 위상차에 따라 발진 신호의 주파수를 조정하는 과정을 통해서 원하는 주파수를 갖는 발진신호를 생성할 수 있다.
이와 같은 디지털 위상 제어기의 장점은, 점차적으로 공정 기술의 발전으로 인해 나노미터급 CMOS 공정이 개발됨에 따라, 공정 변화를 통한 설계가 보다 용이하다는 점과, 이에 따른 사이즈와 전류 소모가 더욱 작아진다는 점이다.
그러나, 이와 같은 기존의 디지털 위상 제어기는, 제작시 주파수 해상도가 결정되면, 사전에 결정된 디지털 코드를 이용하여 주파수 위상을 제어하므로, 한번 제작된 이후에는 주파수 해상도를 높일 수 없으므로, 필요시 보다 높은 주파수 해상도가 필요한 경우에는 이에 맞는 새로운 디지털 위상 제어기가 필요하게 되는 문제점이 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 자기-정정 위상-디지털 전달 함수를 갖는 위상-동기 루프에 관한 것으로, 보간 기법을 이용하여 주파수 해상도를 향상시키는 기술적 사항을 개시하고 있지 않다.
공개번호 제10-2010-0101005호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 주파수 보간 기법(frequency interpolation)을 이용하여 주파수 해상도(Frequency Resolution)를 향상시킬 수 있는 전폭 디지털 위상 제어기를 제공한다.
본 발명의 과제를 해결하기 위한 본 발명의 제1 기술적인 측면으로써, 본 발명은, 기준 주파수를 갖는 타켓 신호와 피드백 주파수를 갖는 디지털 발진 피드백 신호간의 위상을 비교하는 위상 비교부; 상기 기준 주파수가, 사전에 설정된 하위 디지털 코드 및 상위 디지털 코드 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치로 설정하고, 상기 위상 비교부로부터의 위상 비교 결과에 따라 상기 시작 가상치를 조절하여 조정 가상치를 생성하는 가상치 제어부; 상기 복수의 가상치의 범위내에서 난수를 생성하는 난수 생성부; 상기 가상치 제어부에서 생성된 조정 가상치와 상기 난수 생성부에서 생성된 난수와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 비교부; 및 상기 비교부로부터의 디지털 코드에 따른 발진 신호를 생성하는 디지털 제어 발진부를 포함하는 전폭 디지털 위상 제어기를 제안한다.
본 발명의 제1 기술적인 측면에서, 상기 전폭 디지털 위상 제어기는, 상기 비교부로부터의 디지털 코드를 필터링하는 디지털 필터; 및 상기 디지털 제어 발진부로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수를 갖는 디지털 발진 피드백 신호를 제공하는 분주부를 더 포함할 수 있다.
상기 위상 비교부는, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서면 리드 위상차 신호를 제공하고, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서지 않으면 래그 위상차 신호를 제공하도록 이루어질 수 있다.
상기 가상치 제어부는, 상기 위상차 신호가 리드 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치를 제공하고, 상기 위상차 신호가 래그 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치를 제공하도록 이루어질 수 있다.
상기 비교부는, 상기 조정 가상치가 상기 난수 보다 크면 상기 상위 디지털 코드를 제공하고, 상기 조정 가상치가 상기 난수 보다 크지 않으면 상기 하위 디지털 코드를 제공하도록 이루어질 수 있다.
또한, 본 발명의 과제를 해결하기 위한 본 발명의 제2 기술적인 측면으로써, 본 발명은, 기준 주파수를 갖는 타켓 신호와 피드백 주파수를 갖는 디지털 발진 피드백 신호간의 위상을 비교하는 단계; 상기 기준 주파수가, 사전에 설정된 하위 디지털 코드 및 상위 디지털 코드 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치로 설정하고, 상기 위상 비교 단계로부터의 위상 비교 결과에 따라 상기 시작 가상치를 조절하여 조정 가상치를 생성하는 단계; 상기 복수의 가상치의 범위내에서 난수를 생성하는 단계; 상기 조정 가상치와 상기 난수와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 단계; 및 상기 디지털 코드에 따른 발진 신호를 생성하는 단계를 포함하는 전폭 디지털 위상 제어 방법을 제안한다.
본 발명의 제2 기술적인 측면에서, 상기 전폭 디지털 위상 제어 방법은, 상기 디지털 코드 생성 단계로부터의 디지털 코드를 필터링하는 단계; 및 상기 발진 신호 생성 단계로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수를 갖는 디지털 발진 피드백 신호를 제공하는 단계를 더 포함할 수 있다.
상기 위상 비교 단계는, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서면 리드 위상차 신호를 제공하고, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서지 않으면 래그 위상차 신호를 제공하도록 이루어질 수 있다.
상기 가상치 제어 단계는, 상기 위상차 신호가 리드 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치를 제공하고, 상기 위상차 신호가 래그 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치를 제공하도록 이루어질 수 있다.
상기 디지털 코드 생성 단계는, 상기 조정 가상치가 상기 난수 보다 크면 상기 상위 디지털 코드를 제공하고, 상기 조정 가상치가 상기 난수 보다 크지 않으면 상기 하위 디지털 코드를 제공하도록 이루어질 수 있다.
본 발명에 의하면, 통신 시스템에 적용될 수 있으며, 주파수 보간 기법(frequency interpolation)을 이용함으로써, 디지털 코드에 의해 결정되는 주파수 해상도(Frequency Resolution)를 더 향상시킬 수 있으며, 이에 따라 한정된 주파수 해상도에 의해 발생될 수 있는 위상 잡음(phase noise) 특성을 개선할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기의 블록도.
도 2는 본 발명의 제1 실시 예에 따른 위상 비교부의 동작 설명도.
도 3은 본 발명의 제1 실시 예에 따른 가상치 제어부의 가상치 설명도.
도 4는 본 발명의 제1 실시 예에 따른 가상치 제어부의 동작 설명도.
도 5는 본 발명의 제2 실시 예에 따른 전폭 디지털 위상 제어 방법의 순서도.
도 6은 본 발명의 제2 실시 예에 따른 위상 비교 단계의 순서도.
도 7은 본 발명의 제2 실시 예에 따른 가상치 제어 단계의 순서도.
도 8은 본 발명의 제2 실시 예에 따른 디지털 코드 생성 단계의 순서도.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 1은 본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기의 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기는, 기준 주파수(Fref)를 갖는 타켓 신호(TS)와 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)간의 위상을 비교하는 위상 비교부(100)와, 상기 기준 주파수(Fref)가, 사전에 설정된 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드(DN, DN+1) 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치(VS)로 설정하고, 상기 위상 비교부(100)로부터의 위상 비교 결과에 따라 상기 시작 가상치(VS)를 조절하여 조정 가상치(VA)를 생성하는 가상치 제어부(200)와, 상기 복수의 가상치의 범위내에서 난수(VB)를 생성하는 난수 생성부(300)와, 상기 가상치 제어부(200)에서 생성된 조정 가상치(VA)와 상기 난수 생성부(300)에서 생성된 난수(VB)와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 비교부(400)와, 상기 비교부(400)로부터의 디지털 코드에 따른 발진 신호를 생성하는 디지털 제어 발진부(600)를 포함할 수 있다.
또한, 본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기는, 상기 비교부(400)로부터의 디지털 코드를 필터링하는 디지털 필터(500)와, 상기 디지털 제어 발진부(600)로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)를 제공하는 분주부(700)를 더 포함할 수 있다.
이 경우, 상기 위상 비교부(100)는, 기준 주파수(Fref)를 갖는 타켓 신호(TS)와 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)간의 위상을 비교하여, 상기 타켓 신호(TS)와 디지털 발진 피드백 신호(DFS)간의 위상차에 해당되는 신호를 출력할 수 있다.
본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기에서, 발진 주파수를 제어할 수 있도록 사전에 디지털 코드가 설정되어 있는 경우, 서로 인접하는 임의의 두 디지털 코드 'DN' 및 'DN+1'을 하위 디지털 코드 및 상위 디지털 코드라고 할 수 있다. 이러한 설명은 본 발명의 다른 실시 예에 적용될 수 있다.
상기 가상치 제어부(200)는, 상기 기준 주파수(Fref)가, 사전에 설정된 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드(DN, DN+1) 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치(VS)로 설정할 수 있다. 여기서, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이를 복수의 가상치로 세분화하게 되면, 그 복수의 가상치 개수만큼 주파수 해상도를 상승시킬 수 있다.
이때, 상기 가상치 제어부(200)는, 상기 위상 비교부(100)로부터의 위상 비교 결과에 따라 상기 시작 가상치(VS)를 조절하여 조정 가상치(VA)를 생성할 수 있다.
이와 달리, 상기 기준 주파수(Fref)가, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 포함되는 것이 아니고, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1)중 하나에 해당되는 경우에는, 가상치 조정과정이 필요없이, 상기 디지털 제어 발진부(600)에서 해당 디지털 코드를 이용한 발진신호가 생성될 수 있다.
상기 난수 생성부(300)는, 사전에 설정된 난수 생성 방식에 따라 상기 복수의 가상치의 범위내에서 정해진 순서없이 무작위로 난수(VB)를 생성할 수 있다. 여기서, 상기 난수 생성 방식은 중복을 허용하는 난수 생성 방식으로써, 주지된 여러 난수 생성 방식중에 하나가 채용될 수 있으며, 특별히 특정방식으로 한정되지 않는다.
상기 비교부(400)는, 상기 가상치 제어부(200)에서 생성된 조정 가상치(VA)와 상기 난수 생성부(300)에서 생성된 난수(VB)와의 크기를 비교하여, 그 비교 결과에 따라 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1)중 하나의 디지털 코드를 생성할 수 있다.
그리고, 상기 디지털 제어 발진부(600)는, 상기 비교부(400)로부터의 디지털 코드에 따른 발진 신호를 생성할 수 있다.
일 예로, 상기 디지털 제어 발진부(600)는, 상기 비교부(400)로부터 하위 디지털 코드(DN)가 제공되면 하위 디지털 코드(DN)에 해당되는 발진신호를 생성할 수 있고, 상기 비교부(400)로부터 상위 디지털 코드(DN+1)가 제공되면 상기 상위 디지털 코드(DN+1)에 해당되는 발진신호를 생성할 수 있다.
또한, 본 발명의 제1 실시 예에 따른 전폭 디지털 위상 제어기가, 상기 디지털 필터(500) 및 분주부(700)를 더 포함하는 경우, 상기 디지털 필터(500)는, 상기 비교부(400)로부터의 디지털 코드를 필터링하여 상기 디지털 제어 발진부(600)에 제공할 수 있다.
그리고, 상기 분주부(700)는, 상기 디지털 제어 발진부(600)로부터의 발진신호(Fdco)를 사전에 정해진 분주비율(N)로 분주하여 상기 피드백 주파수(Ffb=Fdco/N)를 갖는 디지털 발진 피드백 신호(DFS)를 상기 위상 비교부(100)에 제공할 수 있다.
도 2는 본 발명의 제1 실시 예에 따른 위상 비교부의 동작 설명도이다.
도 1 및 도 2를 참조하면, 상기 위상 비교부(100)는, 상기 타켓 신호(TS)와 상기 디지털 발진 피드백 신호(DFS)간의 위상을 비교하여, 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 앞서면 상기 두 신호간의 위상차에 해당되는 하이레벨 유지시간을 갖는 리드(lead) 위상차 신호(Slead)를 제공할 수 있다.
또한, 상기 위상 비교부(100)는, 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 앞서지 않으면, 즉 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 뒤서거나 같으면, 상기 두 신호간의 위상차에 해당되는 하이레벨 유지시간을 갖는 래그(lag) 위상차 신호(Slag)를 제공할 수 있다.
도 3은 본 발명의 제1 실시 예에 따른 가상치 제어부의 가상치 설명도이다.
도 3을 참조하면, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 각각에 의해 발생될 수 있는 주파수도 하위 주파수(Fdn) 및 상위 주파수(Fdn+1)가 될 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 가상치 제어부의 동작 설명도이다.
도 4를 참조하면, 상기 가상치 제어부(200)는, 상기 위상차 신호가 리드 위상차 신호(Slead)인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치(VA)를 제공하고, 상기 위상차 신호가 래그 위상차 신호(Slag)인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치(VA)를 제공할 수 있다.
이때, 상기 비교부(400)는, 상기 조정 가상치(VA)가 상기 난수(VB) 보다 크면 상기 상위 디지털 코드(DN+1)를 제공하고, 상기 조정 가상치(VA)가 상기 난수(VB) 보다 크지 않으면 상기 하위 디지털 코드(DN)를 제공할 수 있다.
도 3 및 도 4를 참조하면, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 복수의 가상치를 설정할 수 있다. 이때 가상치의 개수는 필요에 따라 정해질 수 있으며, 일 예로, 도 3에 도시한 바와 같이 9개(1,2,3,4,5,6,7,8,9)로 설정될 수 있다. 여기서, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이를 9개의 가상치로 세분화하게 되면, 9개의 가상치 개수만큼 주파수 해상도를 10배 상승시킬 수 있다.
이때, 상기 시작 가상치(VS)는 '5'로 설정될 수 있고, 상기 스텝치는 상기 복수의 가상치의 간격인 '1'로 설정될 수 있다.
일 예로, 도 3을 참조하면, 상기 하위 주파수(Fdn)가 '1GHz'이고, 상기 상위 주파수(Fdn+1)가 '2GHz'라고 할 때, 상기 기준 주파수(Fref)가 '1.3GHz'라고 하면, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에서, 하위 디지털 코드 'DN'를 3번, 상위 디지털 코드 'DN+1'을 7번 생성하면, 하기 수학식 1에 보인 바와 같이, 타켓 신호(TS)의 기준 주파수(Fref=1.3GHz)에 정확하게 락킹(Locking)할 수 있게 된다. 이로 인해 위상 노이즈 특성도 향상될 수 있다.
[수학식 1]
Fref = (Pdn/10)*Fdn+1 + (1-(Pdn+1/10))*Fdn
= (7/10)*1(GHz) + (1- 7/10)*2(GHz)
= 0.7(GHz) + 0.6(GHz)
= 1.3(GHz)
여기서, Pdn은 하위 디지털 코드(DN)의 횟수, Pdn+1은 상위 디지털 코드(DN+1)의 횟수이다.
결과적으로, 도 3을 참조하면, 상기 시작 가상치(VS) '5'가 '4'로 조절되고, 그 다음에 '3'으로 조절되어, 결국 상기 조정 가상치(VA)가 '3'이 될 수 있다. 이와 같이 도 3을 참조한 설명은 본 발명의 다른 실시 예에 적용될 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 전폭 디지털 위상 제어 방법의 순서도이다.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 전폭 디지털 위상 제어 방법은, 기준 주파수(Fref)를 갖는 타켓 신호(TS)와 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)간의 위상을 비교하는 단계(S100)와, 상기 기준 주파수(Fref)가, 사전에 설정된 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드(DN, DN+1) 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치(VS)로 설정하고, 상기 위상 비교 단계(S100)로부터의 위상 비교 결과에 따라 상기 시작 가상치(VS)를 조절하여 조정 가상치(VA)를 생성하는 단계(S200)와, 상기 복수의 가상치의 범위내에서 난수(VB)를 생성하는 단계(S300)와, 상기 조정 가상치(VA)와 상기 난수(VB)와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 단계(S400)와, 상기 디지털 코드에 따른 발진 신호를 생성하는 단계(S600)를 포함할 수 있다.
또한, 본 발명의 제2 실시 예에 따른 전폭 디지털 위상 제어 방법은, 상기 디지털 코드 생성 단계(S400)로부터의 디지털 코드를 필터링하는 단계(S500)와, 상기 발진 신호 생성 단계(S600)로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)를 제공하는 단계(S700)를 더 포함할 수 있다.
이 경우, 상기 위상 비교 단계(S100)에서는, 기준 주파수(Fref)를 갖는 타켓 신호(TS)와 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)간의 위상이 비교될 수 있다.
상기 가상치 제어 단계(S200)에서는, 상기 기준 주파수(Fref)가, 사전에 설정된 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드(DN, DN+1) 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치가 시작 가상치(VS)로 설정될 수 있다. 여기서, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이를 복수의 가상치로 세분화하게 되면, 그 복수의 가상치 개수만큼 주파수 해상도를 상승시킬 수 있다.
이 경우, 상기 위상 비교 단계(S100)로부터의 위상 비교 결과에 따라 상기 시작 가상치(VS)가 조절되어 상기 조정 가상치(VA)가 생성될 수 있다.
상기 난수 생성 단계(S300)에서는, 상기 복수의 가상치의 범위내에서 난수(VB)가 생성될 수 있다. 여기서, 상기 난수 생성 방식은 중복을 허용하는 난수 생성 방식으로써, 주지된 여러 난수 생성 방식중에 하나가 채용될 수 있으며, 특별히 특정방식으로 한정되지 않는다.
상기 디지털 코드 생성 단계(S400)에서는, 상기 조정 가상치(VA)가 상기 난수(VB)와 비교되어, 그 비교 결과에 따라 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1)중 하나의 디지털 코드를 생성할 수 있다.
그리고, 상기 디지털 발진 신호의 생성 단계(S600)에서는, 상기 디지털 코드에 따른 발진 신호가 생성될 수 있다.
일 예로, 상기 디지털 발진 신호의 생성 단계(S600)에서는, 상기 디지털 코드 생성 단계(S400)로부터 하위 디지털 코드(DN)가 제공되면 하위 디지털 코드(DN)에 해당되는 발진신호를 생성할 수 있고, 상기 디지털 코드 생성 단계(S400)로부터 상위 디지털 코드(DN+1)가 제공되면 상기 상위 디지털 코드(DN+1)에 해당되는 발진신호를 생성할 수 있다.
또한, 본 발명의 제2 실시 예에 따른 전폭 디지털 위상 제어 방법은, 상기 필터링 단계(S500) 및 상기 분주 단계(S700)를 더 포함할 수 있다.
이 경우, 상기 필터링 단계(S500)에서는, 상기 디지털 코드 생성 단계(S400)로부터의 디지털 코드가 필터링될 수 있다.
그리고, 상기 분주 단계(S700)에서는, 상기 발진 신호 생성 단계(S600)로부터의 발진신호가 사전에 정해진 분주비율로 분주되어, 상기 피드백 주파수(Ffb)를 갖는 디지털 발진 피드백 신호(DFS)가 제공될 수 있다.
도 6은 본 발명의 제2 실시 예에 따른 위상 비교 단계의 순서도이다.
도 5 및 도 6을 참조하면, 상기 위상 비교 단계(S100)에서는, 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상과 비교되어, 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 앞서면 리드(lead) 위상차 신호(Slead)가 제공될 수 있다.
또는, 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 앞서지 않으면, 즉 상기 타켓 신호(TS)의 위상이 상기 디지털 발진 피드백 신호(DFS)의 위상보다 뒤서거나 같으면, 상기 두 신호간의 위상차에 해당되는 하이레벨 유지시간을 갖는 래그(lag) 위상차 신호(Slag)가 제공될 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 가상치 제어 단계의 순서도이다.
도 5 내지 도 7을 참조하면, 상기 가상치 제어 단계(S200)에서는, 상기 위상차 신호가 리드 위상차 신호(Slead)인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치(VA)가 제공될 수 있다.
또한, 상기 위상차 신호가 래그 위상차 신호(Slag)인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치(VA)가 제공될 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 디지털 코드 생성 단계의 순서도이다.
도 5 내지 도 8을 참조하면, 상기 디지털 코드 생성 단계(S400)에서는, 상기 조정 가상치(VA)가 상기 난수(VB) 보다 크면 상기 상위 디지털 코드(DN+1)가 제공될 수 있고, 상기 조정 가상치(VA)가 상기 난수(VB) 보다 크지 않으면 상기 하위 디지털 코드(DN)가 제공될 수 있다.
또한, 도 3 및 도 4를 참조하면, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에 복수의 가상치를 설정할 수 있다. 이때 가상치의 개수는 필요에 따라 정해질 수 있으며, 일 예로, 도 3에 도시한 바와 같이 9개(1,2,3,4,5,6,7,8,9)로 설정될 수 있다. 여기서, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이를 9개의 가상치로 세분화하게 되면, 9개의 가상치 개수만큼 주파수 해상도를 10배 상승시킬 수 있다.
이때, 상기 시작 가상치(VS)는 '5'로 설정될 수 있고, 상기 스텝치는 상기 복수의 가상치의 간격인 '1'로 설정될 수 있다.
일 예로, 도 3을 참조하면, 상기 하위 주파수(Fdn)가 '1GHz'이고, 상기 상위 주파수(Fdn+1)가 '2GHz'라고 할 때, 상기 기준 주파수(Fref)가 '1.3GHz'라고 하면, 상기 하위 디지털 코드(DN) 및 상위 디지털 코드(DN+1) 사이에서, 하위 디지털 코드 'DN'를 3번, 상위 디지털 코드 'DN+1'을 7번 생성하면, 상기 수학식 1에 보인 바와 같이, 타켓 신호(TS)의 기준 주파수(Fref=1.3GHz)에 정확하게 락킹(Locking)할 수 있게 된다. 이로 인해 위상 노이즈 특성도 향상될 수 있다.
이때, 상기 시작 가상치(VS)는 '5'로 설정될 수 있고, 상기 스텝치는 상기 복수의 가상치의 간격인 '1'로 설정될 수 있다.
결과적으로, 상기 시작 가상치(VS) '5'가 '4'로 조절되고, 그 다음에 '3'으로 조절되어, 결국 상기 조정 가상치(VA)가 '3'이 될 수 있다.
전술한 바와 같은 본 발명에서는, 통신 시스템에 적용될 수 있으며, 주파수 보간 기법(frequency interpolation)을 이용함으로써, 디지털 코드에 의해 결정되는 주파수 해상도(Frequency Resolution)를 더 향상시킬 수 있으며, 이에 따라 한정된 주파수 해상도에 의해 발생될 수 있는 위상 잡음(phase noise) 특성을 개선할 수 있다.
100: 위상 비교부
200: 가상치 제어부
300: 난수 생성부
400: 비교부
500: 디지털 필터
600: 디지털 제어 발진부
700: 분주부
Fref: 기준 주파수
TS: 타켓 신호
Ffb: 피드백 주파수
DFS; 디지털 발진 피드백 신호
DN: 하위 디지털 코드
DN+1: 상위 디지털 코드
VS: 시작 가상치
VA: 조정 가상치
VB; 난수

Claims (16)

  1. 기준 주파수를 갖는 타켓 신호와 피드백 주파수를 갖는 디지털 발진 피드백 신호간의 위상을 비교하는 위상 비교부;
    상기 기준 주파수가, 사전에 설정된 하위 디지털 코드 및 상위 디지털 코드 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치로 설정하고, 상기 위상 비교부로부터의 위상 비교 결과에 따라 상기 시작 가상치를 조절하여 조정 가상치를 생성하는 가상치 제어부;
    상기 복수의 가상치의 범위내에서 난수를 생성하는 난수 생성부;
    상기 가상치 제어부에서 생성된 조정 가상치와 상기 난수 생성부에서 생성된 난수와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 비교부; 및
    상기 비교부로부터의 디지털 코드에 따른 발진 신호를 생성하는 디지털 제어 발진부
    를 포함하는 전폭 디지털 위상 제어기.
  2. 제1항에 있어서,
    상기 비교부로부터의 디지털 코드를 필터링하는 디지털 필터; 및
    상기 디지털 제어 발진부로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수를 갖는 디지털 발진 피드백 신호를 제공하는 분주부;
    를 더 포함하는 전폭 디지털 위상 제어기.
  3. 제1항에 있어서, 상기 위상 비교부는,
    상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서면 리드 위상차 신호를 제공하고, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서지 않으면 래그 위상차 신호를 제공하는 전폭 디지털 위상 제어기.
  4. 제3항에 있어서, 상기 가상치 제어부는,
    상기 위상차 신호가 리드 위상차 신호인 경우에 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치를 제공하고, 상기 위상차 신호가 래그 위상차 신호인 경우에 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치를 제공하는 전폭 디지털 위상 제어기.
  5. 제4항에 있어서, 상기 비교부는,
    상기 조정 가상치가 상기 난수 보다 크면 상기 상위 디지털 코드를 제공하고, 상기 조정 가상치가 상기 난수 보다 크지 않으면 상기 하위 디지털 코드를 제공하는 전폭 디지털 위상 제어기.
  6. 제5항에 있어서, 상기 복수의 가상치는,
    상기 하위 및 상위 디지털 코드 사이에서 '1'에서 '9'까지의 9개로 설정된 전폭 디지털 위상 제어기.
  7. 제6항에 있어서, 상기 스텝치는,
    상기 복수의 가상치의 간격인 '1'로 설정된 전폭 디지털 위상 제어기.
  8. 제7항에 있어서, 상기 시작 가상치는,
    상기 복수의 가상치중 '5'로 설정된 전폭 디지털 위상 제어기.
  9. 기준 주파수를 갖는 타켓 신호와 피드백 주파수를 갖는 디지털 발진 피드백 신호간의 위상을 비교하는 단계;
    상기 기준 주파수가, 사전에 설정된 하위 디지털 코드 및 상위 디지털 코드 사이에 포함되는 주파수이면, 상기 하위 및 상위 디지털 코드 사이에서 사전에 설정된 복수의 가상치중 하나의 가상치를 시작 가상치로 설정하고, 상기 위상 비교 단계로부터의 위상 비교 결과에 따라 상기 시작 가상치를 조절하여 조정 가상치를 생성하는 단계;
    상기 복수의 가상치의 범위내에서 난수를 생성하는 단계;
    상기 조정 가상치와 상기 난수와의 크기를 비교하여, 그 비교 결과에 따라 디지털 코드를 생성하는 단계; 및
    상기 디지털 코드에 따른 발진 신호를 생성하는 단계
    를 포함하는 전폭 디지털 위상 제어 방법.
  10. 제9항에 있어서,
    상기 디지털 코드 생성 단계로부터의 디지털 코드를 필터링하는 단계; 및
    상기 발진 신호 생성 단계로부터의 발진신호를 사전에 정해진 분주비율로 분주하여 상기 피드백 주파수를 갖는 디지털 발진 피드백 신호를 제공하는 단계;
    를 더 포함하는 전폭 디지털 위상 제어 방법.
  11. 제9항에 있어서, 상기 위상 비교 단계는,
    상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서면 리드 위상차 신호를 제공하고, 상기 타켓 신호의 위상이 상기 디지털 발진 피드백 신호의 위상보다 앞서지 않으면 래그 위상차 신호를 제공하는 전폭 디지털 위상 제어 방법.
  12. 제11항에 있어서, 상기 가상치 제어 단계는,
    상기 위상차 신호가 리드 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 가산된 조정 가상치를 제공하고, 상기 위상차 신호가 래그 위상차 신호인 경우, 상기 시작 가상치에서 사전에 정한 스텝치가 감산된 조정 가상치를 제공하는 전폭 디지털 위상 제어 방법.
  13. 제12항에 있어서, 상기 디지털 코드 생성 단계는,
    상기 조정 가상치가 상기 난수 보다 크면 상기 상위 디지털 코드를 제공하고, 상기 조정 가상치가 상기 난수 보다 크지 않으면 상기 하위 디지털 코드를 제공하는 전폭 디지털 위상 제어 방법.
  14. 제13항에 있어서, 상기 복수의 가상치는,
    상기 하위 및 상위 디지털 코드 사이에서 '1'에서 '9'까지의 9개로 설정된 전폭 디지털 위상 제어 방법.
  15. 제14항에 있어서, 상기 스텝치는,
    상기 복수의 가상치의 간격인 '1'로 설정된 전폭 디지털 위상 제어 방법.
  16. 제15항에 있어서, 상기 시작 가상치는,
    상기 복수의 가상치중 '5'로 설정된 전폭 디지털 위상 제어 방법.
KR1020120019677A 2012-02-27 2012-02-27 전폭 디지털 위상 제어기 및 방법 Expired - Fee Related KR101328372B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120019677A KR101328372B1 (ko) 2012-02-27 2012-02-27 전폭 디지털 위상 제어기 및 방법
EP12275104.3A EP2632049B1 (en) 2012-02-27 2012-07-11 All digital phase locked loop and method of controlling the same
CN2012102449228A CN103297040A (zh) 2012-02-27 2012-07-13 全数字锁相环及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120019677A KR101328372B1 (ko) 2012-02-27 2012-02-27 전폭 디지털 위상 제어기 및 방법

Publications (2)

Publication Number Publication Date
KR20130097963A KR20130097963A (ko) 2013-09-04
KR101328372B1 true KR101328372B1 (ko) 2013-11-11

Family

ID=46724292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120019677A Expired - Fee Related KR101328372B1 (ko) 2012-02-27 2012-02-27 전폭 디지털 위상 제어기 및 방법

Country Status (3)

Country Link
EP (1) EP2632049B1 (ko)
KR (1) KR101328372B1 (ko)
CN (1) CN103297040A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107809241B (zh) * 2017-11-07 2021-08-06 晶晨半导体(上海)股份有限公司 一种pll的分频调节方法
KR102200769B1 (ko) * 2019-04-01 2021-01-08 인천대학교 산학협력단 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치
KR102211511B1 (ko) * 2019-04-01 2021-02-02 인천대학교 산학협력단 위상차 주기의 조정을 통해 노이즈를 감축할 수 있는 위상 고정 루프 기반의 주파수 고정 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060071012A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법
KR20060093540A (ko) * 2005-02-22 2006-08-25 엘지전자 주식회사 출력 성능을 개선할 수 있는 위상동기루프 회로
KR100636346B1 (ko) 2004-04-19 2006-10-19 엘지전자 주식회사 전자파 장애 감소용 클럭 발생기
KR20090033783A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315530A (ja) * 1986-07-08 1988-01-22 Sumitomo Electric Ind Ltd デイジタル位相同期ル−プ
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
JP4740905B2 (ja) * 2007-07-13 2011-08-03 パナソニック株式会社 Ａｄｐｌｌ周波数シンセサイザ
CN101414821B (zh) * 2007-10-16 2012-07-04 联发科技股份有限公司 错误防止方法
US7583152B2 (en) 2008-01-04 2009-09-01 Qualcomm Incorporated Phase-locked loop with self-correcting phase-to-digital transfer function
US20100283525A1 (en) * 2008-02-25 2010-11-11 Takefumi Yoshikawa Phase control device and data communication system using it
US7974807B2 (en) * 2008-09-18 2011-07-05 Qualcomm Incorporated Adaptive calibration for digital phase-locked loops
US8248127B2 (en) * 2010-08-05 2012-08-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Digital phase lock system with dithering pulse-width-modulation controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636346B1 (ko) 2004-04-19 2006-10-19 엘지전자 주식회사 전자파 장애 감소용 클럭 발생기
KR20060071012A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법
KR20060093540A (ko) * 2005-02-22 2006-08-25 엘지전자 주식회사 출력 성능을 개선할 수 있는 위상동기루프 회로
KR20090033783A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법

Also Published As

Publication number Publication date
CN103297040A (zh) 2013-09-11
EP2632049A3 (en) 2013-09-04
EP2632049A2 (en) 2013-08-28
EP2632049B1 (en) 2015-09-09
KR20130097963A (ko) 2013-09-04

Similar Documents

Publication Publication Date Title
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
KR101654218B1 (ko) 스프레드 스펙트럼 클럭 발생기
US6919744B2 (en) Spectrum profile control for a PLL and the like
JP6268020B2 (ja) クロック生成方法および半導体装置
US9859903B2 (en) Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot
KR20070009749A (ko) 주파수 합성기의 적응 주파수 조정장치
JP4718566B2 (ja) フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
JP2014239417A (ja) 同期化手段を備えた位相ロックループデバイス
JPWO2012127637A1 (ja) クロック生成回路及びクロック生成回路制御方法
KR101328372B1 (ko) 전폭 디지털 위상 제어기 및 방법
JP2007189455A (ja) 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
CN104753525B (zh) 一种Bang-Bang数字锁相环快速锁定的方法
JP2009533931A (ja) 位相同期回路を設定する方法およびシステム
JP2014217060A (ja) ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置
CN107346972B (zh) 频率合成装置及使用其的自动校正方法
US10739811B2 (en) Phase locked loop using direct digital frequency synthesizer
JP2010288073A (ja) スペクトラム拡散クロック生成器及び半導体装置
JP2006324750A (ja) クロック生成回路
US9385860B2 (en) Fractional PLL circuit
KR101207072B1 (ko) 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법
US7574185B2 (en) Method and apparatus for generating a phase-locked output signal
JP2009016973A (ja) シンセサイザ
JP2007295027A (ja) スペクトラム拡散クロックジェネレータ
CN102857219A (zh) 频率锁定方法及其电路、振荡器增益预测方法及其电路
JP5159424B2 (ja) Ｐｌｌ位相合わせ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120227

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130411

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130830

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee