[go: up one dir, main page]

KR101328152B1 - 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치 - Google Patents

무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치 Download PDF

Info

Publication number
KR101328152B1
KR101328152B1 KR1020077002502A KR20077002502A KR101328152B1 KR 101328152 B1 KR101328152 B1 KR 101328152B1 KR 1020077002502 A KR1020077002502 A KR 1020077002502A KR 20077002502 A KR20077002502 A KR 20077002502A KR 101328152 B1 KR101328152 B1 KR 101328152B1
Authority
KR
South Korea
Prior art keywords
wireless
film
memory
semiconductor device
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020077002502A
Other languages
English (en)
Other versions
KR20070043991A (ko
Inventor
순페이 야마자키
준 고야마
유타카 시오노이리
키요시 카토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070043991A publication Critical patent/KR20070043991A/ko
Application granted granted Critical
Publication of KR101328152B1 publication Critical patent/KR101328152B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 플라스틱 기판 또는 플라스틱 필름 기판과 같이 열적으로 취약한 기판 위에 다결정 반도체를 사용하여 고기능 집적회로를 형성하여 얻어진 프로세서를 제공한다. 또한, 본 발명은 무선으로 전력 또는 신호의 송수신을 행하는 무선 프로세서, 무선 메모리, 및 정보 처리 시스템을 제공한다. 본 발명에 따르면, 정보 처리 시스템은, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역, 및 안테나를 포함한다. 상기 트랜지스터는 가요성 기판 위에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있는 무선 프로세서와, 반도체장치가 안테나를 통하여 데이터 송수신을 행한다.
무선 프로세서, 무선 메모리, 정보 처리 시스템, 트랜지스터, 고기능 집적회로

Description

무선 프로세서, 무선 메모리, 정보 처리 시스템, 및 반도체장치{Wireless processor, wireless memory, information system, and semiconductor device}
본 발명은, 기판에 플라스틱 재료를 사용하고 그 위에 박막트랜지스터로 집적회로를 형성한 무선 프로세서 또는 무선 메모리에 관한 것이다. 또한, 본 발명은 이 무선 프로세서 또는 무선 메모리를 구비한 반도체장치에 관한 것이다.
두께 수십 나노미터의 결정성 반도체막을 사용한 박막트랜지스터(TFT)를 사용하여 화소부와 구동회로를 동일 유리 기판 위에 일체로 형성한 액정 표시 패널이 개발되고 있다. 또한, 결정성이 우수한 고성능의 다결정 실리콘을 사용하여 컴퓨터의 중추 기능인 중앙 처리 장치(CPU)를 제조하는 기술이 보고되어 있다(예를 들어, 비특허문헌 1 : Imaya, A., "CG Silicon technology and its application", AM-LCD 2003 Digest, p. 1, 2003. 및 비특허문헌 2 : Lee, B. Y., et al., "A CPU on a glass substrate using CG-Silicon TFTs", ISSCC Digest, p. 164, 2003. 참조). 화소부와 구동회로를 동일 유리 기판 위에 일체로 형성하는 경우, 동일 기판 위에 메모리도 형성된다. 이와 같은 기술적 진보에 의해, 유리 기판 위에 표시 기능과 CPU에 의해 실현되는 컴퓨터 기능을 일체화하는 시스템 온 패널(System on Panel)로 불리는 기술의 실현성이 높아지고 있다.
일반적으로, 메모리는 실리콘 웨이퍼를 사용하여 제조되고 있다. 그러나, 상기와 같은 시스템 패널은 박형화 및 경량화를 지향하고 있고, 기판에 플라스틱 또는 플라스틱 필름을 사용하여 메모리를 형성하는 것이 기대된다. 이것은, 플라스틱 재료가 실리콘 웨이퍼 및 유리와 비교하여 비중이 낮고 경량이며 내충격성도 높다는 특징을 가지고 있기 때문이다.
그러나, 일반적으로 플라스틱 재료는 내열성이 나쁘므로, 공정의 최고 온도를 낮게 해야 하므로, 메모리를 형성하는 결정성 반도체막을 형성할 수 없었다.
이와 같은 관점에서, 본 발명은 플라스틱 기판 또는 플라스틱 필름 기판과 같이 열적으로 취약한 기판 위에 다결정 반도체를 사용하여 형성된 고기능 집적회로를 가지는 프로세서 또는 메모리를 제공하고, 또한, 무선으로 전력 또는 신호의 송수신을 행하는 무선 프로세서 또는 무선 메모리, 및 이 무선 프로세서 또는 무선 메모리를 실장한 반도체장치를 제공하는 것을 과제로 한다.
상기 과제를 감안하여, 본 발명은 열적으로 취약한 플라스틱 기판 등 위에 고정된 고기능 집적회로를 가지는 프로세서 또는 메모리를 제공한다. 이 프로세서 또는 메모리는 안테나 또는 수광 소자 또는 발광 소자에 의해 신호 또는 전력의 송수신을 행할 수 있다.
본 발명의 무선 프로세서의 일 구체적 형태에 따르면, 이 무선 프로세서는, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과, 안테나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있다.
본 발명의 무선 프로세서의 다른 형태에 따르면, 이 무선 프로세서는, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역, 및 수광 소자와 발광 소자 중 하나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있다.
본 발명의 무선 프로세서는 접속 유닛을 포함한다.
본 발명은 무선 프로세서와 이 무선 프로세서가 제공된 반도체장치와의 사이에서 데이터의 송수신을 행할 수 있는 정보 처리 시스템을 제공한다.
본 발명의 정보 처리 시스템의 일 구체적 형태에 따르면, 이 정보 처리 시스템은, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과, 안테나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성된 무선 프로세서와, 반도체장치가 상기 인테나를 통해 데이터를 송수신한다.
본 발명의 정보 처리 시스템의 다른 형태에 따르면, 이 정보 처리 시스템은, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역, 및 수광 소자와 발광 소자 중 하나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성된 무선 프로세서와, 반도체장치가 상기 수광 소자와 발광 소자 중 하나를 사용하여 데이터를 송수신한다.
10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터로서는, 예를 들어, 박막트랜지스터가 사용될 수 있다.
본 발명에 따르면, 상기한 정보 처리 시스템을 실현하는 반도체장치가 제공될 수 있다.
본 발명의 반도체장치의 일 구체적 형태에 따르면, 이 반도체장치는, 연산 유닛, 메모리 유닛, 및 무선 프로세서용 인터페이스를 포함하고, 그 인터페이스는 PCI 인터페이스, 제어회로, 및 전파 인터페이스를 포함한다.
본 발명의 반도체장치의 다른 형태에 따르면, 이 반도체장치는, 연산 유닛, 메모리 유닛, 하드 디스크, 및 무선 프로세서용 인터페이스를 포함하고, 그 인터페이스는 PCI 인터페이스, 제어회로, 및 전파 인터페이스를 포함한다.
본 발명의 무선 메모리의 일 구체적 형태에 따르면, 이 무선 메모리는, RF 회로와, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 메모리를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있다.
본 발명에 따르면, RF 회로는 안테나를 포함한다.
본 발명의 무선 메모리의 다른 형태에 따르면, 이 무선 메모리는, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 메모리, 및 수광 소자와 발광 소자 중 하나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있다.
본 발명의 다른 형태에 따르면, 반도체장치는 무선 메모리를 실장하고 있다.
상세하게는, 본 발명의 반도체장치는, 연산 유닛, 메모리 유닛, 및 무선 프로세서용 인터페이스를 포함하고, 그 인터페이스는 PCI 인터페이스, 제어회로, 및 전파 인터페이스를 포함한다.
본 발명의 반도체장치의 다른 형태에 따르면, 이 반도체장치는, 연산 유닛, 메모리 유닛, 하드 디스크, 및 무선 프로세서용 인터페이스를 포함하고, 그 인터페이스는 PCI 인터페이스, 제어회로, 및 전파 인터페이스를 포함한다.
본 발명의 다른 형태에 따르면, 무선 메모리와 반도체장치가 안테나 또는 수광 소자와 발광 소자 중 하나를 사용하여 데이터 및 전력을 송수신하는 정보 처리 시스템이 제공된다.
상세하게는, 본 발명의 정보 처리 시스템은, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과, 안테나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성된 무선 프로세서와 반도체장치가 상기 인테나를 통해 데이터를 송수신한다.
본 발명의 정보 처리 시스템의 다른 형태에 따르면, 이 정보 처리 시스템은, 10∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역, 및 수광 소자와 발광 소자 중 하나를 포함하고, 상기 트랜지스터는 가요성 기판 상에 고정되어 있고, 상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성된 무선 프로세서와 반도체장치가 상기 수광 소자와 발광 소자 중 하나를 사용하여 데이터를 송수신한다.
본 발명에 따르면, 프로세서가 무선으로 접속될 수 있다. 즉, 프로세서와 반도체장치 사이에서 데이터와 전력이 무선으로 송수신될 수 있다. 따라서, 프로세서가 용이하게 증설될 수 있다. 이와 같이, 무선으로 전력 또는 신호를 송수신함으로써, 프로세서의 고부가가치화를 달성할 수 있다.
본 발명에 따르면, 메모리가 무선으로 접속될 수 있다. 즉, 메모리와 반도체장치 사이에서 데이터와 전력이 무선으로 송수신될 수 있다. 따라서, 메모리가 용이하게 증설될 수 있다. 이와 같이, 무선으로 전력 또는 신호를 송수신함으로써, 메모리 및 반도체장치의 고부가가치화를 달성할 수 있다.
본 발명에 따르면, 플라스틱 기판 위에 연산 유닛 등의 고기능 집적회로를 형성함으로써, 내충격성 및 유연성이 우수한 무선 프로세서 또는 무선 메모리가 얻어질 수 있다.
도 1은 본 발명의 무선 프로세서를 나타내는 도면.
도 2는 본 발명의 무선 프로세서 및 반도체장치를 나타내는 도면.
도 3은 본 발명의 무선 프로세서를 퍼스널 컴퓨터에 실장한 것을 나타내는 도면.
도 4는 본 발명의 무선 프로세서 인터페이스를 나타내는 도면.
도 5는 본 발명의 전파 인터페이스를 나타내는 도면.
도 6은 본 발명의 무선 프로세서 및 반도체장치를 나타내는 도면.
도 7(A) 및 도 7(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 사용 형태를 나타내는 도면.
도 8은 본체의 프로세서와 비호환성인 본 발명의 무선 프로세서를 나타내는 도면.
도 9는 본 발명의 무선 메모리를 나타내는 도면.
도 10은 본 발명의 무선 메모리를 나타내는 도면.
도 11은 본 발명의 무선 메모리를 나타내는 도면.
도 12는 본 발명의 무선 메모리를 나타내는 도면.
도 13은 본 발명의 무선 메모리를 나타내는 도면.
도 14(A)∼도 14(E)는 본 발명의 무선 프로세서 또는 무선 메모리를 나타내는 도면.
도 15(A) 및 도 15(B)는 본 발명의 무선 프로세서 또는 무선 메모리를 나타 내는 도면.
도 16(A)∼도 16(C)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 17(A)∼도 17(C)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 18(A) 및 도 18(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 19(A) 및 도 19(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 20(A) 및 도 20(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 21(A) 및 도 21(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 22(A) 및 도 22(B)는 본 발명의 무선 프로세서 또는 무선 메모리의 제조공정을 나타내는 도면.
도 23은 본 발명의 무선 프로세서 또는 무선 메모리를 나타내는 도면.
도 24는 본 발명의 무선 프로세서 또는 무선 메모리를 나타내는 도면.
도 25는 본 발명의 무선 프로세서 또는 무선 메모리 및 안테나를 나타내는 도면.
도 26(A)∼도 26(D)는 본 발명의 무선 메모리를 실장한 반도체장치를 나타내 는 도면.
도 27(A)∼도 27(E)는 본 발명의 무선 프로세서를 실장한 반도체장치를 나타내는 도면.
이하, 본 발명을 첨부 도면을 참조하여 실시형태 및 실시예로서 상세히 설명하지만, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면의 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
[실시형태 1]
본 실시형태에서는, 본 발명의 무선 프로세서의 구성에 대하여 설명한다.
도 1은 무선 프로세서의 대표적인 회로 구성을 나타낸다. 도 1에서, 무선 프로세서(5000)는 RF 회로(5001), 전원 회로(5002), 클록 생성 회로(5003), 데이터 복조 회로(5004), 부하 변조 회로(5005), CPU 인터페이스(5006), 연산 처리 유닛(소위 CPU로서의 기능이 포함되기 때문에, 이하, CPU라고 표기함)(5007), 및 메모리(5008)를 포함한다.
무선 프로세서(5000)는 RF 회로에 포함된 안테나를 통하여 전자파에 의해 전원 공급을 받을 수 있고, 또한, 데이터 송수신을 행할 수 있다. 전원은 안테나를 통하여 공급되는 대신에, 내장된 배터리에 의해 공급될 수도 있고, 또는 그들을 조 합하여 사용할 수도 있다. 또한, 데이터 송수신 유닛으로서 수광 소자와 발광 소자 중 하나를 실장하고, 이들을 사용한 적외선 데이터 통신을 행할 수도 있다.
RF 회로(5001)에 전자파가 공급되면, 전원 회로(5002)에서 전원이 생성되고, 클록 생성 회로(5003)에서 클록 신호가 생성되고, 데이터 복조 회로(5004)에서 데이터가 복조된다. 또한, 부하 변조 회로(5005)에서는 송신하는 데이터에 맞춘 부하 변조가 행해진다. CPU 인터페이스(5006)는 외부 시스템과 CPU 사이의 데이터 통신을 제어한다.
메모리(5008)는 CPU(5007)의 워크(work) 영역으로서 휘발성 SRAM이나 DRAM을 구비할 수도 있고, 또는 전원을 공급하지 않는 기간에도 데이터를 유지할 수 있는 불휘발성 메모리를 구비하여도 좋다. 대표적인 불휘발성 메모리로서는, 플래시 메모리와 EEPROM이 사용될 수 있고, 기억 소자로서, 부유 게이트 트랜지스터나 양자 도트 트랜지스터, 강유전체 기억 소자 등이 사용될 수 있다. 또한, 외부의 메모리를 사용하는 구성으로 하면, 무선 프로세서 내부에는 메모리가 제공되지 않아도 가능하다.
또한, 무선 프로세서는 플라스틱 기판 또는 플라스틱 필름 기판(이들을 합하여 가요성 기판이라고도 칭함) 위에 형성될 수 있다. 상세하게는, RF 회로(5001), 전원 회로(5002), 클록 생성 회로(5003), 데이터 복조 회로(5004), 부하 변조 회로(5005), CPU 인터페이스(5006), CPU(5007), 및 메모리(5008)(이들이 고기능 집적회로에 상당함)는, 가요성 기판(110) 위에 형성되고 10 nm∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역을 가지도록 형성될 수 있다. 구체적인 트랜지스터로서는, 박막트랜지스터(TFT)가 사용될 수 있다. 또한, RF 회로에 포함되는 안테나는 플라스틱 기판 등의 가요성 기판 상에 고정되어도 좋고, 기판과는 별개로 형성되어 기판에 접속되는 형태이어도 좋다. 상세한 제조방법은 아래의 실시형태 12 또는 13에서 설명한다. 그 결과, 내충격성과 유연성이 우수한 무선 프로세서가 얻어질 수 있다.
다음에, 도 2는 본 발명의 무선 프로세서를 포함하는 시스템의 구성 예를 나타낸다. 도 2는 반도체장치(5100)와 무선 프로세서(5109)를 가지는 시스템이다. 반도체장치(5100)는 퍼스널 컴퓨터 등의 대표적인 구성에 추가하여 무선 프로세서 인터페이스(5108)를 구비하고 있다. 도 2에서, 반도체장치(5100)는 중앙 처리 유닛(CPU)(5101), 메모리 유닛(5102), PCI 버스에 접속되는 그래픽스(5103), 이 그래픽스에 접속되는 디스플레이(5104), 버스 인터페이스(예를 들어, 사우스 브리지(south bridge) 등)(5105), 이 버스 인터페이스(5105)에 접속되는 하드 디스크(5106), 키보드(5107), 무선 프로세서 인터페이스(5108) 등을 포함한다. 메모리 유닛(5102)로서는, 예를 들어, DRAM, SRAM, 또는 불휘발성 메모리가 사용될 수 있다. 무선 프로세서 인터페이스(5108)는 안테나를 통하여 무선 프로세서(5109)와의 데이터 송수신을 행한다. 또한, 무선 프로세서(5109)가 수광 소자와 발광 소자 중 어느 한쪽을 가지고, 반도체장치가 다른 한쪽을 가지는 경우, 적외선 통신을 통한 데이터 송수신이 실현될 수 있다.
또한, 도 2에서는 무선 프로세서 인터페이스(5108)가 PCI 버스에 접속되는 형태를 나타내지만, 사우스 브리지에 접속되는 형태나 다른 버스에 접속되는 형태일 수도 있다.
또한, 반도체장치(5100)가 대표적으로는 퍼스널 컴퓨터인 경우를 설명하였지만, PDA, 게임 기기 또는 DVD와 같은, CPU와 ASIC를 내장한 다양한 반도체장치도 적용 가능하다.
본 발명의 특징들 중의 하나는 프로세서를 무선으로 접속할 수 있다는 것이다. 즉, 프로세서와 반도체장치 사이에서 데이터와 전력을 무선으로 송수신할 수 있으므로, 프로세서의 증설을 용이하게 행할 수 있다. 예를 들어, 무선 프로세서 인터페이스의 통신 가능 거리를 1 mm∼50 cm 정도로 한 경우, 무선 프로세서를 퍼스널 컴퓨터 본체의 어디에 부착하여도 무선 프로세서 인터페이스가 그 무선 프로세서를 인식할 수 있다. 그리고, 무선 프로세서 인터페이스는 상기한 특징을 실현하도록 설계되는 것이 바람직하다. 무선 프로세서는 마그넷이나 시일(seal) 등의 부착 수단에 의해 본체에 부착되는 형태가 편리하다. 즉, 본 발명의 무선 프로세서는 대상물에 고정하는 부착 수단을 가지는 것을 특징으로 한다.
그 결과, 도 3에 도시된 바와 같이, 반도체장치의 일 형태인 퍼스널 컴퓨터의 본체(5401)에 무선 프로세서(5404)를 부착하는 것만으로, 프로세서의 기능을 시스템에 내장시킬 수 있다. 무선으로 전력 및 신호를 송수신함으로써, 프로세서, 및 반도체장치의 고부가가치화를 달성할 수 있다. 퍼스널 컴퓨터는 디스플레이(5402)와 키보드(5403)를 가지고 있다.
이와 같이 프로세서를 증설함으로써, 복수의 프로세서를 사용한 병렬 계산을 실현할 수 있어, CPU의 부하를 경감하는 것이 가능하게 된다. 또한, 무선 프로세서는 안테나를 통한 시리얼 데이터 전송이기 때문에, 시스템과의 데이터 통신 빈도가 비교적 적은 용도에 사용되는 것이 바람직하다.
이와 같이, 전력 또는 신호의 송수신을 무선으로 행함으로써, 커넥터의 접속 불량 등을 없앨 수 있다. 또한, 각 장치를 접속하고 있는 배선에 기인하는 취급 상의 문제 등을 없앨 수 있다. 또한, 안테나만으로 전력을 수신하는 경우, 배터리 등을 실장할 필요가 없어, 더욱 경량화를 달성할 수 있다.
[실시형태 2]
본 실시형태에서는, 무선 프로세서 인터페이스(5200)의 회로 구성의 일 예를 도 4를 참조하여 설명한다.
도 4에 도시된 무선 프로세서 인터페이스(5200)는 PCI 버스에 접속되는 구성으로서, PCI 인터페이스(5201), 제어회로(5202), 및 전파 인터페이스(5203)를 포함한다. 전파 인터페이스(5203)는 통신 방식에 의존하고, 적용 가능한 통신 방식으로서는, 전자 유도 방식이나 마이크로파 방식 등이 있다.
그리고, 전파 인터페이스(5203)는, 예를 들어, 도 5에 도시된 바와 같이, 데이터 전송 경로(5708), 데이터 수신 경로(5709), 발진 회로(5701), 및 안테나(5704)를 포함한다. 이와 같은 전파 인터페이스(5203)에서 송신 데이터가 데이터 송신 경로(5708)에 입력되면, 발진 회로(5701)로부터의 신호가 변조 회로(5702)에서 변조되고, 증폭 회로(5703)에서 증폭되어, 안테나(5704)로 보내진다. 한편, 안테나(5704)로부터의 수신 신호가 데이터 수신 경로(5709)에 입력되면, 무선 프로 세서로부터의 응답 신호만이 밴드 패스 필터(band pass filter)(5707)에 의해 얻어진다. 이 신호는 증폭 회로(5706)에서 증폭된 후, 복조 회로(5705)에서 복조되고, 제어회로(5202)로 보내진다. 또한, 제어 신호의 예로서는, 인에이블(enable) 신호, 주파수 제어 신호, 스탠드바이(stand-by) 신호 등이 있다.
또한, 도 4에 도시된 제어회로(5202)는 시스템의 본체로부터 무선 프로세서를 제어하는 응용 소프트웨어와의 통신, 명령의 실행, 무선 프로세서와의 통신, 및 신호의 코딩과 디코딩을 행한다. 또한, 제어회로(5202)는 암호화와 독해, 인증, 충돌에 대한 처리와 같은 처리도 필요에 따라 행한다. 또한, 동일한 무선 프로세서와 통신하고 있다는 것을 확인하기 위해서는, 무선 프로세서에 부여된 ID 번호를 정기적으로 판독하여 인증을 행하는 것이 바람직하다.
PCI 인터페이스(5201)는 제어회로(5202)와 시스템 본체와의 데이터 통신을 PCI 버스를 통하여 행하기 위한 인터페이스이다. 본 실시형태에서는, PCI 인터페이스(5201)가 PCI 버스에 접속되는 예를 나타내었지만, PCI 버스 인터페이스 부분을 접속될 버스에 적합한 버스 인터페이스로 변경함으로써 다른 버스로 무선 프로세서를 시스템 본체에 내장하는 것이 가능하다.
[실시형태 3]
본 발명의 무선 프로세서에 의하면, 하나의 무선 프로세서 인터페이스에 의해 복수의 무선 프로세서를 접속하는 것이 가능하다. 본 실시형태에서는, 이와 같은 형태의 예를 도 6을 참조하여 설명한다.
도 6은 무선 프로세서 인터페이스(5302)를 가지는 반도체장치(5301)와, 복수의 무선 프로세서(5303∼5305)를 포함하는 시스템을 나타낸다.
무선 프로세서 인터페이스(5302)가 복수의 무선 프로세서를 인식하여 제어하는 구성에 대하여 설명한다. 먼저, 개개의 무선 프로세서가 고유의 ID 번호를 가지는 경우에 대하여 설명하고, 다음에 개개의 무선 프로세서가 완전히 동일하고, 고유의 ID 번호를 가지지 않는 경우에 대하여 설명한다. 어느 경우에도, 무선 프로세서가 시스템에 내장된 상태에서는 개개의 무선 프로세서는 시스템 내에서 인증이 가능한 ID 번호를 가지고, 시스템은 그 ID 번호를 판독함으로써 그 ID 번호를 가지는 무선 프로세서와 선택적으로 통신할 수 있다. 무선 프로세서는 부여된 ID 번호에 일치한 경우에만 통신을 행하는 커맨드를 가짐으로써, 이와 같은 선택적인 통신이 가능하게 된다.
복수의 무선 프로세서를 인식하기 위해서는, 상기한 바와 같이 시스템 내에서 인증이 가능한 ID 번호를 시스템이 취득할 필요가 있다. 예를 들어, 도 7(A)의 플로우 차트에 나타낸 바와 같은 방식에 의해, 통신 가능 영역에 들어온 모든 무선 프로세서의 ID 번호를 취득할 수 있다. 먼저, 시스템은 통신 가능 영역에 들어온 무선 프로세서의 ID 번호를 정기적으로 판독한다. 즉, 시스템은 통신 가능 영역 내의 모든 무선 프로세서에 신호를 보내는 유닛을 가진다. 이때 통신 가능 영역 내에 무선 프로세서가 하나도 없는 경우에는, 응답이 없기 때문에, 시스템은 어떠한 처리도 하지 않는다. 이 경우, 다시 ID 판독을 행할 수도 있다. 또한, 통신 가능 영역 내에 무선 프로세서가 하나 이상 존재하는 경우에는, 시스템이 정상으로 ID 번호를 판독할 수 있거나(판독 성공), 충돌에 의해 ID 번호 판독에 실패할 수도 있다(충돌 있음). 정상으로 ID 번호 판독이 가능한 경우에는, ID 번호를 취득하는 것에 성공한다. 그리고, 판독한 ID 번호가 시스템 내에 등록되어 있지 않다면, 시스템에 새로 등록한다. 한편, 충돌에 의해 판독에 실패한 경우에는, 다시 ID 판독을 행할 수도 있다.
상기한 방식에 의하면, 각 무선 프로세서로부터 ID 번호를 송신하는 타이밍이 복수의 무선 프로세서 사이에서 공통하는 경우에는, 복수의 무선 프로세서에 의한 충돌을 피하는 것이 어렵고, ID 번호를 취득하는 것이 어려워진다. 그러나, 이 방식을 유효하게 기능시키기 위해, ID 번호를 송신하는 타이밍을 무선 프로세서마다 다르게 하거나, 또는 ID 번호를 송신하는 타이밍을 판독을 행할 때마다 바꾸는 등의 방법이 있다. 구체적으로는, ID 번호에 기초하여 송신 타이밍을 결정하거나, ID 번호를 판독할 때마다 난수(亂數)를 발생하여, 이것에 기초하여 ID 번호의 송신 타이밍을 결정할 수도 있다. 또한, 이 방식에 의하면, 무선 프로세서 인터페이스는, 수신 타이밍을 복수의 구간으로 나누고 복수의 수신 데이터 중 충돌이 없는 데이터를 사용하는 방식을 이용할 수도 있다.
또한, 도 7(B)의 플로우 차트에 나타낸 바와 같이, 통신 가능 영역에 들어간 무선 프로세서의 ID 번호를 취득할 수도 있다. 도 7(B)는 도 7(A)에서와 같이 모든 무선 프로세서에 신호를 보내는 유닛 이외에, 일부의 무선 프로세서에만 신호를 보내는 유닛을 가지는 것을 특징으로 한다. 예를 들어, ID 번호가 비트마다 마스크될 수 있고, 마스크되지 않은 비트가 일치하면 응답하는 커맨드를 무선 프로세서가 가지도록 한다. 그리고, 신호를 보내는 대상이 되는 무선 프로세서를 한정해 감으로써, ID 번호를 취득할 수 있다.
구체적으로는, 먼저, 임의의 ID 번호를 가지는 무선 프로세서를 대상으로 하여 시스템이 ID 번호를 판독한다. 즉, ID 번호의 모든 비트를 마스크하고 판독한다. 충돌이 없는 경우에는, 도 7(A)와 마찬가지의 처리를 행한다. 충돌이 있는 경우에는, 대상이 되는 ID 번호의 집합을 분할하고, 그 하나를 선택하여(대상 칩의 한정), 재차 판독을 행한다. 그 후, 반응이 없는 경우에는, 분할한 다른 하나를 선택하여(대상 칩의 시프트), 재차 판독을 행하여, 전체 ID를 스위프(sweep)한다. 판독이 성공한 경우에는, 취득한 ID 번호가 신규 번호이면 시스템에 등록되고, 이미 등록이 완료된 것이면 아무것도 하지 않고, 대상 칩의 시프트를 행한다. 또한, 충돌이 있는 경우에는, 대상이 되는 ID 번호를 더욱 분할하고 한정하여, 재판독을 행한다.
예를 들어, ID 번호를 16 비트로 하고, 전체 ID를 대상으로 하여 충돌이 있는 경우에, 15 비트를 마스크(또는, ID 번호 중 1 비트를 지정)하고,나머지 1 비트를 2회 판독한다. 그 중에서 충돌이 있는 경우에는, 마스크되는 비트의 수를 1 비트씩 줄여, 판독을 반복적으로 행한다.
다른 방법으로서는, 충돌한 비트를 판정할 수 있는 경우에는, 충돌한 비트의 값을 0이나 1로 한정하여, 다시 판독을 행한다.
이와 같이, 1 비트씩 지정하여 전체 ID를 검색함으로써, 고속으로 ID 번호를 취득할 수 있다.
이상, 무선 프로세서가 ID 번호를 불휘발성 데이터로서 가지는 경우에 대하여 설명하였지만, 고유 ID 번호를 가지지 않는 무선 프로세서에 대해서도 복수의 칩을 제어할 수 있다. 예를 들어, 무선 프로세서는 휘발성 메모리에 기록된 ID 번호를 가지고, 통신 가능 영역에 들어가면 ID 번호가 랜덤으로 세트되는 구성할 수도 있다. ID 번호로서 32 비트를 사용함으로써, 다른 칩들 사이에서 ID 번호가 우연히 일치할 확률은 실질적으로 0%이다. 이 ID 번호는 통신 가능 영역에 들어가 있는 동안은 변하지 않으므로, 시스템 내에서의 ID 번호로서 사용할 수 있다.
하나의 무선 프로세서 인터페이스에 의해 복수의 무선 프로세서를 구동하는 형태는 반도체장치의 소형화에 적합하다. 특히, 그러한 구성은 무선 프로세서의 성능이 내부 CPU의 성능에 의해 좌우되는 경우에 바람직하다. 한편, 무선 프로세서의 성능이 데이터 전송 속도에 의해 좌우되는 경우에는, 성능 향상을 위해 복수의 무선 프로세서 인터페이스를 마련하는 것이 바람직하다.
복수의 무선 프로세서를 제어하는 방법으로서는 대표적으로는 시분할 방식이 있다. 그 외에, 주파수를 분할하는 방식이나 공간적으로 구별하는 방식을 채용하는 것도 가능하다.
[실시형태 4]
본 시스템의 특징들 중의 하나는 프로세서를 무선으로 접속할 수 있다는 것이고, 이것에 의해, 시스템에서 프로세서의 증설을 용이하게 행할 수 있다. 이와 같이 프로세서를 증설함으로써, 복수의 프로세서를 사용한 병렬 계산을 실현할 수 있다. 본 실시형태에서는, 본체에 내장된 프로세서를 마스터(master)로 하고, 복수의 무선 프로세서를 슬레이브(slave)로 한 구성에서의 병렬 계산의 예를 설명한다.
무선 프로세서에 한정되지 않고, 병렬 계산에서는 데이터 전송 속도가 성능에 의해 좌우되는 일이 많다. 따라서, 병렬 계산에는, 프로세서 간의 데이터 전송이 적은 프로그램이 적합하다. 그와 같은 프로그램의 예로서는, 난수(亂數)를 사용하여 다양한 값을 확률적으로 평가하는 몬테카를로(Monte Carlo) 방법이 있다.
몬테카를로 방법은 난수를 기반으로 하여 확률적인 프로세스를 몇 번이나 반복함으로써 진(眞)의 값을 평가하는 방법이다. 예를 들어, 한 변이 1인 정방형 내에 포함되는 도형에 대하여, 0 이상 1 이하의 같은 한 쌍의 균일한 난수에 의해 정해진 좌표(x, y)가 그 도형에 포함될 확률로부터 도형의 면적(S)을 평가하는 것을 생각할 수 있다. 그 좌표가 도형에 포함되면, 1의 값이 얻어지고, 포함되지 않으면, 0의 값이 얻어진다. n번 시행하여 좌표가 k번 포함되었다고 하면, 그 도형의 면적은 대략 k/n이라고 평가된다. 그 평가의 오차는 n이 클수록 작고, 1/(√n)만큼 감소해 간다.
예를 들어, 슬레이브가 되는 복수의 무선 프로세서 각각의 내부 메모리에, 확률적인 프로세스에 상당하는 (x, y)가 도형에 포함되는지 아닌지를 판정하는 프로그램을 복사해 두면, 외부로부터 난수를 취득하는 것만으로, 몬테카를로 계산을 독립적으로 진행할 수 있다. 외부로부터 난수를 n번 취득하여 k번 좌표가 도형에 포함되는 경우, 복수의 무선 프로세서는 n과 k의 값을 외부로 송신한다. 그리고, 모든 무선 프로세서의 시행 결과(N번)의 평균을 구하여, 그것을 기본으로 최종적인 도형의 면적을 1/(√N) 정도의 오차 범위에서 구할 수 있다.
이와 같은 프로그램에서는, 프로세서 간의 데이터 전송이 적어, 병렬 계산을 효율 좋게 실행할 수 있다. 또한, 마스타는 복수의 슬레이브를 제어하지만, 그 사이에 슬레이브와 마찬가지로 몬테카를로 계산을 행하여도 좋다.
[실시형태 5]
이 시스템의 특징들 중의 하나는 프로세서를 무선으로 접속할 수 있다는 것이고, 이것에 의해, 시스템에서 프로세서의 증설을 용이하게 행할 수 있다. 본 실시형태에서는, 이와 같은 시스템의 응용예로서, 비호환 CPU를 무선 프로세서로서 제공하는 예를 설명한다.
CPU에는 펜티엄(등록 상표)을 비롯하여 다양한 종류가 있지만, 각각이 상이한 명령 세트를 가지고 있기 때문에, 기계 언어 레벨의 프로그램을 공유할 수는 없다. 한편, 다른 CPU의 응용 소프트웨어가 양쪽 모두에서 사용할 수 있는 환경이 바람직한 경우가 많다. 이와 같은 문제에 대하여, 본 발명의 무선 프로세서로서, 본체의 프로세서와 비호환의 프로세서를 증설함으로써, 추가된 프로세서용의 소프트웨어도 실행할 수 있다.
사실, 응용 소프트웨어는 통상 OS(operating system) 상에서 실행되는 것이고 데이터 구조가 다르기 때문에 무선 프로세서 인터페이스에서의 처리가 다소 필요하게 되지만, 형태로서는 도 8에 도시된 바와 같이 된다.
도 8에서, 본체의 CPU(5501)와 무선 프로세서(5509) 내부의 CPU(5510)는 서로 호환성이 없고, 하드 디스크(5506)는 CPU(5501)와 CPU(5510) 모두를 위한 소프트웨어 및 데이터를 저장하고 있다. 시스템은 CPU(5501)에서 동작하는 오퍼레이션 시스템 상에 구축되어 있는 것으로 하고, 무선 프로세서(5509)는 이 오퍼레이션 시스템에 의해 인식되고, 그 다음, 시스템에 내장되거나 시스템으로부터 분리된다. 즉, CPU(5510)는 이 오퍼레이션 시스템에 의해 제어된다.
CPU(5510)에서 동작하는 소프트웨어를 이와 같은 구성으로 실행하는 경우에는, 오퍼레이션 시스템은 CPU(5510)를 불러내어 소프트웨어를 실행시킨다. CPU(5510)는 무선 프로세서 내의 메모리(5511)에 프로그램 및 데이터를 전송하고, 이 프로그램을 실행한다. 무선 프로세서 인터페이스(5508)는, CPU(5510)가 이 프로그램을 실행하고 오퍼레이션 시스템과 데이터를 원활하게 주고받기 위한 제어를 행한다.
이상과 같이 하여, 본체의 프로세서와 비호환의 프로세서를 증설함으로써, 통상의 소프트웨어에 더하여, 추가된 무선 프로세서용의 소프트웨어도 실행할 수 있는 시스템을 구축할 수 있다.
[실시형태 6]
본 실시형태에서는, 무선 프로세서의 응용예로서, 특정 응용 소프트웨어가 설치되어 있는 예를 설명한다.
예를 들어, 어떤 응용 소프트웨어가 설치된 무선 프로세서를 휴대하는 경우, 무선 프로세서 인터페이스가 대응하고 있는 반도체장치에 그 무선 프로세서를 실장(부착하는 것 등)하는 것만으로, 그 응용 소프트웨어를 사용할 수 있다.
또한, 하드웨어로서 라이선스를 부여하는 형태로 하여, 내부의 소프트웨어는 판독할 수 없도록 함으로써, 불법 복제를 방지할 수 있는 라이선스 형태를 실현할 수 있다. 종래에는, CD-ROM을 사용하여 소프트웨어를 배급하는 경우에는, 그 소프트웨어를 복수의 하드웨어에 불법으로 설치할 수 있었다. 그러한 문제를 방지하기 위해, 하드웨어의 시리얼 넘버를 등록하는 등의 번거로운 절차가 필요하였다.
그러나, 본 발명의 무선 프로세서를 하드웨어로서 라이선스를 부여하는 방식으로 함으로써, 불법 설치를 방지하고, 시리얼 넘버의 등록과 같은 절차가 불필요한 라이선스 형태를 실현할 수 있게 된다.
무선 프로세서의 응용예로서, 특정 응용 소프트웨어가 설치되어 있는 형태를 설명한다. 예를 들어, 어떤 응용 소프트웨어가 설치된 무선 프로세서를 휴대하는 경우, 무선 프로세서 인터페이스가 대응하고 있는 전자 기기에 이 무선 프로세서를 실장(부착하는 것 등)하는 것만으로, 그 응용 소프트웨어를 사용하는 것이 가능하게 된다.
또한, 특정의 응용 소프트웨어가 설치된 무선 프로세서마다 라이선스를 부여하는 형태로 하여, 설치된 소프트웨어를 판독할 수 없도록 하는 구성으로 함으로써, 불법 복제를 방지할 수 있는 라이선스 형태를 실현할 수 있다.
종래의 응용 소프트웨어의 배급은 CD-ROM이나 네트워크를 사용하여 통상 행해지고 있다. 그러나, 이와 같은 소프트웨어에만 라이선스를 부여하는 방법은 불법 복제가 용이하게 행해져 바람직하지 않다. 또한, 그러한 문제를 방지하기 위해, 소프트웨어를 사용하는 하드웨어의 시리얼 넘버를 등록하는 방법이 통상 행해지고 있지만, 이와 같은 절차는 번거롭다는 문제가 있었다.
상기한 바와 같이, 특정 응용 소프트웨어가 설치된 무선 프로세서마다 라이선스를 부여하는 방식으로 하면, 무선 프로세서가 소프트웨어를 실행하기 위해 내부의 소프트웨어를 외부로 로드할 필요가 없어, 소프트웨어를 부정하게 복제하는 것은 실질적으로 불가능하게 한다. 따라서, 라이선스를 부여한 개수 이상으로 부정하게 나도는 일은 없다. 또한, 무선 프로세서를 부착하여 시스템에 실장하는 것만으로 무선 프로세서를 사용할 수 있기 때문에, 복수의 퍼스널 컴퓨터를 사용하는 경우에도 하나의 라이선스만이 요구되고, 또한, 사용하는 모든 퍼스널 컴퓨터의 시리얼 넘버를 등록할 필요도 없는 형태를 실현할 수 있다.
[실시형태 7]
본 실시형태에서는, 무선 메모리의 형태에 대하여 설명한다.
도 9는 무선 메모리(3000)의 대표적인 회로 구성을 나타낸다. 도 9에서, 무선 메모리(3000)는 RF 회로(3003), 전원 회로(3004), 클록 생성 회로(3005), 데이터 복조 회로(3006), 부하 변조 회로(3007), 메모리 인터페이스(3008), 및 메모리(3009, 3010)를 포함한다. 메모리(3009)와 메모리(3010)로서는, 각각 불휘발성 메모리와 휘발성 메모리가 사용될 수 있다.
무선 메모리(3000)는 RF 회로에 포함된 안테나를 통하여 전자파에 의해 전원 공급을 받을 수 있고, 또한 데이터의 송수신을 행할 수 있다. 또한, 데이터 송수신 유닛으로서 수광 소자와 발광 소자 중 하나를 실장하고, 이것에 의해 적외선 통신을 행할 수도 있다.
RF 회로(3003)에 전자파가 공급되면, 전원 회로(3004)에서 전원이 생성되고, 클록 생성 회로(3005)에서 클록 신호가 생성되고, 데이터 복조 회로(3006)에서 데 이터가 복조된다. 또한, 부하 변조 회로(3007)에서는 송신되는 데이터에 맞춘 부하 변조가 행해진다. 메모리 인터페이스(3008)는 외부 장치, 불휘발성 메모리(3009), 및 휘발성 메모리(3010) 사이의 데이터 통신을 제어하고, 수신된 명령이나 어드레스, 데이터에 따라 데이터를 판독 및 기입한다.
본 발명은 전원이 공급되지 않는 기간에도 데이터를 유지하기 위해 불휘발성 메모리를 내장하는 것이 바람직하다. 또한, 배터리를 내장하는 경우에는, 불휘발성 메모리를 제공하지 않고 휘발성 메모리만이 제공될 수도 있다. 불휘발성 메모리(3009)는 플래시 메모리나 EEPROM이 대표적이고, 기억 소자로서, 부유 게이트 트랜지스터나 실리콘 도트 구조 트랜지스터나 강유전체 기억 소자 등이 사용될 수 있다. 또한, 워크(work) 메모리와 같은 일시적인 메모리로서, SRAM이나 DRAM과 같은 휘발성 메모리가 제공될 수도 있다.
또한, 무선 메모리는 플라스틱 기판 또는 플라스틱 필름 기판(이들을 합하여 가요성 기판이라고도 표기함) 상에 형성될 수 있다. 상세하게는, RF 회로(3003), 전원 회로(3004), 클록 생성 회로(3005), 데이터 복조 회로(3006), 부하 변조 회로(3007), 메모리 인터페이스(3008), 및 메모리(3009. 3010)(이들이 고기능 집적회로에 상당함)는, 절연 표면 위에 형성되고 10 nm∼200 nm의 두께를 가지는 섬 형상으로 분리된 반도체막 중 적어도 하나의 반도체막으로 적어도 채널 형성 영역이 형성되는 트랜지스터를 가지는 소자 형성 영역을 가지도록 형성될 수 있다. 구체적인 트랜지스터로서, 박막트랜지스터(TFT)가 사용될 수 있다. 또한, RF 회로에 포함되는 안테나는 플라스틱 기판 등의 가요성 기판 상에 고정될 수도 있고, 또는 기 판과는 별도로 형성되어 기판에 접속될 수도 있다. 상세한 제조방법은 아래의 실시형태 12 또는 13에서 설명한다. 그 결과, 내충격성 및 유연성이 우수한 무선 메모리를 얻을 수 있다.
다음에, 무선 메모리를 시스템에 내장할 수 있는 반도체장치의 구성예를 도 10에 나타낸다. 도 10에 도시된 반도체장치(3200)는 대표적으로는 퍼스널 컴퓨터이다. 반도체장치(3200)는 PCI 인터페이스(3202)와 DRAM 인터페이스(3203)를 내장하는 연산 유닛(소위 CPU로서의 기능이 포함되기 때문에, 이하, CPU라고 표기함)(3201), DRAM(3204), PCI 버스에 접속되는 그래픽스(3206), 이 그래픽스에 접속되는 디스플레이(3208), 사우스 브리지(3205), 이 사우스 브리지(3205)에 접속되는 ROM(3209) 및 키보드(3210), 무선 메모리 드라이버(3207)(이하, 단순히 드라이버라고도 부름) 등을 포함한다. 무선 메모리 드라이버(3207)는 무선 메모리(3211)를 무선으로 구동한다.
또한, 도 10에서는 무선 메모리 드라이버(3207)가 PCI 버스에 접속되는 형태를 나타내지만, 무선 메모리 드라이버(3207)가 CPU나 사우스 브리지에 접속될 수도 있다.
또한, 이 반도체장치(3200)는 퍼스널 컴퓨터 외에, PDA, 게임 기기 또는 DVD 등, CPU나 ASIC를 내장한 다양한 반도체장치일 수도 있다.
본 발명의 특징들 중 하나는 전원 공급 및 데이터 통신을 무선으로 행할 수 있다는 것이다. 이것에 의해, 꽂고 빼는 종래의 카드형 반도체 메모리를 필요로 하지 않고, 예를 들어, 드라이버와 통신 가능한 위치에 무선 메모리를 부착하는 것 만으로 메모리를 실장할 수 있다. 또한, 비접촉이기 때문에 신뢰성도 향상된다. 또한, 커넥터의 접속 불량 등을 없앨 수 있고, 각 장치를 접속하고 있는 배선에 기인하는 취급 상의 문제 등을 없앨 수 있다.
퍼스널 컴퓨터는, 드라이버의 통신 가능 거리를 1 mm∼50 cm 정도로 하여, 무선 메모리를 퍼스널 컴퓨터의 본체 표면의 어디에 부착하여도 드라이버가 무선 메모리를 인식할 수 있도록 설계되는 것이 바람직하다. 또한, 무선 메모리는 마그넷으로 본체에 부착시키는 등의 형태가 편리하다. 그 결과, 예를 들어, 도 11에 도시된 바와 같이, 퍼스널 컴퓨터의 본체(3401)에 무선 메모리(3404)를 부착하는 것만으로 메모리를 실장할 수 있다. 무선으로 전력 또는 신호를 송수신함으로써, 메모리 및 반도체장치의 고부가가치화를 달성할 수 있다. 도 11은 본체(3401), 디스플레이(3402), 키보드(3403), 및 무선 메모리(3404)를 가지는 퍼스널 컴퓨터의 모식도이다.
[실시형태 8]
본 실시형태에서는 무선 메모리의 드라이버의 회로 구성예를 나타낸다.
도 12에 도시된 무선 메모리 드라이버(3301)는 PCI 버스에 접속되는 구성이고, PCI 인터페이스(3302), 제어회로(3303), 및 전파 인터페이스(3304)를 포함한다.
전파 인터페이스(3304)는 통신 방식에 의존하지만, 일반적으로는 도 5에 도시된 전파 인터페이스(5203)와 같은 구성을 가질 수 있다. 또한, 본 발명에 적용할 수 있는 통신 방식으로서, 전자 유도 방식, 마이크로파 방식 등이 있다. 도 5 에 도시된 전파 인터페이스(5203)는 데이터 송신 경로(5708), 데이터 수신 경로(5709), 발진 회로(5701), 및 안테나(5704)를 포함한다. 송신 데이터가 데이터 송신 경로(5708)에 입력되면, 발진 회로(5701)로부터의 신호가 변조 회로(5702)에서 변조되고, 증폭 회로(5703)에서 증폭되어, 안테나(5704)로 보내진다. 한편, 안테나(5704)로부터의 수신 신호가 데이터 수신 경로(5709)에 입력되면, 무선 메모리로부터의 응답 신호만이 밴드 패스 필터(5707)에 의해 얻어진다. 이 신호는 증폭 회로(5706)에서 증폭된 후, 복조 회로(5705)에서 복조되고, 제어회로(5202)로 보내진다. 또한, 제어 신로의 예로서는, 인에이블 신호, 주파수 제어 신호, 스탠드바이 신호 등이 있다.
제어회로(3303)는 시스템 본체로부터 무선 메모리를 제어하는 응용 소프트웨어와의 통신, 명령의 실행, 무선 메모리와의 통신, 및 신호의 코딩과 디코딩을 행한다. 또한, 제어회로(3303)는 암호화와 해독, 인증, 충돌에 대한 처리와 같은 처리도 필요에 따라 행한다. 또한, 동일한 무선 메모리와 통신하고 있는 것을 확인하기 위해, 무선 메모리에 부여한 ID 번호를 정기적으로 판독하여 인증하고, 그 사이의 통신 데이터에 대한 체크 섬(check sum)(예를 들어, 패리티 체크(parity check))을 행하는 것이 바람직하다.
PCI 인터페이스(3302)는 제어회로(3303)와 시스템 본체와의 데이터 통신을 PCI 버스를 통하여 행하기 위한 인터페이스이다. 본 실시형태에서는, PCI 인터페이스(3302)가 PCI 버스에 접속되는 예를 나타내었지만, PCI 버스 인터페이스 부분을 접속될 버스에 적합한 버스 인터페이스로 변경함으로써, 다른 버스로 무선 메모 리를 시스템 본체에 내장할 수 있다.
[실시형태 9]
본 발명에서는, 무선 메모리를 꽂고 빼는 번거로움을 필요로 하지 않을 뿐만 아니라, 하나의 드라이버에 의해 복수의 무선 메모리를 구동할 수 있다. 본 실시형태에서는 이 양태를 도 13을 사용하여 설명한다.
도 13은 무선 메모리 드라이버(3102)를 가지는 반도체장치(3101)와, 복수의 무선 메모리(3103∼3105)를 포함하는 시스템을 나타낸다.
무선 메모리 드라이버(3102)가 복수의 무선 메모리를 인식하고 제어하는 구성에 대하여 설명한다. 먼저, 개개의 무선 메모리가 고유의 ID 번호를 가지는 경우에 대하여 설명하고, 다음에, 개개의 무선 메모리가 완전히 동일하고, 고유의 ID 번호를 가지지 않는 경우에 대하여 설명한다. 어느 경우이든, 무선 메모리가 시스템에 내장된 상태에서는 개개의 무선 메모리는 시스템 내에서 인증이 가능한 ID 번호를 가지고, 시스템은 그 ID 번호를 판독함으로써, 그 ID 번호를 가지는 무선 메모리와 선택적으로 통신할 수 있다. 무선 메모리는 부여된 ID 번호와 일치한 경우에만 무선 프로세서가 통신을 행하는 코맨드를 가짐으로써, 이와 같은 선택적인 통신이 가능하게 된다.
복수의 무선 메모리를 인식하기 위해서는, 상기한 바와 같이 시스템 내에서 인증이 가능한 ID 번호를 시스템이 취득할 필요가 있다. 예를 들어, 도 7(A)의 플로우 차트에 나타낸 방식에 의해, 통신 가능 영역에 들어간 무선 메모리의 ID 번호를 취득할 수 있다. 먼저, 시스템은 통신 가능 영역에 들어간 모든 무선 메모리의 ID를 정기적으로 판독한다. 통신 가능 영역 내에 무선 메모리가 하나도 없는 경우에는, 응답이 없어, 어떠한 처리도 하지 않는다. 통신 가능한 영역 내에 무선 메모리가 하나 이상 존재하는 경우에는, 시스템은 정상으로 ID 번호를 판독할 수 있거나, 또는 충돌에 의해 판독에 실패할 수도 있다. ID 번호를 정상으로 판독 가능한 경우에는, ID 번호를 취득하는 것에 성공할 수 있다. 그리고, 판독한 ID 번호가 시스템 내에 등록되어 있지 않으면, 그것을 시스템에 새로 등록한다. 한편, 충돌에 의해 판독에 실패한 경우에는, 재차 ID 판독을 행한다.
이 방식에 의하면, 각 무선 메모리로부터 ID 번호를 송신하는 타이밍이 복수의 무선 메모리 사이에서 공통인 경우에는, 복수의 무선 메모리에 의한 충돌을 피할 수 없고, ID 번호를 취득하는 것이 곤란하게 된다. 그러나, 이 방식을 유효하게 기능시키기 위해, 무선 메모리마다 ID 번호를 송신하는 타이밍을 다르게 하거나, 또는 판독을 행할 때마다 ID 번호를 송신하는 타이밍을 바꾸는 등의 방법에 의해, 이 방법을 유효하게 기능시킬 수 있다. 구체적으로는, ID 번호에 기초하여 송신 타이밍을 결정하거나, ID 번호를 판독할 때마다 난수를 발생하여, 이것에 기초하여 ID 번호의 송신 타이밍을 결정할 수도 있다. 또한, 이 방식에서는, 드라이버는 수신 타이밍을 복수의 구간으로 나누고, 복수회 수신한 동안의 충돌이 없던 데이터를 사용하는 방식을 사용할 수도 있다.
또한, 도 7(B)의 플로우 차트에 나타낸 바와 같이, 통신 가능 영역에 들어간 무선 메모리의 ID 번호를 취득하는 것도 가능하다. 도 7(B)는 도 7(A)와 같이 모든 무선 메모리에 신호를 보내는 유닛 이외에, 일부의 무선 메모리에만 신호를 부 르는 유닛을 가지는 것이 특징이다. 예를 들어, ID 번호를 비트마다 마스크할 수 있고, 마스크하지 않은 비트가 일치하면 응답하는 코맨드를 무선 메로리가 가지는 것으로 한다. 그리고, 부르는 대상이 되는 무선 메모리를 한정하여 감으로써 ID 번호를 취득할 수 있다.
구체적으로는, 먼저, 임의의 ID 번호를 가지는 무선 메모리를 대상으로 하여 시스템은 ID 번호를 판독한다. 즉, ID 번호의 모든 비트를 마스크하고 판독한다. 충돌이 없는 경우에는, 도 7(A)와 마찬가지의 처리를 행한다. 충돌이 있었던 경우에는, 대상이 되는 ID 번호의 집합을 분할하고, 그 하나를 선택하여(대상 칩의 한정), 재차 판독을 행한다. 그 후, 반응이 없었던 경우에는, 분할한 다른 하나를 선택하여(대상 칩의 한정), 재차 판독을 행하여, 전체 ID를 스위프(sweep)한다. 판독이 성공한 경우에는, 취득한 ID 번호가 신규의 번호이면 시스템에 등록하고, 이미 등록된 것이면 아무것도 하지 않고, 대상 칩의 시프트를 행한다. 또한, 충돌이 있던 경우에는, 대상이 되는 ID 번호를 더욱 분할 한정하여, 재판독을 행한다.
예를 들어, ID 번호를 16 비트로 하고, 모든 ID를 대상으로 하여 판독을 행하고, 충돌이 있는 경우에는, 15 비트를 마스크(또는, ID 번호 중 1 비트를 지정)하고, 나머지 1 비트를 2번 판독한다. 그 중에서 충돌이 있는 경우에는, 마스크하는 비트의 수를 1 비트씩 줄여가면서 판독을 반복한다.
다른 방법으로서는, 충돌한 비트를 판정할 수 있는 경우에는, 충돌한 비트의 값을 0이나 1로 한정하여, 각각 재판독을 행할 수도 있다.
이와 같이, 1 비트씩 한정하여 전체 ID를 검색함으로써, 고속으로 ID 번호의 취득을 행할 수 있다.
이상, 무선 메모리가 ID 번호를 불휘발성 데이터로서 가지는 경우에 대하여 설명하였지만, 고유 ID 번호를 가지지 않는 무선 메모리에 대해서도, 복수의 칩을 제어하는 것이 가능하다. 예를 들어, 무선 메모리는 휘발성 메모리에 기록된 ID 번호를 가지고, 통신 가능 영역에 들어가면 ID 번호가 랜덤하게 세트되는 구성으로 할 수도 있다. ID 번호를 32 비트로 함으로써, 상이한 칩 간에서 ID 번호가 우연히 일치하는 확률은 실질적으로는 0%이다. 이 ID 번호는 통신 가능한 영역에 들어가 있는 동안에는 변하지 않으므로, 시스템 내에서의 ID 번호로서 사용할 수 있다.
퍼스널 컴퓨터를 포함한 많은 시스템에서는 버스를 사용하여 데이터 전송을 행하기 때문에, 복수의 메모리에 동시에 액세스하는 일은 거의 없다. 그와 같은 시스템에서는, 하나의 드라이버를 내장하여 복수의 무선 메모리를 구동하는 형태가 적합하고, 반도체장치의 소형화에서 우수하다. 물론, 복수의 드라이버를 제공하여도 상관없다.
[실시형태 10]
본 실시형태에서는, 본 발명의 무선 메모리와 무선 태그(tag)의 비교에 대하여 설명한다.
본 발명의 무선 메모리는 안테나를 통하여 통신을 행하고, 또한, 메모리를 가지고 있어, 무선 태그와 비교적 가까운 구성을 가진다. 그러나, 무선 태그는 태그가 부착된 물체를 구별하기 위해 상이한 ID를 가지는 것이 필수이다. 한편, 본 발명의 무선 메모리는 반드시 모든 메모리에 상이한 ID를 부여할 필요는 없다. 예 를 들어, 무선 메모리가 드라이버의 통신 가능 영역에 들어온 시점에서, 드라이버가 무선 메모리에 내장되는 휘발성 메모리에 ID 번호를 기입하는 방식이어도 좋다.
또한, 무선 메모리는 통신의 사양, 필요한 메모리 용량, 연속 동작 시간과 같은 사양이나 용도에서 무선 태그와 전혀 다르다. 무선 메모리는 드라이버의 사양과 일치하는 것만이 요구되기 때문에 설계 자유도가 높다는 이점이 있다. 또한, 무선 메모리는 메모리 용량이 크고, 또한, 접속한 채 사용하기 때문에 연속 동작 시간을 길게 할 수 있는 등의 이점이 있다.
[실시형태 11]
본 실시형태에서는, 본 발명의 응용으로서 무선 메모리에 특정 소프트웨어가 설치되어 있는 형태를 설명한다.
예를 들어, 어떤 응용 소프트웨어가 설치된 무선 메모리를 휴대함으로써, 무선 메모리의 드라이버가 대응하고 있는 반도체장치에 무선 메모리를 실장(부착하는 등)하는 것만으로, 그 응용 소프트웨어를 사용할 수 있다. 이것은 CD-ROM의 사용과 유사하지만, 무선 메모리는 비접촉이므로 신뢰성이 높다는 것, 실장이 간단하다는 것에 있어서 CD-ROM보다 우수하다.
[실시형태 12]
본 실시형태에서는, 트랜지스터로서 박막트랜지스터를 사용하여 SPOP 법에 의해 고기능 집적회로를 제조하는 공정에 대하여 설명한다.
먼저, 도 14(A)에 도시된 바와 같이, 절연 표면을 가지는 제1 기판(210) 위에, 금속막(11)을 형성한다. 제1 기판은 후의 박리 공정에 견딜 수 있는 높은 내 성을 가지고 있으면 되고, 예를 들어, 유리 기판, 석영 기판, 세라믹 기판, 실리콘 기판, 금속 기판 또는 스테인리스 기판을 사용할 수 있다. 금속막은, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 된 단층 또는 그들의 적층으로 형성될 수 있다. 금속막의 제조방법으로서는, 금속 타겟을 사용하는 스퍼터링법에 의해 제조될 수 있다. 또한, 금속막의 막 두께는 10 nm∼200 nm, 바람직하게는, 50 nm∼75 nm가 되도록 형성하면 좋다.
금속막 대신에, 상기 금속의 질화물(예를 들어, 질화 텅스텐이나 질화 몰리브덴)막을 사용하여도 상관없다. 또한, 금속막 대신에, 상기 금속의 합금(예를 들어, 텅스텐(W)과 몰리브덴(Mo)과의 합금 : WxMo1-x)막을 사용하여도 좋다. 이 경우, 제1 금속(W) 및 제2 금속(Mo)과 같은 복수의 타겟을 사용하거나 제1 금속(W)과 제2 금속(Mo)과의 합금 타겟을 사용한 스퍼터링법에 의해 막을 형성할 수도 있다. 또한, 금속막에 질소나 산소를 첨가하여도 좋다. 첨가 방법으로서는, 금속막에 질소나 산소를 이온 주입하거나, 또는 성막실을 질소나 산소 분위기로 하여 스퍼터링법에 의해 첨가하거나, 또는 타겟으로서 질화 금속을 사용할 수도 있다.
이와 같이, 금속막의 형성 방법을 적절히 설정함으로써, 박리 공정을 제어할 수 있고, 프로세스 마진(margin)을 넓힐 수 있다. 구체적으로는, 박리하기 위한 가열 온도의 제어나 가열 처리의 필요 여부까지도 제어할 수 있다.
그 후, 금속막(11) 위에, 소자 형성 영역을 가지는 피박리층(12)을 형성한 다. 이 피박리층(12)은 규소를 함유하는 산화막을 금속막과 접하도록 적층하여 형성된다. 또한, 피박리층은 안테나를 포함할 수도 있다. 피박리층(12)은, 금속막이나 기판으로부터의 불순물이나 오물의 침입을 방지하기 위해, 금속막과 접하는 영역에 질화규소(SiN)막, 질화산화규소(SiON 또는 SiNO)막 등의 질소를 함유하는 절연막을 가지는 것이 바람직하다. 이 절연막은 박막트랜지스터의 하지막으로서 기능한다.
규소를 함유하는 산화막은 스퍼터링법이나 CVD 법에 의해 산화규소, 산화질화규소 등으로 형성될 수도 있다. 또한, 규소를 함유하는 산화막의 막 두께는 금속막의 2배 이상인 것이 바람직하다. 본 실시형태에서는, 규소 타겟을 사용한 스퍼터링법에 의해 산화규소막을 150 nm∼200 nm의 막 두께로서 형성한다.
이 규소를 함유하는 산화막을 형성할 때, 금속막 위에 이 금속을 함유하는 산화물(금속 산화물)(13)이 형성된다. 금속 산화물은 황산, 염산 또는 초산을 함유하는 용액, 황산, 염산 또는 질산과 과산화수소수를 혼합시킨 용액, 또는 오존수로 처리함으로써 금속막의 표면에 형성되는 얇은 금속 산화물일 수도 있다. 또한, 다른 방법으로서는, 산소 분위기 중에서의 플라즈마 처리나, 산소 함유 분위기 중에서의 자외선 조사에 의해 발생된 오존으로 산화 처리를 행하여도 좋고, 청정 오븐을 사용하여 200∼350℃ 정도로 가열하여 산화막을 형성하여도 좋다.
금속 산화막은 0.1 nm∼1 ㎛, 바람직하게는 0.1 nm∼100 nm, 더 바람직하게는 0.1 nm∼5 nm의 막 두께로 형성될 수 있다.
또한, 규소를 함유하는 산화막, 하지막 등을 합하여 절연막이라고 표기한다. 즉, 금속막, 금속 산화막, 절연막, 및 반도체막이 적층된 구조로 되어 있다. 또한 금속막과 금속 산화막을 박리층이라 표기할 수 있다.
또한, 소정의 제조 공정을 통하여, 10 nm∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막에 의해, 적어도 채널 형성 영역이 형성된 박막트랜지스터(TFT)를 형성한다. 이 반도체 소자가 도 1에 도시된 RF 회로(5001), 전원 회로(5002), 클록 생성 회로(5003), 데이터 복조 회로(5004), 부하 변조 회로(5005), CPU 인터페이스(5006), CPU(5007), 및 메모리(5008)를 구성한다. 또한, 도 9에 도시된 RF 회로(3003), 전원 회로(3004), 클록 생성 회로(3005), 데이터 복조 회로(3006), 부하 변조 회로(3007), 메모리 인터페이스(3008), 불휘발성 메모리(3009), 및 휘발성 메모리(3010)를 구성하는 것도 가능하다. 그리고, 반도체 소자를 보호하는 보호막으로서, 반도체 소자 위에 DLC 막 또는 질화탄소(CN)막 등의 탄소를 함유하는 절연막, 또는 질화규소(SiN)막 또는 질화산화규소(SiNO 또는 SiON)막 등의 질소를 함유하는 절연막이 형성되는 것이 바람직하다.
이상과 같이 피박리층(12)을 형성한 후, 구체적으로는 금속 산화물 형성 후 적절한 가열 처리에 의해 금속 산화물을 결정화시킨다. 예를 들어, 금속막에 W(텅스텐)을 사용하는 경우, 400℃ 이상의 가열 처리에 의해 WOx (x = 2∼3)의 금속 산화물이 결정화된다. 이와 같은 가열 처리의 온도 및 필요 여부는 선택된 금속막에 따라 결정될 수도 있다. 즉, 박리를 용이하게 행하기 위해, 필요에 따라 금속 산화물이 결정화될 수도 있다.
또한, 피박리층(12)에 포함된 반도체막을 형성한 후에 가열을 행하면, 반도 체막 중의 수소를 확산시킬 수 있다. 이 수소에 의해, 금속 산화물의 가수(價數)(valency)가 변할 수도 있다.
또한, 가열 처리는 반도체 소자의 제조 공정을 이용함으로써 공정 수를 저감시킬 수도 있다. 예를 들어, 결정성 반도체막을 형성하는 경우의 가열로 및 레이저 조사를 사용하여 가열 처리를 행할 수도 있다.
이어서, 도 14(B)에 도시된 바와 같이, 피박리층(12)을 제1 접착제(15)에 의해 지지 기판(14)에 부착한다. 지지 기판(14)은 제1 기판(210)보다 강성이 높은 기판을 사용하는 것이 바람직하다. 제1 접착제(15)로서는, 박리 가능한 접착제, 예를 들어, 자외선에 의해 박리되는 자외선 박리형 접착제, 열에 의해 박리되는 열 박리형 접착제 또는 물에 의해 박리되는 수성 접착제, 또는 양면 테이프 등이 사용될 수도 있다.
그리고, 금속막(11)이 제공되어 있는 제1 기판(210)을 물리적으로 박리한다(도 14(C)). 도 14(A)∼도14(E)의 모식도에는 도시되지 않았지만, 제1 기판(210)은 금속 산화물의 층 내에서 또는 금속 산화물의 양면의 경계(계면)에서 벗겨진다. 금속 산화물의 양면의 경계는 금속 산화물과 금속막과의 계면, 또는 금속 산화물과 피박리층과의 계면이다. 제1 기판(210)은 이들 계면 중의 어느 것인가로부터 벗겨진다. 이렇게 하여, 피박리층(12)이 제1 기판(210)으로부터 박리될 수 있다.
이때 박리를 용이하게 하기 위해, 기판의 일부를 절단하여, 절단면에서의 박리 계면, 즉, 금속막과 금속 산화물과의 계면 부근에 커터 등으로 상처를 내어도 좋다.
그 다음, 도 14(D)에 도시된 바와 같이, 박리된 피박리층(12)을 제2 접착제(16)에 의해 제2 기판(예를 들어, 플라스틱 기판 등의 가요성 기판)(110)에 부착하여 그 제2 기판에 전사(轉寫)하여 고정시킨다. 피박리층(12)에 안테나가 형성되어 있는 경우, 소자 형성 영역과 안테나가 동시에 제2 기판 상에 고정된다. 제2 접착제(16)로서는, 자외선 경화 수지, 구체적으로는, 에폭시 수지계 접착제 또는 수지 첨가제 등의 접착제 또는 양면 테이프 등을 사용하면 좋다. 또한, 제2 기판 자체가 접착성을 가지는 경우에는, 제2 접착제는 필요하지 않다.
제2 기판으로서는, 폴리에틸렌 테레프탈레이트, 폴리카보네이트, 폴리아릴레이트, 또는 폴리에테르 술폰 등의 플라스틱 재료 등을 사용할 수 있다. 이와 같은 제2 기판을 플라스틱 기판이라 표기한다. 이와 같은 플라스틱 기판은 가요성을 가지고 경량이다. 또한, 플라스틱 기판에 코팅 처리를 함으로써, 표면의 요철을 저감시키거나, 경성(硬性), 내성, 및 안정성을 높일 수도 있다.
이어서, 제1 접착제(15)를 제거하고, 지지 기판(14)을 벗긴다(도 14(E)). 구체적으로는, 제1 접착제를 벗기기 위해 기판에 자외선 조사를 조사하거나, 가열하거나, 물로 씻거나 할 수도 있다.
또한, 제1 접착제의 제거와 제2 접착제의 경화는 한 공정에서 행해질 수도 있다. 예를 들어, 제1 접착제와 제2 접착제 각각에 열 박리형 수지와 열 경화형 수지, 또는 자외선 박리형 수지와 자외선 경화형 수지를 사용하는 경우, 한 번의 가열이나 자외선 조사에 의해 제거와 경화를 행할 수 있다.
이상과 같이 하여, 플라스틱 기판 상에 고정된 고기능 집적회로를 형성할 수 있다.
또한, 금속 산화물(13)은 모두 제거될 수도 있고, 또는 또는 그의 일부 또는 대부분이 집적회로에서 피박리층 아래에 산재(散在)(잔류)하여 있을 수도 있다. 금속 산화물(13)이 잔류하여 있는 경우에는, 에칭 등에 의해 제거한 후에, 플라스틱 기판 등의 가요성 기판에 고정될 수도 있다. 이때, 규소를 함유하는 산화막도 제거될 수 있다.
실리콘 웨이퍼로 형성된 IC의 막 두께가 50 ㎛ 정도인 것에 대하여, 본 발명의 고기능 집적회로는, 10 nm∼200 nm의 두께를 가지고 섬 형상으로 분리된 반도체막을 사용하여 형성하기 때문에 매우 얇게 형성된다. 그 결과, 본 발명의 무선 프로세서 또는 무선 메모리는 매우 얇고, 가요성을 가지고, 경량으로 될 수 있다. 또한, 내충격성 및 유연성이 우수한 무선 프로세서 또는 무선 메모리가 얻어질 수 있다.
또한, 실리콘 웨이퍼로 형성된 IC와 달리, 크랙이나 연마흔의 원인이 될 수 있는 백 그라인드(back-grind) 처리를 행할 필요가 없어, 두께의 편차도, 반도체막 등의 성막 시의 편차에 의존하게 되므로 기껏해야 수백 nm 정도이다. 이것은 백 그라인드 처리에 의한 수∼수십 ㎛의 편차와 비교하여 현격하게 작은 것이다.
이와 같이 SPOP 법을 사용함으로써, 소자 형성 영역이 형성된 기판을 재사용할 수 있고, 결과로서, 프로세서 또는 메모리의 단가를 낮출 수 있다. 또한, 소자 형성 영역이 형성된 기판은 레이저광을 투과할 필요가 없기 때문에, 설계의 자유도가 증가될 수 있다.
[실시형태 13]
본 실시형태에서는, 상기 실시형태와 다른 방법으로 소자 형성 영역을 가요성 기판에 고정시키는 방법에 대하여 설명한다.
도 15(A)에 도시된 바와 같이, 절연 기판(210) 위에, 박리층(30)과, 소자 형성 영역(45)을 가지는 피박리층을 순차적으로 형성한다. 본 실시형태에서는, 소자 형성 영역(45) 위에 안테나(105)가 형성될 수도 있다. 물론, 소자 형성 영역(45)과 안테나(105)의 구성은 이것에 한정되지 않는다. 또한, 소자 형성 영역(45)을 가지는 피박리층의 구성 또는 제조 방법은 실시형태 12와 마찬가지이므로, 여기서는 그의 설명을 생략한다.
박리층(30)은 규소를 함유하는 막 또는 금속막으로 형성될 수 있다. 규소를 함유하는 막은 비정질 반도체, 비정질 상태와 결정 상태가 혼재한 세미아모르퍼스 반도체(SAS라고도 함), 및 결정성 반도체 중 어느 것으로도 형성될 수 있다. SAS는 비정질 반도체 중에서 0.5 nm∼20 nm의 결정립이 관찰될 수 있는 미(微)결정 반도체를 포함한다. 박리층(30)은 스퍼터링법, 플라즈마 CVD법 등에 의해 형성될 수 있다. 또한, 박리층(30)은 0.03 ㎛∼1 ㎛의 막 두께로 형성될 수 있고, 박리층의 성막 장치에서 허용될 수 있다면 0.03 ㎛ 이하의 두께로 형성될 수도 있다.
규소를 함유하는 박리층에 인이나 붕소 등의 원소가 첨가될 수도 있다. 또한, 가열 등에 의해 이 원소를 활성화시켜도 좋다. 이들 원소를 첨가함으로써, 박리층의 반응 속도, 즉, 에칭 레이트가 향상될 수 있다.
또한, 박리층(30)과 접하는 영역에서 박리층 위에 절연막을 형성한다. 이 절연막은 박막트랜지스터의 하지막으로서 기능할 수 있다. 이 절연막으로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy) (x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막의 단층 구조 또는 이들의 적층 구조를 사용할 수 있다. 예를 들어, 3층의 적층 구조를 사용하는 경우, 제1 절연막으로서 산화규소막을 사용하고, 제2 절연막으로서 산화질화규소막을 사용하고, 제3 절연막으로서 산화규소막을 사용할 수 있다. 이들 절연막은 절연 기판(제1 기판)(210) 등으로부터의 불순물 확산을 고려하면 산화질화규소막으로 형성되는 바람직하지만, 이 산화질화규소막은 박리층 및 TFT의 반도체막과의 밀착성이 낮은 것이 우려된다. 따라서, 박리층, 반도체막, 및 산화질화규소막과의 밀착성이 높은 산화규소막의 3층의 적층 구조를 채용하는 것이 바람직하다.
이와 같이 형성된 상태에서, 소자 형성 영역(45) 이외의 박리층(30)을 노출시키도록 개구부(홈 또는 구멍 등)(32)를 형성한다. 그리고, 구멍(34)이 형성된 지지 기판(33)을 접착제(38)로 절연 기판(210)에 고정시킨다. 접착제(38)에는, 자외선 경화 수지, 열 경화 수지 등의 수지 재료, 또는 양면 테이프 등을 사용할 수 있다.
그리고, 도 15(B)에 도시된 바와 같이, 구멍(34)을 통하여 개구부(32)에 에칭제(35)를 채운다. 그 결과, 박리층(30)이 제거될 수 있다. 박리층에 금속막을 사용한 경우, 적어도 반응물이 에칭제와 반응함으로써 제거할 수 있다.
에칭제로서는, 불화 할로겐을 함유하는 기체 또는 액체를 사용할 수 있다. 불화 할로겐으로서는, 예를 들어, ClF3(삼불화염소)를 사용할 수 있다. 이와 같은 에칭제에 의해, 박리층(30)이 선택적으로 에칭된다. 구체적으로는, 감압 CVD 장치를 사용하여 온도 350℃, ClF3의 유량 300 sccm, 기압 6 Torr(6×133 Pa), 3시간의 조건에서 박리층(30)을 제거할 수 있다.
이와 같이 박리층(30)을 제거하고, 절연 기판(210)을 박리하여, 플라스틱 기판 또는 플라스틱 필름 기판 등의 가요성 기판(110) 상에 접착제(111)를 사용하여 소자 형성 영역(45)을 고정시킬 수 있다. 접착제에는, 자외선 경화 수지, 열 경화 수지 등의 수지 재료, 또는 양면 테이프를 사용할 수 있다.
이와 같이 무선 메모리를 형성하는 경우, 절연 기판(210)을 재사용할 수 있고, 결과로서, 무선 메모리의 단가를 낮출 수 있다. 또한, 절연 기판(210)은 레이저광을 투과할 필요가 없기 때문에, 설계의 자유도가 증가될 수 있다.
[실시형태 14]
본 실시형태에서는, 상기 실시형태들에서 설명된 것과 다른 박리층을 사용하여 소자 형성 영역을 가요성 기판에 고정하는 방법 및 박막트랜지스터의 제조 공정에 대하여 설명한다.
본 실시형태에서는, 박리층에 금속을 사용한다. 박리층으로서 사용하는 금속은 W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 된 단층, 또는 이들의 적층을 사용할 수 있다.
이들 금속막은 스퍼터링법 또는 플라즈마 CVD법 등에 의해 형성될 수 있다. 구체적으로는, 스퍼터링법을 사용하는 경우, 금속막은 금속을 타겟으로 사용하여 제1 기판 위에 형성될 수도 있다. 금속막의 막 두께는 10 nm∼200 nm, 바람직하게는 50 nm∼75 nm로 한다. 또한, 금속막 대신에, 질화된 금속막(질화금속막)을 사용하여도 상관없다. 또한, 금속막에 질소나 산소를 첨가하여도 좋다. 예를 들어, 금속막에 질소나 산소를 이온 주입하거나, 또는 성막실을 질소나 산소 분위기로 하고 스퍼터링법에 의해 질소나 산소를 첨가하거나, 또는 질화금속을 타겟으로 사용할 수도 있다. 이때, 금속막에 상기 금속의 혼합물(예를 들어, W와 Mo와의 합금 W(X)Mo(1-X))을 사용하는 경우, 성막실 내에 제1 금속(W) 및 제2 금속(Mo)과 같은 복수의 타겟, 또는 제1 금속(W) 및 제2 금속(Mo)과의 합금의 타겟을 사용하여 스퍼터링법에 의해 금속막을 형성할 수도 있다.
그 다음, 금속막 위에, 상기 금속을 함유하는 산화물, 질화물, 또는 질화산화물을 형성한다. 상기 금속을 함유하는 산화물, 질화물, 또는 질화산화물을 합하여 반응물이라 하는 경우도 있다. 예를 들어, 금속막에 텅스텐(W), 몰리브덴(Mo), 또는 W과 Mo의 혼합물을 사용하는 경우, 상기 금속을 함유하는 산화물, 질화물, 또는 질화산화물은 W, Mo, 또는 W과 Mo의 혼합물의 산화물, 질화물 또는 질화산화물이다.
이와 같은 반응물은 금속막의 표면 위에 산화물, 질화물, 또는 질화산화물을 함유하는 막을 형성할 때 형성된다.
본 실시형태에서는, 도 16(A)에 도시된 바와 같이 W을 함유하는 금속막(211) 위에 산화규소막(212)을 형성한다. 그 다음, W을 함유하는 금속막(211)의 표면 위에, W을 함유하는 산화막, 예를 들어, WOx(x = 2∼3)(213)(이하, 반응물(213)이라고도 칭함)을 형성한다. 마찬가지로, W을 함유하는 금속막(211) 위에 질화규소막을 형성하면, W을 함유하는 질화막이 형성되고, W을 함유하는 금속막(211) 위에 질화산화규소막을 형성하면, W을 함유하는 질화산화막이 형성될 수 있다.
반응물로서 상기 산화물을 형성하는 수단으로서, 금속막에 대하여, 황산, 염산 또는 질산을 함유하는 용액, 황산, 염산, 또는 질산과 과산화수소수를 혼합시킨 용액, 또는 오존수로 처리하는 방법이 있다. 다른 방법으로서는, 금속막 형성 후, 산소 분위기 중에서의 플라즈마 처리나, 산소 함유 분위기 중에서 자외선 조사에 의해 발생된 오존에 의해 산화처리를 행할 수도 있고, 청정 오븐을 사용하여 200∼350℃ 정도로 가열하여 얇은 산화막을 형성할 수도 있다.
이와 같이 형성되는 금속막 및 반응물을 선택함으로써, 에칭 속도를 제어할 수 있다.
이와 같이 금속막 표면 위에 형성된 반응물은 그 후의 공정의 열 처리 등에 의해 화학적 상태에 변화가 생기는 일이 있다. 예를 들어, W을 함유하는 산화막을 형성하는 경우, 산화텅스텐(WOx (x = 2∼3))의 가수(valency)에 변화가 생긴다.
그래서, 금속막 및 그의 금속을 함유하는 반응물을 박리층으로서 사용할 수 있다.
그 후, 산화규소막(212) 위에, 박막트랜지스터의 하지막으로서 기능하는 절연막(36)을 형성한다. 이 절연막으로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy) (x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막의 단층 구조 또는 이들의 적층 구조를 사용할 수 있다. 2층의 적층 구조를 사용하는 경우, 제1 절연막으로서 질화규소막(36a)을 사용하고, 제2 절연막으로서 산화질화규소막(36b)을 사용할 수 있다. 이들 절연막에 의해, 절연 기판(210) 등으로부터의 불순물 확산을 저감할 수 있다.
그 후, 반도체막을 형성하고, 소정의 형상으로 패터닝하여, 섬 형상의 반도체막(214)을 형성한다.
반도체막(214)은 비정질 반도체, 비정질 상태와 결정 상태가 혼재한 SAS, 비정질 반도체막 중에서 0.5 nm∼20 nm의 결정립이 관찰될 수 있는 미(微)결정 반도체, 및 결정성 반도체 중 어느 하나일 수도 있다.
본 실시형태에서는, 비정질 반도체막을 형성하고, 가열 처리에 의해 결정화하여, 결정성 반도체막을 형성한다. 가열 처리는 가열로, 레이저 조사, 또는 레이저광 대신에 램프로부터 발하는 광의 조사(이하, 램프 어닐이라 칭함), 또는 그들의 조합에 의해 행해질 수 있다.
레이저 조사를 사용하는 경우, 연속 발진형 레이저빔(CW 레이저빔)이나 펄스 발진형 레이저빔(펄스 레이저빔)이 사용될 수 있다. 레이저빔으로서는, Ar 레이저, Kr 레이저, 엑시머 레이저, YAG 레이저, Y2O3 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저, 금 증기 레이저 중 1종 또는 복수 종으로부터 발진되는 것을 사용할 수 있다. 이와 같은 레이저의 기본파, 및 이 기본파의 제2 고조파 내지 제4 고조파를 가지는 레이저빔을 조사하여, 대립경의 결정을 얻는다. 예를 들어, Nd:YVO4 레이저(기본파 1064 nm)의 제2 고조파(532 nm)나 제3 고조파(355 nm)를 사용할 수 있다. 이 경우, 레이저의 에너지 밀도는 0.01∼100 MW/㎠ 정도(바람직하게는 0.1∼10 MW/㎠)가 필요하다. 그리고, 주사 속도는 10∼2000 cm/sec 정도로 하여 반도체막에 조사한다.
또한, 반도체막에 대한 레이저빔의 입사각(θ)을 0<θ<90도가 되도록 하여도 좋다. 그 결과, 레이저빔의 간섭이 방지될 수 있다.
또한, 연속 발진의 기본파 레이저빔과 연속 발진의 고조파 레이저빔을 조사하도록 하여도 좋고, 연속 발진의 기본파 레이저빔과 펄스 발진의 고조파 레이저빔을 조사하도록 하여도 좋다. 복수의 레이저빔을 조사함으로써, 에너지를 보충할 수 있다.
또한, 펄스 발진형 레이저빔으로서, 반도체막이 레이저광에 의해 용융되고 나서 고화할 때까지의 기간 중에 다음 펄스의 레이저광을 조사할 수 있는 발진 주파수로 레이저를 발진시키는 레이저빔을 사용할 수도 있다. 이와 같은 주파수로 레이저빔을 발진시킴으로써, 주사 방향으로 연속적으로 성장한 결정립을 얻을 수 있다. 구체적인 레이저빔의 발진 주파수는 10 MHz 이상이고, 통상 사용되는 수십 Hz∼수백 Hz의 주파수대보다 현저하게 높은 주파수대를 사용한다.
또한, 희가스나 질소 등의 불활성 가스 분위기 중에서 레이저빔을 조사하도록 하여도 좋다. 이것에 의해, 레이저빔의 조사에 의해 반도체 표면이 거칠어지는 것을 억제하거나, 평탄성을 높일 수 있고, 계면 준위 밀도의 편차에 의해 생기는 스레시홀드 값의 편차를 억제할 수 있다.
또는, SiH4와 F2, 또는 SiH4와 H2를 사용하여 미(微)결정 반도체막을 형성하고, 그 후 상기와 같은 레이저 조사를 행하여 결정화하여도 좋다.
그 외의 가열 처리로서 가열로를 사용하는 경우, 비정질 반도체막을 500∼550℃에서 2∼20 시간 가열한다. 이때, 서서히 고온이 되도록 온도를 500∼550℃의 범위에서 다단계로 설정하는 것이 바람직하다. 초기의 저온 가열 공정에 의해, 비정질 반도체막 중의 수소 등이 방출되기 때문에, 결정화에 의해 막이 거칠어지는 것을 저감하는 소위 탈수소화를 행할 수 있다. 또한, 결정화를 촉진시키는 금속 원소, 예를 들어, Ni을 비정질 반도체막 위에 형성하면, 가열 온도를 저감할 수 있어 바람직하다. 이와 같은 금속 원소를 사용한 결정화에서도, 비정질 반도체막을 600∼950℃로 가열하여도 상관없다.
그러나, 금속 원소가 반도체 소자의 전기 특성에 악영향을 미치는 것이 우려되므로, 이 금속 원소를 저감 또는 제거하기 위한 게터링 공정을 실시할 필요가 있다. 예를 들어, 비정질 반도체막을 게터링 싱크(gettering sink)로 사용하여 금속 원소를 포획하도록 하는 공정을 행하면 좋다.
또는, 피형성면에 결정성 반도체막을 직접 형성하여도 좋다. 이 경우, GeF4 또는 F2 등의 불소계 가스와, SiH4 또는 Si2H6 등의 실란계 가스를 사용하고 열 또는 플라즈마를 사용하여 피형성면에 결정성 반도체막을 직접 형성할 수 있다. 이와 같이 결정성 반도체막을 직접 형성하는 경우에 있어서, 고온 처리가 필요할 때는 내열성이 높은 석영 기판을 사용하는 것이 바람직하다.
이와 같이 형성된 반도체막은 제1 N형 TFT(215), 제2 N형 TFT(216), P형 TFT(217), 용량 소자(218)에 사용될 수 있다. 또한, TFT는 어느 구조를 가지고 있어도 좋고, 고농도 불순물 영역만을 가지는 단일 드레인 구조, 저농도 불순물 영역을 가지는 LDD 영역, 저농도 불순물 영역이 게이트 전극과 겹쳐 있는 GOLD 구조를 채용할 수 있다. 본 실시형태에서는, 제1 N형 TFT 및 P형 TFT 각각이 단일 드레인 구조를 가지고, 제2 N형 TFT가 LDD 구조를 가진다.
도 16(A)에 도시된 바와 같이, 용량 소자(218)가 되는 반도체막에 불순물 원소를 첨가한다. 본 실시형태에서는, N형 불순물 원소, 예를 들어, 인(P) 등을 첨가할 수 있다. 이때, TFT 영역의 반도체막은 불순물 원소가 첨가되지 않도록, 마스크(219)로 덮는다. 마스크로서는 레지스트 마스크를 사용할 수 있다.
그 후, 도 16(B)에 도시된 바와 같이, 게이트 절연막으로서 기능하는 절연막(303)을 형성한다. 이 절연막으로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SuOxNy)(x > y), 질화산화규소(SiNxOy)(y > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막의 단층 구조 또는 이들 적층 구조를 사용할 수 있 다. 본 실시형태에서는 질화규소막을 사용한다. 또한, 질화규소막은 산화규소막과 비교하여 비유전율이 높다. 따라서, 게이트 절연막의 막 두께가 다소 두꺼워지더라도, 불필요한 게이트 용량의 발생을 저감할 수 있어 바람직하다. 이와 같이, TFT 등이 미세화함에 따라, 비유전율이 높은 절연 재료를 사용하여 게이트 절연막을 형성하는 것이 바람직하다.
그 다음, 게이트 전극으로서 기능하는 도전막을 형성한다. 게이트 전극(304)은 Ta, W, Ti, Mo, Al, Cu에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성된 단층 또는 적층일 수 있다. 본 실시형태에서는, 제1 도전막(304a)으로서 막 두께 10∼50 nm, 예를 들어, 30 nm의 질화탄탈막을 형성하고, 제2 도전막(304b)으로서 막 두께 200∼400 nm, 예를 들어, 370 nm의 텅스텐막을 순차 형성한다.
그리고, 제1 및 제2 도전막(304a, 304b)을 소정의 형상이 되도록 에칭한다. 본 실시형태에서는, 엣지부에 테이퍼를 가지도록 제1 및 제2 도전막(304a, 304b)을 형성한다.
또한, 제1 및 제2 도전막(304a, 304b)을 에칭하여도 좋고, 본 실시형태에서는, 도 16(C)에 도시된 바와 같이, 엣지부의 테이퍼가 없어도록, 즉 엣지부가 수직이 되도록 제1 및 제2 도전막(304a, 304b)을 에칭한다. 이때, 제1 도전막(304a)과 제2 도전막(304b)에 대하여 상이한 에칭 레이트를 가지는 에칭제를 사용함으로써, 제1 도전막(304a)을 더욱 에칭하는 것도 가능하다.
미세한 게이트 길이를 가지는 TFT를 형성하기 위해, 도전막의 폭을 짧게 할 수도 있다. 따라서, 도전막을 에칭하기 위해 제공되는 마스크, 예를 들어, 레지스트 마스크를 좁게 히는 공정이 제공될 수도 있다. 예를 들어, 산소 플라즈마에 의해 레지스트 마스크를 좁게 할 수 있다.
그 다음, 도 17(A)에 도시된 바와 같이, P형 TFT(217)를 덮는 마스크, 예를 들어, 레지스트 마스크(220)를 형성한다. 그 후, N형을 부여하는 원소, 예를 들어, 인(P)을 반도체막(214)에 첨가한다. 그 다음, 원소 첨가량을 제어함으로써, 저농도 불순물 영역(221)을 형성한 다음, 레지스트 마스크(220)를 제거한다.
그 후, 도 17(B)에 도시된 바와 같이, 제1 및 제2 N형 TFT(215, 216) 각각의 일부를 덮는 마스크, 예를 들어, 레지스트 마스크(222)를 형성한 다음, N형을 부여하는 원소를 반도체막(214)에 첨가한다. 그리고, 원소 첨가량을 제어함으로써, 고농도 불순물 영역(223)을 형성한다. 이때, 제2 N형 TFT(216)에 포함되는 불순물 영역은 제2 도전막(304a)이 매우 얇기 때문에 모두 고농도 불순물 영역으로 할 수 있다. 또한, 레지스트 마스크(222)와 동시에, 제2 도전막(304b)만을 덮는 레지스트를 형성한 후, 이 원소를 첨가하여 고농도 불순물 영역을 형성할 수도 있다.
또한, 레지스트 마스크(222) 대신에 사이드월(sidewall)을 제공하여 고농도 불순물 영역을 형성할 수도 있다.
이때, P형 TFT에 이 원소가 첨가되지 않도록 레지스트 마스크(220)를 다시 형성한다. 또는, 이전 공정의 레지스트 마스크(220)를 제거하지 않고 사용하여도 좋다.
이어서, P형 TFT(217)를 형성하기 위해, 도 17(C)에 도시된 바와 같이, N형 TFT(215, 216) 및 용량 소자(218)를 덮는 마스크, 예를 들어, 레지스트 마스크(224)를 형성한다. 그리고, P형을 부여하는 원소, 예를 들어, 붕소(B)를 반도체막(214)에 첨가한다. 이때, 원소 첨가량을 제어함으로써, 불순물 영역(230)을 형성할 수 있다. 여기서, 그 불순물 영역을 고농도 또는 저농도로 구별하지 않은 것은, 불순물 농도의 고저는 상대적이고, P형 TFT는 하나의 불순물 영역만을 가지기 때문이다.
그 후, 적절히 가열 처리를 행하여, 반도체막의 결함을 완화시킨다. 예를 들어, 도 18(A)에 도시된 바와 같이, 절연막(225)과 절연막(226)을 순차적으로 형성한 후, 가열 처리를 행할 수 있다. 절연막(225, 226)으로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SoNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막을 사용할 수 있다. 본 실시형태에서는, 절연막(225)에 SiON를 사용하고, 절연막(226)에 SiNO를 사용한다. 이들 절연막 중에 함유된 수소에 의해, 반도체막의 댕글링 본드(dangling bond)를 저감할 수 있다.
그 후, 층간절연막(227)을 형성하여 평탄성을 높인다. 이와 같은 층간절연막은 유기 재료나 무기 재료로 형성될 수 있다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조시클로부텐, 실록산, 폴리실라잔이 사용될 수 있다. 실록산은 규소(Si)와 산소(O)의 결합으로 된 골격 구 조를 가진다. 치환기로서, 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 방향족 탄화수소), 및 플루오로기가 사용될 수 있다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리실라잔은 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료, 소위 폴리실라잔을 함유하는 액체 재료를 출발 원료로 하여 형성된다. 무기 재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막이 사용될 수 있다. 또한, 층간절연막으로서, 이들 절연막의 적층 구조를 사용하여도 좋다. 특히, 유기 재료를 사용하여 층간절연막을 형성하면, 평탄성은 높아지는 한편, 유기 재료에 의해 수분이나 산소가 흡수된다. 이것을 방지하기 위해, 유기 재료 위에 무기 재료를 함유하는 절연막을 형성하면 좋다. 무기 재료를 함유하는 절연막으로서, 질소를 함유하는 절연막을 형성하면, Na 등의 알칼리 이온의 침입을 방지할 수 있다.
이어서, 고농도 불순물 영역(223) 및 불순물 영역(230)을 노출시키도록, 층간절연막(227), 절연막(225, 226), 및 게이트 절연막(303)에 개구부를 형성한다. 그리고, 이 개구부에, 배선으로서 기능하는 도전막(228)을 형성한다.
그 후, 보호막으로서 기능하는 절연막을 형성하여도 좋다. 이 보호막으로서 기능하는 절연막은 질소를 함유하는 것이 바람직하다.
이와 같이 박막트랜지스터가 형성된 상태에서, TFT 또는 용량 소자 등을 가지는 소자 형성 영역이 형성된 영역 이외에, 반응물(213)이 노출하도록 하는 개구 부(홈 또는 구멍 등)(32)을 형성한다. 본 실시형태에서는, P형 TFT(217)와 용량 소자(218) 사이에 개구부(32)를 형성한다. 그리고, 도 15(B)와 마찬가지로, 구멍(34)이 형성된 지지 기판(33)을 접착체 등을 사용하여 절연 기판(210)에 고정한다. 접착제는 자외선 경화 수지, 열 경화 수지 등의 수지 재료, 또는 양면 테이프 등일 수 있다.
그 후, 구멍(34)을 통하여 개구부(32)에 에칭제(35)를 채운다. 그 결과, 박리층(30)이 제거될 수 있다. 본 실시형태에서의 박리층은 절연 기판 위에 형성된 금속막(211)과 반응물(213)이다. 금속막(211)과 반응물(213)을 제거함으로써, 절연 기판을 박리할 수 있다. 또한, 박리층에 금속막을 사용한 경우, 적어도 반응물이 에칭제와 반응함으로써, 지지 기판(33)이 제거될 수 있다.
에칭제로서는, 불화할로겐을 함유하는 기체 또는 액체를 사용하여, 박리층을 화학적으로 제거할 수 있다. 예를 들어, 불화할로겐으로서 ClF3(삼불화염소)를 사용할 수 있다. 특히, 박리층이 W과 그의 산화물인 WO3으로 형성되는 것이 바람직한데, 이는 ClF3과의 반응 속도가 높고, 박리층의 제거를 단시간에 행할 수 있기 때문이다. 에칭제를 사용하여 박리층을 화학적으로 제거하면, 반응 잔사(殘渣) 등의 발생을 저감할 수 있기 때문에 바람직하다.
또한, 상기와 같이 박리층을 화학적으로 제거하는 방법 이외에, 응력을 가하여 물리적으로 제거하는 방법이 있다. 상기와 같이, W을 함유하는 산화막이 형성되는 경우, 산화 텅스텐(WOx(x = 2∼3))은 그의 가수(valency)에 변화가 생기면 물 리적 수단에 의해 박리하기 쉬운 상태가 될 수 있어 바람직하다.
또한, 박리층을 화학적으로 제거하는 방법과 물리적으로 제거하는 방법을 조합시켜도 좋다. 그 결과, 보다 용이하고 단시간에 박리층을 제거할 수 있다.
이와 같이, 박리층을 제거하여, 절연 기판(210)을 박리하고, 플라스틱 기판 또는 플라스틱 필름 기판 등의 가요성 기판 위에 접착제를 사용하여 소자 형성 영역(45)을 고정할 수 있다. 접착제로서는, 자외선 경화 수지, 열 경화 수지 등의 수지 재료, 또는 양면 테이프 등을 사용할 수 있다.
이와 같이 무선 메모리를 형성하는 경우, 절연 기판(210)을 재사용할 수 있고, 결과로서, 무선 메모리의 단가를 낮출 수 있다. 또한, 절연 기판(210)은 레이저광을 투과할 필요가 없기 때문에, 설계의 자유도가 증가될 수 있다.
[실시형태 15]
본 실시형태에서는, 무선 프로세서 또는 무선 메모리에 사용되는 TFT의 구성 및 그의 제조 방법에 대하여 설명한다.
도 19(A)에 도시된 바와 같이, 절연 기판(210) 위에, 금속막(211), 이 금속을 함유하는 산화막(213), 및 산화규소막(212)을 순차적으로 제공한다. 금속막에 W을 사용하는 경우, W을 함유하는 산화막(WOx(x = 2∼3))(213)이 형성된다. 그 다음, 하부 전극으로서 기능하는 도전막(53)(하부 전극(53)이라고도 칭함)을 형성한다. 도전막(53)은 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성될 수 있다. 금속을 사용하는 경우에는, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄 탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 도전막(53)은 마스크, 예를 들어, 레지스트 마스크를 사용하여 소정의 형상으로 에칭될 수 있다. 이때, 예를 들어, 산소 플라즈마에 의해 레지스트 마스크가 좁게 될 수 있다. 그러한 공정에 의해, 게이트 전극이 될 도전막(53)이 좁게 될 수 있다.
도 19(B)는 도전막(53)의 상면도이고, 도 19(B)의 a-b선을 따라 취한 단면도가 도 19(A)에 상당한다.
그리고, 도 20(A)에 도시된 바와 같이, 하지막으로서 기능하는 절연막(36a, 36b)을 형성한다. 본 실시형태에서는, 제1 절연막으로서 질화규소막(36a)을 형성하고, 제2 절연막으로서 산화질화규소막(36b)을 형성하지만, 이 적층순에 한정되는 것은 아니다.
이어서, 소정의 형상을 가지는 반도체막(214), 이 반도체막(214)을 덮도록 제공된 게이트 절연막(303), 게이트 전극으로서 기능하는 도전막(304a)을 순차적으로 형성한다. 도전막(304a)을 소정의 형상으로 패터닝하기 위해, 마스크, 예를 들어, 레지스트 마스크를 형성한다. 이때, 하부 전극으로서 도전막(53)을 사용한 후면 노광에 의해 소정의 형상을 가지는 레지스트 마스크(54)를 형성할 수 있다. 그리고, 이 레지스트 마스크(54)를 사용하여, 도전막(304a)을 소정의 형상으로 패터닝한다.
도 20(B)는 도전막(304a) 위에 레지스트 마스크가 제공된 것의 상면도이고, 도 20(B)의 a-b를 따라 취한 단면도가 도 20(A)에 상당한다.
그 후, 도 21(A)에 도시된 바와 같이, 패터닝된 도전막(304a)을 사용하여, 반도체막(214)에 불순물 원소를 첨가한다.
그리고, 하부 전극(53)과 도전막(304a)을 따로 제어하기 위해, 그들 각각에 배선을 제공한다. 이때, 하부 전극(53)과 배선을 접속하기 위한 콘택트 홀을 제공하기 위해, 도전막(304a)의 일부를 제거한다. 이때, 도전막(304a) 위에 마스크, 예를 들어, 레지스트 마스크를 제공하여, 도전막(304)의 일부를 에칭할 수도 있다.
도 21(B)는 일부가 에칭된 도전막(304a)의 상면도이고, 도 21(B)의 a-b를 따라 취한 단면도가 도 21(A)에 상당한다.
또한, 하부 전극(53)과 도전막(304a)을 같게 제어하는 경우, 상기와 같이 도전막(304a)의 일부를 제거할 필요는 없다. 하부 전극(53) 위에 제공된 게이트 절연막(303)에 콘택트 홀을 형성하고, 이 콘택트 홀에 도전막(304a)을 형성함으로써, 하부 전극(53)과 도전막(304a)은 접속할 수 있다.
다음에, 도 22(A)에 도시된 바와 같이, 게이트 전극을 적층 구조로 하기 위해, 도전막(304b)을 형성하여도 좋다. 본 실시형태에서는, 마스크, 예를 들어, 레지스트 마스크를 사용하여, 도전막(304b)을 소정의 형상으로 패터닝할 수 있다. 그리고, 도전막(304b)이 제공된 상태에서 불순물 원소를 첨가하여도 좋다. 이때, 도전막(304a)과 겹치도록 저농도 불순물 영역을 형성할 수 있다.
그 후, 게이트 전극을 덮도록 절연막(305)을 형성한다. 이 절연막(305)은 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막으 로 형성될 수 있다. 본 실시형태에서는, 산화질화규소를 사용한다. 특히, 플라즈마 CVD법에 의해 절연막(305)을 형성함으로써, 많은 수소를 가질 수 있다. 이 수소에 의해, 반도체막(214) 중의 댕글링 본드를 저감할 수 있다. 따라서, 절연막(305)을 제공한 상태에서 가열 처리를 행하는 것이 바람직하다.
그 후, 절연막(305)을 덮도록 층간절연막(306)을 형성하여, 평탄성을 높인다. 이와 같은 층간절연막은 유기 재료나 무기 재료로 형성될 수 있다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조시클로부텐, 실록산, 폴리실라잔을 사용할 수 있다. 실록산은 규소(Si)와 산소(O)와의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 함유하거나 또는 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 폴리머 재료를 출발 원료로 하여 형성된다. 또한, 폴리실라잔은 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료, 소위 폴리실라잔을 함유하는 액체 재료를 출발 원료로 하여 형성된다. 무기 재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막을 사용할 수 있다. 또한, 층간절연막으로서, 이들 절연막의 적층 구조를 사용하여도 좋다. 특히, 유기 재료를 사용하여 층간절연막을 형성하면, 평탄성을 높이는 한편, 유기 재료에 의해 수분이나 산소가 흡수되게 된다. 이것을 방지하기 위해, 유기 재료 위에, 무기 재료를 함유하는 절연막을 형성하면 좋다. 무기 재료에, 질소를 함유하는 절연막을 사용하면, Na 등의 알칼리 이 온의 침입을 방지할 수 있다.
또한, 절연막(305) 형성 후의 가열 처리는 층간절연막(306)을 형성한 후에 행하여도 상관없다.
그 후, 층간절연막(306), 절연막(305), 게이트 절연막(303)에 콘택트 홀을 형성하여, 불순물 영역과 접속되는 배선(307)을 형성한다.
또한, 배선 위에, 보호막으로서 기능하는 절연막을 형성하여도 좋다. 이와 같은 절연막은 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막으로 형성될 수 있다. 특히, 불순물 원소의 침입을 방지하기 위해서는, 질소를 함유하는 절연막을 사용하는 것이 바람직하다.
또한, 도 22(B)는 배선(307), 하부 전극에 접속되는 배선, 및 게이트 전극에 접속되는 배선이 제공된 상면도를 나타내고, 도 22(B)의 a-b를 따라 취한 단면도가 도 22(A)에 상당한다. 도전막(304b)은 도시되지 않았다.
이와 같이 하여, 하부 전극을 가지는 TFT가 형성될 수 있다. 하부 전극을 가지는 TFT는 게이트 전극과 별도로 제어될 수 있다. 따라서, 미세한 TFT를 형성하는 경우, 게이트 전극에 오프가 되는 신호를 입력할 때에도, 전류가 흐르는 일이 있다. 이때, 하부 전극을 제어함으로써, TFT를 정확하게 오프 상태로 할 수 있다. 그 결과, 저소비전력화를 도모할 수 있다.
또한, 하부 전극에 의해, 스레시홀드 전압(Vth)을 제어하는 것도 가능하다.
[실시형태 16]
본 실시형태에서는 상기 실시형태들과 다른 TFT의 구성에 대하여 설명한다.
도 23은 탑 게이트형 TFT를 적용하는 예를 나타내고 있다. 제1 기판(210) 위에 박리층(30), 및 적층된 제1 절연막(36, 301)이 형성되고, 그 위에 소자 형성 영역(이것을 포함하는 층을 소자 형성 층이라 칭함)(45)이 형성되어 있다. 제1 절연막(301)은 적어도 반도체막(302)에 대한 하지막으로서 기능한다. 또한, 게이트 절연막으로서 기능하는 제2 절연막(303)이 반도체막(302)을 덮도록 제공되어 있다. 제2 절연막(303) 위에는, 반도체막(302)에 대한 게이트 전극(304)으로서 기능하는 도전막(304)이 형성되고, 그 위에, 보호층으로서 기능하는 제3 절연막(305)과, 층간절연막으로서 기능하는 제4 절연막(306)이 제공되어 있다. 또한, 절연막(306) 위에는, 보호층으로서 기능하는 제5 절연막(308)이 형성될 수도 있다.
반도체막(302)은 결정 구조를 가지는 반도체(결정성 반도체)로 형성되어 있고, 비정질 반도체 또는 단결정 반도체를 사용할 수 있다. 특히, 비정질 또는 미(微)결정 반도체를 레이저광 조사에 의해 결정화시킨 결정성 반도체, 가열 처리에 의해 결정화시킨 결정성 반도체, 가열 처리와 레이저광 조사의 조합에 의해 결정화시킨 결정성 반도체를 적용하는 것이 바람직하다. 가열 처리에서는, 실리콘 반도체의 결정화를 조장하는 니켈 등의 금속 원소를 사용한 결정화법을 적용할 수도 있다.
레이저광 조사에 의해 결정화하는 경우에는, 연속 발진 레이저광을 조사하여 결정화하는 것이 가능하다. 또는, 반복 주파수가 10 MHz 이상이고, 펄스 폭이 1 나노초 이하, 바람직하게는 1∼100 피코초인 고반복 주파수 초단 펄스광의 조사에 의해, 반도체가 용융한 용융 대(帶)를 레이저광 조사 방향으로 현속적으로 이동시키면서 결정화를 행할 수 있다. 이와 같은 레이저광을 조사하는 결정화법에 의하면, 대립경이고 결정립계가 한 방향으로 연장하는 결정성 반도체를 얻을 수 있다. 캐리어의 드리프팅(drifting) 방향을 이 결정립의 연장 방향에 맞춤으로써, 트랜지스터의 전계효과 이동도를 높일 수 있다. 예를 들어, 400 ㎠/V·sec 이상의 전계효과 이동도를 실현할 수 있다.
상기한 바와 같이, 텅스텐(W)으로 형성된 박리층(30)을 피박리층(12)과의 계면에서 확실하게 박리하기 위해서는 400℃ 이상의 온도에서의 가열 처리가 필요하다. 이 가열 처리는 반도체막의 열 결정화 공정과 병용될 수 있다.
게이트 전극(304)은 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성될 수 있다. 금속을 사용하는 경우에는, 텅스텐(W). 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 또한, 상기 금속을 질화시킨 금속 질화물을 사용할 수 있다. 또는, 이 금속 질화물로 된 제1 층과, 이 금속으로 된 제2 층을 적층시킨 구조로 하여도 좋다. 적층 구조로 하는 경우에는, 제1 층의 엣지부가 제2 층의 엣지부보다 외측으로 돌출한 소위 햇(hat) 형상으로 하여도 좋다. 이 경우, 제1 층을 금속 질화물로 함으로써, 배리어성을 높일 수 있다. 따라서, 제2 층의 금속이 제2 절연막(303) 및 그 하층의 반도체막(302)으로 확산하는 것이 방지될 수 있다.
반도체막(302), 제2 절연막(303), 게이트 전극(304) 등을 조합하여 형성된 트랜지스터는 단일 드레인 구조, LDD(저농도 드레인) 구조, 게이트 오버랩 드레인 구조 등의 각종 구조를 적용할 수 있다. 또한, 단일 게이트 구조, 동일 전위의 게이트 전압이 등가적으로는 인가되는 트랜지스터가 직렬로 접속된 멀티게이트 구조, 반도체막을 상하에 게이트 전극으로 끼운 이중 게이트 구조를 적용할 수 있다.
제4 절연막(306)은 산화규소 및 산화질화규소 등의 무기 절연 재료, 또는 아크릴 수지 및 폴리이미드 수지 등의 유기 절연 재료로 형성될 수 있다. 스핀 코팅법, 롤(roll) 코팅법 등의 도포법을 사용하는 경우에는, 유기 용매 중에 녹인 절연막 재료를 도포한 후, 열 처리에 의해 형성된 산화규소를 사용할 수도 있다. 예를 들어, 실록산 결합을 함유하는 도포막을 형성 한 후, 200∼400℃에서의 열 처리에 의해 형성될 수 있는 절연층을 사용할 수 있다. 제4 절연막(306)으로서, 도포법으로 형성된 절연막을 사용하면, 그의 표면을 평탄화할 수 있다. 또한, 리플로(reflow)에 의해 절연막을 평탄화할 수 있다. 이와 같이 평탄화된 절연막 위에 배선을 형성하면, 그 배선의 단선을 방지할 수 있다. 또한, 다층 배선을 형성하는 경우에 유효하게 이용할 수 있다.
제4 절연막(306) 위에 배선(307)을 형성한다. 이 배선(307)은, 알루미늄(Al)과 같은 저저항 재료와, 티탄(Ti)이나 몰리브덴(Mo)과 같은 고융점 금속 재료의 조합, 예를 들어, 티탄(Ti)과 알루미늄(Al)의 적층 구조, 몰리브덴(Mo)과 알루미늄(Al)의 적층 구조 등으로 형성되는 것이 바람직하다.
그 후, 그 구성요소들을 가요성 기판에 전사한 다음, 접착제로 반도체장치에 부착할 수 있다.
도 24는 보텀 게이트형 TFT를 적용하는 예를 나타내고 있다. 제1 기판(210) 위에 박리층(30)과 절연막(36)이 차례로 형성되고, 그 위에, 소자 형성 영역(45)이 형성되어 있다. 소자 형성 영역(45)에는, 게이트 전극(304), 게이트 절연막으로서 기능하는 제2 절연막(303), 반도체막(302), 채널 보호층(309), 보호층으로서 기능하는 제3 절연막(305), 및 층간절연막으로서 기능하는 제4 절연막(306)이 제공되어 있다. 또한, 그 소자 형성 영역(45) 위에는, 보호막으로서 기능하는 제5 절연막(308)이 제공될 수도 있다. 제5 절연막(308)은 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x > y), 질화산화규소(SiNxOy)(x > y)(x, y = 1, 2, ‥‥) 등의, 산소 또는 질소를 함유하는 절연막의 단층 구조 또는 이들의 적층 구조를 가지도록 형성될 수 있다. 배선(307)은 제3 절연막(305) 또는 제4 절연막(306) 위에 형성될 수 있다.
그 후, 그 구성요소들을 가요성 기판에 전사한 다음, 접착제로 반도체장치에 부착할 수 있다.
이와 같이, 고기능 집적회로에 사용되는 박막트랜지스터는 탑 게이트형 트랜지스터이어도 좋고, 보텀 게이트 형 트랜지스터이어도 좋다. 또한, 탑 게이트형 트랜지스터와 보텀 게이트형 트랜지스터를 조합하여 사용하여도 좋다. 즉, 본 발명은 박막트랜지스터의 구조에 한정되는 것은 아니다.
[실시형태 17]
본 실시형태에서는, 고기능 집적회로에 안테나를 일체로 형성하는 경우에 대 하여 도 25를 사용하여 설명한다.
실시형태 16에서 설명된 바와 같이 제5 절연막(308)으로 덮여진 소자 형성 영역(45)을 형성한다. 제5 절연막(308)은 실시형태 16에서 설명된 재료로 형성될 수 있다. 또한, 안테나 재료에 Cu 등의 확산이 우려되는 도전성 재료를 사용하는 경우, 제5 절연막(308)은 질소를 함유하는 절연막을 적어도 가지도록 형성하면 좋다. 또한, 고기능 집적회로를 실장하는 무선 메모리는 손에 닿을 수 있기 때문에, Na 등의 알칼리 금속의 확산이 우려된다. 따라서, 제5 절연막(308)은 질소를 함유하는 절연막을 적어도 가지도록 형성하는 것이 바람직하다.
그 후, 안테나(502)를 형성한다. 안테나(502)는 인쇄법, 스퍼터링법, 액적 토출법, 도금법, 포토리소그래피법, 및 메탈 마스크를 사용한 증착법 중 어느 하나 또는 그들을 조합시킨 방법에 의해 형성될 수 있다. 예를 들어, 스퍼터링법, 액적 토출법, 인쇄법, 포토리소그래피법 및 증착법 중 어느 것에 의해 제1 안테나를 형성하고, 도금법(무전해 도금 또는 전해 도금)에 의해 제1 안테나를 덮도록 제2 안테나를 형성한 적층형 안테나가 있다. 안테나를 액적 토출법 또는 인쇄법에 의해 형성하는 경우, 도전막을 패터닝할 필요가 없기 때문에, 제조 공정을 저감할 수 있어 바람직하다.
안테나 재료에는, Ag(은), Al(알루미늄), Au(금), Cu(구리), Pt(백금) 등의 도전성 재료를 사용할 수 있다. 상기 재료 중 배선 저항이 우려되는 경우, 안테나를 두껍게 형성함으로써, 배선 저항을 저감할 수 있다. 또한, 안테나 형성 영역이 넓을 때에는, 안테나의 폭을 넓게 함으로써 배선 저항을 저감할 수 있다. 또한, 상기한 바와 같이, 적층형 안테나로 하고, 저항이 낮은 재료로 덮음으로써, 배선 저항을 저감할 수도 있다. 한편, Cu와 같이 저항이 낮지만, 그 확산이 우려되는 도전성 재료를 사용하는 경우, 안테나가 형성되는 표면 및/또는 Cu 주위를 덮도록 질소를 함유하는 절연막을 형성하는 것이 바람직하다.
액적 토출법을 사용하는 경우에는, 용매로서 테트라데칸에 혼입된 Ag을 노즐로부터 적하하여, 안테나를 형성할 수 있다. 이때, 안테나용 기판 위에 산화티탄(TiOx)으로 된 하지막을 형성할 수도 있다.
안테나에는 접속 단자(503)를 형성하는 것이 바람직하다. 이 접속 단자를 사용함으로써, 안테나를 고기능 집적회로의 배선에 간편하게 접속할 수 있다. 또한, 접속 단자는 반드시 제공될 필요는 없고, 안테나의 형상 및 위치는 도 25에 도시된 것에 한정되지 않는다.
이상과 같이 형성된 안테나에 압력을 가하여 평탄성을 향상시킬 수도 있다. 그 결과, 안테나를 박막화할 수 있다. 가압에 추가하여, 가열을 하여도 좋고, 또한, 가압 처리와 가열 처리를 동시에 행하는 것도 가능하다. 액적 토출법을 사용하는 경우, 용매를 제거하기 위해 가열 처리를 행할 필요가 있을 때는, 가압 처리와 가열 처리를 동시에 행하는 것이 좋다.
또한, 배선과 안테나(502)를 접속하기 위해, 제5 절연막(308)에 개구부를 형성한다. 이때, 접속 단자(503)의 하방에 개구부를 형성하는 것이 좋다.
이상, 안테나(502)를 배선 위의 제5 절연막(308) 위에 형성하는 경우를 설명 하였지만, 배선과 동일 층에 형성하여도 좋다.
본 실시형태에서는, 안테나를 고기능 집적회로 위에 직접 형성하는 경우를 설명하였지만, 고기능 집적회로의 것과는 다른 기판에 안테나를 형성하고 이것을 부착시켜도 좋다.
이와 같이 형성되는 안테나를 실장함으로써, 무선 메모리를 형성할 수 있다.
그리고, 고기능 집적회로의 박리는 상기 실시형태들에 설명된 방법들 중 어느 것으로도 행해질 수 있다.
이어서, 가요성 기판(101)의 후면에 부착 수단(116)을 형성한다. 부착 수단(116)에는, 마그넷이나 시일재를 사용할 수 있다. 부착 수단에 의해, 반도체장치 등의 본체에 무선 메모리를 고정할 수 있다.
[실시형태 18]
본 실시형태에서는, 무선 프로세서 또는 무선 메모리 내의 회로 등에 적용되는 TFT 구조에 대하여 설명한다.
본 발명의 무선 프로세서는 대표적으로는 실시형태(도 1 참조)에서 설명한 바와 같은 구성을 가진다. 이 무선 프로세서를 구성하는 회로 블록은 각각 다른 동작 특성이 요구되는 경우가 있으므로, 이에 대응하여 소자 구조를 최적화하는 것이 바람직하다. 본 실시형태에서는, 대표로서 무선 프로세서의 구성에 대하여 설명하지만, 무선 메모리에 대해서도 마찬가지이다.
예를 들어, 무선 프로세서에의 입력 신호는 전저파이기 때문에, 입력 단자에 가까운 소자에는 전자계가 강할수록 고전압이 인가된다. 이와 같은 고전압이 발생 하지 않도록 리미터 회로가 제공되는 경우에는, 리미터 회로에는 대전류가 흐를 수 있다. 그와 같은 소자에는 신뢰성이 높은 소자 구조를 채용하는 것이 바람직하고, 예를 들어, 단일 드레인 구조보다 LDD 구조가 바람직하다. 또는, 게이트 절연막을 두껍게 하는 것과 같은 구조를 채용하는 것이 바람직하다. 무선 프로세서에서, 이와 같은 LDD 구조나 게이트 절연막을 두껍게 한 TFT 구조는 RF 회로(5001)에 접속되는 회로의 입력 부분에 적용되는 것이 좋다. 예를 들어, 전원 회로(5002)에 접속되는 회로의 입력 부분, 클록 생성 회로(5003)에 접속되는 회로의 입력 부분, 및 데이터 복조 회로(5004)에 접속되는 회로의 입력 부분이 적용 가능하다. 또한, LDD 구조나 게이트 절연막을 두껍게 한 TFT 구조는 리미터 회로에 적용되는 것이 좋다.
한편, 클록 생성 회로(5003)나 전원 회로(5002)는 주파수가 가장 높은 입력 신호를 입력하기 때문에, 고속 동작이 요구된다. 따라서, 그와 같은 회로를 구성하는 소자에는, 고속 동작이 가능한 TFT 구조를 채용하는 것이 바람직하다. 예를 들어, 채널 길이를 짧게 하고 단일 드레인 구조로 하거나 또는 게이트 절연막을 얇게 하는 것과 같은 구조를 채용하는 것이 바람직하다.
또한, 입력 신호는 용량 소자를 통하여 안테나 부분과 내부 회로로 분리되는 경우가 많다. 그 경우, 용량 소자의 2 단자의 전위의 대소 관계가 바뀌기 때문에 MOS 용량은 사용할 수 없다. 그와 같은 용량 소자에는, 예를 들어, 막질이 우수한 게이트 절연막을 이용하여 반도체 활성층에 미리 도핑한 용량 소자를 사용하는 것이 바람직하다. 무선 프로세서에서 이와 같은 TFT 구조를 가지는 용량 소자의 예 로서는, 전원 회로(5002), 클록 생성 회로(5003), 또는 데이터 복조 회로(5004)의 입력 부분에 사용되는 용량 소자가 있다.
한편, CPU 인터페이스(5006), 메모리(5008), 및 CPU(5007)에서는 디지털 신호가 입력되고, 동작 주파수도 입력 신호와 비교하여 낮기 때문에, LDD 구조와 같은 신뢰성을 중시한 구조를 사용하는 것이 좋다.
[실시형태 19]
본 발명의 무선 프로세서 또는 무선 메모리를 실장한 반도체장치의 예로서는, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오 시스템, 오디오 콤포넌트 등), 노트북형 퍼스널 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 책 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는, DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등이 있다. 이들 반도체장치의 구체예를 도 26(A)∼도 26(D) 및 도 27(A)∼도 27(E)에 나타낸다.
도 26(A)는 케이스(5601), 지지대(5602), 표시부(5603) 등을 포함하는 텔레비전 수상기를 나타낸다. 이 텔레비전 수상기에는 본 발명의 무선 메모리의 드라이버가 내장되어 있다. 본 발명의 무선 메모리(5604)를 본체에 부착하는 등의 방법으로 실장함으로써, 무선 메모리(5604)에 저장된 데이터를 텔레비전 수상기에서 판독하여 사용할 수 있다.
도 26(B)는 본체(5611), 케이스(5612), 표시부(5613), 키보드(5614) 등을 포 함하는 노트북형 퍼스널 컴퓨터를 나타낸다. 이 노트북형 퍼스널 컴퓨터에는 본 발명의 무선 메모리의 드라이버가 내장되어 있다. 본 발명의 무선 메모리(5615)를 본체에 부착하는 등으로 하여 실장함으로써, 무선 메모리(5615)에 저장된 데이터를 노트북형 퍼스널 컴퓨터에서 판독하여 사용할 수 있다.
도 26(C)는 본체(5621), 표시부(5622), 조작 키(5623), 모뎀(5624) 등을 포함하는 휴대형 정보 단말기를 나타낸다. 이 휴대형 정보 단말에는 본 발명의 무선 메모리의 드라이버가 내장되어 있다. 본 발명의 무선 메모리(5625)를 본체에 부착하는 등으로 하여 실장함으로써, 무선 메모리(5625)에 저장된 데이터를 휴대형 정보 단말기에서 판독하여 사용할 수 있다.
도 26(D)는 본체(5631), 표시부(5632), 조작 키(5633) 등을 포함하는 전자 책을 나타낸다. 이 전자 책에는 본 발명의 무선 메모리(5634)의 드라이버가 내장되어 있다. 본 발명의 무선 메모리(5634)를 본체에 부착하는 등으로 하여 실장함으로써, 무선 메모리(5634)에 저장된 데이터를 전자 책에서 판독하여 사용할 수 있다.
도 27(A)는 본체(2001), 표시부(2002), 조작 키(2003), 모뎀(2004) 등을 포함하고, 본 발명의 무선 프로세서(2005)가 부착되어 있는 휴대형 정보 단말기를 나타낸다. 도 27(A)에서는 모뎀(2004)이 분리 가능한 형태의 휴대형 정보 단말기를 나타내고 있지만, 모뎀이 본체(2001)에 내장될 수도 있다. 본 발명의 무선 프로세서 인터페이스를 사용함으로써, 무선 프로세서(2005)를 용이하게 실장할 수 있게 되고, 기능이나 성능의 향상을 도모할 수 있다.
도 27(B)는 본체(2101), 표시부(2102), 음성 입력부(2103), 음성 출력부(2104), 조작 키(2105), 외부 접속 포트(2106), 안테나(2107) 등을 포함하고, 본 발명의 무선 프로세서(2108)가 부착되어 있는 휴대 전화기를 나타낸다. 또한, 표시부(2102)에서는 흑색 배경에 백색 문자를 표시함으로써 휴대 전화기의 소비전력을 억제할 수 있다. 본 발명의 무선 프로세서 인터페이스를 사용함으로써, 무선 프로세서를 용이하게 실장할 수 있게 되고, 기능이나 성능의 향상을 도모할 수 있다.
도 27(C)는 본체(2201), 표시부(2202), 접속 단자(2203) 등을 포함하고, 전자 카드의 근거리에 본 발명의 무선 프로세서(2204)가 배치되어 있는 전자 카드를 나타낸다. 본 발명의 무선 프로세서 인터페이스를 사용함으로써, 무선 프로세서를 용이하게 실장할 수 있게 되고, 기능이나 성능의 향상을 도모할 수 있다. 물론, 전자 카드에 무선 프로세서를 부착할 수도 있다. 또한, 도 27(C)에서는 접촉형 전자 카드를 나타내고 있지만, 비접촉형 전자 카드나 접촉형과 비접촉형의 기능을 가지고 있는 전자 카드에도 본 발명의 무선 프로세서를 적용할 수 있다.
도 27(D)는 본체(2301), 표시부(2302), 조작 키(2303) 등을 포함하고, 본 발명의 무선 프로세서(2304)가 부착되어 있는 전자 책을 나타낸다. 또한, 전자 책에는 모뎀이 본체(2301)에 내장되어 있어도 좋다. 본 발명의 무선 프로세서 인터페이스를 사용함으로써, 무선 프로세서를 용이하게 실장할 수 있고, 기능이나 성능의 향상을 도모할 수 있다.
도 27(E)는 본체(2401), 표시부(2402), 키보드(2403), 터치 패드(2404), 외 부 접속 포트(2405), 전원 플러그(2406) 등을 포함하고, 본 발명의 무선 프로세서(2407)가 부착되어 있는 시트(sheet)형 퍼스널 컴퓨터를 나타낸다. 본 발명의 무선 프로세서 인터페이스를 사용함으로써, 무선 프로세서를 용이하게 실장할 수 있게 되고, 기능이나 성능의 향상을 도모할 수 있다.
이상과 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명은 모든 분야의 전자 기기에 적용될 수 있다. 또한, 본 실시형태의 전자 기기는 실시형태 1∼18에서 설명된 어떤 구성과도 조합하여 실시될 수 있다.
본 발명에 따르면, 프로세서가 무선으로 접속될 수 있다. 즉, 프로세서와 반도체장치 사이에서 데이터와 전력이 무선으로 송수신될 수 있다. 따라서, 프로세서가 용이하게 증설될 수 있다. 이와 같이, 무선으로 전력 또는 신호를 송수신함으로써, 프로세서의 고부가가치화를 달성할 수 있다.
본 발명에 따르면, 메모리가 무선으로 접속될 수 있다. 즉, 메모리와 반도체장치 사이에서 데이터와 전력이 무선으로 송수신될 수 있다. 따라서, 메모리가 용이하게 증설될 수 있다. 이와 같이, 무선으로 전력 또는 신호를 송수신함으로써, 메모리 및 반도체장치의 고부가가치화를 달성할 수 있다.
본 발명에 따르면, 플라스틱 기판 위에 연산 유닛 등의 고기능 집적회로를 형성함으로써, 내충격성 및 유연성이 우수한 무선 프로세서 또는 무선 메모리가 얻어질 수 있다.

Claims (33)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 몸체와,
    상기 몸체 내에 구비되어 있는 반도체장치와,
    10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과,
    안테나를 포함하고,
    상기 트랜지스터는 가요성 기판 위에 고정되어 있고,
    상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있는 무선 프로세서와 상기 반도체장치가 상기 안테나를 통하여 데이터를 송수신하고,
    상기 반도체장치의 상기 몸체 위에 상기 무선 프로세서가 부착되어 있는, 정보 처리 시스템.
  9. 몸체와,
    상기 몸체 내에 구비되어 있는 반도체장치와,
    10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과,
    수광 소자 또는 발광 소자를 포함하고,
    상기 트랜지스터는 가요성 기판 위에 고정되어 있고,
    상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있는 무선 프로세서와 상기 반도체장치가 상기 수광 소자 또는 상기 발광 소자를 사용하여 데이터를 송수신하고,
    상기 반도체장치의 상기 몸체 위에 상기 무선 프로세서가 부착되어 있는, 정보 처리 시스템.
  10. 제 9 항에 있어서,
    상기 무선 프로세서가 안테나를 포함하고,
    상기 무선 프로세서와 상기 반도체장치가 상기 안테나를 통하여 데이터를 송수신하는, 정보 처리 시스템.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체장치가 무선 프로세서 인터페이스를 포함하고,
    상기 무선 프로세서와 상기 반도체장치가 상기 무선 프로세서 인터페이스를 사용하여 데이터를 송수신하는, 정보 처리 시스템.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 무선 프로세서가 하나의 반도체장치에 대하여 복수 제공되어 있는, 정보 처리 시스템.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 몸체와,
    상기 몸체 내에 구비되어 있는 반도체장치와,
    10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과,
    안테나를 포함하고,
    상기 트랜지스터는 가요성 기판 위에 고정되어 있고,
    상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있는 무선 메모리와 상기 반도체장치가 상기 안테나를 통하여 데이터를 송수신하고,
    상기 무선 메모리는 상기 반도체장치의 상기 몸체 위에 부착되어 있는, 정보 처리 시스템.
  29. 몸체와,
    상기 몸체 내에 구비되어 있는 반도체장치와,
    10∼200 nm의 두께를 가지고 섬 형상으로 분리된 복수의 반도체막 중 하나의 반도체막에 의해 적어도 채널 형성 영역이 형성된 트랜지스터를 포함하는 소자 형성 영역과,
    수광 소자 또는 발광 소자를 포함하고,
    상기 트랜지스터는 가요성 기판 위에 고정되어 있고,
    상기 소자 형성 영역을 포함하는 고기능 집적회로가 형성되어 있는 무선 메모리와 상기 반도체장치가 상기 수광 소자 또는 상기 발광 소자를 사용하여 데이터를 송수신하고,
    상기 무선 메모리는 상기 반도체장치의 상기 몸체 위에 부착되어 있는, 정보 처리 시스템.
  30. 제 29 항에 있어서,
    상기 무선 메모리가 안테나를 포함하고, 상기 안테나를 통하여 데이터를 송수신하는, 정보 처리 시스템.
  31. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 반도체장치가 무선 메모리 드라이버를 포함하고, 상기 무선 메모리 드라이버를 사용하여 데이터를 송수신하는, 정보 처리 시스템.
  32. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 무선 메모리가 하나의 반도체장치에 대하여 복수 제공되어 있는, 정보 처리 시스템.
  33. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 무선 메모리를 복수 포함하고,
    상기 복수의 무선 메모리 각각에 고유 번호가 기록되어 있는, 정보 처리 시스템.
KR1020077002502A 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치 Expired - Lifetime KR101328152B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00207824 2004-07-14
JP2004207824 2004-07-14
JP2004207810 2004-07-14
JPJP-P-2004-00207810 2004-07-14
PCT/JP2005/012967 WO2006006636A1 (en) 2004-07-14 2005-07-07 Wireless processor, wireless memory, information system, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008103A Division KR20120039764A (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템

Publications (2)

Publication Number Publication Date
KR20070043991A KR20070043991A (ko) 2007-04-26
KR101328152B1 true KR101328152B1 (ko) 2013-11-12

Family

ID=35783972

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127008103A Ceased KR20120039764A (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템
KR1020077002502A Expired - Lifetime KR101328152B1 (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치
KR1020137002175A Ceased KR20130016434A (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127008103A Ceased KR20120039764A (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137002175A Ceased KR20130016434A (ko) 2004-07-14 2005-07-07 무선 프로세서, 무선 메모리, 정보 처리 시스템

Country Status (3)

Country Link
US (4) US8716814B2 (ko)
KR (3) KR20120039764A (ko)
WO (1) WO2006006636A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2173428A1 (en) 1995-04-06 1996-10-07 Donald W. Church Electronic parking meter
US7669094B2 (en) * 2005-08-05 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and inspection method of semiconductor device and wireless chip
US20090192950A1 (en) * 2005-12-02 2009-07-30 Ips Group, Inc. Method and apparatus for operating a removable meter unit
WO2007063530A2 (en) 2005-12-02 2007-06-07 Ips Group Inc A parking meter and a device therefor
US8447234B2 (en) 2006-01-18 2013-05-21 Qualcomm Incorporated Method and system for powering an electronic device via a wireless link
US9130602B2 (en) * 2006-01-18 2015-09-08 Qualcomm Incorporated Method and apparatus for delivering energy to an electrical or electronic device via a wireless link
WO2007129237A1 (en) 2006-05-08 2007-11-15 Koninklijke Philips Electronics N.V. Method of transferring application data from a first device to a second device, and a data transfer system
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CA2622164C (en) * 2007-02-27 2015-11-03 Ips Group Inc. A parking meter
US9774086B2 (en) * 2007-03-02 2017-09-26 Qualcomm Incorporated Wireless power apparatus and methods
US8482157B2 (en) 2007-03-02 2013-07-09 Qualcomm Incorporated Increasing the Q factor of a resonator
US8479909B2 (en) 2007-03-30 2013-07-09 Ips Group Inc. Coin validation unit with clip feature
US8513832B2 (en) 2007-03-30 2013-08-20 Ips Group Inc. Power supply unit
US9124120B2 (en) 2007-06-11 2015-09-01 Qualcomm Incorporated Wireless power system and proximity effects
JP2010539821A (ja) 2007-09-13 2010-12-16 クゥアルコム・インコーポレイテッド ワイヤレス電力磁気共振器から生じた電力を最大にすること
JP2010539857A (ja) 2007-09-17 2010-12-16 クゥアルコム・インコーポレイテッド ワイヤレスエネルギー伝送のための送信機および受信機
CN103904787B (zh) 2007-10-11 2017-06-06 高通股份有限公司 使用磁机械系统的无线功率转移
MX2009000720A (es) 2008-01-18 2009-08-12 Ips Group Inc Metodo y aparato para operar una unidad de medicion removible.
US8629576B2 (en) 2008-03-28 2014-01-14 Qualcomm Incorporated Tuning and gain control in electro-magnetic power systems
US8184019B2 (en) 2008-04-25 2012-05-22 J.J. Mackay Canada Limited Data collection system for electronic parking meters
US20090273242A1 (en) * 2008-05-05 2009-11-05 Nigelpower, Llc Wireless Delivery of power to a Fixed-Geometry power part
CA2745365C (en) 2008-12-23 2013-01-08 J.J. Mackay Canada Limited Low power wireless parking meter and parking meter network
US9692485B1 (en) * 2009-03-31 2017-06-27 Ronald C. Krosky Wireless energy reception management
US8566159B2 (en) 2009-09-04 2013-10-22 Ips Group, Inc. Location-aware advertising to parking location users
CA2773135C (en) 2009-09-04 2015-11-03 Ips Group Inc. Parking meter communications for remote payment with updated display
JP5398463B2 (ja) 2009-10-15 2014-01-29 ルネサスエレクトロニクス株式会社 インタフェースｉｃ及びこれを備えるメモリカード
KR101450066B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 무선 신호 전달 및 무선 전원 구동 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
KR101450067B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 Ｕｓｂ 메모리 장치 및 이를 포함하는 ｕｓｂ 시스템
KR101450064B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 광 신호 전달 및 무선 전원 구동 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
KR101450071B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 광 신호 전달, 무선 전원 구동, 및 방열 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
KR101450068B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 Ｕｓｂ 메모리 장치 및 이를 포함하는 ｕｓｂ 시스템
KR101492243B1 (ko) * 2010-06-10 2015-02-10 에스티에스반도체통신 주식회사 무선 신호 전달, 무선 전원 구동, 및 방열 기능들을 가지는 ｕｓｂ 메모리 장치 및 이를 이용한 ｕｓｂ 시스템
CA3178279A1 (en) 2011-03-03 2012-09-03 J.J. Mackay Canada Limited Parking meter with contactless payment
US9127964B2 (en) 2011-07-25 2015-09-08 Ips Group Inc. Low power vehicle detection
CA145137S (en) 2012-04-02 2013-07-22 Jj Mackay Canada Ltd Single space parking meter
US9601267B2 (en) 2013-07-03 2017-03-21 Qualcomm Incorporated Wireless power transmitter with a plurality of magnetic oscillators
KR101935964B1 (ko) * 2014-08-19 2019-04-02 한국전자통신연구원 유무선 저장 장치
US9508198B1 (en) 2014-12-23 2016-11-29 Ips Group Inc. Meters and upgraded meter cover with sensor
CA2894350C (en) 2015-06-16 2023-03-28 J.J. Mackay Canada Limited Coin chute with anti-fishing assembly
USRE48566E1 (en) 2015-07-15 2021-05-25 J.J. Mackay Canada Limited Parking meter
CA2900177C (en) 2015-08-11 2024-02-13 J.J. Mackay Canada Limited Single space parking meter retrofit
USD813059S1 (en) 2016-02-24 2018-03-20 J.J. Mackay Canada Limited Parking meter
TWI552149B (zh) * 2015-11-20 2016-10-01 宇帷國際股份有限公司 動態隨機存取記憶體
US10779145B2 (en) * 2018-09-26 2020-09-15 Micron Technology, Inc. Wirelessly utilizable memory
US11922756B2 (en) 2019-01-30 2024-03-05 J.J. Mackay Canada Limited Parking meter having touchscreen display
CA3031936A1 (en) 2019-01-30 2020-07-30 J.J. Mackay Canada Limited Spi keyboard module for a parking meter and a parking meter having an spi keyboard module
USD911857S1 (en) 2019-02-20 2021-03-02 Ips Group Inc. Sensor enhanced parking meter
USD959298S1 (en) 2020-11-19 2022-08-02 Ips Group Inc. Meter cover
USD959997S1 (en) 2020-11-19 2022-08-09 Ips Group Inc. Meter cover
USD986082S1 (en) 2020-11-19 2023-05-16 Ips Group Inc. Sensor enhanced meter
USD996237S1 (en) 2020-11-19 2023-08-22 Ips Group Inc. Sensor enhanced meter
USD959299S1 (en) 2020-11-19 2022-08-02 Ips Group Inc. Meter cover

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876900A (ja) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd カードコンピュータ
KR100191975B1 (ko) 1994-09-09 1999-06-15 포만 제프리 엘 얇은 가요성 전자 무선 주파수 태그 장치
JP2000137779A (ja) 1998-10-30 2000-05-16 Hitachi Maxell Ltd 非接触情報媒体とその製造方法
KR20040045354A (ko) * 2002-11-22 2004-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스, 디스플레이 디바이스, 및 발광디바이스와 그 제조 방법

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186360A (ja) 1987-01-29 1988-08-01 Matsushita Graphic Commun Syst Inc マルチｃｐｕ装置
JPH04361394A (ja) 1991-06-07 1992-12-14 Toshiba Corp メモリカード通信装置
JPH05153187A (ja) 1991-11-27 1993-06-18 Tokyo Electric Co Ltd 無線通信装置
JP3216205B2 (ja) * 1992-03-27 2001-10-09 神鋼電機株式会社 半導体製造システムにおけるｉｄ認識装置
JP3447404B2 (ja) * 1994-12-08 2003-09-16 日本電気株式会社 マルチプロセッサシステム
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
US7230447B2 (en) * 2003-10-31 2007-06-12 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US5969538A (en) * 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US7362093B2 (en) * 1995-10-31 2008-04-22 Texas Instruments Incorporated IC selectively connecting logic and bypass conductors between opposing pads
US6166557A (en) * 1996-10-31 2000-12-26 Texas Instruments Incorporated Process of selecting dies for testing on a wafer
JP4041550B2 (ja) 1995-10-31 2008-01-30 テキサス インスツルメンツ インコーポレイテツド 集積回路
US5760643A (en) * 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5994912A (en) * 1995-10-31 1999-11-30 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US6987382B1 (en) * 1995-10-31 2006-01-17 Texas Instruments Incorporated System with functional and selector circuits connected by mode lead
US6326801B1 (en) * 1996-10-31 2001-12-04 Texas Instruments Incorporated Wafer of semiconductor material with dies, probe areas and leads
JPH10256576A (ja) 1997-03-06 1998-09-25 Matsushita Electric Ind Co Ltd 太陽電池シート
US5982895A (en) * 1997-12-24 1999-11-09 Motorola, Inc. Finite field inverse circuit for use in an elliptic curve processor
EP0949595A3 (en) 1998-03-30 2001-09-26 Citicorp Development Center, Inc. Method and system for managing applications for a multi-function smartcard
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
US6837438B1 (en) * 1998-10-30 2005-01-04 Hitachi Maxell, Ltd. Non-contact information medium and communication system utilizing the same
JP2001076108A (ja) 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd 非接触ｉｃカード通信装置
US6421157B1 (en) * 1999-09-17 2002-07-16 Konica Corporation Optical deflection apparatus, production method and adhering method thereof
US20020024356A1 (en) * 1999-10-12 2002-02-28 Whetsel Lee D. Method and apparatus for parallel die testing on wafer
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3715518B2 (ja) 2000-08-23 2005-11-09 日本電信電話株式会社 非接触応答装置
JP3589997B2 (ja) * 2001-03-30 2004-11-17 株式会社東芝 赤外線センサおよびその製造方法
JP4776801B2 (ja) * 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
JP4747467B2 (ja) 2001-09-07 2011-08-17 大日本印刷株式会社 非接触ｉｃタグ
JP2004056089A (ja) * 2002-05-31 2004-02-19 Sharp Corp Ｉｃカード
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
JP2004080407A (ja) 2002-08-19 2004-03-11 Toshiba Corp 無線機器及び無線通信方法
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP2004234604A (ja) * 2003-01-29 2004-08-19 Mitac Technology Corp 無線音声信号受信モジュールを配置したコンピュータ装置
JP4481632B2 (ja) 2003-12-19 2010-06-16 株式会社半導体エネルギー研究所 薄膜集積回路
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN100461411C (zh) 2004-01-30 2009-02-11 株式会社半导体能源研究所 半导体器件
US7110742B2 (en) * 2004-03-16 2006-09-19 Broadcom Corporation Low noise amplifier with constant input impedance
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876900A (ja) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd カードコンピュータ
KR100191975B1 (ko) 1994-09-09 1999-06-15 포만 제프리 엘 얇은 가요성 전자 무선 주파수 태그 장치
JP2000137779A (ja) 1998-10-30 2000-05-16 Hitachi Maxell Ltd 非接触情報媒体とその製造方法
KR20040045354A (ko) * 2002-11-22 2004-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스, 디스플레이 디바이스, 및 발광디바이스와 그 제조 방법

Also Published As

Publication number Publication date
US20140231882A1 (en) 2014-08-21
KR20120039764A (ko) 2012-04-25
US20080093454A1 (en) 2008-04-24
WO2006006636A1 (en) 2006-01-19
KR20130016434A (ko) 2013-02-14
US20150325599A1 (en) 2015-11-12
US9425215B2 (en) 2016-08-23
US20160358942A1 (en) 2016-12-08
KR20070043991A (ko) 2007-04-26
US9087280B2 (en) 2015-07-21
US8716814B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
KR101328152B1 (ko) 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치
KR101261031B1 (ko) 트랜지스터를 포함하는 장치의 제작방법
JP5393057B2 (ja) 半導体装置の作製方法
US7927971B2 (en) Method for manufacturing semiconductor device
US7840188B2 (en) Semiconductor device
US8103897B2 (en) Clock generation circuit and semiconductor device including the same
US7319633B2 (en) Semiconductor device
US7723842B2 (en) Integrated circuit device
TWI453916B (zh) 無線晶片及其製造方法
US20080203477A1 (en) Semiconductor device
KR101024956B1 (ko) 반도체장치, 그 제조방법 및 설계방법
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
JP5072210B2 (ja) 半導体装置の作製方法
JP5137356B2 (ja) 集積回路装置
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
US20080012616A1 (en) Clock synchronization circuit and semiconductor device provided therewith
JP5303096B2 (ja) プロセッサ
CN100479171C (zh) 无线处理器、无线存储器、信息系统、和半导体装置
JP4624093B2 (ja) 半導体装置及びｉｄタグ
JP4749102B2 (ja) 半導体装置の作製方法
JP5072196B2 (ja) 半導体装置の作製方法
JP2007173788A (ja) 半導体素子の作製方法及び半導体素子
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20070131

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100621

Comment text: Request for Examination of Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110720

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110720

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120229

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120130

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130826

Appeal identifier: 2012101002186

Request date: 20120229

A107 Divisional application of patent
AMND Amendment
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20120329

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120329

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120229

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110919

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20100621

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20120417

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20130826

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120229

Decision date: 20130826

Appeal identifier: 2012101002186

PS0901 Examination by remand of revocation
PS0701 Decision of registration after remand of revocation

Patent event date: 20130903

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20130826

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20160930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170929

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20191016

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201015

Start annual number: 8

End annual number: 8