KR101326419B1 - 회로 장치 - Google Patents

Abstract

본 발명은 회로(6) 및 계산 유닛(8)을 포함하는 회로 장치(4)에 관한 것이며, 회로(6) 및 계산 유닛(8)은 정보 신호(18, 20, 22, 24)로서 형성된 복수의 신호들을 송신하기 위해 복수의 라인들(10, 12, 14, 16)에 의해서 서로 연결되며, 회로는 신호들을 상호 접속하기 위한 멀티플렉서(26)를 포함하고, 상기 멀티플렉서(26)는 보조 라인(36)에 의해 계산 유닛(8)에 연결된다.

회로, 계산 유닛, 정보 신호, 라인, 멀티플렉서, 보조 라인

Description

회로 장치{CIRCUIT ARRANGEMENT}

본 발명은 회로 및 계산 유닛을 포함하는 회로 장치와, 회로 장치를 포함하는 제어 장치와, 데이터 처리 방법과, 컴퓨터 프로그램 및 컴퓨터 프로그램 제품에 관한 것이다.

차량에서의 적용예의 경우, 제어 장치의 회전수 센서 신호는 제어 장치 또는 상응하는 시스템의 전용 집적 회로로부터 마이크로컨트롤러(μC)로 전송되어 타이머 입력부를 통해 마이크로컨트롤러에서 판독된다. 예컨대 ABS 장치(시스템) 또는 ESP 장치(시스템)에서 회전수 센서 신호는 안전 관련 기술과 연관된 신호이므로, 마이크로컨트롤러에서는 전송 및 평가 시에 발생할 수 있는 에러로 인한 상기 유형의 신호의 변조가 검출되어야 한다.

이와 관련하여 듀얼 컴퓨터 장치에서는 2개의 컴퓨터가 각각 동일한 신호를 판독한 다음 이를 비교한다. 이 경우 평가 시에 발생할 수 있는 모든 에러는 마이크로컨트롤러에 의해서 검출될 수 있다. 그러나 전송 시에 발생한 에러를 검출하는 것은 가능하지 않다. 전송 시에 발생한 에러는 일반적으로 4개의 회전수 센서 신호의 타당성이 검사됨으로써 차례로 검출될 수 있다. 그러나 2개의 컴퓨터를 사용해야 하므로, 비용은 2배가 된다.

소위 싱글 컴퓨터 장치 또는 싱글 컴퓨터 시스템의 경우 신호 변조를 모니터링하기 위해, 회전수 센서 신호를 속도로 변환하여 필터링하는 평가 알고리즘이 싱글 컴퓨터 시스템의 전용 집적 회로(ASIC)에 추가로 제공된다. 이 경우 타이머 유닛에서의 모든 에러와 전송 시의 모든 에러가 인식될 수 있다. 컴퓨터와 전용 집적 회로의 알고리즘이 상이하므로, 에러로 인한 스위치오프를 방지하기 위해서는 필터링을 위한 비교적 긴 시간과 에러 인식을 위한 큰 공차가 요구된다. 상기 시스템은 또한 평가 알고리즘을 이용한 평가를 필요로 하며, 이를 위해 전용 집적 회로의 칩 상에는 추가의 칩 영역이 요구된다.

데이터 전송을 위한 방법과 장치는 독일 공개 공보 DE 102 28 905 A1호에 공지되어 있다. 상기 공보에서 제1 가입자와 제2 가입자 사이의 데이터 전송이 연속적으로 실행되며, 제1 가입자는 2개의 신호 경로로부터 2개 이상의 신호를 단일 방향으로 제2 가입자에게 전송한다. 또한 각각의 가입자에는 시프트 레지스터가 제공되며, 제1 가입자의 2개의 신호 경로들은 시프트 레지스터로 평행하게 안내되고, 제2 가입자로의 데이터 전송은 시프트 레지스터의 자동화된 클록 제어에 의해서 실행된다.

본 발명은 회로와 계산 유닛을 포함하는 회로 장치에 관한 것이다. 회로 장치에서 회로와 계산 유닛은 정보 신호로서 형성된 복수의 신호들의 송신을 위해 복수의 라인들에 의해서 서로 연결된다. 또한 회로는 신호들의 상호 접속을 위한 멀티플렉서를 포함하며, 멀티플렉서는 보조 라인에 의해 계산 유닛에 연결된다.

본 발명에 의해, 신호 전송의 모니터링 및/또는 계산 유닛과 이에 따른 제어 장치에서의 평가의 모니터링이 개선될 수 있다. 본 발명에 따른 회로 장치에서는 더 정확한 모니터링 및 훨씬 더 신속한 에러 인식이 가능하며, 앞서 종래 기술에서 언급한 듀얼 컴퓨터 장치 또는 싱글 컴퓨터 장치보다 비용면에서 더 유리하다. 특히 싱글 컴퓨터 장치와 비교하여 더 신속하고 더 정확하게 에러가 인식된다.

전송될 각각의 정보 신호를 위해 회로와 계산 유닛이 각각 하나의 라인에 연결될 수 있다. 이에 따라 회로 장치는 정보 신호들의 수에 상응하는 수의 라인들을 포함한다. 또한 통상적으로 회로 내에서 각각의 라인은 분기 라인에 의해서 멀티플렉서의 채널에 연결된다. 이로써 정보 신호로서 형성된 각각의 신호는 고유의 라인을 통해서 회로로부터 계산 유닛으로 전송될 수 있다. 추가로 각각의 신호는 분기 라인에 의해서 멀티플렉서의 각각 하나의 채널에 제공될 수 있으며, 정보 신호들은 멀티플렉서에서 상호 접속되어, 공통으로 보조 라인을 통해 회로 내의 멀티플렉서로부터 계산 유닛, 특히 타이머 입력부 또는 아날로그 입력부로서 형성된 계산 유닛의 입력부로 전송될 수 있다.

본 발명의 한 변형예에서 멀티플렉서는 추가의 신호들의 상호 접속을 위해 제공된 추가의 채널들을 포함한다. 이러한 추가의 신호들은 정보 신호들에 상호 접속되어 보조 라인을 거쳐 계산 유닛으로 송신될 수 있다.

또 다른 실시예에서 회로와 계산 유닛은 기준 신호로서 형성된 신호의 송신을 위한 기준 라인에 의해 추가적으로 서로 연결된다. 마찬가지로 상기 기준 신호는 정보 신호와 함께 멀티플렉서에 의해서 상호 접속되어 공통으로 보조 라인을 거쳐 계산 유닛으로 전송된다.

본 발명에 따른 제어 장치는 앞서 설명한 본 발명에 따른 회로 장치를 하나 이상 포함한다.

또한, 본 발명은 신호를 처리하기 위한 방법에 관한 것이다. 상기 방법의 경우, 정보 신호로서 형성된 복수의 신호들은 복수의 라인들에 의해서 서로 연결된 회로와 계산 유닛 사이에서 전송된다. 상기 방법에서 신호들은 회로의 멀티플렉서에서 상호 접속되어 보조 라인을 거쳐 계산 유닛으로 전송된다.

상기 방법의 한 실시예에서 신호의 에러는 특히 멀티플렉서 및/또는 타이머 입력부 또는 아날로그 입력부에 의해서 모니터링된다. 전송 및 평가 시에 발생한 에러도 상기 방법에 의해서 인식될 수 있다.

이를 위해 신호, 특히 정보 신호들은 멀티플렉서에 의해서 상호 접속되어 보조 라인을 거쳐 송신된다. 추가로, 기준 신호로서 형성된 하나 이상의 신호와 하나 이상의 추가의 신호, 특히 정보 신호가 멀티플렉서에 의해서 상호 접속되어 보조 라인을 거쳐 계산 유닛으로 송신될 수 있다. 마찬가지로 회로의 전위, 예컨대 기준 전압 또는 접지와, 하나 이상의 추가의 신호, 특히 정보 신호들 중 하나가 멀티플렉서에 의해서 상호 접속되어 보조 라인을 거쳐 송신될 수 있다.

상기 방법을 통제하고, 이에 따라 일반적으로 상기 방법을 제어하기 위해 직렬의 주변 인터페이스에 의해서 멀티플렉서의 채널들이 선택된다.

본 발명에 따른 방법의 하나 이상의 단계 또는 전체 단계는 본 발명에 따른 제어 장치 및/또는 본 발명에 따른 회로 장치에 의해 실행될 수 있다. 또한 일반적으로 회로와, 계산 유닛 및 멀티플렉서의 회로 장치의 개별 기능들 또는 개별 부품들은 본 발명에 따른 방법의 추가의 단계로서 간주될 수 있다.

실시예에서 회전수 센서 신호로서 형성된 정보 신호는 ASIC으로서 형성된 전용 집적 회로로부터 마이크로컨트롤러(μC)로서 형성된 계산 유닛으로 전송된다. 상기 유형의 회전수 센서 신호들은 작동 시에 통상적으로 차량의 4개의 휠들에서 적합한 센서에 의해 검출된다. 이 경우 전방 좌측 휠(DFVL)의 회전수 센서 신호와, 후방 우측 휠(DFHR)의 회전수 센서 신호와, 전방 우측 휠(DFVR)의 회전수 센서 신호 및 후방 좌측 휠(DFHR)의 회전수 센서 신호가 논의된다. 상기 정보 신호 및 이로써 회전수 센서 신호는 언급한 타이머의 입력부를 통해 마이크로컨트롤러에서 판독된다. 또한 본 발명의 구현 시 회전수 센서 신호들은 멀티플렉서의 개별 채널들에 제공되어 상호 접속되며, 마찬가지로 타이머의 입력부를 통해서 마이크로컨트롤러로 전송된다. 따라서 타이머에서의 전송 및 평가 시의 에러로 인한 정보 신호의 변조가 검출될 수 있다.

또한 본 발명은 컴퓨터 프로그램이 컴퓨터에서 또는 상응하는 계산 장치, 특히 본 발명에 따른 회로 장치를 포함하는 본 발명에 따른 제어 장치에서 구현될 때, 본 발명에 따른 방법의 모든 단계들을 실행하기 위한 프로그램 코드 수단을 갖는 컴퓨터 프로그램에 관한 것이다.

컴퓨터 판독 가능한 데이터 저장 매체에 저장된 프로그램 코드 수단을 갖는 본 발명에 따른 컴퓨터 프로그램 제품은, 컴퓨터 프로그램이 컴퓨터에서 또는 상응하는 계산 장치, 특히 본 발명에 따른 회로 장치를 포함하는 본 발명에 따른 제어 장치에서 구현될 때 본 발명에 따른 방법의 모든 단계들을 실행하도록 형성된다.

본 발명의 또 다른 장점과 구성은 상세한 설명 및 첨부된 도면에 제시되어 있다.

앞서 언급한, 그리고 추후에 더 설명할 특징들은, 본 발명의 범주를 벗어나지 않으면서, 기재된 각각의 조합 형태뿐만 아니라 다른 조합 형태로도, 또는 단독으로 사용될 수 있다.

도 1은 본 발명에 따른 회로 장치의 실시예를 갖는 본 발명에 따른 제어 장치의 실시예를 개략적으로 도시한 도면이다.

본 발명은 도면의 실시예에 의해서 개략적으로 도시되며 이하에서 도면을 참조로 상세하게 설명된다.

도 1에는 본 발명에 따른 회로 장치(4)의 실시예를 포함하는 본 발명에 따른 제어 장치(2)의 실시예가 개략적으로 도시되어 있다. 회로 장치(4)는 회로(6)와, 본 실시예에서 마이크로컨트롤러로서 형성된 계산 유닛(8)을 포함한다. 회로(6)는 여기서 회전수 센서 라인으로서 형성된 4개의 라인들(10, 12, 14, 16)에 의해서 계산 유닛(8)의 타이머의 입력부에 연결된다. 제어 장치(2)의 작동 시 상기 라인들(10, 12, 14, 16)을 통해 회로(6)로부터 계산 유닛(8)으로 정보 신호들(18, 20, 22, 24)이 전송된다. 이 경우 차량의 전방 좌측 휠(DFVL)에서 검출된 정보 신호(18)는 제1 라인(10)을 통해서 전송되며, 차량의 후방 우측 휠(DFHR)에서 검출된 정보 신호(20)는 제2 라인(12)을 통해서 전송된다. 차량의 전방 우측 휠(DFVR)에 대한 제3 정보 신호(22)는 제3 라인(14)을 통해서 계산 유닛(8)으로 전송된다. 또한 차량의 후방 좌측 휠(DFHL)의 제4 정보 신호(24)는 제4 라인(16)을 통해서 전송된다.

회로 장치(4)의 회로(6)는 본 실시예에서 3 비트 멀티플렉서(26)로서 형성된 멀티플렉서(26)를 포함하며, 상기 멀티플렉서(26)의 개별 채널들은 2진의 숫자 조합 "000", "001", "010", "011", "100", "101", "110" 및 "111"로 표시된다. 각각의 라인들(10, 12, 14, 16)을 따라 분기 라인(28, 30, 32, 34)이 연결된다. 이로써 제1 분기 라인(28)을 통해서 제1 정보 신호(18)(DFVL)를 "001"로 표시된 멀티플렉서(26)의 채널로 송신하는 것이 가능하다. 제2 정보 신호(20)는 제2 분기 라인(30)을 통해서 "010"으로 표시된 멀티플렉서(26)의 채널로 송신된다. 이에 상응하게, 제3 정보 신호(22)(DFVR)는 제3 분기 라인(32)을 통해서 "011"로 표시된 멀티 플렉서(26)의 채널에 제공된다. 제4 정보 신호(24)(DFHL)는 제4 분기 라인(34)을 통해서 "100"으로 표시된 멀티 플렉서(26)의 채널로 전송된다. 회전수 센서 신호로서 형성된 정보 신호들(18, 20, 22, 24)은 멀티플렉서에 의해서 상호 접속되어 보조 라인(36)을 거쳐 타이머 및 계산 유닛(8)으로 송신된다.

따라서 여기서 정보 신호(18, 20, 22, 24)로서 형성된 신호의 전송을 모니터링하고 평가하며 상기 정보 신호(18, 20, 22, 24)의 에러를 검출하는 것이 가능하다.

"000"으로 표시된 멀티플렉서(26)의 채널은 전송 라인에 의해서 회로(6)의 접지(38)에 연결된다. 회로(6)의 전위(40)는 또 다른 전송 라인에 의해서 "101" 및 "110"으로 표시된 멀티플렉서(26)의 2개의 채널들에 연결된다. 본 실시예에서 전위는 3.3V의 전압을 갖는다. 한편으로 기준 신호(42)로서 제공된 신호는 전송 라인을 통해서 "111"로 표시된 멀티플렉서(26)의 채널로 송신된다. 다른 한편으로 기준 라인(44)이 제공되며, 기준 신호(42)는 상기 기준 라인을 통해서 계산 유닛(8)으로 송신된다. 채널들 "000", "001", "010", "011", "100", "101", "110", "111" 중 하나를 선택하기 위해, 직렬의 주변 인터페이스(46)가 제공된다.

회로(6)와 계산 유닛(8)을 포함하는 도시된 회로 장치(4)에 의해, 여기서 정보 신호(18, 20, 22, 24)로서 형성된 복수의 신호들이 라인(10, 12, 14, 16)을 통해서 회로(6)로부터 계산 유닛(8)으로 전송될 수 있다. 또한 상기 정보 신호들(18, 20, 22, 24)은 멀티플렉서(26)에 의해서 상호 접속되어, 보조 라인(16)을 거쳐 계산 유닛(8)으로 전송될 수 있다.

모든 채널들 "000", "001", "010", "011", "100", "101", "110", "111"에 작용하는 타이머에서의 일반적인 에러가 기준 신호(42)에 의해서 매우 신속하게 인식될 수 있다. 개별 정보 신호(18, 20, 22, 24)가 멀티플렉서(26)에 의해서 보조 라인(36)에 접속됨으로써, 타이머에서의 채널 선택적인 에러와, 라인들(10, 12, 14, 16)로 형성된 회로 장치(4)의 전송 경로 상의 채널 선택적인 에러가 인식된다.

각각의 채널들 "000", "001", "010", "011", "100", "101", "110", "111"은 일반적으로 직렬의 주변 인터페이스(46)에 의해서 선택될 수 있다. 그러나 이와 같은 선택은 다른 방법으로도 고려될 수 있다.

Claims (14)

1. 정보 신호(18, 20, 22, 24)의 에러를 모니터링하기 위한 방법이며,

   상기 방법에서 정보 신호들(18, 20, 22, 24)은 라인들(10, 12, 14, 16)에 의해서 서로 연결된 회로(6)와 계산 유닛(8) 사이에서 전송되고, 정보 신호들(18, 20, 22, 24)은 각각 회로의 멀티플렉서(26)의 채널(001, 010, 011, 100)에 송신되고 멀티플렉서(26)에서 상호 접속되어 보조 라인(36)을 거쳐 계산 유닛(8)으로 전송되는, 정보 신호의 에러를 모니터링하기 위한 방법에 있어서,

   정보 신호들(18, 20, 22, 24)은 채널 선택적인 에러와, 라인들(10, 12, 14, 16)로 형성된 전송 경로 상의 에러를 인식하기 위해 멀티플렉서(26)에 의해서 상호 접속되어 보조 라인(36)을 거쳐 계산 유닛(8)으로 송신되고, 멀티플렉서(26)의 모든 채널들(001, 010, 011, 100)에 작용하는 에러들을 인식하기 위해 기준 신호(42)가 멀티플렉서(26)의 추가의 채널(111)에 송신되어 보조 라인(36)을 거쳐 계산 유닛(8)으로 전송되고, 기준 신호(42)는 기준 라인(44)을 거쳐 계산 유닛(8)으로 송신되는 것을 특징으로 하는, 정보 신호의 에러를 모니터링하기 위한 방법.
2. 제1항에 있어서, 기준 신호(42)와 하나 이상의 추가의 신호가 멀티플렉서(26)에 의해서 상호 접속되어 보조 라인(36)을 통해서 송신되는 것을 특징으로 하는, 정보 신호의 에러를 모니터링하기 위한 방법.
3. 제1항에 있어서, 회로(6)의 전위와 하나 이상의 추가의 신호가 멀티플렉서(26)에 의해서 상호 접속되어 보조 라인(36)을 통해서 송신되는 것을 특징으로 하는, 정보 신호의 에러를 모니터링하기 위한 방법.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 멀티플렉서(26)의 채널들(001, 010, 011, 100)은 직렬의 인터페이스(46)에 의해서 선택되는 것을 특징으로 하는, 정보 신호의 에러를 모니터링하기 위한 방법.
5. 회로(6) 및 계산 유닛(8)을 포함하는 회로 장치이며,

   회로(6) 및 계산 유닛(8)은 복수의 정보 신호들(18, 20, 22, 24)을 송신하기 위해 복수의 라인들(10, 12, 14, 16)에 의해 서로 연결되고, 회로(6)는 신호들의 상호 접속을 위한 멀티플렉서(26)를 포함하며, 상기 멀티플렉서(26)는 보조 라인(36)에 의해 계산 유닛(8)에 연결되고, 상기 회로 장치는 전송될 각각의 정보 신호(18, 20, 22, 24)를 위해 하나의 라인(10, 12, 14, 16)을 포함하며, 각각 하나의 라인(10, 12, 14, 16)은 하나의 분기 라인(28, 30, 32, 34)에 의해서 멀티플렉서(26)의 채널에 연결되는 회로 장치에 있어서,

   회로(6)와 계산 유닛(8)은 기준 신호(42)로서 형성된 신호의 송신을 위한 기준 라인(44)에 의해 서로 연결되고,

   계산 유닛은, 채널 선택적인 에러뿐만 아니라 라인들(10, 12, 14, 16)로 형성된 전송 경로 상의 에러에 대해 멀티플렉서(26)에 의해서 상호 접속된 정보 신호(18, 20, 22, 24)에 근거하여 정보 신호를 모니터링하고, 기준 라인(44)을 거쳐 계산 유닛(8)으로 송신되는 기준 신호(42)에 근거하여, 멀티플렉서(26)의 모든 채널들(001, 010, 011, 100)에 작용하는 에러들을 인식하기 위한 수단을 포함하는 것을 특징으로 하는 회로 장치.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제

Images