[go: up one dir, main page]

KR101322331B1 - A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor - Google Patents

A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor Download PDF

Info

Publication number
KR101322331B1
KR101322331B1 KR1020110050014A KR20110050014A KR101322331B1 KR 101322331 B1 KR101322331 B1 KR 101322331B1 KR 1020110050014 A KR1020110050014 A KR 1020110050014A KR 20110050014 A KR20110050014 A KR 20110050014A KR 101322331 B1 KR101322331 B1 KR 101322331B1
Authority
KR
South Korea
Prior art keywords
film transistor
thin film
electrode
layer
ray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110050014A
Other languages
Korean (ko)
Other versions
KR20120131674A (en
Inventor
김원근
김영훈
한철종
권순형
이정노
오민석
유병욱
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110050014A priority Critical patent/KR101322331B1/en
Publication of KR20120131674A publication Critical patent/KR20120131674A/en
Application granted granted Critical
Publication of KR101322331B1 publication Critical patent/KR101322331B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/29Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/301Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices being sensitive to very short wavelength, e.g. being sensitive to X-rays, gamma-rays or corpuscular radiation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/191Photoconductor image sensors
    • H10F39/195X-ray, gamma-ray or corpuscular radiation imagers

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명에서는 직접형 digital X-ray radiography system용 TFT 백플레인 패널에 기존의 하부 게이트 박막 트랜지스터 소자 대신 상부 게이트 구조의 소자를 적용한다. 이에 따라 공정 단순화, 소자 구동 안정성 등이 보장된다.In the present invention, an element having an upper gate structure is applied to a TFT backplane panel for a direct digital X-ray radiography system instead of a conventional lower gate thin film transistor element. This ensures process simplification and device drive stability.

Description

X-ray 검출기용 박막 트랜지스터 어레이 기판 및 상기 기판에 구비된 박막 트랜지스터의 제조 방법{A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor}A thin film transistor array panel for X-ray detectors and a method for manufacturing the thin film transistor provided in the substrate {a thin film transistor array panel for X-ray detector and a method for manufacturing the thin film transistor}

본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로서, 특히 X-ray 검출기용 박막 트랜지스터 어레이 기판에 관한 것이다.
The present invention relates to a thin film transistor array substrate, and more particularly, to a thin film transistor array substrate for an X-ray detector.

Digital X-ray Radiography system의 경우, Charge Coupled Device (CCD)나 Complementary Metal Oxide Semiconductor (CMOS)를 이용한 기술이 많이 개발되고 있으나, 이 경우 이미지 신호를 감지하는 패널을 피사체와 동일한 크기로 제작하는 것이 용이하지 않기 때문에 광학계 렌즈 시스템이 필요하며, 이 경우에는 이미지의 왜곡이 일어날 수 있고, 추가적인 비용이 필요하다. 따라서, 최근에는 박막 트랜지스터 (Thin-film transistor, TFT) 백플레인 기술을 적용한 Digital X-ray Radiography system(또는, flat panel system)이 개발되고 있다. In the case of Digital X-ray Radiography system, many technologies using Charge Coupled Device (CCD) or Complementary Metal Oxide Semiconductor (CMOS) have been developed.However, in this case, it is easy to manufacture a panel that detects an image signal in the same size as the subject. In this case, an optical lens system is required, in which case distortion of the image may occur and an additional cost is required. Therefore, recently, a digital x-ray radiography system (or flat panel system) using thin-film transistor (TFT) backplane technology has been developed.

기존의 디스플레이에서 많이 사용되는 박막 트랜지스터 (Thin-film transistor, TFT) 백플레인 기술을 이용한 flat panel system의 경우에는 대면적 제작이 가능하므로, 피사체를 1:1로 측정할 수 있는 시스템의 구성이 가능하여 이미지 왜곡이 없다. 이러한 시스템의 경우에는 CCD나 CMOS의 경우에 비해서는 많은 제작 비용을 절감할 수 있고, 현재 디스플레이 산업에서 많은 개발이 진행되어 있는 대면적 TFT 패널 기술을 응용하여 적용할 수 있으므로, 많은 장점이 있다. In case of flat panel system using thin-film transistor (TFT) backplane technology, which is widely used in existing displays, large area can be manufactured, and thus a system that can measure a subject 1: 1 can be constructed. There is no image distortion. Such a system can reduce manufacturing costs compared to CCD or CMOS, and can be applied by applying a large-area TFT panel technology, which is currently being developed in the display industry, and thus has many advantages.

이러한 기존의 TFT 패널 기술의 경우에는 현재 TFT-LCD에 적용되고 있는 비정질 Si TFT 기술을 이용하고 있는데, 상용화된 모든 제품은 게이트 절연체 하부에 게이트가 위치하고, 반도체 채널층 위에 소스 및 드레인 전극이 위치하는 하부 게이트 구조를 가진 TFT 소자를 이용하고 있다. In the case of the conventional TFT panel technology, the amorphous Si TFT technology currently applied to TFT-LCD is used. All commercially available products have a gate located under the gate insulator and a source and drain electrode located on the semiconductor channel layer. A TFT device having a bottom gate structure is used.

이러한 하부 게이트 구조의 경우에는 소스와 드레인 식각 시에 채널층의 손상이 발생하므로, 이를 방지하기 위해 etch stop layer를 사용하거나, etch back 공정을 사용하고 있는 실정이다. In the case of the lower gate structure, damage to the channel layer occurs during the source and drain etching, and thus, an etch stop layer or an etch back process is used to prevent this.

이러한 공정들은 추가적인 공정 작업으로서, 배제할 수 있다면, 공정상에 이점을 가져올 수 있다. These processes are additional process operations and, if excluded, can bring benefits to the process.

또한 방사선 노출 시에 상부 채널층이 영향을 받아 오동작을 할 수 있기 때문에 상부의 방사선 감지 물질의 두께를 두껍게 해야 하는 경우도 발생한다. 그러므로, 이러한 공정상의 채널층의 손상 방지 및 방사선 노출 시, 소자의 오동작을 방지하기 위해서는 새로운 구조의 박막 트랜지스터 백플레인 구조가 필요하다.
In addition, since the upper channel layer may be affected when the radiation is exposed, the thickness of the upper radiation sensing material may be increased. Therefore, a new thin film transistor backplane structure is required to prevent damage to the channel layer in this process and to prevent malfunction of the device upon radiation exposure.

따라서, 본 발명의 목적은 공정상의 채널층의 손상 방지 및 방사선 노출 시, 소자의 오동작을 방지할 수 있는 X-ray 검출기용 박막 트랜지스터 어레이 기판을 제공하는 것이다.Accordingly, an object of the present invention is to provide a thin film transistor array substrate for an X-ray detector capable of preventing damage to a channel layer in a process and preventing malfunction of a device when radiation is exposed.

본 발명의 다른 목적은 상기 기판에 구비된 박막 트랜지스터의 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a method of manufacturing a thin film transistor provided on the substrate.

상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판은, 일방향으로 형성되는 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차하여 다소의 화소 영역을 정의하는 복수의 데이터 라인이 형성된 베이스 기판과, 각 화소 영역에 형성되어, 상부 게이트 구조를 갖는 박막 트랜지스터; 및 상기 각 화소 영역에 형성되어 상기 박막 트랜지스터에 연결되고, 상기 X-ray의 조사량에 대응하는 전하를 발생하여 상기 박막 트랜지스터에 연결된 커패시터에 충전시키는 광전 변환 소자를 포함한다.According to an aspect of the present invention, a thin film transistor array substrate for an X-ray detector includes a plurality of gate lines formed in one direction and some pixel regions intersecting the plurality of gate lines. A thin film transistor having a base substrate having a plurality of data lines formed thereon and an upper gate structure formed in each pixel area; And a photoelectric conversion element formed in each pixel area and connected to the thin film transistor, and generates a charge corresponding to the irradiation amount of the X-ray and charges the capacitor connected to the thin film transistor.

본 발명의 다른 일면에 따른 박막 트랜지스터의 제조 방법은, 상기 베이스 기판상에 형성되어, 상기 광전 변화 소자와 연결되는 소스 전극 및 상기 소스 전극과 동일한 층에 형성되어 일정 간격으로 이격된 드레인 전극을 형성하는 단계와, 상기 일정 간격으로 이격된 공간에 형성되어, 서로 마주하는 상기 드레인 전극의 일단부와 상기 소스 전극의 일단부를 덮는 반도체 채널층을 형성하는 단계와, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체 채널층을 덮는 유전체 층을 형성하는 단계와, 상기 유전체 층을 사이에 두고, 상기 반도체 채널층의 상부에 형성되어, 상기 X-ray가 하부에 형성된 상기 반도체 채널층에 입사하는 것을 차폐하는 게이트 전극을 형성하는 단계 및 상기 화소 영역 전면에 걸쳐 형성되어, 상기 게이트 전극과 상기 유전체 층을 덮는 보호층을 형성하는 단계를 포함한다.
According to another aspect of the present invention, a method of manufacturing a thin film transistor is formed on the base substrate to form a source electrode connected to the photoelectric change element and a drain electrode formed on the same layer as the source electrode and spaced apart at regular intervals. And forming a semiconductor channel layer formed in spaces spaced at the predetermined intervals to cover one end portion of the drain electrode and one end portion of the source electrode facing each other, the source electrode, the drain electrode, and the Forming a dielectric layer covering the semiconductor channel layer; a gate formed over the semiconductor channel layer with the dielectric layer interposed therebetween to shield the X-ray from entering the semiconductor channel layer formed below; Forming an electrode and covering the entire surface of the pixel region to form the gate electrode and the dielectric layer; Includes forming a protective layer.

본 발명에 의하면, 직접형 digital X-ray radiography system용 TFT 백플레인 패널에 기존의 하부 게이트 박막 트랜지스터 소자 대신 상부 게이트 구조의 소자를 적용하여 공정 단순화 및 안정적인 소자 구동을 제공할 수 있다.
According to the present invention, an element of an upper gate structure can be applied to a TFT backplane panel for a direct digital X-ray radiography system instead of a conventional lower gate thin film transistor element, thereby providing process simplification and stable device driving.

도 1은 간접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조와 직접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조를 각각 개략적으로 보여주는 도면이다.
도 2는 직접형 digital X-ray radiography system에 사용되는 하부 게이트 구조의 박막 트랜지스터의 단면 구조를 보여주는 도면이다.
도 3은 본 발명의 일실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판에 형성된 단위 화소의 구조를 보여주는 도면이다.
FIG. 1 is a view schematically illustrating a structure of a TFT backplane panel used in an indirect X-ray imaging system and a structure of a TFT backplane panel used in a direct X-ray imaging system.
2 is a cross-sectional view of a thin film transistor having a bottom gate structure used in a direct digital X-ray radiography system.
3 is a view illustrating a structure of a unit pixel formed on a thin film transistor array substrate for an X-ray detector according to an exemplary embodiment of the present invention.

본 발명은 기존의 디지털 엑스레이 영상 진단 시스템(Digital X-ray Radiography system)에서의 구동 백플레인에 사용되는 하부 게이트 구조의 박막 트랜지스터 소자가 가지는 단점을 개선하여, 공정의 단순화, X-ray(방사선) 조사로부터의 소자 보호 및 소자의 안정성을 향상시키기 위해서 상부 게이트(top gate) 구조의 박막 트랜지스터가 적용되는 것을 특징으로 한다. The present invention improves the shortcomings of the thin-film transistor element of the lower gate structure used for the driving backplane in the existing digital X-ray radiography system, simplifying the process, X-ray (radiation) irradiation A thin film transistor having a top gate structure is applied to protect the device from the device and to improve the stability of the device.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, On the contrary, when a part is "just above" another part means that there is no other part in the middle. It demonstrates in detail so that implementation may be carried out easily. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도 1은 간접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조와 직접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조를 각각 개략적으로 보여주는 도면이다.FIG. 1 is a view schematically illustrating a structure of a TFT backplane panel used in an indirect X-ray imaging system and a structure of a TFT backplane panel used in a direct X-ray imaging system.

도 1의 (a)는 간접 검출 방식(Indirect detection methods)에 따른 상기 간접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조이고, 도 1의 (b)는 직접 검출 방식(Direct detection methods)에 따른 상기 직접형 엑스선 영상 진단 시스템에서 사용하는 TFT 백플레인 패널의 구조이다.FIG. 1A is a structure of a TFT backplane panel used in the indirect X-ray imaging system according to indirect detection methods, and FIG. 1B is a direct detection method. The structure of the TFT backplane panel used in the direct X-ray imaging system according to the present invention.

본 발명의 X-ray 검출기용 박막 트랜지스터 어레이 기판은 도 1의 (b)와 같은 직접 검출 방식(Direct detection methods)에 따른 직접형 digital X-ray radiography system용 TFT 백플레인 패널에 적용된다.The thin film transistor array substrate for a thin-ray detector of the present invention is applied to a TFT backplane panel for a direct digital X-ray radiography system according to direct detection methods as shown in FIG.

본 발명의 X-ray 검출기용 박막 트랜지스터 어레이 기판은 기본적으로 유리 기판과 같은 베이스 기판과, 이 베이스 기판에 매트릭스 형태로 배열된 복수의 화소들로 이루어진다. 각 화소는 1개의 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결된 1개의 커패시터 및 상하부 전극을 갖는 포토컨덕터(photoconductor)로 이루어진 구조를 갖는다. The thin film transistor array substrate for a thin-ray detector of the present invention basically consists of a base substrate such as a glass substrate and a plurality of pixels arranged in a matrix form on the base substrate. Each pixel has a structure including one thin film transistor, a photoconductor having one capacitor and an upper and lower electrodes electrically connected to the thin film transistor.

한편, 기존의 직접 검출 방식에 따른 박막 트랜지스터 어레이 기판에 형성되는 박막 트랜지스터는 기본적으로 하부 게이트 구조를 갖는다.Meanwhile, a thin film transistor formed on a thin film transistor array substrate according to a conventional direct detection method basically has a bottom gate structure.

도 2는 직접형 digital X-ray radiography system에 사용되는 하부 게이트 구조의 박막 트랜지스터의 단면 구조를 보여주는 도면이다.2 is a cross-sectional view of a thin film transistor having a bottom gate structure used in a direct digital X-ray radiography system.

도 2를 참조하면, 기존의 직접형 digital X-ray radiography system에 사용되는 하부 게이트 구조의 박막 트랜지스터 소자는 소스 전극과 드레인 전극의 패터닝을 위한 식각 공정 시, 채널층(Channel)이 영향을 받을 수 있다. Referring to FIG. 2, a thin film transistor device having a lower gate structure used in a conventional direct digital X-ray radiography system may be affected by a channel layer during an etching process for patterning a source electrode and a drain electrode. have.

또한 채널층이 상부로부터 입사하는 X-ray(Incident X-ray)에 노출되어 있고, 채널층이 패널 제작 시 필요한 보호층(passivation)과 직접적으로 만나게 된다. In addition, the channel layer is exposed to incident X-ray (Incident X-ray) from the top, and the channel layer directly meets the passivation (passivation) required for manufacturing the panel.

따라서, 보호층(passivation layer)의 재료 및 공정 조건에 따라 박막 트랜지스터 소자의 특성이 영향을 받을 수 있고, 화소 전극(Pixel Electrode)에 과다한 전하가 축적되어 있을 경우에는 박막 트랜지스터를 오동작시키는 주원인으로써 작용할 수 있다.Therefore, the characteristics of the thin film transistor element may be affected by the material and process conditions of the passivation layer, and when excessive charge is accumulated in the pixel electrode, it may act as a main cause of malfunction of the thin film transistor. Can be.

하지만, 이러한 박막 트랜지스터를 상부 게이트 (top gate) 구조로 변경하면, 채널층이 소스 및 드레인 전극 형성 후에 증착 및 패터닝 공정을 진행할 수 있게 된다. 이에 따라, 기존의 하부 게이트 구조의 박막 트랜지스터와는 달리 소스 전극 및 드레인 전극 공정에 의한 영향이 없게 된다. However, if the thin film transistor is changed into a top gate structure, the channel layer may proceed with the deposition and patterning process after the source and drain electrodes are formed. As a result, unlike the thin film transistor having the lower gate structure, there is no influence by the source electrode and the drain electrode process.

또한 상부 게이트 구조의 박막 트랜지스터에서는, 기존의 게이트 전극이 채널층의 상부에 배치되면서, 동시에 게이트 절연막도 같이 상부에 형성된다. 이에 따라 상부로 이동한 게이트 절연막이 채널층을 보호해 주므로, 채널층이 보호층(passivation layer)에 의해 영향을 받지 않게 된다.In the thin film transistor having the upper gate structure, the existing gate electrode is disposed on the channel layer, and at the same time, the gate insulating film is also formed on the upper side. Accordingly, since the gate insulating layer moved to the upper portion protects the channel layer, the channel layer is not affected by the passivation layer.

또한 상부로 이동한 게이트 전극을 X-lay을 차폐할 수 있는 재료로 구현하게 되면, 채널층이 상부로부터 입사하는 X-lay로부터 받는 영향을 방지할 수 있으므로, 상부의 포토컨덕터(photoconductor) 층의 두께 선정에 여유를 가질 수 있게 된다.In addition, if the gate electrode moved to the upper part is made of a material capable of shielding the X-lay, the influence of the channel layer from the X-lay incident from the upper part can be prevented, so that the upper photoconductor layer It is possible to afford to select the thickness.

그리고 소스/드레인 전극과 픽셀 전극 사이의 전압 차이에 의해서 의도되지 않은 소자의 동작을 방지할 수 있기 때문에 보다 안정적인 패널 구동이 가능하게 된다.In addition, an unintended operation of the device can be prevented by the voltage difference between the source / drain electrodes and the pixel electrode, thereby enabling more stable panel driving.

이에, 본 발명에서는 직접형 digital X-ray radiography system용 TFT 백플레인 패널에 기존의 하부 게이트 박막 트랜지스터 소자 대신 상부 게이트 구조의 소자가 적용된다. Therefore, in the present invention, an element having an upper gate structure is applied to a TFT backplane panel for a direct digital X-ray radiography system instead of a conventional lower gate thin film transistor element.

도 3은 본 발명의 일실시예에 따른 X-ray 검출기용 박막 트랜지스터 어레이 기판에 형성된 단위 화소의 단면 구조를 보여주는 단면도이다.3 is a cross-sectional view illustrating a cross-sectional structure of a unit pixel formed on a thin film transistor array substrate for an X-ray detector according to an exemplary embodiment of the present invention.

도 3을 참조하면, X-ray 검출기용 박막 트랜지스터 어레이 기판은 직접 검출 방식의 디지털 엑스선 영상 진단 시스템에 적용되어, 영상신호를 리드아웃(read-out) 한다. Referring to FIG. 3, a thin film transistor array substrate for an X-ray detector is applied to a digital X-ray imaging system of a direct detection method, and reads out an image signal.

이러한 박막 트랜지스터 어레이 기판은 매트릭스 형태로 배열된 복수의 화소 영역이 정의된 유리 기판과 같은 베이스 기판(110)과 각 화소 영역에 구비된 커패시터(130) 및 광전 변환부(140)를 포함한다. The thin film transistor array substrate includes a base substrate 110 such as a glass substrate in which a plurality of pixel regions arranged in a matrix form is defined, a capacitor 130 and a photoelectric conversion unit 140 provided in each pixel region.

상기 베이스 기판(110) 상에는 도면에 도시되지는 않았으나 일방향으로 형성되는 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차하는 복수의 데이터 라인이 형성된다. 상기 복수의 게이트 라인과 상기 복수의 게이트 라인에 교차하는 복수의 데이터 라인에 의해 상기 복수의 화소 영역이 정의된다.Although not shown in the drawing, a plurality of gate lines formed in one direction and a plurality of data lines crossing the plurality of gate lines are formed on the base substrate 110. The plurality of pixel areas is defined by the plurality of gate lines and the plurality of data lines crossing the plurality of gate lines.

각 화소 영역에는 상부 게이트 구조를 갖는 박막 트랜지스터(120)와 이 박막 트랜지스터(120)와 전기적으로 연결된 광전 변환 소자(140)가 각각 구비된다. 또한 각 화소 영역에는 상기 박막 트랜지스터(120)와 연결되는 커패시터(130)가 더 구비되어, 각 화소 영역은 기본적으로 1T-1C(1 Transistor - 1 Capacitor) 구조로 설계된다. Each pixel region includes a thin film transistor 120 having an upper gate structure and a photoelectric conversion element 140 electrically connected to the thin film transistor 120. In addition, each pixel region is further provided with a capacitor 130 connected to the thin film transistor 120, each pixel region is basically designed to have a 1T-1C (1 Transistor-1 Capacitor) structure.

구체적으로, 상기 상부 게이트 구조의 박막 트랜지스터는 상기 베이스 기판(110)상에 정의된 각 화소영역에 형성되어, 상기 광전 변화 소자(140)와 연결되는 소스 전극(122B)과, 상기 소스 전극(122B)과 동일한 층에 형성되어 일정 간격으로 이격된 드레인 전극(122A)을 포함한다. 드레인 전극(122A)과 소스 전극(122B)은 동일한 공정을 통해 동시에 구비된다.In detail, the thin film transistor having the upper gate structure is formed in each pixel area defined on the base substrate 110 to be connected to the photoelectric change element 140 and the source electrode 122B. And drain electrodes 122A formed on the same layer and spaced apart at regular intervals. The drain electrode 122A and the source electrode 122B are simultaneously provided through the same process.

상기 일정 간격으로 이격된 공간에는 반도체 채널층(124A)이 구비된다. The semiconductor channel layer 124A is provided in spaces spaced at regular intervals.

반도체 채널층(124A)은 서로 마주하는 상기 드레인 전극(122A)의 일단부와 상기 소스 전극(122B)의 일단부를 덮는다. 이때, 상기 반도체 채널층(124A)과 상기 드레인/소스 전극(122A, 122B) 사이에는 오믹 콘택층(124B)이 구비될 수 있다.The semiconductor channel layer 124A covers one end of the drain electrode 122A and one end of the source electrode 122B facing each other. In this case, an ohmic contact layer 124B may be provided between the semiconductor channel layer 124A and the drain / source electrodes 122A and 122B.

이 오믹 콘택층(124B)은 반도체 채널층(124A)과 소스 전극(122A) 및 드레인 전극(122B) 간의 접촉 저항을 감소시키기 위한 층으로, n형 불순물이 고농도로 도핑된 비정질 실리콘으로 구현될 수 있다. The ohmic contact layer 124B is a layer for reducing contact resistance between the semiconductor channel layer 124A, the source electrode 122A, and the drain electrode 122B. The ohmic contact layer 124B may be formed of amorphous silicon doped with a high concentration of n-type impurities. have.

화소 영역 전체에 걸쳐 상기 드레인 전극(122A), 상기 소스 전극(122B) 및 상기 반도체 채널층(124A)을 덮는 유전체 층(126)이 구비될 수 있다.A dielectric layer 126 may be provided to cover the drain electrode 122A, the source electrode 122B, and the semiconductor channel layer 124A over the pixel area.

상기 유전체 층(126)은 기존의 하부 게이트 구조의 박막 트랜지스터에서, 채널층의 하부에 구비된 게이트 절연막이 채널층 상부로 이동한 것이다. 따라서, 기존의 기존의 하부 게이트 구조의 박막 트랜지스터에서와 같은 게이트 절연막의 기능을 수행하는 동시에 상기 박막 트랜지스터(120)에 연결된 커패시터(130)를 구성하기 위한 유전체로서 사용된다.The dielectric layer 126 is a thin film transistor having a lower gate structure in which a gate insulating layer provided under the channel layer is moved above the channel layer. Therefore, it is used as a dielectric for constituting the capacitor 130 connected to the thin film transistor 120 while performing the function of the gate insulating film as in the conventional thin film transistor of the lower gate structure.

상기 유전체층(126)을 사이에 두고, 상기 반도체 채널층(124A)의 상부에는 게이트 전극(128)이 구비되어, 상부 게이트 구조를 갖는 박막 트랜지스터(120)가 기본적으로 형성된다. A gate electrode 128 is provided on the semiconductor channel layer 124A with the dielectric layer 126 interposed therebetween, and a thin film transistor 120 having an upper gate structure is basically formed.

상기 유전체 층(126)의 상부에는 상기 게이트 전극(128)과 상기 유전체 층(126)을 덮는 보호층(139)이 화소 영역 전체 걸쳐 구비된다. A passivation layer 139 covering the gate electrode 128 and the dielectric layer 126 is provided over the dielectric layer 126 over the entire pixel area.

상기 게이트 전극(128)은 상기 반도체 채널층(124A)의 상부에 형성됨으로써, 입사된 X-ray가 반도체 채널층으로 유입되는 것을 차단하는 차폐 역할을 하여, 반도체 채널층(124A)이 상부로부터 입사하는 X-lay로부터 받는 영향을 방지할 수 있으므로, 아래에 설명하는 상부의 포토컨덕터(photoconductor) 층의 두께 선정에 여유를 가질 수 있게 된다.The gate electrode 128 is formed on the semiconductor channel layer 124A, and serves to shield the incident X-rays from entering the semiconductor channel layer, so that the semiconductor channel layer 124A is incident from the top. Since the influence from the X-lay can be prevented, the thickness of the upper photoconductor layer described below can be afforded.

또한 기존의 하부 게이트 구조의 박막 트랜지스터와는 달리 상부로 이동한 상기 유전체 층(126)이 보호층의 영향으로부터 반도체 채널층(124A)을 보호해 주므로, 반도체 채널층(124A)이 보호층(passivation layer)에 의해 영향을 받지 않게 된다.In addition, unlike the thin film transistor having the lower gate structure, since the dielectric layer 126 moved upward protects the semiconductor channel layer 124A from the influence of the protective layer, the semiconductor channel layer 124A is a passivation layer. unaffected by layers).

한편, 박막 트랜지스터(120)에 전기적으로 연결된 커패시터(130)는 박막 트랜지스터(120)의 상기 소스 전극(122B)와 동일한 층에 형성되어, 상기 소스 전극(122B)과 연결되는 하부 전극(132)과, 상기 유전체 층(126)을 사이에 두고, 상기 하부 전극(132)와 마주하는 상부 전극(136)을 포함한다. 이때, 상기 커패시터(130)의 상부 전극(136)은 상기 게이트 전극(128)과 동일한 공정에 의해 동시에 형성될 수 있다. Meanwhile, the capacitor 130 electrically connected to the thin film transistor 120 is formed on the same layer as the source electrode 122B of the thin film transistor 120, and the lower electrode 132 connected to the source electrode 122B and the lower electrode 132. And an upper electrode 136 facing the lower electrode 132 with the dielectric layer 126 interposed therebetween. In this case, the upper electrode 136 of the capacitor 130 may be simultaneously formed by the same process as the gate electrode 128.

상기 광전 변환 소자(140)는 상기 보호층(139) 상부에 형성된다. The photoelectric conversion element 140 is formed on the protective layer 139.

이러한 광전 변환 소자(140)는 화소 전극(142)과, 포토컨덕터 층(144) 및 바이어스 전극(146)을 포함한다.The photoelectric conversion element 140 includes a pixel electrode 142, a photoconductor layer 144, and a bias electrode 146.

화소 전극(142)은 상기 박막 트랜지스터(120)를 제외한 화소 영역 전체에 걸쳐 형성된된다. 이때, 화소 전극(142)은 비아홀(Via)을 통해 상기 커패시터(130)의 하부 전극(132)과 연결된다. 따라서, 상부 게이트 구조를 갖는 박막 트랜지스터(120)는 그 소스 전극을 통해 상기 광전 변환 소자(140)와 연결된다.The pixel electrode 142 is formed over the entire pixel region except for the thin film transistor 120. In this case, the pixel electrode 142 is connected to the lower electrode 132 of the capacitor 130 through a via hole Via. Therefore, the thin film transistor 120 having the upper gate structure is connected to the photoelectric conversion element 140 through its source electrode.

포토컨덕터 층(144)은 상기 화소 전극(142)에 의해 노출된 보호층(139)과 상기 화선 전극(142)의 전면에 구비되며, 특별히 한정하는 것은 아니지만 CdZnTe, HgI2 , PbI2, a-Se 등으로 구성될 수 있다.The photoconductor layer 144 is provided on the front surface of the passivation electrode 142 and the protective layer 139 exposed by the pixel electrode 142, but is not particularly limited to CdZnTe, HgI 2 , PbI 2 , and a-. Se and the like.

바이어스 전극(146)은 상기 포토 컨덕터(144)를 사이에 두고, 상기 화소 영역 전체에 걸쳐 포토컨덕터 층(144)의 상부에 구비된다. The bias electrode 146 is disposed on the photoconductor layer 144 over the pixel region with the photoconductor 144 therebetween.

상부 게이트 구조를 갖는 박막 트랜지스터(120)의 소스 및 게이트 전극(122B, 128) 물질로는 특별히 한정하는 것은 아니지만, Al, Cr, Mo, Ti 등의 금속 재료가 사용될 수 있다.  The material of the source and gate electrodes 122B and 128 of the thin film transistor 120 having the upper gate structure is not particularly limited, but metal materials such as Al, Cr, Mo, and Ti may be used.

반도체 채널층(124A)을 구성하는 물질로는 특별히 한정하는 것은 아니며, 비정질 Si 및 저온 공정 다결정 Si (Low Temperature Poly Silicon, LTPS) 등이 사용될 수 있다.The material constituting the semiconductor channel layer 124A is not particularly limited, and amorphous Si and low temperature polycrystalline Si (Low Temperature Poly Silicon, LTPS) may be used.

유전층(126) 물질로는 특별히 한정하는 것은 아니며, SiO2, Al2O3 등의 산화물과 Si3N4 등의 질화물 등이 사용될 수 있다. The material of the dielectric layer 126 is not particularly limited, and oxides such as SiO 2 and Al 2 O 3 and nitrides such as Si 3 N 4 may be used.

유전체 층(126) 상부에 구비된 게이트 전극(128) 물질로는 특별히 한정하는 것은 아니지만 엑스선을 차폐할 수 있는 납 (Pb) 합금 또는 일반적인 전극 물질인 Al, Cr, Mo, Ti 등과 Pb의 이중 접합 전극이 사용될 수 있다.The material of the gate electrode 128 provided on the dielectric layer 126 is not particularly limited, but may be a double junction of Pb alloy capable of shielding X-rays or Al, Cr, Mo, Ti, and the like, which are general electrode materials. An electrode can be used.

상기와 같은 물질로 구성된 상부 게이트 구조 박막 트랜지스터의 제조 공정을 살펴보면 다음과 같다. Looking at the manufacturing process of the upper gate structure thin film transistor composed of the above materials are as follows.

베이스 기판(110) 위에 드레인 및 소스 전극(122A, 122B)으로 사용될 물질을 증착 및 패터닝 한 후, 비정질 Si 또는 저온 공정 다결정 Si 채널층(124A)을 증착 및 패터닝 한다. After depositing and patterning a material to be used as the drain and source electrodes 122A and 122B on the base substrate 110, an amorphous Si or low temperature process polycrystalline Si channel layer 124A is deposited and patterned.

채널층(124A) 공정 이후에는 유전층(126)을 증착한 후, 상부 게이트 구조를 형성하기 위해서 게이트 전극(128)을 증착 및 패터닝하면, 기본 단위 박막 트랜지스터 소자의 구현이 완료된다.After the channel layer 124A process, the dielectric layer 126 is deposited, and then the gate electrode 128 is deposited and patterned to form an upper gate structure, thereby implementing the basic unit thin film transistor device.

박막 트랜지스터와 함께 화소를 구성하는 커패시터의 경우에는 하부 전극(132)의 경우에는 박막 트랜지스터(120) 단위 소자의 소스 및 드레인 전극 형성 시 동시에 증착 및 패터닝을 한 후, 추후 화소 전극(142) 형성할 때 전기적으로 연결이 되도록 1T-1C (1 transistor - 1 capacitor) 구조를 구현한다. In the case of the capacitor constituting the pixel together with the thin film transistor, the lower electrode 132 may simultaneously deposit and pattern the source and drain electrodes of the thin film transistor 120 unit element, and then form the pixel electrode 142 later. When 1T-1C (1 transistor-1 capacitor) structure is implemented to be electrically connected.

커패시터(130)의 하부 전극(136)은 박막 트랜지스터(120)의 드레인/소스 전극(122A, 122B) 형성 시 동시에 형성된다.The lower electrode 136 of the capacitor 130 is simultaneously formed when the drain / source electrodes 122A and 122B of the thin film transistor 120 are formed.

박막 트랜지스터 어레이 공정 후, thermal evaporation 또는 RF/DC sputtering 등의 공정을 통하여 60~600 도의 공정 온도에서 포토컨덕터(photoconductor) 물질을 증착한 후, 상부 전극을 증착하여 패널 공정을 마무리한다.After the thin film transistor array process, a photoconductor material is deposited at a process temperature of 60 to 600 degrees through thermal evaporation or RF / DC sputtering, and then the upper electrode is deposited to finish the panel process.

이상 설명한 바와 같이, 기존의 하부 게이트 구조의 박막 트랜지스터의 경우, 반도체 채널층의 형성 후에 소스 및 드레인 전극이 증착되고, 패턴 형성을 위해서 식각 공정을 수행하게 되는데, 이 때 소스 및 드레인 전극의 식각 물질에 채널층이 손상될 수 있으므로 기존에는 식각 정지층 (Etch stop layer)을 사용하거나, back channel etching 공정 등을 통하여 손상된 채널층을 제거하는 공정을 진행하였다. 그러나 상부 게이트 구조의 박막 트랜지스터의 경우에는 소스 및 드레인 패터닝 공정에 영향을 받지 않아서 추가적인 공정이 필요하지 않다.As described above, in the case of the thin film transistor having the lower gate structure, the source and drain electrodes are deposited after the formation of the semiconductor channel layer, and the etching process is performed to form the pattern. Since the channel layer may be damaged, the process of removing the damaged channel layer by using an etch stop layer or a back channel etching process has been performed. However, the thin film transistor having the upper gate structure is not affected by the source and drain patterning process, so no additional process is required.

또한 하부 게이트 구조의 소자의 경우에는 패널 제작 시, 채널 상부에 passivation 층을 필요로 하는데, 이때, 채널층이 직접적으로 이러한 보호층(passivastion)에 노출되므로, 소자 특성이 영향을 받지 않는 재료 및 공정 조건의 확보가 필요하나, 상부 게이트 구조의 경우에는 게이트 절연막에 의한 self-passivation 기능이 있으므로 소자의 기본적인 공정만으로도 소자의 보호(passivation) 효과를 얻을 수 있고, 패널 제작 시, 보호층(passivation) 재료 및 공정에 대한 민감도가 감소하여, 안정적인 소자를 구현할 수 있다.In addition, in the case of a device having a lower gate structure, a passivation layer is required at the top of a channel when manufacturing a panel. In this case, since the channel layer is directly exposed to such passivastion, materials and processes in which device characteristics are not affected. It is necessary to secure the condition, but the upper gate structure has self-passivation function by the gate insulating film, so the device can be protected by the basic process of the device. And the sensitivity to the process is reduced, it is possible to implement a stable device.

또한 상부 게이트 구조에서는 상부 게이트 전극을 방사선 차페가 가능한 전극을 사용할 경우, 추가적인 차페막이 없어도 TFT 소자로의 방사선의 영향을 자동적으로 배제할 수 있다.In addition, in the upper gate structure, when an electrode capable of shielding the radiation of the upper gate electrode is used, the influence of radiation to the TFT element can be automatically eliminated even without an additional shielding film.

또한 상부 게이트 전극을 사용할 경우, 엑스선 조사 시에 상부에 걸리는 픽셀 전극의 고전압에 의한 박막 트랜지스터의 오동작을 방지하여 소자의 안정적인 동작을 구현할 수 있다.In addition, when the upper gate electrode is used, a stable operation of the device may be realized by preventing a malfunction of the thin film transistor due to the high voltage of the pixel electrode applied to the upper part during X-ray irradiation.

Claims (6)

디지털 엑스선 영상 진단 시스템에서 영상신호를 리드 아웃 하는 X-ray 검출기용 박막 트랜지스터 어레이 기판에 있어서,
일방향으로 형성되는 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차하여 다소의 화소 영역을 정의하는 복수의 데이터 라인이 형성된 베이스 기판;
각 화소 영역에 형성되어, 상부 게이트 구조를 갖는 박막 트랜지스터; 및
상기 각 화소 영역에 형성되어 상기 박막 트랜지스터에 연결되고, 상기 X-ray의 직접적인 조사량에 대응하는 전하를 발생하여 상기 박막 트랜지스터에 연결된 커패시터에 충전시키는 광전 변환 소자를 포함하되,
상기 박막 트랜지스터는
상기 베이스 기판상에 형성되어, 상기 광전 변화 소자와 연결되는 소스 전극;
상기 소스 전극과 동일한 층에 형성되어 일정 간격으로 이격된 드레인 전극;
상기 일정 간격으로 이격된 공간에 형성되어, 서로 마주하는 상기 드레인 전극의 일단부와 상기 소스 전극의 일단부를 덮는 반도체 채널층;
상기 소스 전극, 상기 드레인 전극 및 상기 반도체 채널층을 덮는 유전체 층;
상기 유전체 층을 사이에 두고, 상기 반도체 채널층의 상부에 형성되고, 상기 X-ray가 상기 반도체 채널층으로 입사하는 것을 차단하는 게이트 전극; 및
상기 게이트 전극과 상기 유전체 층을 덮는 보호층
을 포함하는 것
인 X-ray 검출기용 박막 트랜지스터 어레이 기판.
A thin film transistor array substrate for an X-ray detector for reading out an image signal in a digital x-ray imaging system,
A base substrate having a plurality of gate lines formed in one direction and a plurality of data lines crossing some of the gate lines and defining some pixel regions;
A thin film transistor formed in each pixel region and having an upper gate structure; And
A photoelectric conversion element formed in each pixel area and connected to the thin film transistor and generating a charge corresponding to a direct dose of the X-ray to charge a capacitor connected to the thin film transistor,
The thin film transistor
A source electrode formed on the base substrate and connected to the photoelectric change element;
A drain electrode formed on the same layer as the source electrode and spaced apart at regular intervals;
A semiconductor channel layer formed in the spaced spaced intervals and covering one end of the drain electrode and one end of the source electrode facing each other;
A dielectric layer covering the source electrode, the drain electrode and the semiconductor channel layer;
A gate electrode formed on the semiconductor channel layer with the dielectric layer interposed therebetween and blocking the X-ray from entering the semiconductor channel layer; And
A protective layer covering the gate electrode and the dielectric layer
Including
Thin film transistor array substrate for X-ray detector.
삭제delete 삭제delete 제1항에 있어서, 상기 박막 트랜지스터와 연결된 커패시터를 더 포함하고,
상기 커패시터는,
상기 소스 전극과 동일한 층에 형성되어, 상기 소스 전극과 연결되는 하부 전극;
상기 유전체 층을 사이에 두고, 상기 하부 전극와 마주하는 상부 전극을 포함하되,
상기 커패시터의 상부 전극은,
상기 게이트 전극과 동일한 공정에 의해 동시에 형성되는 것인 X-ray 검출기용 박막 트랜지스터 어레이 기판.
The method of claim 1, further comprising a capacitor connected to the thin film transistor,
The capacitor
A lower electrode formed on the same layer as the source electrode and connected to the source electrode;
An upper electrode facing the lower electrode with the dielectric layer interposed therebetween,
The upper electrode of the capacitor,
The thin film transistor array substrate for X-ray detector which is formed at the same time by the same process as the gate electrode.
제4항에 있어서, 상기 광전 변환 소자는,
상기 보호층 상부에 형성되어, 상기 박막 트랜지스터를 제외한 상기 화소 영역 전체에 걸쳐 형성되어, 비아홀을 통해 상기 커패시터의 하부 전극과 연결되는 화소 전극;
상기 화소 전극에 의해 노출된 보호층과 상기 화소 전극을 덮는 포토 컨덕터; 및
상기 포토 컨덕터를 사이에 두고, 상기 화소 영역 전체에 걸쳐 형성된 바이어스 전극;
을 포함하는 X-ray 검출기용 박막 트랜지스터 어레이 기판.
The method of claim 4, wherein the photoelectric conversion element,
A pixel electrode formed over the passivation layer and formed over the entire pixel region except for the thin film transistor and connected to a lower electrode of the capacitor through a via hole;
A photoconductor covering the passivation layer exposed by the pixel electrode and the pixel electrode; And
A bias electrode formed over the pixel region with the photoconductor therebetween;
Thin film transistor array substrate for X-ray detector comprising a.
삭제delete
KR1020110050014A 2011-05-26 2011-05-26 A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor Active KR101322331B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110050014A KR101322331B1 (en) 2011-05-26 2011-05-26 A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110050014A KR101322331B1 (en) 2011-05-26 2011-05-26 A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor

Publications (2)

Publication Number Publication Date
KR20120131674A KR20120131674A (en) 2012-12-05
KR101322331B1 true KR101322331B1 (en) 2013-10-28

Family

ID=47515452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050014A Active KR101322331B1 (en) 2011-05-26 2011-05-26 A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor

Country Status (1)

Country Link
KR (1) KR101322331B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651686B2 (en) 2014-10-13 2017-05-16 Samsung Electronics Co., Ltd. X-ray detectors having photoconductors including current resistance layers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160018271A (en) 2014-08-08 2016-02-17 삼성전자주식회사 Radiation detector
CN115036335B (en) * 2022-06-14 2023-08-11 无锡鉴微华芯科技有限公司 High-energy X-ray detector and preparation process thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189175A1 (en) * 2002-04-03 2003-10-09 Lee Ji Ung Imaging array and methods for fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189175A1 (en) * 2002-04-03 2003-10-09 Lee Ji Ung Imaging array and methods for fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651686B2 (en) 2014-10-13 2017-05-16 Samsung Electronics Co., Ltd. X-ray detectors having photoconductors including current resistance layers

Also Published As

Publication number Publication date
KR20120131674A (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JP3589954B2 (en) Electromagnetic wave detector, image detector, and method of manufacturing electromagnetic wave detector
JP4753516B2 (en) Radiation imager structure and method for manufacturing a radiation imager
US9806123B2 (en) Image sensor and manufacturing method thereof
EP2696367B1 (en) Image detector and radiation detecting system
KR101694550B1 (en) Coplanar high fill factor pixel architecture
JP6164799B2 (en) Optical sensing device and driving method thereof
US20130264485A1 (en) Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system
US8952477B2 (en) Photoelectric conversion element having a plurality of layered semiconductors and method for manufacturing same
KR102435880B1 (en) Flat panel detector and manufacturing method thereof
JP2008148090A (en) Image signal reading method and apparatus, and image signal reading system
JP6125017B2 (en) X-ray image sensor substrate
WO2016163347A1 (en) Photosensor substrate
CN111129045A (en) Digital X-ray detector and thin film transistor array substrate therefor
KR20190062772A (en) Array substrate for digital x-ray detector, digital x-ray detector including the same
US20110073979A1 (en) Detection element
US20150236062A1 (en) Radiographic imaging array fabrication process for metal oxide thin-film transistors with reduced mask count
US20120319978A1 (en) Display device
KR101322331B1 (en) A thin film transistor array panel for X-ray detectorand a method for manufacturing the thin film transistor
JP3594122B2 (en) 2D image detector
JP2000156522A (en) Photoelectric converter
US20190259803A1 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
KR102619971B1 (en) Digital x-ray detector and method of fabricating thereof
CN111081715B (en) Thin film transistor array substrate and digital X-ray detector including same
JP4478215B2 (en) Corrosion resistant imaging device
TW200524164A (en) Shielded-junction TFT structure

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110526

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120729

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130220

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130717

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130220

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20120729

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20130717

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20130422

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20120928

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20130823

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20130816

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130717

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20130422

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120928

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131021

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161018

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170915

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201020

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211001

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220929

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230921

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee