[go: up one dir, main page]

KR101321353B1 - 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치 - Google Patents

투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치 Download PDF

Info

Publication number
KR101321353B1
KR101321353B1 KR1020120050932A KR20120050932A KR101321353B1 KR 101321353 B1 KR101321353 B1 KR 101321353B1 KR 1020120050932 A KR1020120050932 A KR 1020120050932A KR 20120050932 A KR20120050932 A KR 20120050932A KR 101321353 B1 KR101321353 B1 KR 101321353B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
forming
transparent
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120050932A
Other languages
English (en)
Inventor
김태근
김희동
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020120050932A priority Critical patent/KR101321353B1/ko
Priority to PCT/KR2012/007254 priority patent/WO2013172511A1/ko
Priority to EP12876740.7A priority patent/EP2851967B1/en
Priority to US14/398,783 priority patent/US9391240B2/en
Priority to JP2015512549A priority patent/JP6096285B2/ja
Application granted granted Critical
Publication of KR101321353B1 publication Critical patent/KR101321353B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/821—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising carbon nanotubes

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 투명 전극 형성 방법 및 이를 이용하여 투명 전극이 형성된 반도체 장치를 공개한다. 본 발명은 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화되는 투명 재질의 물질로 투명 전극을 형성하고, 투명 전극에 전압을 인가하여 투명 전극의 저항상태를 저저항 상태로 변화시키는 포밍(forming) 공정을 수행하여 투명 전극이 전도성을 갖도록 함으로써, 투명 전극의 하부 또는 상부에 형성되는 반도체층과 양호한 오믹 특성을 나타내면서도, 가시광 영역뿐만 아니라 단파장의 자외선 영역의 빛에 대해서도 높은 투과도를 나타내는 투명 전극을 형성할 수 있다.

Description

투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치{Fabrication method of transparent electrode and semiconductor device using the same}
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치에 관한 것이다.
투명 전극은 LED, 태양전지, 의료용 자외선 소독기, 수산업 등 다양한 분야에서 이용되고 있고, 점점 그 응용 분야와 그 수요가 증대되는 추세에 있다. 특히, 투명 전극은 LED 분야에서 많이 이용되고 있고, LED에 적용되는 현재의 투명 전극 기술은 가시광 영역(400nm-800nm)과 전체 자외선 영역(10nm-400nm) 중 일부 영역(365nm~400nm)까지 적용될 수 있는 ITO(Indium Tin Oxide) 기반의 기술이 주를 이루고 있다.
최근에는, 자외선 영역의 빛을 발생시키는 UV LED에 대한 수요가 급속히 증가하고 있으나, 자외선 영역에서 고전도성과 고투과도를 나타내는 투명 전극이 현재까지 개발되지 못하여, 자외선 LED는 상용화되기 어려운 실정이다.
예컨대, 현재 가장 많이 이용되고 있는 ITO 투명 전극이 형성된 UV LED의 경우에, 활성층에서 생성된 단파장의 자외선 영역(10nm~320nm)의 빛은 대부분 ITO에서 흡수되어, ITO를 투과하여 외부로 추출되는 빛이 1%정도에 불과하다.
도 1에는 종래기술에 따라서 P-GaN 반도체층위 ITO 투명 전극을 형성한 경우의 투과도를 도시하였다. 도 1에 도시된 바와 같이, 파장이 350nm 이상인 영역에서는 80% 이상의 투과도를 나타내지만, 단파장의 자외선 영역에서는 투과도가 급격히 감소하는 것을 알 수 있고, 특히, 280nm 이하의 단파장 영역에서는 투과도가 20%이하로 감소함을 알 수 있다.
이러한 문제점을 해결하기 위한 다른 종래기술은 p-AlGaN와 같은 반도체층 위에 투명 전극을 형성하지 않고, 금속 전극 패드를 직접 형성하였으나, 금속과 반도체층 사이의 일함수의 차이가 너무 커서 Ohmic Contact이 이루어지지 않을 뿐 만 아니라, 전류가 금속 전극 패드에 집중되고 활성층 전체로 공급되지 않아 활성층에서 발생되는 빛이 양이 현저하게 감소하는 문제점이 발생한다.
이러한 문제를 해결하기 위해서, 다양한 연구들이 진행되고 있으나, 아직까지 자외선 영역에서 고전도성과 고투과도를 동시에 나타내는 투명 전극은 개발되고 못하는 실정이다. 이는 물질의 전도성과 투과도는 서로 trade-off관계를 가지고 있기 때문이다. 자외선 영역에서 이용될 수 있을 만큼 높은 투과도를 가지는 물질은 큰 밴드갭(large band-gap)을 가지므로, 전극으로 이용되기에는 전도성이 매우 낮고 반도체 물질과 Ohmic contact 이 이루어지지 않아 전극으로 이용하는 것이 불가능하다.
이러한 문제점을 해결하기 위해 제안된 기술의 일예로서, 투명 전극을 은(Ag) 박막으로 형성하는 기술이 한국특허출원 제 10-2007-0097545 호로서 출원되었다. 그러나, 이러한 종래 기술에서 Ag을 이용하여 투명 전극을 형성하는 경우, Ohmic contact 이 이루어지도록 반도체층 위에 Ag를 얇게 증착하는 것이 매우 어려울 뿐만 아니라, Ag를 반도체층 위에 얇게 증착한다 하더라도 한국특허출원 제 10-2007-0097545 호 도 4의 그래프에 도시된 바와 같이, 빛의 파장이 420nm 이하인 영역에서는 투과도가 80%이하로 급격히 하락하고, 빛의 파장이 380nm 이하인 영역에서는 투과도가 50% 이하로 감소하여, 종래의 ITO 전극과 투과도에서 차이가 없어, 실질적으로 자외선 영역의 투과도 개선을 기대하기 어렵다.
본 발명이 해결하고자 하는 과제는, 가시광 영역뿐만 아니라, 단파장의 자외선 영역에서도 고투과도와 고전도성을 나타내며, 반도체층과 양호한 Ohmic Contact 특성을 나타내는 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치를 제공하는 것이다.
상술한 과제를 해결하기 위한, 본 발명의 바람직한 실시예에 따른 반도체 장치는, 반도체층; 및 상기 반도체층에 일면이 접촉하고, 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화된 투명 전극을 포함한다. 이렇게 높은 투과도를 가지면서도 전계에 의해서 저항 상태가 고저항 상태에서 저자항 상태로 변화된 투명한 재질의 물질로 투명 전극을 형성함으로써, 자외선 영역의 빛에 대해서도 높은 투과도와 오믹 콘택 특성을 동시에 나타내는 투명 전극이 형성된 반도체 장치를 제공할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 반도체 장치는 상기 투명 전극이 상기 반도체층과 접촉하는 일면의 반대면에 금속으로 형성된 금속 전극 패드를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은 포밍 공정이 수행되어 내부에 전도성 필라멘트가 형성될 수 있다. 포밍 공정을 통해서 전도성 필라멘트가 투명 전극 내부에 형성되면 전도성 필라멘트를 통해서 전류가 흐르게 되어 저항이 작아지고 양호한 오믹 특성이 나타나게 된다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은 고유한 임계 전압 이상의 전압이 인가되어 포밍(forming)되면 전도성을 나타내는, 큰 밴드갭을 갖는 투명 재질의 절연물질로 형성될 수 있다. 본 발명의 투명 전극은 포밍 공정 수행전에는 밴드 갭이 커서 투과도는 높으나 저항이 큰 절연물질이지만, 포밍 공정을 수행하면 투과도는 높게 유지하면서 전도성을 갖도록 투명 전극의 저항 상태를 변화시킬 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은 상기 반도체층과 오믹 접촉된다. 본 발명의 투명 전극은 포밍 공정이 수행된 이후에 고저항 상태에서 저저항 상태로 변화되어 반도체층과 오믹 접촉 특성이 나타난다.
또한, 본 발명의 일 실시예에 따르면, 상기 반도체층은 n형 또는 p형으로 도핑된다. 이렇게 반도체층을 도핑함으로써, 반도체층의 전류흐름이 용이해져 투명 전극에 대해서 양호한 오믹 특성이 나타난다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은, 투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리며 계열의 물질, 및 투명한 나노 물질들 중 어느 하나로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 반도체 장치는 상기 투명 전극의 상기 반도체층과 접촉하는 면의 반대면에 형성된 CNT층 또는 그래핀층을 더 포함하거나, 상기 투명 전극과 상기 반도체층 사이에 형성된 CNT층 또는 그래핀층을 더 포함할 수 있다. 이렇게 전도성 필라멘트가 형성된 투명 전극의 일면에 CNT층 또는 그래핀층을 형성하여 투명 전극층의 전도성 필라멘트들을 상호 연결시킴으로써, 일부 전도성 필라멘트가 상호 연결되지 않음으로 인해서 발생할 수 있는 전류 집중 문제를 해결할 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 바람직한 실시예에 따른 투명 전극 형성 방법은, (a) 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화되는 투명 재질의 물질로 투명 전극을 형성하는 단계; 및 (b) 상기 투명 전극에 전압을 인가하여 상기 투명 전극의 저항상태를 저저항 상태로 변화시키는 포밍(forming) 단계를 포함한다.
이렇게 높은 투과도를 가지면서도 전계에 의해서 저항 상태가 변화되는 투명한 재질의 물질로 투명 전극을 형성함으로써, 자외선 영역의 빛에 대해서도 높은 투과도와 오믹 콘택 특성을 동시에 나타내는 투명 전극을 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상술한 투명 전극 형성 방법은, 반도체층 위에 투명 전극을 형성하거나, 포밍이 수행된 투명 전극 위에 반도체층을 형성하는 단계를 더 포함함으로써, 일반적인 LED 와 같이 반도체층위에 투명전극이 형성되는 반도체 장치뿐만 아니라, OLED 및 태양전지와 같이, 투명 전극위에 반도체층이 형성되는 반도체 장치에도 적용될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상술한 투명전극 형성 방법은, 상기 투명 전극이 반도체층 위에 형성된 CNT층 또는 그래핀층 위에 형성되거나, 상기 포밍이 수행된 투명 전극위에 CNT층 또는 그래핀층을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상술한 투명전극 형성 방법은, 상기 투명 전극이 CNT층 또는 그래핀층 위에 형성되거나, 포밍이 수행된 상기 투명 전극 위에 CNT층 또는 그래핀층을 형성하고, 상기 CNT층 또는 그래핀층 위에 반도체층을 형성하는 단계를 더 포함할 수 있다.
이렇게 전도성 필라멘트가 형성된 투명 전극의 일면에 CNT층 또는 그래핀층을 형성하여 투명 전극층의 전도성 필라멘트들을 상호 연결시킴으로써, 일부 전도성 필라멘트가 상호 연결되지 않음으로 인해서 발생할 수 있는 전류 집중 문제를 해결할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상술한 투명 전극 형성 방법은 (c) 상기 투명 전극 위에 금속 전극 패드를 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (b) 단계에서, 상기 투명 전극은 포밍이 수행되는 절연물질 내부에 전도성 필라멘트가 형성될 수 있다. 포밍 공정을 통해서 전도성 필라멘트가 투명 전극 내부에 형성되면 전도성 필라멘트를 통해서 전류가 흐르게 되어 저항이 작아지고 양호한 오믹 특성이 나타나게 된다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은 고유한 임계 전압 이상의 전압이 인가되어 포밍(forming)되면 전도성을 나타내는, 큰 밴드갭을 갖는 투명 재질의 절연물질로 형성될 수 있다. 본 발명의 투명 전극은 포밍 공정 수행전에는 밴드 갭이 커서 투과도는 높으나 저항이 큰 절연물질이지만, 포밍 공정을 수행하면 투과도는 높게 유지하면서 전도성을 갖도록 투명 전극의 저항 상태를 변화시킬 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은 상기 반도체층과 오믹 접촉된다. 본 발명의 투명 전극은 포밍 공정이 수행된 이후에 고저항 상태에서 저저항 상태로 변화되어 반도체층과 오믹 접촉 특성이 나타난다.
또한, 본 발명의 일 실시예에 따르면, 상기 반도체층은 n형 또는 p형으로 도핑된다. 이렇게 반도체층을 도핑함으로써, 반도체층의 전류흐름이 용이해져 투명 전극에 대해서 양호한 오믹 특성이 나타난다.
또한, 본 발명의 일 실시예에 따르면, 상기 (b) 단계는, 상기 투명 전극 위에 금속 전극을 형성하고, 상기 금속 전극에 상기 투명 전극의 고유한 임계 전압 이상의 전압을 인가하여 포밍을 수행할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (b) 단계는, (b1) 상기 투명 전극 위에 포토레지스트를 형성하는 단계; (b2) 상기 포토레지스트 위에 상기 한 쌍의 전극에 대응되는 패턴을 형성하는 단계; (b3) 상기 포토레지스트 패턴을 이용하여 상기 한 쌍의 전극을 형성하는 단계; 및 (b4) 상기 포토레지스트 패턴을 제거하고, 상기 한 쌍의 전극에 상기 투명 전극의 고유한 임계 전압 이상의 전압을 인가하여 포밍을 수행할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 투명 전극은, 투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리며 계열의 물질, 및 투명한 나노 물질들 중 어느 하나로 형성될 수 있다.
본 발명은 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화되는 투명 재질의 물질로 투명 전극을 형성하고, 투명 전극에 전압을 인가하여 투명 전극의 저항상태를 저저항 상태로 변화시키는 포밍(forming) 공정을 수행하여 투명 전극이 전도성을 갖도록 함으로써, 투명 전극의 하부 또는 상부에 형성되는 반도체층과 양호한 오믹 특성을 나타내면서도, 가시광 영역뿐만 아니라 단파장의 자외선 영역의 빛에 대해서도 높은 투과도를 나타내는 투명 전극을 형성할 수 있다.
도 1은 종래기술에 따라서 P-GaN 반도체층위 ITO 투명 전극을 형성한 경우의 투과도를 도시한 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 투명 전극을 구비하는 반도체 장치의 구조를 도시한 도면이다.
도 3a 내지 도 3c 는 이러한 저항 변화 물질의 특성을 설명하는 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 투명 전극을 형성하는 방법을 설명하는 도면이다.
도 5a 및 도 5b는 전류 집중 문제를 해결하기 위한 본 발명의 바람직한 다른 일 실시예에 따른 반도체 장치의 구성을 도시하였다.
도 6a 내지 도 6e는 p-GaN 반도체층위에 AlN 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시한 도면이다.
도 7a 내지 도 7e는 p-GaN 반도체층위에 Ga2O3 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시한 도면이다.
도 8a 내지 도 8e는 p-Si 반도체층 위에 AlN 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
다만, 본 발명은 반도체층과 접촉하는 모든 투명 전극(OLED용 투명전극, 태양전지용 투명전극, LED용 투명 전극 등)에 적용되는 것이고, 이하에서 설명되는 내용은 본 발명의 기술적 사상을 설명하기 위한 일 실시예에 불과함을 주의해야 한다.
도 2는 본 발명의 바람직한 실시예에 따른 투명 전극을 구비하는 반도체 장치의 구조를 도시한 도면이다. 도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 투명 전극을 구비하는 반도체 장치는, 반도체층(10)과 투명 전극(20)이 상호 접촉하도록 반도체층(10) 위에 투명 전극(20)이 형성되고, 투명 전극(20) 위에 금속 전극 패드(30)가 형성된다.
여기서, 반도체층(10)은 무기 반도체층과 유기 반도체층을 모두 포함할 뿐만 아니라, 전하가 유동할 수 있는 모든 물질을 포함하는 개념임을 주의하여야 한다. 무기 반도체층은 Si 및 Ge 과 같은 단일 원소로 이루어지는 단일 원소 반도체를 포함한다. 또한, 무기 반도체층은 Nitride 계열의 화합물 반도체층(GaN, AlGaN, InN, InGaN, AlN 등) 및 Oxide 계열의 화합물 반도체층(GaO, ZnO, CoO, IrO2, Rh2O3, Al2O3, SnO 등)과 같은 화합물 반도체층을 포함하는 개념이다.
무기 반도체층은 대표적으로 OLED(Organic Light Emitting Diode)의 전자(정공) 주입층 및 전자(정공) 수송층을 구성하는 물질을 포함하는 개념이다.
한편, 반도체층(10)의 전도성을 향상시키기 위해서, 반도체층(10)의 투명 전극(20)과 접촉하는 표면에는 p타입 또는 n타입으로 도핑되는 것이 바람직하다.
한편, 본 발명의 투명 전극은 인가된 전계에 의해서 저항상태가 변화되는 투명 재질의 물질(저항 변화 물질)로 형성된다. 이러한, 저항 변화 물질은 주로 ReRAM(Resistive RAM) 분야에서 이용되는 것으로서, 물질에 고유한 임계치 이상의 전압을 물질에 인가하면, electro-forming이 수행되어, 최초에는 절연체인 물질의 저항 상태가 고저항 상태에서 저저항 상태로 변화되어 전도성을 나타내게 된다.
도 3a 내지 도 3c 는 이러한 저항 변화 물질의 특성을 설명하는 도면이다. 도 3a를 참조하면, 절연체인 저항 변화 물질에 임계치 이상의 전압을 인가하면, 전기적 스트레스(forming process)에 의해 박막 내부로 전극 금속 물질이 삽입되거나 박막내 결함구조에 의해 도 3a에 도시된 바와 같이 저항 변화 물질 내부에 전도성 필라멘트(22:conducting filaments)(또는, 금속 필라멘트(metallic filaments))가 형성된다. 이 후에는, 물질에 인가된 전압이 제거되어도 전도성 필라멘트(22)는 유지되고, 이러한 전도성 필라멘트(22)를 통해서 전류가 흐르게 되어, 물질의 저항 상태가 저저항 상태로 유지된다.
도 3b를 참조하면, 저항 변화 물질(AlN)은 forming과정 전에는 절연체 특성을 보이다가 forming 과정 이후 금속의 I-V 특성을 나타냄을 확인 할 수 있다. 또한, 투명 전극 내부에 형성된 전도성 필라멘트는 JOULE-HEATING 효과를 이용하여 도 3b에 도시된 바와 것과 같이 형성(SET) 또는 제거 (RESET)를 할 수 있다.
도 3c는 전도성 필라멘트가 형성된 후 얼마나 안정적으로 유지 될 수 있는가를 보여 주는 그래프로서, 그래프의 빨간색 점선이 보여 주는 것과 같이 전도성 필라멘트가 형성 된 후 10년 동안 안정적으로 저저항 상태가 유지 될 수 있음을 알 수 있다.
본 발명의 바람직한 실시예에서는, 이러한 저항 변화 물질로서, 투명한 전도성 Oxide 계열의 물질(SiO2, Ga2O3, Al2O3, ZnO, ITO 등), 투명한 전도성 Nitride 계열의 물질(Si3N4, AlN, GaN, InN 등), 투명한 전도성 폴리머 계열의 물질(polyaniline (PANI), poly(ethylenedioxythiophene)-polystyrene sulfonate (PEDOT:PSS) 등), 및 투명한 전도성 나노 물질(CNT, CNT-oxide, Graphene, Graphene-oxide 등) 등을 이용하였으나, 상술한 물질 이외에도 투명하고 상술한 저항 변화 특성을 나타내는 물질이라면 본 발명의 투명 전극을 형성하는데 이용될 수 있음은 물론이다. 다만, 상기 물질들이 전도성을 갖는다는 의미는, 포밍(forming) 공정에 의해서 전도성을 갖는다는 의미임을 주의해야 한다.
도 4는 본 발명의 바람직한 실시예에 따른 투명 전극을 형성하는 방법을 설명하는 도면이다.
도 4를 참조하여 본 발명의 바람직한 실시예에 따라서 투명 전극을 형성하는 방법을 설명하면, 먼저, 상술한 바와 같은 반도체층(10) 위에 투명 전극(20)을 형성한다(도 4의 (b)). 투명 전극(20)은 반도체층(10) 위에 상술한 저항 변화 물질을 증착하여 형성할 수 있다.
그 후, 투명 전극(20) 위에 포토레지스트층(PR)(40)를 형성하고(도 4의 (c)), 마스크(50)를 이용하여 포밍(forming)을 수행하기 위한 전극(32)을 형성할 위치를 노광하고 현상하여, 포토레지스트층(40) 위에 포밍용 전극 패턴을 형성한다(도 4의 (d)).
다음으로, 패턴이 형성된 포토레지스트층(40) 위에 금속을 증착하여 패턴 내부를 채우고(도 4의 (e)), Lift-Off 공정을 수행하여 포트레지스트층(40) 위의 금속층 및 포토레지스트층을 제거함으로써, 포밍 공정을 수행하기 위한 전극(32)을 완성한다(도 4의 (f)).
그 후, 도 4의 (g)에 도시된 바와 같이, 투명 전극 위에 형성된 전극(32)에 물질에 고유한 임계 전압 이상의 전압을 인가하면, 절연물질인 투명 전극(20) 내부에 전도성 필라멘트(22)가 형성되어, 투명 전극(20)의 저항 상태가 고저항 상태에서 저저항 상태로 변화된다.
투명 전극(20) 내부에 전도성 필라멘트(22)가 형성되면, 투명 전극(20) 위에 금속 전극 패드(30)를 형성한다(도 4의 (h)). 이 때, 금속 전극 패드(30)를 형성하는 방법은 포밍을 수행하기 위한 전극(32)을 제거하고 별도의 금속 전극 패드를 형성할 수도 있고, 도 4의 (h)에 도시된 바와 같이, 마스크(52)를 이용하여 포밍 전극(32) 위에 추가로 금속을 증착하여 금속 전극 패드(30)를 형성할 수도 있다.
지금까지 본 발명의 바람직한 실시예에 따른 투명 전극 형성 방법 및 이를 이용하여 투명 전극이 형성된 반도체 장치를 설명하였다.
본 발명의 투명 전극은 반도체층과 접촉하는 모든 투명 전극에 적용됨은 상술한 바와 같고, 본 발명의 투명 전극이 적용되는 반도체 장치에 따라서 다양한 변형이 가능함을 당업자는 알 수 있을 것이다.
예컨대, 상술한 예에서는 반도체층 위에 투명 전극이 형성되는 것으로 설명하였으나, OLED의 경우에는 유리 기판위에 투명 전극이 형성되고, 포밍 공정을 수행하여 투명 전극에 전도성 필라멘트가 형성된 이후에, 투명 전극 위에 반도체층이 형성될 수도 있다.
도 2 및 도 4를 참조하여 상술한 실시예에서, 투명 전극(20)내에 형성된 일부 전도성 필라멘트(22)는 다른 전도성 필라멘트들(22)과 연결되지 않을 가능성이 있다. 이 경우, 투명 전극(20)으로 유입되는 전류가 투명 전극(20) 전체로 확산되지 못하고 국부적으로 집중되고, 이에 따라서 투명 전극(20)에 접촉하는 반도체층(10)에도 국부적으로 전류가 집중되는 문제점이 발생할 수도 있다.
도 5a 및 도 5b는 전류 집중 문제를 해결하기 위한 본 발명의 바람직한 다른 일 실시예에 따른 반도체 장치의 구성을 도시하였다.
도 5a 및 도 5b에 도시된 예에서는, 투명 전극(20)의 전류 확산 특성(current spreading)을 향상시키기 위해서, 투명 전극(20)에 형성된 전도성 필라멘트들(22)을 상호 연결시키는 CNT(Carbon Nano Tube)층 또는 그래핀(graphene)층(60)을 투명 전극(20)의 일면에 형성하였다. 도 5a 에서는 CNT층 또는 그래핀층(60)을 투명 전극(20)이 반도체층(10)과 접촉하는 면의 반대면에 형성한 예를 도시하였고, 도 5b에서는 CNT층 또는 그래핀층(60)을 투명 전극(20)층과 반도체층(10) 사이에 형성한 예를 도시하였다.
CNT 및 그래핀은 전도성 및 빛의 투과도가 뛰어난 특성이 있고, 본 발명은 이러한 특성을 이용하여 투명 전극(20)의 일면에 CNT층 또는 그래핀층(60)을 형성하여 투명 전극(20)의 전도성 필라멘트(22)를 상호 연결함으로써, 투명 전극(20)으로 유입된 전류가 반도체층(10) 전체 영역으로 확산되도록 하였다.
이 때, CNT층 및 그래핀층(60)이 두껍게 형성될수록 CNT층 및 그래핀층(60) 내부의 CNT 및 그래핀이 상호 연결되고, 이에 따라서 전도성 필라멘트들(22)이 상호 연결될 확률이 높아져서 투명 전극(20)층의 전도성은 향상되지만 투과도가 낮아진다. 따라서, 본 발명의 CNT층 또는 그래핀층(60)은 투명 전극(20)의 전도성 필라멘트들(22)을 상호 연결시키기에 충분하면서도 투과도가 저해되지 않는 한도내에서 가능한 얇게 형성되는 것이 바람직하다.
도 5a 및 도 5b에 도시된 본 발명의 바람직한 다른 일 실시예에서는, 약 2nm 내지 약 100nm 의 두께로 형성하였다. 2nm는 CNT 및 그래핀을 단일층으로 형성할 수 있는 최소의 두께이고, 100nm는 빛의 투과도를 80% 이상으로 유지할 수 있는 최대의 두께이다.
도 5a 및 도 5b에 도시된 예의 경우에, 투명 전극(20)이 형성된 직후 또는 투명 전극(20)이 형성되기 직전에 CNT층 또는 그래핀층(60)이 형성된다는 점을 제외하면, 나머지 구성은 도 2 및 도 4를 참조하여 설명한 것과 동일하므로, 구체적인 설명은 생략한다.
또한, 도 5a 및 도 5b에 도시된 예에서는, 반도체층(10) 위에 투명 전극(10)이 형성되는 것으로 도시하였으나, 투명전극이 형성된 후 투명 전극 위에 반도체층이 형성될 수도 있으며, 이 때에도, CNT층 또는 그래핀층은 투명 전극과 반도체층 사이에 형성되거나, 투명 전극의 반도체층과 접촉하는 면의 반대면에 형성될 수 있다.
이하에서는, 도 6a 내지 도 8e를 참조하여, 본 발명의 바람직한 실시예에 따른 투명 전극의 빛의 투과 특성 및 Ohmic 특성을 살펴본다.
도 6a 내지 도 6e에는 p-GaN 반도체층위에 AlN 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시하였다.
도 6a 내지 도 6e에 도시된 예에서는, LED에서 많이 이용되는 p-GaN 반도체층 위에 6.1eV의 large band-gap을 가지는 AlN 물질로 투명 전극 박막(두께:80nm)을 형성하였다.
도 6a에 도시된 그래프를 참조하면, 도시된 예에서는 170nm~800nm까지의 파장을 가지는 빛에 대해서 투과도를 측정하였으며, quartz만으로 투과도를 측정한 결과를 기준선(검정색 선)으로 도시하였고, p-GaN 반도체층 위에 AlN 투명 전극을 형성한 후 측정된 결과를 빨간색 선으로 도시하였으며, p-GaN 반도체층 위에 AlN 투명 전극을 형성한 후 650도에서 열처리를 수행한 후 측정된 결과를 녹색 선으로 표시하였다.
그래프에 도시된 바와 같이, 본 발명의 투명 전극은 파장이 256nm 이상인 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타냄을 알 수 있다. 이는 도 1에 도시된 20%의 투과도를 나타내는 종래의 ITO 기반의 투명전극에 비하여 투과도가 현저하게 개선된 것임을 알 수 있다.
도 6b 내지 도 6e에는 측정 전극간의 거리가 2㎛, 4㎛, 6㎛, 8㎛, 및 10㎛ 일때 오믹 특성(도 6b 및 도 6d) 및 TLM(Transfer Length Method) 패턴을 이용하여 측정한 접촉 저항 특성(도 6c 및 도 6e)을 나타낸다.
도 6b를 참조하면, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 포밍 공정 수행 이전에는 인가되는 전압이 0V~1.0V 일 때, 투명 전극에 흐르는 전류값이 0~6.0*10-9 A정도로서, 거의 전류가 흐르지 않고, 전압 대 전류 관계도 비례하지 않으므로 양호하지 않은 오믹 특성을 보임을 알 수 있다. 또한, 도 6c를 참조하면, 오믹 접촉 저항 특성 역시 전혀 선형성을 나타내지 않음을 알 수 있다.
반면, 도 6d를 참조하면, 전도성 필라멘트가 형성된 이후에는, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 투명 전극에 인가되는 전압이 0V ~ 1.0V 일때, 투명 전극에 0 ~ 5.0*10-3 A정도의 전류가 흐르므로, 포밍 공정 수행 이전과 비교하여 106 배만큼의 전류가 더 흐르고, 전류 대 전압 관계도 상호 비례하는 양호한 오믹 특성을 나타냄을 알 수 있다. 또한, 도 6e를 참조하면, 접촉 저항 특성 역시 선형성을 나타내므로 포밍 공정 수행 이전과 비교하여 오믹 접촉 저항 특성이 상당히 개선되었음을 알 수 있다.
도 6a 내지 도 6e에 도시된 예의 p-GaN 반도체층 위에 형성된 AlN 투명 전극 특성을 정리하면, AlN 투명 전극은 257nm 이상의 파장을 갖는 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타내고, TLM(Transfer Length Method) 패턴을 이용하여 측정한 결과, 포밍 공정 수행 전에는 24.113Ω㎝-2 의 접촉저항을 나타내지만, 포밍 공정 수행 후에는 1.33*10-4Ω㎝-2 의 접촉 저항을 나타내므로 전도성이 월등하게 향상될 뿐만 아니라, 양호한 오믹 특성을 나타냄을 알 수 있다.
도 7a 내지 도 7e에는 p-GaN 반도체층위에 Ga2O3 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시하였다.
도 7a 내지 도 7e에 도시된 예에서는, LED에서 많이 이용되는 p-GaN 반도체층 위에 Ga2O3 물질로 투명 전극 박막(두께:80nm)을 형성하였다.
도 7a에 도시된 그래프를 참조하면, 도시된 예의 Ga2O3 투명 전극은 파장이 264nm 이상인 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타냄을 알 수 있다. 이 역시 도 1에 도시된 20%의 투과도를 나타내는 종래의 ITO 기반의 투명전극에 비하여 투과도가 현저하게 개선된 것임을 알 수 있다.
도 7b 내지 도 7e에는 측정 전극간의 거리가 2㎛, 4㎛, 6㎛, 8㎛, 및 10㎛ 일때 오믹 특성(도 7b 및 도 7d) 및 TLM(Transfer Length Method) 패턴을 이용하여 측정한 접촉 저항 특성(도 7c 및 도 7e)을 나타낸다.
도 7b를 참조하면, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 포밍 공정 수행 이전에는 인가되는 전압과 무관하게 투명 전극에 1.0*10-11A 내외의 전류가 흐름을 알 수 있고, 전혀 오믹 특성을 나타내지 않음을 알 수 있다. 또한, 도 7c를 참조하면 오믹 접촉 저항 특성 역시 전혀 선형성을 나타내지 않음을 알 수 있다.
반면, 도 7d를 참조하면, 포밍 공정 수행 이후에는, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 투명 전극에 인가되는 전압이 0V ~ 1.0V 일때, 투명 전극에 0 ~ 2.0*10-2 A정도의 전류가 흐르므로, 포밍 공정 수행 이전과 비교하여 109 배만큼의 전류가 더 흐르고, 전류 대 전압 관계도 상호 비례하는 양호한 오믹 특성을 나타냄을 알 수 있다. 또한, 도 7e를 참조하면, 접촉 저항 특성 역시 선형성을 나타내므로 포밍 공정 수행 이전과 비교하여 오믹 접촉 저항 특성이 상당히 개선되었음을 알 수 있다.
도 7a 내지 도 7e에 도시된 예의 p-GaN 반도체층 위에 형성된 Ga2O3 투명 전극 특성을 정리하면, Ga2O3 투명 전극은 264nm 이상의 파장을 갖는 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타내고, TLM 패턴을 이용하여 측정한 결과, 포밍 공정 수행 전에는 51,680Ω㎝-2 의 접촉저항을 나타내지만, 포밍 공정 수행 후에는 2.64*10-5Ω㎝-2 의 접촉 저항을 나타내므로 전도성이 월등하게 향상될 뿐만 아니라, 양호한 오믹 특성을 나타냄을 알 수 있다.
도 8a 내지 도 8e에는 p-Si 반도체층 위에 AlN 물질을 이용하여 투명 전극을 형성한 예의 투과도 특성, 포밍 공정 수행전의 오믹 특성, 포밍 공정 수행전의 접촉 저항 특성, 포밍 공정 수행후의 오믹 특성, 포밍 공정 수행후의 접촉 저항 특성을 각각 도시하였다.
도 8a 및 도 8b에 도시된 예에서는, p-Si 반도체층 위에 AlN 물질로 투명 전극 박막(두께:80nm)을 형성하였다.
도 8a에 도시된 그래프를 참조하면, 본 발명의 AlN 투명 전극은 파장이 257nm 이상인 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타냄을 알 수 있다. 이 역시 도 1에 도시된 20%의 투과도를 나타내는 종래의 ITO 기반의 투명전극에 비하여 투과도가 현저하게 개선된 것임을 알 수 있다.
도 8b 내지 도 8e에는 측정 전극간의 거리가 2㎛, 4㎛, 6㎛, 8㎛, 및 10㎛ 일때 오믹 특성(도 8b 및 도 8d) 및 TLM(Transfer Length Method) 패턴을 이용하여 측정한 접촉 저항 특성(도 8c 및 도 8e)을 나타낸다.
도 8b를 참조하면, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 포밍 공정 수행 이전에는 인가되는 전압과 무관하게 투명 전극에 0 ~ 0.5*10-9A 내외의 전류가 흐름을 알 수 있고, 오믹 특성을 나타내지 않음을 알 수 있다. 또한, 도 8c를 참조하면 오믹 접촉 저항 특성 역시 전혀 선형성을 나타내지 않음을 알 수 있다.
반면, 포밍 공정 수행 이후에는, 측정 전극간의 거리가 2㎛인 경우를 기준으로, 투명 전극에 인가되는 전압이 0V ~ 1.0V 일때, 투명 전극에 0 ~ 8.0*10-6 A정도의 전류가 흐르므로, 포밍 공정 수행 이전과 비교하여 103 배만큼의 전류가 더 흐르고, 전류 대 전압 관계도 상호 정비례하지는 않지만, 포밍 공정 수행전에 비해서는 양호한 오믹 특성을 나타냄을 알 수 있다. 또한, 도 8e를 참조하면, 접촉 저항 특성 역시 포밍 공정 수행 전과 비교하여 선형성을 나타내므로 오믹 접촉 저항 특성이 상당히 개선되었음을 알 수 있다.
도 8a 내지 도 8e에 도시된 예의 p-Si 반도체층 위에 형성된 AlN 투명 전극 특성을 정리하면, AlN 투명 전극은 257nm 이상의 파장을 갖는 자외선 영역의 빛에 대해서 80% 이상의 투과도를 나타내고, TLM 패턴을 이용하여 측정한 결과, 포밍 공정 수행 전에는 20,816Ω㎝-2 의 접촉저항을 나타내지만, 포밍 공정 수행 후에는 9.21*10-4Ω㎝-2 의 접촉 저항을 나타내므로 전도성이 월등하게 향상될 뿐만 아니라, 양호한 오믹 특성을 나타냄을 알 수 있다.
도 6a 내지 도 8e를 참조하여 살펴본 바와 같이, 본 발명의 바람직한 실시예에 따른 투명 전극은 종래 기술에 비하여 투과도와 오믹 특성이 현저하게 개선됨을 알 수 있다.
아래에의 표 1에는 ITO와 함께 종래기술에서 이용되는 투명 전극의 투과도 및 접촉 저항 특성을 기재하였고, 표 2에는 본 발명의 바람직한 실시에에 따른 투명 전극의 투과도 및 접촉 저항 특성을 기재하였다.
재질 투과도 접촉 저항
ITO 350nm 이상의 파장영역에서 80% 1.12ⅹ10-3 Ωcm-2
ZnO 400nm~700nm 파장영역에서 평균 75% 1.2ⅹ10-2 Ωcm-2
AZO 350nm 이상의 파장영역에서 80% 1.10ⅹ10-2 Ωcm-2
Ga2O3 285nm 이상의 파장영역에서 70% N/A
재질 투과도 접촉 저항
AlN 257nm 이상의 파장영역에서 80% 1.33ⅹ10-4 Ωcm-2
Ga2O3 264nm 이상의 파장영역에서 80% 2.64ⅹ10-5 Ωcm-2
표 1 및 표 2에 기재 내용에서 알 수 있듯이, 본 발명의 투명 전극은 종래 기술의 투명 전극에 비하여 투과도 및 접촉 저항 특성이 모두 크게 개선된 것을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 반도체층 20 투명 전극
22 전도성 필라멘트 30 금속 전극 패드
40 포토레지스트층 50 마스크
60 CNT층 또는 그래핀층

Claims (24)

  1. 반도체층; 및
    상기 반도체층에 일면이 접촉하고, 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화된 투명 전극을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 투명 전극이 상기 반도체층과 접촉하는 일면의 반대면에 금속으로 형성된 금속 전극 패드를 더 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 투명 전극은 포밍 공정이 수행되어 내부에 전도성 필라멘트가 형성된 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 투명 전극은
    고유한 임계 전압 이상의 전압이 인가되어 포밍(forming)되면 전도성을 나타내는, 투명 재질의 절연물질로 형성된 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 투명 전극은 상기 반도체층과 오믹 접촉되는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 반도체층은 n형 또는 p형으로 도핑된 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 투명 전극은
    투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리며 계열의 물질, 및 투명한 나노 물질들 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 투명 전극의 상기 반도체층과 접촉하는 면의 반대면에 형성된 CNT층 또는 그래핀층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 투명 전극과 상기 반도체층 사이에 형성된 CNT층 또는 그래핀층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. (a) 인가되는 전계에 의해서 저항상태가 고저항 상태에서 저저항 상태로 변화되는 투명 재질의 물질로 투명 전극을 형성하는 단계; 및
    (b) 상기 투명 전극에 전압을 인가하여 상기 투명 전극의 저항상태를 저저항 상태로 변화시키는 포밍(forming) 단계를 포함하는 것을 특징으로 하는 투명 전극 형성 방법.
  11. 제 10 항에 있어서,
    상기 (a) 단계에서, 상기 투명 전극은 반도체층 위에 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
  12. 제 11 항에 있어서,
    (c) 포밍이 수행된 상기 투명 전극위에 CNT층 또는 그래핀층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전극 형성 방법.
  13. 제 10 항에 있어서,
    상기 (a) 단계에서, 상기 투명 전극은 반도체층 위에 형성된 CNT층 또는 그래핀층 위에 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
  14. 제 10 항에 있어서,
    (d) 포밍이 수행된 상기 투명 전극 위에 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전극 형성 방법.
  15. 제 10 항에 있어서,
    (e) 포밍이 수행된 상기 투명 전극 위에 CNT층 또는 그래핀층을 형성하고, 상기 CNT층 또는 그래핀층 위에 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전극 형성 방법.
  16. 제 10 항에 있어서,
    상기 (a) 단계에서, 상기 투명 전극은 CNT층 또는 그래핀층 위에 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
  17. 제 10 항에 있어서,
    (f) 상기 투명 전극 위에 금속 전극 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전극 형성 방법.
  18. 제 10 항에 있어서, 상기 (b) 단계에서
    상기 투명 전극은 포밍이 수행되는 절연물질 내부에 전도성 필라멘트가 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
  19. 제 10 항에 있어서, 상기 투명 전극은
    고유한 임계 전압 이상의 전압이 인가되어 포밍(forming)되면 전도성을 나타내는, 투명 재질의 절연물질로 형성된 것을 특징으로 하는 투명 전극 형성 방법.
  20. 제 10 항에 있어서,
    상기 투명 전극은 반도체층과 오믹 접촉되도록 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
  21. 제 20 항에 있어서,
    상기 반도체층은 n형 또는 p형으로 도핑된 것을 특징으로 하는 투명 전극 형성 방법.
  22. 제 10 항에 있어서, 상기 (b) 단계는
    상기 투명 전극 위에 금속 전극을 형성하고, 상기 금속 전극에 상기 투명 전극의 고유한 임계 전압 이상의 전압을 인가하여 포밍을 수행하는 것을 특징으로 하는 투명 전극 형성 방법.
  23. 제 10 항에 있어서, 상기 (b) 단계는
    (b1) 상기 투명 전극 위에 포토레지스트를 형성하는 단계
    (b2) 상기 포토레지스트 위에 한 쌍의 전극에 대응되는 패턴을 형성하는 단계;
    (b3) 상기 포토레지스트 패턴을 이용하여 상기 한 쌍의 전극을 형성하는 단계; 및
    (b4) 상기 포토레지스트 패턴을 제거하고, 상기 한 쌍의 전극에 상기 투명 전극의 고유한 임계 전압 이상의 전압을 인가하여 포밍을 수행하는 것을 특징으로 하는 투명 전극 형성 방법.
  24. 제 10 항에 있어서, 상기 투명 전극은
    투명한 Oxide 계열의 물질, 투명한 Nitride 계열의 물질, 투명한 폴리며 계열의 물질, 및 투명한 나노 물질들 중 어느 하나로 형성되는 것을 특징으로 하는 투명 전극 형성 방법.
KR1020120050932A 2012-05-14 2012-05-14 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치 Active KR101321353B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120050932A KR101321353B1 (ko) 2012-05-14 2012-05-14 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치
PCT/KR2012/007254 WO2013172511A1 (ko) 2012-05-14 2012-09-10 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치
EP12876740.7A EP2851967B1 (en) 2012-05-14 2012-09-10 Method for forming transparent electrode and semiconductor device manufactured using same
US14/398,783 US9391240B2 (en) 2012-05-14 2012-09-10 Method for forming transparent electrode and semiconductor device manufactured using same
JP2015512549A JP6096285B2 (ja) 2012-05-14 2012-09-10 透明電極形成方法及びそれを用いて製造された光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050932A KR101321353B1 (ko) 2012-05-14 2012-05-14 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치

Publications (1)

Publication Number Publication Date
KR101321353B1 true KR101321353B1 (ko) 2013-10-23

Family

ID=49583901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050932A Active KR101321353B1 (ko) 2012-05-14 2012-05-14 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치

Country Status (5)

Country Link
US (1) US9391240B2 (ko)
EP (1) EP2851967B1 (ko)
JP (1) JP6096285B2 (ko)
KR (1) KR101321353B1 (ko)
WO (1) WO2013172511A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332686B1 (ko) * 2012-07-11 2013-11-25 고려대학교 산학협력단 투명 전극을 구비하는 발광소자 및 그 제조 방법
KR101402037B1 (ko) * 2012-09-19 2014-06-02 고려대학교 산학협력단 전도성 필라멘트가 형성된 투명 전극을 구비하는 유기 발광소자 및 그 제조 방법
US10049668B2 (en) 2015-12-02 2018-08-14 Apple Inc. Applying neural network language models to weighted finite state transducers for automatic speech recognition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054074A (ko) * 2008-11-13 2010-05-24 한국과학기술원 투명 전자소자용 투명 메모리.
KR20100056114A (ko) * 2008-11-19 2010-05-27 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20120044545A (ko) * 2010-10-28 2012-05-08 삼성엘이디 주식회사 반도체 발광 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868651A (en) * 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US6351068B2 (en) * 1995-12-20 2002-02-26 Mitsui Chemicals, Inc. Transparent conductive laminate and electroluminescence light-emitting element using same
JP4084620B2 (ja) 2001-09-27 2008-04-30 信越半導体株式会社 発光素子及び発光素子の製造方法
JP5021321B2 (ja) * 2004-02-20 2012-09-05 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド ナノチューブ・コンタクトを用いた半導体デバイスおよび方法
JP3974136B2 (ja) 2005-01-25 2007-09-12 株式会社コナミデジタルエンタテインメント プログラム、ライト配置方法、ならびに、画像生成装置
KR100959163B1 (ko) 2007-09-27 2010-05-24 한국광기술원 은계를 투명전극으로 하는 자외선 발광소자
JP5443965B2 (ja) * 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
KR20130048717A (ko) 2010-02-24 2013-05-10 캄브리오스 테크놀로지즈 코포레이션 나노와이어 기반의 투명 도전체 및 이를 패터닝하는 방법
KR101126300B1 (ko) * 2010-04-30 2012-03-20 고려대학교 산학협력단 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법
JP2011258631A (ja) * 2010-06-07 2011-12-22 Panasonic Corp 発光ダイオード素子およびその製造方法
KR20120003775A (ko) * 2010-07-05 2012-01-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101737981B1 (ko) * 2011-05-17 2017-05-22 한국전자통신연구원 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054074A (ko) * 2008-11-13 2010-05-24 한국과학기술원 투명 전자소자용 투명 메모리.
KR20100056114A (ko) * 2008-11-19 2010-05-27 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20120044545A (ko) * 2010-10-28 2012-05-08 삼성엘이디 주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
JP2015525463A (ja) 2015-09-03
US9391240B2 (en) 2016-07-12
WO2013172511A1 (ko) 2013-11-21
US20150137367A1 (en) 2015-05-21
JP6096285B2 (ja) 2017-03-15
EP2851967A4 (en) 2015-12-16
EP2851967A1 (en) 2015-03-25
EP2851967B1 (en) 2017-09-06

Similar Documents

Publication Publication Date Title
KR101332686B1 (ko) 투명 전극을 구비하는 발광소자 및 그 제조 방법
TWI421918B (zh) 形成以碳奈米管為基礎的接觸件至半導體之方法
KR101402037B1 (ko) 전도성 필라멘트가 형성된 투명 전극을 구비하는 유기 발광소자 및 그 제조 방법
KR101436133B1 (ko) 투명 전극을 구비하는 수직형 발광소자 및 그 제조 방법
KR101439530B1 (ko) 투명 전극을 구비하는 수광소자 및 그 제조 방법
Kim et al. Fabrication of metal-deposited indium tin oxides: its applications to 385 nm light-emitting diodes
KR101321353B1 (ko) 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치
KR101505512B1 (ko) 투명 전극 및 이의 제조 방법
KR101508574B1 (ko) 투명전극을 포함하는 반도체 소자 및 그 제조방법
KR101543689B1 (ko) 전도성 필라멘트가 형성된 투명 전극을 구비하는 유기 발광소자 및 그 제조 방법
Woo et al. Highly transparent conductive Ag/Ga2O3 electrode for near‐ultraviolet light‐emitting diodes
CN105226075A (zh) 高压发光二极管透明导电层的制造方法
TWI520193B (zh) 透明電極形成方法及利用其製造之半導體裝置
TW201248957A (en) Semiconductor light-emitting structure
KR101311772B1 (ko) 투명 전극 및 투명 전극 형성 방법
CN105185881A (zh) 一种发光二极管及其制作方法
KR101640537B1 (ko) 전도성 필라멘트가 형성된 투명 전극을 포함하는 반도체 장치 및 이의 제조 방법
KR100660135B1 (ko) Ｐ형 전도성 산화막의 투명전극을 갖는 소자 및 그제조방법
KR20150112482A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120514

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130314

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130718

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131017

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160928

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181008

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191014

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201111

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211116

Start annual number: 9

End annual number: 9