[go: up one dir, main page]

KR101319612B1 - 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터 - Google Patents

탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101319612B1
KR101319612B1 KR1020120004946A KR20120004946A KR101319612B1 KR 101319612 B1 KR101319612 B1 KR 101319612B1 KR 1020120004946 A KR1020120004946 A KR 1020120004946A KR 20120004946 A KR20120004946 A KR 20120004946A KR 101319612 B1 KR101319612 B1 KR 101319612B1
Authority
KR
South Korea
Prior art keywords
sacrificial layer
carbon nanotubes
field effect
effect transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120004946A
Other languages
English (en)
Other versions
KR20130084144A (ko
Inventor
이선우
이붕주
Original Assignee
남서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남서울대학교 산학협력단 filed Critical 남서울대학교 산학협력단
Priority to KR1020120004946A priority Critical patent/KR101319612B1/ko
Priority to US13/409,513 priority patent/US20130181352A1/en
Priority to JP2012048263A priority patent/JP2013144627A/ja
Priority to EP12158392.6A priority patent/EP2615062A2/en
Publication of KR20130084144A publication Critical patent/KR20130084144A/ko
Application granted granted Critical
Publication of KR101319612B1 publication Critical patent/KR101319612B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • H10D62/118Nanostructure semiconductor bodies
    • H10D62/119Nanowire, nanosheet or nanotube semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02606Nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • H10D62/118Nanostructure semiconductor bodies
    • H10D62/119Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 (가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터에 관한 것이다.

Description

탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터{Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same}
본 발명은 탄소나노튜브 수평성장방법, 이를 이용한 수평배선 및 이를 이용한 전계 효과 트랜지스터에 관한 것으로, 보다 구체적으로 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 이용하여 탄소나노튜브를 수평성장시키는 방법 및 이를 이용하여 형성된 수평배선 및 전계 효과 트랜지스터에 관한 것이다.
탄소나노튜브(carbon nano tube, CNT)는 흑연 판상을 둥글게 감아 형성된 것과 같은 모양을 가지며, 보다 구체적으로는 육각형 고리로 연결된 탄소들이 수 nm 내지 수십 nm 직경과 수 내지 수백 ㎛ 길이의 장형 튜브 형상 구조로 형성된 일차원 양자세선(one-dimensional Quantum Wire) 구조를 가진다.
이러한 탄소나노튜브는 기계적, 화학적 특성이 우수하고, 일차원적 양자 수송(quantum transport) 현상을 보이는 등 특이한 전기적 특성을 가진다. 특히, 탄소나노튜브는 강한 강도를 가지면서도 파괴되지 않고 휘어짐이 가능하고, 다시 본래의 모양으로 돌아오는 복원력을 가지며, 계속적인 사용에도 마모나 손상이 거의 없는 특성을 가진다. 또한, 탄소나노튜브는 직경대비 길이비가 매우 크므로, 구조의 비등방성이 크며, 감은 형태와 구조 및 직경에 따라 전기적 성질이 달라지는 특성이 있어, 이에 따라 도전체적 또는 반도체적 성질을 가진다. 이외에도 높은 열전도도, 높은 전자 방출 특성 및 우수한 화학적 반응성을 가지므로, 다양한 산업분야에서의 응용이 기대된다.
이러한 탄소나노튜브의 반도체 분야에서 가능한 응용 중의 하나는 금속배선을 대체하는 것이다. 이러한 가능성을 실현하기 위해서는 재현성을 가지는 탄소나노튜브 제조 공정의 개발이 선행되어야 하나, 현재 기술수준에서는 나노튜브를 제조한 후 하나씩 일일이 조작하며 원하는 위치에 가져다 놓는 방법을 택하므로 전자소자나 고집적소자를 구현하기 어렵다.
또한, 현재 기술수준에서 탄소나노튜브 합성기술은 탄소나노튜브를 수직으로 성장시키는 기술이며, 이는 촉매 패턴이 형성된 기판상에 기판 표면에 수직한 방향으로 나노튜브를 성장시키는 것이다. 그러나 수직으로 성장된 탄소나노튜브의 경우 우수한 정렬을 가지더라도, 탄소나노튜브의 길이 및 간격 등을 균일하게 제어하기 어려운 한계가 있다. 또한, 반도체 제조 공정상 수직방향으로 성장한 탄소나노튜브를 적용하기가 어려운 문제점이 있다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 재현성을 가지고, 고집적 소자에 적용될 수 있으며, 길이 및 간격을 균일하게 제어할 수 있고, 반도체 제조공정에 용이하게 적용할 수 있는 탄소나노튜브의 수평성장방법, 이를 이용한 수평배선 및 전계 효과 트랜지스터를 제공하고자 한다.
본 발명의 제1태양은, (가)기판 상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법을 제공한다.
본 발명의 제2태양은, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 수평배선을 제공한다.
본 발명의 제3태양은, 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브의 양 끝단에 전극을 형성하는 단계 및 상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계를 포함하는 전계 효과 트랜지스터(FET) 제조방법을 제공한다.
본 발명의 제4태양은, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 전계 효과 트랜지스터(FET)를 제공한다.
덧붙여, 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명에 따른 탄소나노튜브 수평성장방법을 이용하는 경우 탄소나노튜브의 수직 성장 특성 및 배선 저항으로 인한 수평배선 형성이 어려운 문제점을 해결할 수 있으며, 재현성을 가지고 고집적 소자에 적용될 수 있다. 또한, 반도체 소자의 금속배선을 대체할 수 있는 탄소나노튜브로 형성된 수평배선을 제공할 수 있다.
또한, 본 발명에 따른 탄소나노튜브 수평성장방법을 이용하는 경우, 배선 길이 및 간격을 용이하게 제어할 수 있어 미세소자 제조에 유리하고, 반도체 제조 공정에 용이하게 적용하여 제조공정을 단순화함으로써 생산성을 향상시킬 수 있으며, 소형화 및 고성능화된 탄소나노튜브를 이용한 전계 효과 트랜지스터를 제공할 수 있다.
나아가, 상기와 같은 수평배선 및 전계 효과 트랜지스터를 이용하여 반도체를 제조하는 경우, 메모리 분야에 국한된 종래 반도체 영역을 비메모리 분야까지 확대 가능하므로 높은 경제성을 가지는 장점이 있다.
도 1은 본 발명에 따른 탄소나노튜브 수평성장방법의 일 실시예를 나타낸 것이다.
이하, 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다.
본 발명의 발명자들은 탄소나노튜브를 이용하여 반도체 소자의 금속배선을 대체할 수 있고, 재현성을 가지며, 길이, 간격을 균일하게 제어할 수 있는 수평배선 및 반도체 제조공정에 용이하게 적용할 수 있고 소형화, 고성능화가 가능한 트랜지스터를 개발하기 위해, 연구를 거듭한 결과 나노 채널을 이용하여 탄소나노튜브를 수평성장시키는 방법을 알아내고 본 발명을 완성하였다.
즉, 본 발명의 발명자들은 다수의 나노 채널을 형성시키고 이를 따라 탄소나노튜브를 촉매 도트로부터 성장시키는 방법을 개발함으로써, 탄소나노튜브의 수직 성장 특성으로 인한 수평배선형성의 어려움을 획기적으로 개선하여, 재현성이 우수하고, 탄소나노튜브의 길이 및 간격도 용이하게 제어할 수 있는 탄소나노튜브 수평성장방법에 관한 본 발명을 완성하였다.
또한, 상기와 같은 탄소나노튜브 수평성장방법을 이용하여 수평배선 및 전계 효과 트랜지스터(FET)를 제조할 수 있으며, 이를 활용하는 경우 반도체 제조공정을 현저하게 단순화시키고 생산성을 월등히 향상시킬 수 있음을 확인하였다.
본 발명의 제1태양에 따르면, (가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계, (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계 및 (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계를 포함하는 탄소나노튜브 수평성장방법을 제공할 수 있다.
이하, 도 1을 참조하여 본 발명의 탄소나노튜브 수평성장 방법을 보다 구체적으로 설명한다.
먼저, (가)기판(100)상에 탄소나노튜브를 성장시키기 위한 촉매 도트(110)를 형성한다. 이때, 상기 촉매 도트(110)는 형성하고자 하는 배선의 수, 간격 등을 고려하여 적절한 개수 및 간격으로 형성될 수 있다. 예를 들면, 상기 촉매 도트(110)는 기판(100) 상에 소정의 간격으로 일방향으로 정렬될 수 있다. 참고로, 도 1 (a)에는 두 줄로 정렬된 촉매 도트(110)를 도시하였지만 본 발명의 실시예는 반드시 이에 제한되는 것은 아니다. 예를 들면, 촉매 도트들(110)을 대략 10nm 내지 100nm 간격에 포함되도록 복수의 촉매 도트들(110)을 배치할 수도 있다. 상기와 같은 촉매 도트(110)들의 간격은 형성하고자 하는 배선의 간격에 따라 달라질 수 있다.
또한, 상기 촉매 도트(110)는 0.1nm 내지 5nm, 0.5nm 내지 3nm 또는 1nm 내지 4nm의 직경을 가지도록 형성될 수 있다. 상기 촉매 도트(110)의 크기에 따라 탄소나노튜브의 직경이 결정되므로 미세한 배선을 구현하기 위해서는 촉매의 직경은 작을수록 바람직하다.
이때, 상기 촉매 도트(110)의 형성방법은 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 포토 리소그래피에 의해 수행될 수 있다. 상기 포토 리소그래피에 의해 촉매 도트(110)를 형성하는 방법은 예를 들면, 기판(100)상에 포토레지스트를 도포하고, 마스크를 이용하여 촉매 도트(110) 형성 위치를 선택적으로 노광한 후 에칭한 다음, 물리기상증착법(PVD) 또는 화학기상증착법(CVD) 등을 통해 촉매를 증착하는 방법으로 수행될 수 있다.
여기서, 상기 기판(100)은 당해 기술분야에 잘 알려진 것이면 제한 없이 이용할 수 있으며, 예를 들면, 실리콘 기판을 이용할 수 있다.
또한, 상기 기판(100)에는 절연층이 되는 산화막이 형성되며, 상기 산화막은 당해 기술분야에 잘 알려진 것이면 제한 없이 이용할 수 있으나, 예를 들면 실리콘 산화막(SiO2)인 것이 바람직하다. 이때, 상기 산화막의 형성은 당해 기술분야에 잘 알려진 방법에 의해 수행될 수 있으며, 예를 들면 산소를 함유하는 실리콘 전구체의 열분해 증착 또는 산소가 존재하는 분위기에서의 실리콘 전구체의 열분해 증착에 의해 수행될 수 있다.
한편, 상기 촉매는 당해 기술 분야에 잘 알려진 것을 제한 없이 사용할 수 있으나, 예를 들면 Ni, Co, Fe, Pd, Au, 이들을 포함하는 합금 및 이들을 포함하는 유기물로 이루어진 그룹에서 선택된 1종 이상일 수 있다.
다음으로, (나)상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성한다. 이때, 상기 (나)단계는 예를 들면, 상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위해 제1희생층(120)을 형성하는 단계, 상기 제1희생층(120) 상부에 제2희생층(130)을 형성하는 단계 및 상기 제1희생층(120)을 제거하여 나노채널을 형성하는 단계를 포함하여 구현될 수 있다.
여기서, 상기 촉매 도트(110)가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위한 제1희생층(120)을 형성하는 단계는 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 포토 레지스트를 이용하는 포토 리소그래피, 프린팅 또는 스탬프를 이용하는 패턴 전사방법 등에 의해 수행될 수 있다. 특히, 본 발명에 있어서, 상기 제1희생층(120)을 형성하는 방법은 오염 방지 측면에서 포토 리소그래피에 의해 수행되는 것이 바람직하다.
이때, 상기 제1희생층(120)은 다수의 나노 채널을 형성하기 위한 것이므로 형성하고자 하는 배선의 형태에 따라 다양한 형태로 형성될 수 있다. 예를 들면 상기 제1희생층(120)은 도 1(b)에 도시된 바와 같이, 스트라이프 형태로 형성될 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 제1희생층(120)은 상기 촉매 도트(110)를 하나 또는 둘 이상 포함할 수 있으며, 상기 촉매 도트(110)에 따라 폭이나 간격 등이 조절될 수 있다.
한편, 상기 제1희생층(120)은 후술할 제2희생층(130)과의 관계에서 선택적인 제거가 가능한 물질인 것이 바람직하며, 예를 들면 포토 레지스트 또는 이를 포함하는 유기물 등일 수 있다. 한편, 상기 포토 레지스트는 시판되는 제품을 사용할 수 있으며, 예를 들면 AZ1512 또는 AZ9260(AZ Electric Materials Co.) 등을 사용할 수 있으나, 이로써 한정되는 것은 아니다.
다음으로, 도 1의 (c)에 나타낸 바와 같이, 상기 제1희생층(120) 상부에 제2희생층(130)을 형성하는 단계가 수행될 수 있다. 제2희생층(130)을 형성하는 방법은 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD), 열 화학기상증착법(Thermal Chemical vapor deposition, Thermal CVD), 플라즈마 화학기상증착법 (Plasma enhanced chemical vapor deposition, PECVD), 물리기상증착법(Pyhsical vapor deposition, PVD), 열 증착법(Thermal evaporation) 또는 스퍼터링(Sputtering)에 의해 수행될 수 있다. 본 발명에 있어서, 상기 제2희생층(130)을 형성하는 방법은 공정의 용이성을 위하여 PECVD에 의해 수행되는 것이 바람직하다.
여기서, 제2희생층(130)은 상기 기판(100)상에 형성된 산화막과 선택적인 제거가 가능한 물질이면 제한 없이 이용할 수 있으며, 예를 들면 Si3N4, SiGe 또는 이들의 조합으로 이루어진 그룹에서 선택된 1종 이상일 수 있다. 특히, 본 발명에 있어서, 상기 제2희생층(130)은 제1희생층(120)과 선택적인 제거가 용이한 Si3N4인 것이 바람직하다.
다음으로, 상기 제2희생층(130) 형성 후에 제1희생층(120)을 제거하여 나노채널을 형성하는 단계가 수행될 수 있다. 이때, 상기 제1희생층(120)을 제거하는 방법은 당해 기술분야에 잘 알려진 방법이면 제한 없이 이용할 수 있으나, 예를 들면 포토 레지스트 등의 유기물을 제거할 수 있는 유기용제에 녹여서 제거하는 방법에 의해 수행될 수 있다. 이때, 상기 유기용제로는 포토 레지스트를 제거하는데 사용되는 식각액이 제한 없이 사용될 수 있으며, 예를 들면 아세톤 등을 이용하여 제거할 수 있다. 도 1의 (e)는 상기와 같은 방법으로 제1희생층(120)이 제거되고 나노채널이 형성된 상태를 나타낸 것이다.
상기 제1희생층(120)과 제2희생층(130) 사이의 선택비는 수치상으로 100:1 이상이며, 상기 선택비는 용매에 의해 식각되는 두 가지 이상의 물질 사이의 식각 속도비이다. 본 명세서상에서 언급한 100:1 이상의 식각 속도비는 제1희생층(120)의 식각 속도를 100이라고 할 때, 제2희생층(130)의 식각 속도가 1인 것을 의미한다. 즉, 용매에 의해 제1희생층(120)은 용해되나 제2희생층(130)은 거의 용해되지 않는 것이다.
한편, 필수적인 것은 아니나, 필요에 따라, 상기 제2희생층(130)을 형성하는 단계는, 상기 제1희생층(120)상에 제2희생층(130)을 형성하는 단계 이후에, 제2희생층(130)의 패터닝하는 단계를 추가로 포함할 수 있다. 여기서, 제2희생층(130)을 패터닝하는 방법은 필요에 따라 적절히 조절될 수 있으며, 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있다. 예를 들면 포토 리소그래피에 의해 수행될 수 있다. 이와 같이, 제2희생층(130)을 패터닝할 경우, 탄소나노튜브의 성장 길이를 제어할 수 있으므로 배선 길이를 조절할 수 있는 장점이 있다. 도 1의 (d)는 상기와 같은 방법으로 패터닝된 제2희생층(130')의 일 예를 나타낸 것이다.
본 발명에 따른 탄소나노튜브 수평성장방법에 있어서, 상기와 같은 방법으로 수행되는 (가)단계 및 (나)단계 후에, (다)상기 나노 채널을 통해 탄소나노튜브를 성장시키는 단계가 수행된다. 여기서, 상기 탄소나노튜브를 성장시키는 방법은 당해 기술 분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD), 열 화학기상증착법(Thermal Chemical vapor deposition, Thermal CVD), 플라즈마 화학기상증착법 (Plasma enhanced chemical vapor deposition, PECVD), 촉매열분해법(catalyst thermal reduction) 또는 핫-필라멘트 기상 증착법(hot-filament vapor deposition)에 의해 수행될 수 있다.
선택적으로, 상기 (다)단계 후에 상기 희생층을 제거하는 단계를 추가로 포함할 수 있다. 상기 희생층의 제거는 당해 기술분야에 잘 알려진 방법이면 제한되는 것은 아니나, 예를 들면 인산(H3PO4) 용액에 침지시켜 제2희생층(130)을 제거하는 방법으로 수행될 수 있다.
상기와 같은 방법으로 수행되는 본 발명에 따른 탄소나노튜브 수평성장방법에 따르면, 탄소나노튜브를 이용한 수평배선 형성의 어려움을 획기적으로 개선할 수 있다.
본 발명의 제2태양에 따르면, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 수평배선을 제공한다.
본 발명의 수평배선(140)에 있어서, 상기 탄소나노튜브는 다중벽(Multi-wall)일 수 있다. 여기서 상기 다중벽 탄소나노튜브는 동심원상에 여러 겹의 나노튜브가 존재하는 것을 의미한다. 이와 같은 다중벽 탄소나노튜브는 전기전도성이 매우 높고 결합강도가 우수하여 일렉트로 마이그레이션(electromigration, EM)에 대한 내성이 매우 높은 장점이 있다.
또한, 상기 배선의 수평배선은 그 폭이 1nm 내지 10㎛, 2nm 내지 30nm, 5nm 내지 80nm 또는 50nm 내지 1㎛일 수 있다.
나아가, 상기 배선의 수평배선은 그 높이가 1nm 내지 1㎛, 2nm 내지 10nm, 5nm 내지 50nm 또는 20nm 내지 100nm일 수 있다.
한편, 상기 배선의 수평배선은 그 간격이 1nm 내지 1mm, 5nm 내지 50nm, 10nm 내지 100nm 또는 80nm 내지 1㎛일 수 있다.
본 발명에 있어서, 수평배선의 폭, 높이 또는 간격이 상기 수치 범위를 만족하는 경우 수 nm에서 수십 nm 정도의 배선폭, 높이 또는 간격이 요구되는 로컬(Local) 영역 및 수백 nm에서 수 ㎛의 배선폭, 높이 또는 간격이 요구되는 글로벌(Global) 영역에서 다양하게 이용할 수 있다.
상기와 같은 본 발명에 따른 수평배선은, 탄소나노튜브로 형성된 것으로 길이 및 간격을 균일하게 제어할 수 있고, 재현성을 가지며, 반도체 설계에 있어서 금속배선의 대체가 가능하므로 고집적 소자의 구현이 가능한 장점이 있다.
본 발명의 제3태양에 따르면, (라)상기 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브의 양 끝단에 전극을 형성하는 단계 및 (마)상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계를 포함하는 전계 효과 트랜지스터(FET) 제조방법을 제공한다.
이때, (라)상기 전극(150)을 형성하는 단계는 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 화학기상증착법(Chemical vapor deposition, CVD) 또는 물리기상증착법(Pyhsical vapor deposition, PVD)에 의해 수행될 수 있다.
다음으로, (마)상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계는 당해 기술분야에 잘 알려진 방법이면 제한 없이 사용할 수 있으나, 예를 들면 양단의 전극 사이에 전원을 연결하여 탄소나노튜브가 연소될 수 있을 정도의 큰 전류를 흘려주는 방법으로 수행될 수 있다.
상기와 같은 방법으로 전계 효과 트랜지스터를 제조하는 경우, 금속성 나노튜브만을 선택적으로 용이하게 제거할 수 있으므로, 어레이를 형성한 반도체성 탄소나노튜브를 형성하는 것이 가능하여 소형화 및 고집적화된 전계 효과 트랜지스터를 얻을 수 있다.
본 발명의 제4태양에 따르면, 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 본 발명에 따른 탄소나노튜브 수평성장방법을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 전계 효과 트랜지스터(FET)를 제공한다.
본 발명의 전계 효과 트랜지스터에 있어서, 상기 탄소나노튜브는 단일벽(Single-wall)일 수 있다. 상기와 같은 단일벽 탄소나노튜브는 금속성과 반도체성이 혼재하고 있으며, 트랜지스터에 응용하고자 하는 경우에는 반드시 반도체성 탄소 나노튜브만을 선별하여 사용하여야 한다. 반도체성 탄소나노튜브는 게이트 전압에 의해 채널의 전기전도도의 조절이 가능(gating)하면서도 탄소나노튜브의 일반적인 특징인 우수한 전기전도성과 일렉트로 마이그레이션(electromigration, EM) 내성을 갖는 장점이 있다.
상기와 본 발명에 따른 전계 효과 트랜지스터를 이용하면 소형화 및 고성능화된 반도체를 제조할 수 있고, 반도체 제조 공정에 용이하게 적용할 수 있으므로 공정의 단순화가 가능하고 생산성을 현저하게 향상시킬 수 있는 효과가 있다.
100 : 기판
110 : 촉매 도트
120 : 제1희생층
130, 130' : 제2희생층
140 : 탄소나노튜브 수평배선
150 : 전극

Claims (16)

  1. (가)기판상에 탄소나노튜브를 성장시키기 위한 촉매 도트를 형성하는 단계;
    (나)상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 포함하는 희생층을 형성하는 단계;
    (다)상기 나노 채널을 통해 탄소나노튜브를 수평성장시키는 단계;
    (라)상기 수평성장된 탄소나노튜브의 양 끝단에 전극을 형성하는 단계; 및
    (마)상기 전극을 통해 전류를 흘려 금속성 탄소나노튜브를 제거하는 단계를 포함하고, 상기 (나) 단계는,
    상기 촉매 도트가 형성된 영역을 포함하는 다수의 나노 채널을 형성하기 위해 제1희생층을 형성하는 단계;
    상기 제1희생층 상부에 제2희생층을 형성하는 단계; 및
    상기 제1희생층을 제거하여 나노 채널을 형성하는 단계를 포함하는 전계 효과 트랜지스터(FET) 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2희생층을 형성하는 단계 후에 제2희생층을 패터닝하는 단계를 추가로 포함하는 전계 효과 트랜지스터(FET) 제조방법.
  4. 제1항에 있어서,
    상기 (다) 단계는 화학기상증착법, 열 화학기상증착법, 플라즈마 화학기상증착법, 촉매열분해법 또는 핫-필라멘트 기상 증착법에 의해 수행되는 전계 효과 트랜지스터(FET) 제조방법.
  5. 제1항에 있어서,
    상기 (다)단계 후에 상기 희생층을 제거하는 단계를 추가로 포함하는 전계 효과 트랜지스터(FET) 제조방법.
  6. 제1항에 있어서,
    상기 촉매 도트는 Ni, Co, Fe, Pd, Au 및 이들을 포함하는 합금으로 이루어진 그룹에서 선택된 1종 이상인 전계 효과 트랜지스터(FET) 제조방법.
  7. 제1항에 있어서,
    상기 제1희생층은 포토 레지스트 또는 이를 포함하는 유기물로 이루어지는 전계 효과 트랜지스터(FET) 제조방법.
  8. 제1항에 있어서,
    상기 제2희생층은 Si3N4, SiGe 또는 이들의 조합인 전계 효과 트랜지스터(FET) 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 평행하게 배열된 다수의 배선을 포함하며, 상기 배선은 제1항 및 제3항 내지 제8항 중 어느 한 항을 이용하여 수평성장된 탄소나노튜브로 형성된 것인 전계 효과 트랜지스터(FET).
  16. 제15항에 있어서, 상기 탄소나노튜브는 단일벽(Single-wall)인 전계 효과 트랜지스터(FET).
KR1020120004946A 2012-01-16 2012-01-16 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터 Active KR101319612B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120004946A KR101319612B1 (ko) 2012-01-16 2012-01-16 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
US13/409,513 US20130181352A1 (en) 2012-01-16 2012-03-01 Method of Growing Carbon Nanotubes Laterally, and Lateral Interconnections and Effect Transistor Using the Same
JP2012048263A JP2013144627A (ja) 2012-01-16 2012-03-05 炭素ナノチューブの水平成長方法、これを用いた水平配線及びこれを用いた電界効果トランジスタ
EP12158392.6A EP2615062A2 (en) 2012-01-16 2012-03-07 Method of growing carbon nanotubes laterally, and lateral interconnections and field effect transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120004946A KR101319612B1 (ko) 2012-01-16 2012-01-16 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014561A Division KR101319613B1 (ko) 2012-01-16 2012-02-14 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선

Publications (2)

Publication Number Publication Date
KR20130084144A KR20130084144A (ko) 2013-07-24
KR101319612B1 true KR101319612B1 (ko) 2013-10-23

Family

ID=48994889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004946A Active KR101319612B1 (ko) 2012-01-16 2012-01-16 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터

Country Status (1)

Country Link
KR (1) KR101319612B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102307470B1 (ko) * 2013-10-08 2021-09-29 한양대학교 산학협력단 유연소자의 제조방법, 그에 의하여 제조된 유연소자 및 접합소자
KR101686716B1 (ko) * 2014-12-24 2016-12-29 포항공과대학교 산학협력단 유도성장을 이용한 나노선 어레이 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080938A (ko) * 2003-10-17 2006-07-11 인텔 코포레이션 탄소 나노튜브 선별 방법 및 소자 형성 방법
JP2010116303A (ja) * 2008-11-13 2010-05-27 Ulvac Japan Ltd カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080938A (ko) * 2003-10-17 2006-07-11 인텔 코포레이션 탄소 나노튜브 선별 방법 및 소자 형성 방법
JP2010116303A (ja) * 2008-11-13 2010-05-27 Ulvac Japan Ltd カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法

Also Published As

Publication number Publication date
KR20130084144A (ko) 2013-07-24

Similar Documents

Publication Publication Date Title
Xu et al. Recent progress in fabrication techniques of graphene nanoribbons
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
EP2586744B1 (en) Nanostructure and precursor formation on conducting substrate
US6689674B2 (en) Method for selective chemical vapor deposition of nanotubes
Liu et al. Aligned carbon nanotubes: from controlled synthesis to electronic applications
WO2006072538A1 (en) Self-aligned process for nanotube/nanowire fets
CN101506413A (zh) 制造空间排列的纳米管和纳米管阵列的方法
JP2002118248A (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
EP2587514B1 (en) Nanostructure-based electron beam writer
Wang et al. Fabrication techniques of graphene nanostructures
JP2004171903A (ja) 電子素子及びその製造方法
JP2013144627A (ja) 炭素ナノチューブの水平成長方法、これを用いた水平配線及びこれを用いた電界効果トランジスタ
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
Tang et al. High-performance carbon nanotube complementary logic with end-bonded contacts
US7294560B1 (en) Method of assembling one-dimensional nanostructures
KR101319613B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선
CN101399167B (zh) 硅纳米线装配的方法
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
US20100068828A1 (en) Method of forming a structure having a giant resistance anisotropy or low-k dielectric
Franklin et al. Vertical carbon nanotube devices with nanoscale lengths controlled without lithography
WO2021197322A1 (en) Method for depositing nanostructures on substrate and nanostructure arrays
KR100544324B1 (ko) 실린더 형태의 게이트를 갖는 나노 전자소자의 제조 방법및 나노 전자소자
CN100521240C (zh) 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管
WO2007067838A2 (en) One dimensional nanostructure spiral inductors
US8048785B2 (en) Method of fabricating nanosized filamentary carbon devices over a relatively large-area

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120116

A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20120214

Patent event code: PA01071R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120214

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120116

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130527

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160823

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160823

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170922

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180920

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190723

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200915

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221011

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230912

Start annual number: 11

End annual number: 11