[go: up one dir, main page]

KR101311527B1 - 영상처리장치 및 영상처리방법 - Google Patents

영상처리장치 및 영상처리방법 Download PDF

Info

Publication number
KR101311527B1
KR101311527B1 KR1020120020035A KR20120020035A KR101311527B1 KR 101311527 B1 KR101311527 B1 KR 101311527B1 KR 1020120020035 A KR1020120020035 A KR 1020120020035A KR 20120020035 A KR20120020035 A KR 20120020035A KR 101311527 B1 KR101311527 B1 KR 101311527B1
Authority
KR
South Korea
Prior art keywords
transform
blocks
quantization
unit
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120020035A
Other languages
English (en)
Other versions
KR20130098480A (ko
Inventor
김동순
이상설
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020120020035A priority Critical patent/KR101311527B1/ko
Publication of KR20130098480A publication Critical patent/KR20130098480A/ko
Application granted granted Critical
Publication of KR101311527B1 publication Critical patent/KR101311527B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

변환 및 양자화 처리를 수행하는 영상처리장치로서, 복수의 변환블록을 포함하고, 복수의 변환블록은 병렬로 구성되며, 각 변환블록은 입력받은 데이터를 변환하는 변환부, 그리고 복수의 변환블록 각각에 대응하는 복수의 양자화블록을 포함하고, 각 양자화블록은 대응하는 변환블록으로부터 전달된 데이터를 양자화하는 양자화부를 포함하고, 복수의 변환블록과 복수의 양자화블록 중에서, 변환유닛(transform unit)의 크기에 따라 일부 블록은 활성화되고, 나머지 블록은 비활성화된다.

Description

영상처리장치 및 영상처리방법{VIDEO PROCESSING APPARATUS AND VIDEO PROCESSING METHOD FOR VIDEO CODING}
본 발명은 고효율 비디오 코딩을 위한 영상처리장치에 관한 것이다.
최근의 멀티미디어 서비스는 고화질(High Definition, HD)이나 초고화질(Ultra High Definition, UHD)의 영상을 요구한다. 그래서, 최근 표준화 기구인 MPEG(Moving Picture Experts Group)과 VCEG(Video Coding Experts Group)은, JCT-VC(Joint Collaborative Team on Video Coding) 표준화 회의를 시작으로 차세대 영상 압축 표준인 고효율 비디오 코딩(High Efficiency Video Coding, HEVC)을 연구하기 시작했다.
HEVC에서, 기본 변환과 양자화를 수행하는 변환유닛(Transform Unit,TU)은 코딩유닛(Coding Unit, CU)이나 예측유닛(Prediction Unit,PU)의 크기에 따라 크기가 결정된다. 변환유닛(TU)의 최대 크기는 32x32이고, 최소 크기는 4x4이며, 코딩유닛(CU)과 예측유닛(PU)에 의해 결정된 N의 값에 따라 분할된다. 이때, 다양한 코딩유닛(CU) 크기에 따라 활용 가능한 변환유닛(TU) 크기는 여러 가지가 있을 수 있다. 따라서, 지금까지의 변환기는 변환유닛(TU) 크기별로 별도의 하드웨어가 설계되어야 한다. 또한 변환유닛(TU)의 처리에 있어 초고해상도 영상의 처리를 위하여 멀티 코어 기반의 구조 설계 및 개선이 필요하다.
본 발명이 해결하고자 하는 과제는 병렬로 구성된 복수의 변환블록과 복수의 양자화블록을 기초로 다양한 크기의 변환유닛을 적응적으로 변환 처리하는 영상처리장치 및 영상처리방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 변환 및 양자화 처리를 수행하는 영상처리장치로서, 복수의 변환블록을 포함하고, 상기 복수의 변환블록은 병렬로 구성되며, 각 변환블록은 입력받은 데이터를 변환하는 변환부, 그리고 상기 복수의 변환블록 각각에 대응하는 복수의 양자화블록을 포함하고, 각 양자화블록은 대응하는 변환블록으로부터 전달된 데이터를 양자화하는 양자화부를 포함하고, 상기 복수의 변환블록과 상기 복수의 양자화블록 중에서, 변환유닛(transform unit)의 크기에 따라 일부 블록은 활성화되고 나머지 블록은 비활성화된다.
상기 영상처리장치는 상기 변환부에서 처리하는 변환유닛(transform unit)의 크기를 기초로 상기 복수의 변환블록과 상기 복수의 양자화블록 중 일정 개수를 활성화시키는 제어부를 더 포함할 수 있다.
상기 영상처리장치는 듀얼 메모리로 구성되며, 데이터를 병렬로 출력하여 상기 복수의 변환블록으로 전달하는 메모리부를 더 포함할 수 있다.
상기 변환부는 일부 정보를 기초로 변환처리에 필요한 나머지 정보를 예측하도록 값이 설정된 변환 기저 벡터를 이용할 수 있다.
상기 변환부는 부분 버터플라이 연산기를 용할 수 있다.
본 발명의 다른 실시예에 따른 영상처리장치가 변환 및 양자화 처리를 수행하는 방법으로서, 병렬로 구성된 복수의 변환블록 중에서 변환유닛(transform unit)의 크기를 기초로 변환처리에 이용할 제1 활성화 블록 그룹을 결정하는 단계, 상기 복수의 변환블록에 각각 대응하는 복수의 양자화블록 중에서, 상기 제1 활성화 블록에 대응하는 제2 활성화 블록 그룹을 결정하는 단계, 상기 제1 활성화 블록 그룹과 상기 제2 활성화 블록 그룹을 활성화하는 단계, 상기 제1 활성화 블록 그룹으로 데이터를 병렬로 입력하여 변환하는 단계, 그리고 상기 제1 활성화 블록 그룹의 출력 데이터를 대응하는 상기 제2 활성화 블록 그룹으로 각각 입력하여 양자화하는 단계를 포함한다.
상기 변환블록은 일부 정보를 기초로 변환처리에 필요한 나머지 정보를 예측하도록 값이 설정된 변환 기저 벡터를 이용하여 변환할 수 있다.
상기 변환블록은 부분 버터플라이 연산기를 이용할 수 있다.
본 발명의 실시예에 따르면 다양한 크기의 변환유닛이 입력되더라도 변환블록을 선택적으로 활성화하여 변환 처리할 수 있고, 입력 데이터를 병렬 처리하여 데이터 처리 성능을 향상시킬 수 있다. 또한 본 발명의 실시예에 따르면 변환 기저 벡터의 반복성을 기초로 룩업테이블 크기를 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 영상처리장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 영상처리장치의 상세 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 영상처리장치의 상세 블록도이다.
도 4는 본 발명의 한 실시예에 따른 변환 변환 기저 벡터를 설명하는 도면이다.
도 5는 본 발명의 한 실시예에 따른 버터플라이 연산부를 설명하는 도면이다.
도 6은 본 발명의 한 실시예예에 따른 양자화처리에 관계된 블록도이다.
도 7은 본 발명의 한 실시예에 따른 변환 및 양자화에 관계된 타이밍도이다.
도 8은 본 발명의 한 실시예에 따른 영상처리방법의 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 도면을 참고하여 본 발명의 실시예에 따른 고효율 비디오 코딩을 위한 영상처리장치에 대하여 상세하게 설명한다. 참고로 도면에 표시된 먹스(MUX)는 신호를 분리하고 통합하는 일반적 장치이다.
도 1은 본 발명의 한 실시예에 따른 영상처리장치의 블록도이다.
도 1을 참고하면, 영상처리장치(100)는 고효율 비디오 코딩(High Efficiency Video Coding, HEVC)을 위한 변환 및 양자화 처리를 수행한다. 영상처리장치(100)는 입력부(200), 메모리부(300), 변환부(400), 양자화부(500), 출력부(600), 그리고 제어부(700)를 포함한다.
입력부(200)는 변환 및 양자화 처리를 위한 데이터를 입력받는다.
메모리부(300)는 입력부(200)로부터 전달받은 데이터를 복수의 메모리 뱅크(memory bank)에 구분하여 저장한다. 이때, 메모리부(300)는 듀얼 메모리(dual memory) 구조일 수 있다.
변환부(400)는 메모리부(300)로부터 전달받은 데이터를 변환(transform)한다. 이때, 변환부(400)는 복수의 변환블록(transform block)이 병렬로 구성된다. 변환블록 각각은 메모리부(300)로부터 데이터를 전달받아 동시에 변환처리한다. HEVC 변환 구조는 표 1과 같다. 코딩유닛(CU)의 크기가 64X64인 경우, 가능한 코딩유닛(CU)의 크기는 64X64, 32X32, 16X16, 8X8이며, 활용 가능한 변환유닛(TU)은 4X4부터 최대 32X32 크기까지 다양하다. 변환은 고효율 모드(high efficiency)에서 세단계로 적용되며, 저복잡도 모드(low complexity)의 경우 두 단계로 적용이 된다.
HEVC High Efficiency HEVC Low Complexity
Prediction uints ( N= 4, 8, 16, 32, shapes : 2Nx2N, NxN for smallest)
Transforms can cross prediction unit boundaries for intra; not for inter
TU tree Structure ( Max 3 Levels ) TU Tree Structure (Max 2 Levels )
Transform Block size of 4x4 to 32x32 Samples (always Square)
변환부(400)는 에너지의 컴팩션(compaction)으로 분산되어 있는 공간 도메인(spatial domain)의 신호들을 주파수 도메인(Frequency domain)으로 변환하여 주요 성분을 이용한다. 변환부(400)는 다양한 변환 방법을 이용할 수 있는데, 예를 들면, 격자 DCT 기반 변환(Square DCT based transform), 격자 DST 기반 변환(Square DST based transform), 비격자 쿼드트리 변환(Non Square Quad-tree Transform, NSQP)을 할 수 있다. HEVC에서 8X8부터 최대 32X32 크기의 격자 블록(square block)이 사용된다. 비격자 쿼드트리 변환에서는 4X16, 16X4, 8X32, 32X8 크기가 이용될 수 있다.
양자화부(500)는 변환부(400)로부터 전달받은 데이터를 양자화(quantization)한다. 이때, 양자화부(500)는 복수의 양자화블록(quantization block)이 병렬로 구성된다. 양자화블록 각각은 변환부(400)의 대응 변환블록으로부터 데이터를 전달받아 양자화처리를 동시에 수행한다.
양자화부(500)는 기본적으로 예측하고 남은 오차 값을 변환한 변환계수의 크기를 줄이기 위하여 변환유닛(TU)내의 변환 계수를 테이블로 나누는 양자화를 수행한다. HEVC의 양자화는 변환유닛(TU)의 크기로 휘도, 색차 성분 각각에 적용된다. 그리고 HEVC의 양자화 및 역양자화 테이블은 같은 값으로 이루어져 있으며 양자화 파라미터(Quantization parameter, QP)값에 의해서 달라진다. 양자화부(500)는 QP값과 현재의 변환유닛(TU) 크기, 그리고 크로마 성분(chroma component)의 값을 기초로 주어진 QP 배열의 순서에 맞는 QP값으로 변경한다. 양자화부(500)는 루마(luma)일 경우에는 QP값을 그대로 사용한다.
출력부(600)는 양자화부(500)로부터 전달받은 양자화된 데이터를 출력한다.
제어부(700)는 입력부(200)에 입력된 데이터의 크기를 기초로 변환부(400)의 변환 블록들을 활성화 또는 비활성화한다. 마찬가지로, 제어부(700)는 변환부(400)의 변환블록에 대응하여 양자화블록을 활성화 또는 비활성화한다. 예를 들면, 제어부(700)는 4X4 크기의 변환유닛(TU)을 처리하는 경우, 4X4 크기 처리에 요구되는 변환블록들과 양자화블록들은 활성화하고, 나머지 변환블록과 양자화블록은 비활성화한다. 이를 통해 제어부(700)는 다양한 크기의 변환유닛(TU)이 변환부(400)에서 변환처리되도록 제어한다.
제어부(700)는 QP 변경에 관계된 신호를 생성하여 입력부(200)로 전달한다. 제어부(700)는 변환부(400)와 양자화부(500)의 상태를 기초로 QP 변경 가능(QP change enable) 신호를 입력부(200)로 전달할 수 있다. 제어부(700)는 변환유닛(TU)의 크기를 기초로 QP값을 변경할 수 있다. 이를 수신한 입력부(200)는 QP값을 변경하여 양자화부(500)로 전달할 수 있다.
도 2는 본 발명의 한 실시예에 따른 영상처리장치의 상세 블록도이다.
도 2를 참고하면, 변환부(400)와 양자화부(500)는 병렬로 데이터를 처리한다. 변환부(400)는 복수의 변환블록(40)을 포함하고, 복수의 변환블록(40)은 병렬로 구성된다. 여기서, 변환블록(40) 각각은 메모리부(300)로부터 데이터를 전달받아 동시에 변환처리한다. 변환부(400)는, 예를 들면 33개의 변환블록(40)을 포함하여 최대 32X32 크기의 변환유닛(TU)을 처리할 수 있다.
변환부(400)는 이산 코사인 변환(Discrete Cosine Transform, DCT)하는 경우, 트리(tree) 구조의 가변구조이므로, 인덱스(index) 기반으로 모드를 선택할 수 있는 구조로 설계된다. 변환부(400)는 서브 매트릭스(Sub-matrix) 구조로 하드웨어가 설계된다. 이때, 변환부(400)는 완전 인수분해(full factorization)를 지원하며, 부분 버터플라이(partial butterfly) 구조로 설계하여 하드웨어의 복잡도를 감소시키고, 매트릭스 연산(matrix multiplication)을 효율적으로 지원한다.
움직임이 거의 없는 영상에서 나머지(residual) 성분의 상관도가 높아 큰 변환유닛(TU)가 많이 사용되며, 반대로 움직임이 많거나 복잡한 텍스처를 포함한 영상의 경우에는 작은 변환유닛(TU)이 많이 선택된다. HEVC 코덱에서 움직임이 많고 적음을 예측하는 것은 어렵기 때문에 모든 사이즈의 변환유닛(TU)을 만족시키기 위하여 큰 변환유닛(TU)인 32X32은 기본적인 DCT를 이용하고, 그보다 작은 16X16, 8X8, 4X4는 32X32 DCT 블록에서 처리가 가능하기 때문에 별도 블록을 사용하지 않고 공유하여 사용할 수 있다. 이때, 작은 변환유닛(TU)의 경우에는 동일한 사이즈의 영상을 처리할 경우에도 처리할 영상의 수가 많아지기 때문에 복수의 변환블록(40)을 이용하여 병렬처리한다.
양자화부(500)는 복수의 양자화블록(50)을 포함하고, 복수의 양자화블록(50)은 병렬로 구성된다. 여기서, 양자화블록(50) 각각은 대응하는 변환블록(40)으로부터 데이터를 전달받아 동시에 양자화처리한다. 이때 양자화부(500)는 양자화 룩업테이블부(800)의 룩업테이블을 이용하여 양자화처리할 수 있다. 양자화 룩업테이블부(800)는 양자화 룩업테이블 업데이터(quantization LUT updator)(80), 양자화 룩업테이블(81, 82)을 포함할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 영상처리장치의 상세 블록도이고, 도 4는 본 발명의 한 실시예에 따른 변환 변환 기저 벡터를 설명하는 도면이며, 도 5는 본 발명의 한 실시예에 따른 버터플라이 연산부를 설명하는 도면이다.
도 3을 참고하면, 메모리부(300)는 복수의 메모리 뱅크(30)로 구성된다. 메모리부(300)는 입력부(200)로부터 전달받은 데이터를 일정 크기로 나누어 복수의 메모리 뱅크(30)에 순서대로 저장한다.
변환블록(40)은 변환 룩업테이블(41), 변환 오퍼레이터(42, 43), 그리고 버터플라이 연산부(44)를 포함한다. 변환블록(40)은 변환 기저 벡터(basis vector) 기반의 변환 룩업테이블(41)을 기초로 변환처리한다. 그리고 변환블록(40)은 버터플라이 연산부(44)를 이용하여 연산의 복잡도를 줄인다.
도 4를 참고하면, 변환 기저 벡터는 반복성, 규칙성을 이용하여 일부 정보로 나머지 정보를 예측할 수 있는 패턴으로 구성된다. 예를 들면, 변환 기저 벡터는 가운데 포인트를 중심으로 좌우 대칭 또는 원점 대칭이 되는 값으로 구성할 수 있다. 따라서, 변환 기저 벡터 중 어느 한 구역, 예를 들면 1구역의 값을 알면, 나머지 2구역, 3구역, 4구역의 값을 예측할 수 있다. 따라서, 변환블록(40)은 지금까지 이용된 룩업테이블보다 1/2이나 1/4의 크기로 줄일 수 있다. 결국, 변환블록(40)은 필요한 변환 룩업테이블 크기의 1/4수준의 값으로도 변환처리할 수 있다.
도 5를 참고하면, 버터플라이 연산부(44)는 하드웨어의 병렬 처리 시, 입력된 residual data를 간단한 덧셈 및 시프트(shift) 연산을 이용한 부분 버터플라이 구조를 이용한다. 따라서, 버터플라이 연산부(44)는 연산기의 복잡도를 줄일 수 있다.
다시 도 3을 참고하면, 양자화블록(50)은 대응하는 변환블록(40)으로부터 변환처리된 데이터를 수신한다. 이때, 양자화블록(50)은 QP값과 변환 결과값(coefficients)이 입력된다.
도 6은 본 발명의 한 실시예예에 따른 양자화처리에 관계된 블록도이다.
도 6을 참고하면, 양자화블록(50)는 대응하는 변환블록(40)으로부터 데이터를 입력받아 동시에 양자화처리한다. 이때 양자화블록(50)는 양자화 룩업테이블부(800)의 룩업테이블을 이용하여 양자화처리한다.
양자화블록(50)은 미리 계산한 양자화 룩업테이블부(800)을 사용한다. 즉, 양자화블록(50)은 계산 시 PF(Position factor), MF(Multiplication Factor), qbits, f 등과 같은 값이 필요하므로, 계산량이 많은 값들 예를 들면, qbits와 f 값들은 미리 계산하여 양자화 룩업테이블에 저장해 둔다.
양자화블록(50)이 양자화 룩업테이블부(800)을 이용할 경우 QP의 몫(quotient)과 나머지(reminder)의 값을 계산하기 위한 모듈러 연산이 필요하다. 모듈러 연산은 비교기(comparator)와 덧셈기 만으로 구현 가능하므로, 양자화부(500)의 복잡도를 감소시킬 수 있다.
도 7은 본 발명의 한 실시예에 따른 변환 및 양자화에 관계된 타이밍도이다.
도 7을 참고하면, 영상처리장치(100)는 변환 및 양자화 처리시, 입력 데이터, 출력 데이터, 그리고 상위 모듈과의 인터페이스를 위해 타이밍도에 따라 동작한다. 예를 들어, 32X32 크기의 변환유닛(TU)이 입력 데이터 가능(input data enable) 신호와 함께 입력부(200)에 입력 데이터(input data)로 입력되는 경우를 가정한다.
제어부(700)는 데이터의 입력과 함께 QP값이 입력되고, QP값에 따라 양자화를 위한 양자화 룩업테이블이 준비되면 양자화 룩업테이블 준비(Quantization LUT ready) 신호를 출력한다. 그리고, 변환부(400)가 입력 데이터를 변환처리하고, 양자화부(500)는 QP값을 기초로 양자화처리한다. 변환부(400)와 양자화부(500)는 32 클럭의 차이를 두고 데이터를 처리한다. 출력부(600)는 변환부(400)와 양자화부(500)에서 처리한 데이터를 출력 데이터 가능(output data enable) 신호와 함께 출력한다.
QP 변경 가능(QP change enable) 신호가 하이(high)이면, 변환부(400)와 양자화부(500)에서 다음 데이터를 처리할 수 있는 상태를 나타내고, QP 변경 가능 신호가 로우(low)이면, 아직 변환부(400)와 양자화부(500)에서 데이터를 처리 중이므로 입력 데이터를 받을 수 없는 상태를 나타낸다.
입력부(200)가 입력 데이터를 병렬로 받을 경우 32 클럭이 소요되고, 직렬로받을 경우, 32X32 클럭이 소요된다. 따라서, 영상처리장치(100)의 활용 용도에 따라 유연하게 설계할 수 있다.
도 8은 본 발명의 한 실시예에 따른 영상처리방법의 흐름도이다.
도 8을 참고하면, 영상처리장치(100)는 병렬로 구성된 복수의 변환블록(40) 중에서 변환유닛(TU)의 크기를 기초로 변환처리에 이용할 제1 활성화 블록 그룹을 결정한다(S810). 예를 들면, 4X4 크기의 데이터가 입력되는 경우, 영상처리장치(100)는 4개의 변환블록(40)을 활성화 블록 그룹으로 결정할 수 있다. 마찬가지로, 8X8 크기의 데이터가 입력되는 경우, 영상처리장치(100)는 8개의 변환블록(40)을 활성화 블록 그룹으로 결정할 수 있다. 여기서 변환블록(40)은 도 2내지 도 5를 참고로 설명한 바와 같이, 병렬로 구성되며, 일부 정보를 기초로 변환처리에 필요한 나머지 정보를 예측하도록 값이 설정된 변환 기저 벡터를 이용해 룩업테이블의 크기를 줄인다. 그리고 변환블록(40)은 부분 버터플라이 구조를 이용하여 연산의 복잡도를 줄인다.
영상처리장치(100)는 복수의 변환블록(40)에 각각 대응하는 복수의 양자화블록(50) 중에서, 제1 활성화 블록에 대응하는 제2 활성화 블록 그룹을 결정한다(S820).
영상처리장치(100)는 제1 활성화 블록 그룹과 제2 활성화 블록 그룹을 활성화한다(S830).
영상처리장치(100)는 제1 활성화 블록 그룹으로 데이터를 병렬로 입력하여 변환한다(S840).
영상처리장치(100)는 제1 활성화 블록 그룹의 출력 데이터를 대응하는 제2 활성화 블록 그룹으로 각각 입력하여 양자화한다(S850).
이와 같이 본 발명의 실시예에 따르면 다양한 크기의 변환유닛이 입력되더라도 변환블록을 선택적으로 활성화하여 변환 처리할 수 있고, 입력 데이터를 병렬 처리하여 데이터 처리 성능을 향상시킬 수 있다. 또한 본 발명의 실시예에 따르면 변환 기저 벡터의 반복성을 기초로 룩업테이블 크기를 줄일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 변환 및 양자화 처리를 수행하는 영상처리장치로서,
    복수의 변환블록을 포함하고, 상기 복수의 변환블록은 병렬로 구성되며, 각 변환블록은 입력받은 데이터를 변환하는 변환부, 그리고
    상기 복수의 변환블록 각각에 대응하는 복수의 양자화블록을 포함하고, 각 양자화블록은 대응하는 변환블록으로부터 전달된 데이터를 양자화하는 양자화부
    를 포함하고,
    상기 복수의 변환블록과 상기 복수의 양자화블록 중에서, 변환유닛(transform unit)의 크기에 따라 일부 블록은 활성화되고 나머지 블록은 비활성화되는 영상처리장치.
  2. 제1항에서,
    상기 변환부에서 처리하는 변환유닛(transform unit)의 크기를 기초로 상기 복수의 변환블록과 상기 복수의 양자화블록 중 일정 개수를 활성화시키는 제어부
    를 더 포함하는 영상처리장치.
  3. 제1항에서,
    듀얼 메모리로 구성되며, 데이터를 병렬로 출력하여 상기 복수의 변환블록으로 전달하는 메모리부
    를 더 포함하는 영상처리장치.
  4. 제1항에서,
    상기 변환부는
    일부 정보가 반복되는 패턴으로 구성되어, 상기 일부 정보를 기초로 변환처리에 필요한 나머지 정보를 예측하도록 값이 설정된 변환 기저 벡터를 이용하는 영상처리장치.
  5. 제1항에서,
    상기 변환부는 부분 버터플라이 연산기를 이용하는 영상처리장치.
  6. 영상처리장치가 변환 및 양자화 처리를 수행하는 방법으로서,
    병렬로 구성된 복수의 변환블록 중에서 변환유닛(transform unit)의 크기를 기초로 변환처리에 이용할 제1 활성화 블록 그룹을 결정하는 단계,
    상기 복수의 변환블록에 각각 대응하는 복수의 양자화블록 중에서, 상기 제1 활성화 블록에 대응하는 제2 활성화 블록 그룹을 결정하는 단계,
    상기 제1 활성화 블록 그룹과 상기 제2 활성화 블록 그룹을 활성화하는 단계,
    상기 제1 활성화 블록 그룹으로 데이터를 병렬로 입력하여 변환하는 단계, 그리고
    상기 제1 활성화 블록 그룹의 출력 데이터를 대응하는 상기 제2 활성화 블록 그룹으로 각각 입력하여 양자화하는 단계
    를 포함하는 영상처리방법.
  7. 제6항에서,
    상기 변환블록은
    일부 정보가 반복되는 패턴으로 구성되어, 상기 일부 정보를 기초로 변환처리에 필요한 나머지 정보를 예측하도록 값이 설정된 변환 기저 벡터를 이용하여 변환하는 영상처리방법.
  8. 제6항에서,
    상기 변환블록은
    부분 버터플라이 연산기를 이용하는 영상처리방법.
KR1020120020035A 2012-02-28 2012-02-28 영상처리장치 및 영상처리방법 Expired - Fee Related KR101311527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120020035A KR101311527B1 (ko) 2012-02-28 2012-02-28 영상처리장치 및 영상처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120020035A KR101311527B1 (ko) 2012-02-28 2012-02-28 영상처리장치 및 영상처리방법

Publications (2)

Publication Number Publication Date
KR20130098480A KR20130098480A (ko) 2013-09-05
KR101311527B1 true KR101311527B1 (ko) 2013-09-25

Family

ID=49450262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120020035A Expired - Fee Related KR101311527B1 (ko) 2012-02-28 2012-02-28 영상처리장치 및 영상처리방법

Country Status (1)

Country Link
KR (1) KR101311527B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011359A (ko) * 2002-07-30 2004-02-05 톰슨 라이센싱 소시에떼 아노님 디스플레이 디바이스 위에 디스플레이하기 위해 비디오데이터를 처리하는 방법 및 장치
KR20050093819A (ko) * 2003-01-10 2005-09-23 톰슨 라이센싱 소시에떼 아노님 디스플레이 디바이스 상에 디스플레이하기 위해 비디오데이터를 처리하기 위한 방법 및 디바이스
KR20100105745A (ko) * 2008-01-04 2010-09-29 돌비 인터네셔널 에이비 오디오 인코더 및 디코더

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011359A (ko) * 2002-07-30 2004-02-05 톰슨 라이센싱 소시에떼 아노님 디스플레이 디바이스 위에 디스플레이하기 위해 비디오데이터를 처리하는 방법 및 장치
KR20050093819A (ko) * 2003-01-10 2005-09-23 톰슨 라이센싱 소시에떼 아노님 디스플레이 디바이스 상에 디스플레이하기 위해 비디오데이터를 처리하기 위한 방법 및 디바이스
KR20100105745A (ko) * 2008-01-04 2010-09-29 돌비 인터네셔널 에이비 오디오 인코더 및 디코더

Also Published As

Publication number Publication date
KR20130098480A (ko) 2013-09-05

Similar Documents

Publication Publication Date Title
US12375735B2 (en) Simplified context selection for entropy coding of transform coefficient syntax elements
US11812041B2 (en) Fast motion estimation for hierarchical coding structures
US11558614B2 (en) Transform and quantization architecture for video coding and decoding
KR102622465B1 (ko) 영상 코딩 시스템에서 인트라 예측에 따른 영상 디코딩 방법 및 장치
US20220060748A1 (en) Luma-based chroma intra-prediction for video coding
US20170195670A1 (en) Virtual Boundary Processing Simplification for Adaptive Loop Filtering (ALF) in Video Coding
EP2533539A2 (en) Image encoding/decoding method for rate-distortion optimization and apparatus for performing same
KR102801981B1 (ko) Vvc에서의 컬러 변환을 위한 방법 및 장치
US11889088B2 (en) Intra-prediction estimation using approximate reconstructed samples
KR20150058324A (ko) 차세대 비디오용 콘텐츠 적응적 엔트로피 코딩
JP7733083B2 (ja) 予測ブロック生成装置、画像符号化装置、画像復号装置、及びプログラム
Atapattu et al. Real time all intra HEVC HD encoder on FPGA
JP2022538968A (ja) ビデオデータの変換スキップ残差符号化
KR20100079037A (ko) 비디오 영상 부호화 방법 및 장치
JP7704475B2 (ja) 符号化及び復号化方法並びに装置
JP2021500818A (ja) 画像データ符号化及び復号化
KR20220138001A (ko) 디코딩, 인코딩, 인코딩/디코딩 방법, 장치 및 그 기기
US10462461B2 (en) Coding device and decoding device which allow encoding of non-square blocks
WO2016194380A1 (ja) 動画像符号化装置、動画像符号化方法および動画像符号化プログラムを記憶する記録媒体
Hamzaoglu et al. An efficient H. 264 intra frame coder system
KR101311527B1 (ko) 영상처리장치 및 영상처리방법
Wang et al. An effective TU size decision method for fast HEVC encoders
Aparna Efficient Architectures for Planar and DC modes of Intra Prediction in HEVC
El Ansari et al. An efficient VLSI architecture design for integer DCT in HEVC standard
Do et al. High throughput area-efficient SoC-based forward/inverse integer transforms for H. 264/AVC

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170918

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

FPAY Annual fee payment

Payment date: 20191017

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210917

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210917

PR0401 Registration of restoration

St.27 status event code: A-6-4-K10-K13-oth-PR0401

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R401 Registration of restoration
PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12