[go: up one dir, main page]

KR101308439B1 - 액정 표시 패널 - Google Patents

액정 표시 패널 Download PDF

Info

Publication number
KR101308439B1
KR101308439B1 KR1020060089127A KR20060089127A KR101308439B1 KR 101308439 B1 KR101308439 B1 KR 101308439B1 KR 1020060089127 A KR1020060089127 A KR 1020060089127A KR 20060089127 A KR20060089127 A KR 20060089127A KR 101308439 B1 KR101308439 B1 KR 101308439B1
Authority
KR
South Korea
Prior art keywords
gate line
data line
black matrix
line
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060089127A
Other languages
English (en)
Other versions
KR20080024699A (ko
Inventor
김빈
김해열
문수환
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060089127A priority Critical patent/KR101308439B1/ko
Publication of KR20080024699A publication Critical patent/KR20080024699A/ko
Application granted granted Critical
Publication of KR101308439B1 publication Critical patent/KR101308439B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.
이 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.

Description

액정 표시 패널{Liquid Crystal Display panel}
도 1a 및 도 1b는 종래 액정표시패널의 서브픽셀 배열형태 및 블랙 매트릭스 형성영역을 상세히 나타낸 도면.
도 2는 본 발명에 따른 액정 패널을 개략적으로 나타낸 도면.
도 3a는 본 발명의 제1 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면.
도 3b는 도 3a에 도시된 게이트 라인 및 게이트 라인과 중첩된 블랙 매트릭스의 가로 라인을 확대하여 나타낸 도면.
도 4a는 본 발명의 제2 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면.
도 4b는 도 4a에 도시된 데이터 라인 및 데이터 라인과 중첩된 블랙 매트릭스의 세로 라인을 확대하여 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 블랙 매트릭스
6a, 106a ; 블랙매트릭스의 가로라인
6b, 106b : 블랙매트릭스의 세로라인
본 발명은 액정표시패널에서 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다. 특히 본 발명은 단위 화소내의 서브픽셀들이 세로 방향으로 배열된 액정표시장치에서 가로 방향의 블랙 매트릭스에 의한 검은 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
액정 패널은 액정 분자를 사이에 두고 접합된 칼라 필터 패널과 박막 트랜지스터 패널로 구성된다.
칼라 필터 패널은 상부 유리 기판 상에 순차적으로 형성된 블랙 매트릭스와 칼라 필터를 포함한다. 블랙 매트릭스는 상부 유리 기판에 매트릭스 형태로 형성되어 상부 유리기판의 영역을 칼라 필터가 형성되어질 다수의 서브픽셀들로 나눈 다. 화소는 기본적으로 이미지를 구성하는 단위점으로 정의된다. 또한 칼라를 구현하는 액정표시패널에서는 이 기본 단위 화소로 다시 삼원색의 칼라 화소인 서브픽셀들로 구분된다. 칼라 필터는 블랙 매트릭스에 의해 구분된 서브픽셀에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 단위 화소를 형성하고 적, 녹, 청색 광을 각각 투과시킨다.
박막 트랜지스터 패널은 하부 유리 기판 상에 교차되게 형성되어 서브 픽셀을 정의하는 게이트 라인 및 데이터 라인과, 서브픽셀마다 형성된 박막 트랜지스터 및 화소 전극을 포함한다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 데이터 전압를 화소 전극으로 공급한다. 화소 전극은 박막 트랜지스터로부터의 데이터 전압를 공급하여 액정 분자가 구동되게 한다.
유전 이방성을 갖는 액정분자는 화소 전극의 데이터 전압과, 하부 유리 기판 또는 상부 유리 기판에 형성된 공통 전극의 공통 전압(Vcom)에 의해 형성된 전계의 크기에 따라 회전하여 광 투과율을 조절함으로써 다양한 계조를 구현한다.
이러한 액정패널의 서브픽셀 배열형태 및 블랙 매트릭스 형성영역을 상세히 하면 도 1a 및 도 1b에 도시된 바와 같다. 도 1a 및 도 1b에서는 공통 전극이 칼라 필터 패널에 포함된 수직 전계형 액정 패널을 일례로 도시한 것이다.
도 1a 및 도 1b를 참조하면, 박막 트랜지스터 패널에는 게이트라인들(2)과 데이터라인들(4)의 교차구조로 마련된 화소영역에 화소전극(22)이 마련된다. 화소전극(22)은 박막 트랜지스터(12)의 소스 및 드레인 전극(18,20)을 경유하여 데이터 라인들(4) 중 어느 하나에 접속된다. 박막 트랜지스터(12)의 게이트전극(16)은 게이트라인들(2) 중 어느 하나에 접속된다. 스토리지 캐패시터(14)는 해당 화소전극(22)과 이전단 게이트라인(2)과의 중첩부에 형성된다. 데이터라인들(4) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.
이러한 박막트랜지스터 패널과 액정분자를 사이에 두고 대면하는 칼라 필터패널에는 칼라 필터들이 형성될 다수의 서브픽셀영역을 나누고 인접한 화소들간의 광 간섭 및 외부광 반사를 방지하기 위한 블랙 매트릭스(6)가 형성된다. 이를 위해 블랙 매트릭스(6)는 게이트 라인(2), 데이터 라인(4) 및 박막 트랜지스터(12)와 대응되도록 형성된다. 그리고 블랙 매트릭스(6)는 박막 트랜지스터 패널과 칼라 필터 패널의 합착 마진을 고려하여 게이트 라인(2), 데이터 라인(4) 및 박막 트랜지스터(12)보다 약간 넓게 형성된다. 블랙 매트릭스(6)에 의해 구분된 서브픽셀에는 적(R), 녹(G), 청(B)색 칼라필터들이 화소전극(22)이 형성된 부분과 대응되게 형성된다.
영상 표현의 단위 화소의 형타는 일반적으로 가로:세로의 비율이 4:3인 직사각형의 형태를 갖는다. 이 단위 화소는 다시 삼원색을 나타내는 R,G,B 서브픽셀로 나뉜다. 따라서 각 서브 픽셀은 가로:세로 비율이 1:3 내지 1:5 정도의 비율을 갖는 직사각형 형태를 갖는다.
일반적으로 서브픽셀은 도 1a에 도시된 바와 같이 게이트 라인(2) 방향의 픽셀 피치(pixel pitch)(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성된다. 픽셀 피치는 서로 이웃하는 라인 일측간의 거리이다. 다시 말해서, 게이트 라인(2) 방향의 픽셀 피치(e)는 임의의 데이터 라인(4) 일측과 그와 이웃한 다른 데이터 라인(4) 일측간의 거리이다. 그리고 데이터 라인(4) 방향의 픽셀 피치(f)는 임의의 게이트 라인(2) 일측과 그와 이웃한 다른 게이트 라인(2) 일측간의 거리이다. 게이트 라인(2) 방향의 픽셀 피치(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성된 경우, 이들(2, 4)과 중첩되는 블랙 매트릭스(6)는 게이트 라인(2)과 중첩된 가로 라인(6a) 보다 데이터 라인(4)과 중첩된 세로 라인(6b)이 더 두드러져 보인다. 이를 더욱 상세히 하면, 일반적으로 서브픽셀은 데이터 라인(4) 방향의 픽셀 피치(f)가 게이트 라인(2) 방향의 픽셀 피치(e)의 약 3배가 되도록 형성된다. 또한 블랙매트릭스의 가로 라인(6a) 배선폭(f')은 블랙매트릭스 세로 라인(6b) 배선폭(e')과 거의 동일하게 형성된다. 결과적으로 게이트 라인(2) 방향의 픽셀 피치(e) 중 블랙매트릭스의 세로 라인(6b)이 차지하는 비율(이하, "(e'/e)"라 함)과 데이터 라인(4) 방향의 픽셀 피치(f) 중 블랙매트릭스의 가로 라인(a)이 차지하는 비율(이하, "(f'/f)"라 함) 사이에는 [수학식 1] 관계가 성립된다.
(e'/e) ≒ 3(f'/f)
수학식 1을 참조하면, e'/e는 f'/f 보다 크기 때문에 상대적으로 액정패널을 관찰하는 관찰자 눈에는 블랙매트릭스의 세로 라인(6b)이 더 두드러져 보인다.
이에 따라 화소 영역이 게이트 라인(2) 방향의 픽셀 피치(pixel pitch)(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성될 경우, 관찰자의 눈에 블 랙매트릭스의 세로 라인(6b)이 더 잘 인지되어 액정 패널 상에 세로줄무늬가 있는 것을 알 수 있다. 그러나 도 1a에 도시된 경우는 종래의 액정 패널을 사용하던 관찰자에게 익숙해져 있으므로 세로 줄무늬를 잘 인식하지 않고 사용하고 있다.
한편, 도 1b에 도시된 바와 같이 "미국 특허 6,323,871"에 의해 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 서브픽셀을 구비하는 액정패널에 대해 제안된 바 있다. 이는 게이트 드라이브 집적회로의 수 증가없이 데이터 드라이브 집적회로의 수를 1/3로 줄이기 위해 제안된 것이다. 이와 같이 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 서브픽셀은 관찰자에게 익숙하지 않기 때문에 가로줄무늬가 쉽게 인지될 가능성이 크다. 화소영역이 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 경우에 가로줄무늬가 인지되는 것은 도 1a에서 전술한 원리에 의해 블랙매트릭스의 가로라인(6a)이 블랙매트릭스의 세로 라인(6b)보다 더 두드러져 보이기 때문이다.
이와 같이 종래 액정 패널은 서브픽셀의 형태에 따라 가로 줄무늬 또는 세로 줄무늬를 표시하므로 표시품질이 저하되는 문제가 있다.
본 발명의 목적은 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널을 제공함에 있다. 특히 본 발명의 목적은 단위 화소내의 서브픽셀들이 세로 방향으로 배열된 액정표시장치에서 가로 방향의 블랙 매트릭스에 의한 검은 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.
상기 게이트 라인은 상기 데이터 라인의 1/3이하의 폭으로 형성된다.
상기 게이트 라인 방향의 픽셀 피치는 상기 데이터 라인 방향의 픽셀 피치 의 3배이다.
상기 게이트 라인을 차광하기 위한 블랙 매트릭스의 폭을 "a'", 상기 데이터 라인 방향의 픽셀 피치를 "a", 상기 데이터 라인을 차광하기 위한 블랙 매트릭스의 폭을 "b'", 상기 게이트 라인 방향의 픽셀 피치를 "b", 상기 블랙 매트릭스 중 게이트 라인 및 데이터 라인의 편측으로 넓게 형성된 폭을 Y라 할 때, 0 < a'/a ≤ (b'+4Y)/b 의 조건을 만족한다.
본 발명의 제2 실시예에 따른 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 게이트 라인 방향의 픽셀 피치 보다 상기 데이터 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭은 상기 게이트 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.
상기 데이터 라인은 상기 게이트 라인의 1/3이하의 폭으로 형성된다.
상기 데이터 라인 방향의 픽셀 피치는 상기 게이트 라인 방향의 픽셀 피치 의 3배이다.
상기 데이터 라인을 차광하기 위한 블랙 매트릭스의 폭을 "c'", 상기 게이트 라인 방향의 픽셀 피치를 "c", 상기 게이트 라인을 차광하기 위한 블랙 매트릭스의 폭을 "d'", 상기 데이터 라인 방향의 픽셀 피치를 "d", 상기 블랙 매트릭스 중 상기 게이트 라인 및 데이터 라인의 편측으로 넓게 형성된 폭을 Z라 할 때, 0 < c'/c ≤ (d'+4Z)/d 의 조건을 만족한다.
본 발명의 제1 및 제2 실시예에서 상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고, 상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리이다.
상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 본 발명의 바람직한 실시 예들을 도 2 내지 도 4b를 참조하여 설명하기로 한다.
도 2를 참조하면, 본 발명에 따른 액정 패널은 액정 분자(103)를 사이에 두고 마주하는 칼라 필터 패널(140)과 박막 트랜지스터 패널(130)로 구성된다.
박막 트랜지스터 패널(130)은 제1 기판(131) 상에 게이트 라인(102)과 데이터 라인(104)의 교차로 정의된 서브픽셀, 그 서브픽셀마다 형성된 박막 트랜지스터(112) 및 화소 전극(122)을 구비한다. 박막 트랜지스터(112)는 게이트 라인(102)으로부터의 스캔 신호에 응답하여 데이터 라인(104)으로부터의 데이터 전압를 화소 전극(122)으로 공급한다.
칼라 필터 패널(140)은 제2 기판(141) 상에 순차적으로 형성된 블랙 매트릭스(106)와 칼라 필터(108) 및 공통 전극(110)을 구비한다. 블랙 매트릭스(106)는 제2 기판(141)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(141)는 제2 기판(141)의 영역을 칼라 필터(108)가 형성되어질 다수의 서브픽셀들로 나누고, 인접한 화소들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(108)는 블랙 매트릭스(106)에 의해 구분된 서브픽셀에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 단위화소를 형성하고, 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(110)은 칼라 필터(108) 위에 전면 도포된 투명 도전층으로서 액정분자(103) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(108)의 평탄화를 위하여 칼라 필터(108)와 공통 전극(110) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
유전 이방성을 갖는 액정(103)은 화소 전극(122)의 데이터 전압와 공통 전극(110)의 공통 전압(Vcom)에 의해 형성된 전계의 크기에 따라 회전하여 광 투과율을 조절함으로써 다양한 계조를 구현한다.
그리고 액정 패널은 액정(103)의 초기 배향을 위한 배향막과, 칼라 필터 패널(140)과 박막 트랜지스터 패널(130) 사이의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.
블랙 매트릭스(106)에 의해 줄무늬가 표시되는 현상을 방지하기 위한 본 발명에 따른 액정표시패널에 대한 설명은 도 3a 내지 도 4b를 참조하여 상세히 하기로 한다.
도 3a는 본 발명의 제1 실시예에 따른 화소 영역 및 블랙 매트릭스를 나타내는 도면이다. 도 3b는 도 3a에 도시된 게이트 라인 및 게이트 라인과 중첩된 블랙 매트릭스의 가로 라인을 확대하여 나타낸 도면이다.
도 3a 및 도 3b를 참조하면, 박막 트랜지스터 패널에는 게이트라인들(102)과 데이터라인들(104)의 교차구조로 마련된 서브픽셀에 화소전극(122)이 마련된다. 박막 트랜지스터 패널의 서브픽셀은 칼라 필터 패널의 서브픽셀과 대응된다. 화소전극(122)은 박막 트랜지스터(112)의 소스 및 드레인 전극(118,120)을 경유하여 데이터 라인들(104) 중 어느 하나에 접속된다. 박막 트랜지스터(112)의 게이트전 극(116)은 게이트라인들(102) 중 어느 하나에 접속된다. 스토리지 캐패시터(114)는 해당 화소전극(122)과 이전단 게이트라인(102)과의 중첩부에 형성된다. 데이터라인들(104) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.
이러한 박막트랜지스터 패널과 액정분자를 사이에 두고 대면하는 칼라 필터패널에는 칼라 필터들이 형성될 다수의 서브픽셀을 나누고 인접한 화소들간의 광 간섭 및 외부광 반사를 방지하기 위한 블랙 매트릭스(106)가 형성된다. 이를 위해 블랙 매트릭스(106)는 게이트 라인(102), 데이터 라인(104) 및 박막 트랜지스터(112)와 대응되도록 형성된다. 그리고 블랙 매트릭스(106)는 박막 트랜지스터 패널과 칼라 필터 패널의 합착 마진을 고려하여 게이트 라인(102), 데이터 라인(104) 및 박막 트랜지스터(112) 보다 약간 넓게 형성된다. 블랙 매트릭스(106)에 의해 구분된 서브픽셀에는 적(R), 녹(G), 청(B)색 칼라필터들이 형성되어 단위 화소를 형성한다.
본 발명의 제1 실시예에 따른 서브픽셀은 도 3a에 도시된 바와 같이 데이터 라인(104) 방향의 픽셀 피치(pixel pitch)(a)보다 게이트 라인(102) 방향의 픽셀 피치(b)가 더 길게 형성된다. 픽셀 피치는 서로 이웃하는 라인 일측간의 거리이다. 방향별 픽셀 피치에 대해 상세히 하면, 게이트 라인(102) 방향의 픽셀 피치(b)는 임의의 데이터 라인(104)의 일측과 그와 이웃한 다른 데이터 라인(104)의 일측간의 거리이다. 그리고 데이터 라인(104) 방향의 픽셀 피치(a)는 임의의 게이트 라인(102)의 일측과 그와 이웃한 다른 게이트 라인(102)의 일측간의 거리이다. 데이터 라인(104) 방향의 픽셀 피치(a)보다 게이트 라인(102) 방향의 픽셀 피치(b) 가 더 길게 형성된 경우, 본 발명의 제1 실시예에서는 가로 줄무늬가 인지되는 현상을 방지하기 위해 게이트 라인(102)과 중첩되는 블랙 매트릭스의 가로 라인(106a) 폭(a')을 데이터 라인(104)과 중첩되는 블랙 매트릭스의 세로 라인(106b) 폭(b')보다 좁게 형성한다. 이를 위해 게이트 라인(102)의 폭은 데이터 라인(104) 폭보다 좁게 형성되야 한다. 본 발명에 따른 게이트 라인(102)의 폭은 일반적으로 본 발명의 제1 실시예에 따른 데이터 라인(104) 방향의 픽셀 피치(a)가 게이트 라인(102) 방향의 픽셀 피치(b)의 약 1/3배로 형성되는 점을 고려하여 설정한다. 즉, 게이트 라인(102)의 폭은 데이터 라인(104) 폭의 1/3배 이하가 되도록 형성되는 것이 바람직하다. 다시 말해서 데이터 라인(104)의 폭을 "X"라 가정하였을 때 게이트 라인(102)의 폭은 도 3b에 도시된 바와 같이 "X/3" 이하가 된다. 이러한 게이트 라인(102) 및 데이터 라인(104)과 중첩되는 블랙 매트릭스(106)는 합착 마진을 고려하여 게이트 라인(102) 및 데이터 라인(104) 양측으로 "Y" 만큼 넓은 폭으로 형성된다. 결과적으로 본 발명의 제1 실시예에서는 데이터 라인(104) 방향의 픽셀 피치(a) 중 블랙매트릭스의 가로라인(106a)이 차지하는 비율(이하, "(a'/a)"라 함)의 범위가 [수학식 2]의 조건을 만족한다.
0 < (a'/a) ≤ (X/3 + 2Y)/a (∵0 < a'≤X/3+2Y)
= (X/3 + 2Y)/(b/3) (∵a = 3b)
=(((b'-2Y)/3) + 2Y)/(b/3) (∵b' = X+2Y -> X = b'-2Y)
=(b'+4Y)/b
∴ 0 < (a'/a) ≤ (b'+4Y)/b
본 발명의 제1 실시예에는 액정패널의 a'/a가 수학식 2의 범위를 만족하도록 형성함으로써 블랙 매트릭스의 가로 라인(106a)이 두드러져 보이는 현상을 방지할 수 있으므로 관찰자 눈에 가로 줄무늬가 인지되는 현상을 방지할 수 있다.
한편, 도 4a 및 도 4b에 도시된 바와 같이 우리 눈에 익숙한 세로 줄무늬가 인지되는 액정패널에도 본 발명을 적용하여 더욱 개선된 표시 품질을 달성할 수 있다.
도 4a는 본 발명의 제2 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면이다. 도 4b는 도 4a에 도시된 데이터 라인 및 데이터 라인과 중첩된 블랙 매트릭스의 세로 라인을 확대하여 나타낸 도면이다.
도 4a 및 도 4b를 참조하면, 본 발명의 제2 실시예에 따른 액정패널의 서브픽셀은 본 발명의 제1 실시예와 비교했을 때 게이트 라인(102) 방향의 픽셀 피치(c)보다 데이터 라인(104) 방향의 픽셀 피치(d)가 더 길게 형성되는 점이 다르다.
게이트 라인(102) 방향의 픽셀 피치(c)보다 데이터 라인(104) 방향의 픽셀 피치(d)가 더 길게 형성된 경우, 본 발명의 제2 실시예에서는 세로 줄무늬가 인지되는 현상을 방지하기 위해 데이터 라인(104)과 중첩되는 블랙 매트릭스의 세로 라인(106b) 폭(c')을 게이트 라인(102)과 중첩되는 블랙 매트릭스의 가로 라인(106a) 폭(d')보다 좁게 형성한다. 이를 위해 데이터 라인(104)의 폭은 게이트 라인(102) 폭보다 좁게 형성되야 한다. 본 발명에 따른 데이터 라인(104)의 폭은 일반적으로 본 발명의 제2 실시예에 따른 게이트 라인(102) 방향의 픽셀 피치(c)가 데이터 라인(104) 방향의 픽셀 피치(d)의 약 1/3배로 형성되는 점을 고려하여 설정한다. 즉, 데이터 라인(104)의 폭은 게이트 라인(102) 폭의 1/3배 이하가 되도록 형성하는 것이 바람직하다. 다시 말해서 게이트 라인(102)의 폭을 "Z"라 가정하였을 때, 데이터 라인(104)의 폭은 도 4b에 도시된 바와 같이 "Z/3" 이하가 된다. 이러한 데이터 라인(104) 및 게이트 라인(102)과 중첩되는 블랙 매트릭스(106)는 합착 마진을 고려하여 데이터 라인(104) 및 게이트 라인(102) 양측으로 "W" 만큼 넓은 폭으로 형성된다. 결과적으로 본 발명의 제2 실시예에서는 게이트 라인(102) 방향의 픽셀 피치(c) 중 블랙매트릭스의 세로 라인(106b)이 차지하는 비율(이하, "(c'/c)"라 함)의 범위가 [수학식 3]의 조건을 만족한다.
0 < (c'/c) ≤ (Z/3 + 2W)/c (∵0 < c'≤Z/3+2W)
= (Z/3 + 2W)/(d/3) (∵c = 3d)
=(((d'-2W)/3) + 2W)/(d/3) (∵d' = Z+2W -> Z = d'-2W)
=(d'+4W)/d
∴ 0 < (c'/c) ≤ (d'+4W)/d
본 발명의 제2 실시예는 액정패널의 c'/c가 수학식 3의 범위를 만족하도록 형성함으로써, 블랙 매트릭스의 세로 라인(106b)이 두드러져 보이는 현상을 방지할 수 있으므로 관찰자 눈에 세로 줄무늬가 인지되는 현상을 방지할 수 있다.
상술한 본 발명의 실시예에서는 수직 전계 인가형 액정패널을 위주로 설명하 였으나, 본 발명은 특정 모드의 액정패널에 제한되지 않고 적용될 수 있다.
상술한 바와 같이 본 발명에 따른 액정패널은 서브픽셀에서 상대적으로 좁게 형성되는 픽셀 피치의 방향과 나란한 방향의 블랙 매트릭스 폭을 이와 교차하는 블랙 매트릭스 폭보다 좁게 형성함으로써 특정 라인의 블랙 매트릭스가 두드러져 보이는 현상을 방지한다. 본 발명에 따른 블랙 매트릭스의 폭은 신호 라인의 폭에 의해 결정되므로 본 발명에 실시예에서는 화소 영역에서 상대적으로 좁게 형성되는 픽셀 피치 방향과 나란한 방향의 신호 라인을 이와 교차하는 신호라인 보다 좁게 형성됨으로써 블랙 매트릭스에 의해 줄무늬가 인지되는 현상을 방지한다. 이에 따라 본 발명에 따는 액정표시패널은 줄무늬가 인지되는 현상이 방지됨으로써 표시 품질이 개선된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과;
    상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과;
    상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비하고,
    상기 게이트 라인의 폭은 상기 데이터 라인의 폭보다 1/3 이하이며,
    상기 게이트 라인에 대응되는 블랙 매트릭스는 상기 게이트 라인의 양측 각각으로부터 Y만큼 더 넓은 폭으로 형성되고, 상기 데이터 라인과 대응되는 블랙 매트릭스는 상기 데이터 라인의 양측 각각으로부터 상기 Y만큼 더 넓은 폭으로 형성되며,
    상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성되는 것을 특징으로 하는 액정표시패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 게이트 라인 방향의 픽셀 피치는 상기 데이터 라인 방향의 픽셀 피치 의 3배인 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 게이트 라인에 대응되는 블랙 매트릭스의 폭을 "a'", 상기 데이터 라인 방향의 픽셀 피치를 "a", 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭을 "b'", 상기 게이트 라인 방향의 픽셀 피치를 "b"라 할 때,
    0 < a'/a ≤ (b'+4Y)/b 의 조건을 만족하는 것을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고,
    상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리인 것을 특징으로 하는 액정표시패널.
  6. 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 게이트 라인 방향의 픽셀 피치 보다 상기 데이터 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과;
    상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과;
    상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비하고,
    상기 데이터 라인의 폭은 상기 게이트 라인의 폭보다 1/3 이하이며,
    상기 게이트 라인에 대응되는 블랙 매트릭스는 상기 게이트 라인의 양측 각각으로부터 Z만큼 더 넓은 폭으로 형성되고, 상기 데이터 라인과 대응되는 블랙 매트릭스는 상기 데이터 라인의 양측 각각으로부터 상기 Z만큼 더 넓은 폭으로 형성되며,
    상기 데이터 라인에 대응되는 블랙 매트릭스의 폭은 상기 게이트 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성되는 것을 특징으로 하는 액정표시패널.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 데이터 라인 방향의 픽셀 피치는 상기 게이트 라인 방향의 픽셀 피치 의 3배인 것을 특징으로 하는 액정표시패널.
  9. 제 6 항에 있어서,
    상기 데이터 라인에 대응되는 블랙 매트릭스의 폭을 "c'", 상기 게이트 라인 방향의 픽셀 피치를 "c", 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭을 "d'", 상기 데이터 라인 방향의 픽셀 피치를 "d"라 할 때,
    0 < c'/c ≤ (d'+4Z)/d 의 조건을 만족하는 것을 특징으로 하는 액정표시패널.
  10. 제 6 항에 있어서,
    상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고,
    상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리인 것을 특징으로 하는 액정표시패널.
KR1020060089127A 2006-09-14 2006-09-14 액정 표시 패널 Expired - Fee Related KR101308439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060089127A KR101308439B1 (ko) 2006-09-14 2006-09-14 액정 표시 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060089127A KR101308439B1 (ko) 2006-09-14 2006-09-14 액정 표시 패널

Publications (2)

Publication Number Publication Date
KR20080024699A KR20080024699A (ko) 2008-03-19
KR101308439B1 true KR101308439B1 (ko) 2013-09-16

Family

ID=39412903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060089127A Expired - Fee Related KR101308439B1 (ko) 2006-09-14 2006-09-14 액정 표시 패널

Country Status (1)

Country Link
KR (1) KR101308439B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170009158A (ko) 2015-07-15 2017-01-25 허정규 수중위치 추적을 위한 가변음향 송수신장치
KR20200094872A (ko) 2019-01-30 2020-08-10 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167127A (ja) * 1997-12-05 1999-06-22 Fron Tec:Kk アクティブマトリクス型液晶表示装置
JP2003186039A (ja) * 2001-12-04 2003-07-03 Hyundai Display Technology Inc 液晶表示素子
KR100488956B1 (ko) * 2002-01-29 2005-05-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR20050061859A (ko) * 2003-12-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167127A (ja) * 1997-12-05 1999-06-22 Fron Tec:Kk アクティブマトリクス型液晶表示装置
JP2003186039A (ja) * 2001-12-04 2003-07-03 Hyundai Display Technology Inc 液晶表示素子
KR100488956B1 (ko) * 2002-01-29 2005-05-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR20050061859A (ko) * 2003-12-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자

Also Published As

Publication number Publication date
KR20080024699A (ko) 2008-03-19

Similar Documents

Publication Publication Date Title
US12353098B2 (en) Liquid crystal device and electronic apparatus
CN1491371B (zh) 用于液晶显示器的薄膜晶体管阵列板
JP4409589B2 (ja) 液晶表示装置
CN103091917B (zh) 透明液晶显示面板的像素结构
JP4663622B2 (ja) 液晶表示装置
JP5314155B2 (ja) 液晶表示装置
US20130070002A1 (en) Display panel and display device
US9472148B2 (en) Liquid crystal display device having gate sharing structure and method of driving the same
JP2009020232A (ja) 液晶表示装置
JP2009300748A (ja) 表示装置および液晶表示装置
KR20080022920A (ko) 액정표시장치
US9201263B2 (en) Liquid crystal display and liquid crystal display panel
WO2011040080A1 (ja) 液晶表示装置
JP5173038B2 (ja) 液晶表示装置
KR20210073807A (ko) 이형 액정 표시 패널
KR100920355B1 (ko) 액정 표시 장치용 박막 다이오드 표시판 및 이를 포함하는액정 표시 장치
KR101308439B1 (ko) 액정 표시 패널
CN109283761B (zh) 一种显示面板、显示面板的制作方法和显示装置
US11054704B2 (en) Light source device for display device and liquid crystal display device
KR20110038827A (ko) 액정표시장치
JP4501979B2 (ja) 液晶表示装置
JP2008261980A (ja) 液晶表示素子
US9250485B1 (en) Liquid crystal display panel and array substrate thereof wherein a width of bar-shaped gaps in each of a plurality of pixel units increases gradually
WO2012124501A1 (ja) 液晶表示パネル及び液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060914

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110901

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060914

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200814

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240620