KR101292590B1 - 스위칭 전원장치 및 전원시스템 - Google Patents
스위칭 전원장치 및 전원시스템 Download PDFInfo
- Publication number
- KR101292590B1 KR101292590B1 KR1020110088349A KR20110088349A KR101292590B1 KR 101292590 B1 KR101292590 B1 KR 101292590B1 KR 1020110088349 A KR1020110088349 A KR 1020110088349A KR 20110088349 A KR20110088349 A KR 20110088349A KR 101292590 B1 KR101292590 B1 KR 101292590B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- power supply
- switching power
- high side
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003079 width control Methods 0.000 claims abstract description 28
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 47
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 230000033228 biological regulation Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 20
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 15
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 15
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 15
- 241000408495 Iton Species 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101150083298 Ramp2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(과제)
본 발명은, 입력전압의 리플을 억제하여, ESR이 작은 출력콘덴서를 이용하였을 경우에 있어서도 안정한 동작이 가능하고 또한 로드 레귤레이션 특성이 양호한 스위칭 전원장치 및 전원시스템을 제공한다.
(해결수단)
입력전압(Vin)에 접속된 하이사이드 MOSFET(11)와, 하이사이드 MOSFET(11)의 스위칭 주파수에 동기된 램프신호를 생성하는 램프 제너레이터(18)와, 기준신호와 하이사이드 MOSFET(11)를 구동하는 구동신호와의 위상차를 검출함과 아울러, 검출한 위상차에 의거하여 온폭 제어신호를 생성하는 위상전압 변환회로(24)와, 램프신호와 피드백 신호(FB)와 제1기준전압(REF)에 의거하여 하이사이드 MOSFET(11)의 온 타이밍을 제어함과 아울러, 온폭 제어신호에 의거하여 하이사이드 MOSFET(11)의 온폭을 제어하는 제1피드백 제어회로(1)를 구비한다.
본 발명은, 입력전압의 리플을 억제하여, ESR이 작은 출력콘덴서를 이용하였을 경우에 있어서도 안정한 동작이 가능하고 또한 로드 레귤레이션 특성이 양호한 스위칭 전원장치 및 전원시스템을 제공한다.
(해결수단)
입력전압(Vin)에 접속된 하이사이드 MOSFET(11)와, 하이사이드 MOSFET(11)의 스위칭 주파수에 동기된 램프신호를 생성하는 램프 제너레이터(18)와, 기준신호와 하이사이드 MOSFET(11)를 구동하는 구동신호와의 위상차를 검출함과 아울러, 검출한 위상차에 의거하여 온폭 제어신호를 생성하는 위상전압 변환회로(24)와, 램프신호와 피드백 신호(FB)와 제1기준전압(REF)에 의거하여 하이사이드 MOSFET(11)의 온 타이밍을 제어함과 아울러, 온폭 제어신호에 의거하여 하이사이드 MOSFET(11)의 온폭을 제어하는 제1피드백 제어회로(1)를 구비한다.
Description
본 발명은, 직류안정화 전압(直流安定化 電壓)을 공급하는 스위칭 전원장치(switching 電源裝置) 및 전원시스템(電源 system)에 관한 것이다.
화상엔진(畵像 engine) 또는 CPU 등의 디지털 신호처리 LSI의 전원전압을 공급하는 DC·DC 컨버터에는, 다이나믹 하게 변동되는 디지털 부하에 대하여, 출력전압의 변동폭을 매우 억제하는 높은 부하응답성능이 요구되지만, 출력전압과 기준전압을 비교하기 위하여 에러앰프를 탑재한 DC·DC 컨버터는, 상기 에러앰프가 지연요소의 주요 원인이 되어 부하응답성능이 악화되는 문제점을 가지고 있다. 여기에서 지연요소의 주요 원인인 에러앰프를 탑재하지 않음으로써 디지털 부하의 요구에 대한 부하응답성능을 향상시킨 PFM(주파수 변조(周波數變調)) 제어의 리플컨버터(ripple converter)가 제안되어 널리 사용되고 있다.
고전적인 PFM 리플컨버터는 출력전압의 리플전압을 검출하여 제어를 하는 방식이기 때문에, 충분한 리플신호를 얻기 위하여 출력콘덴서에는 ESR(Equivalent Series Resistance : 등가직렬저항)이 큰 전해콘덴서 등이 필요하여, 시스템의 소형화에 방해가 되고 있었다.
최근에 이르러서는, 선행기술의 일례로 나타나 있는 특허문헌1, 2와 같이 ESR에 의한 리플을 상정한 Ramp 신호를 피드백 전압 또는 기준전압측에 중첩함으로써, ESR이 작은 세라믹 콘덴서를 출력콘덴서로서 사용한 경우에도 안정한 동작할 수 있는 제품이 많이 제안되어, 제품화 되어 있다.
도13은, 특허문헌1, 2에 기재된 내용을 포함하는 종래의 스위칭 전원장치의 구성을 나타내는 회로도이다. 또한 도14는, 종래의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다. 이들 도면을 참조하여, 일반적인 온폭 고정형(on幅 固定型)의 리플제어방식을 채용한 스위칭 전원장치의 동작에 대하여 설명한다. 또 특허문헌1, 2에는 Ramp 신호를 피드백 신호에 중첩하는 방식이 함께 개시되어 있지만, 이 방식은 Ramp 신호를 기준전압에 중첩하는 방식과 동작적으로 등가이기 때문에 장래의 설명을 간략화하기 위하여, Ramp 신호를 기준전압에 중첩하는 방식으로 변경하여 설명한다.
도13에 있어서, Ramp 제너레이터(18)는, ESR의 리플신호를 상정한 Ramp 신호를 생성하여 중첩회로(重疊回路)(3)에 출력한다. 중첩회로(3)는, 제1기준전압(REF)에 대하여 정(正)의 경사를 구비하는 Ramp 신호를 중첩한 제2기준전압(REF2)을 생성하여, 피드백 비교기(4)의 정입력(正入力)에 출력한다.
한편 피드백 전압(FB)은 피드백 비교기(4)의 부입력(負入力)에 출력된다. 이 피드백 전압(FB)은, 출력전압(Vout)을 피드백 분압저항(feed back 分壓抵抗)(16과 17)에 의하여 분압한 전압이다. 피드백 전압(FB)이 제2기준전압(REF2)을 하회하면, 피드백 비교기(4)는 바로 FB_TRG 신호를 원숏회로(one shot 回路)(5a)에 출력한다.
원숏회로(5a)는, 피드백 비교기(4)에 의하여 출력된 FB_TRG 신호를 받아서, 일정한 시간폭의 ON_TRG 신호를 생성하여, 온 타이머(on timer)(7b)의 Set 단자에 출력한다.
한편 피드포워드 회로(feed forward 回路)(6b)는, 입력전압(Vin) 또는 출력전압(Vout)의 설정이 변경되더라도 일정한 스위칭 주파수를 유지하기 위하여 입력전압(Vin)과 출력전압(Vout)을 검출하여, Vin에 비례하고 Vout에 반비례하는 피드포워드 신호(Iton)를 생성하여, 온 타이머(7b)의 Adj 단자에 출력한다.
온 타이머(7b)는, 원숏회로(5a)에 의하여 출력된 ON_TRG 신호를 트리거로 하여, 피드포워드 신호(Iton)에 따른 Ton 신호를 드라이브 로직(drive logic)(8)에 출력한다. 피드포워드 신호(Iton)가 커질수록 Ton 신호의 시간폭은 좁아진다.
드라이브 로직(8)은, 온 타이머(7b)에 의하여 출력된 Ton 신호에 의거하여 하이사이드 드라이버(high side driver)(9)의 구동신호(Hon)와 로우사이드 드라이버(low side driver)(10)의 구동신호(Lon)를 출력함과 아울러, 회생기간이 종료되어 인덕터(13)에 흐르는 전류(IL)의 극성이 반전된 것을 SW 신호에 의하여 검출하여, 구동신호(Lon)를 High로부터 Low로 절환(切換)함으로써 로우사이드 MOSFET(12)를 오프 시켜서, 인덕터 전류(IL)의 과대한 역류를 방지함으로써 필요 없는 손실의 발생을 방지하는 기능을 구비하고 있다.
하이사이드 드라이버(9)는, 드라이브 로직(8)에 의하여 출력된 Hon 신호에 의거하여 하이사이드 MOSFET(11)의 게이트를 구동함으로써 인덕터(13)를 통하여 출력콘덴서(14)와 출력부하(15)에 에너지를 공급한다.
로우사이드 드라이버(10)는, 드라이브 로직(8)에 의하여 출력된 Lon 신호에 의거하여 로우사이드 MOSFET(12)의 게이트를 구동하여, 하이사이드 MOSFET(11)가 오프된 후의 인덕터 전류(IL)의 회생기간에 로우사이드 MOSFET(12)를 온 시킴으로써 도통 손실을 저감시킨다.
이와 같이 도13에 나타나 있는 종래의 스위칭 전원장치는, 상기한 일련의 동작에 의하여 출력부하전류(Iout)가 경부하(輕負荷)로부터 중부하(重負荷)로 급변하여 출력전압(Vout)이 저하되었을 때에, 바로 하이사이드 MOSFET를 온 시킴으로써 높은 부하응답성을 실현시키고 또한 고전적인 리플제어방식에서는 불가능하였던 출력콘덴서의 세라믹 콘덴서화를 실현시킬 수 있다.
그러나 특허문헌1, 2에 나타나 있는 바와 같은 일정한 경사의 Ramp 신호를 피드백 전압(FB) 또는 기준전압(REF)에 중첩하는 방식은, 출력부하전류(Iout)가 변화되어 스위칭 주파수가 변화되었을 때에 Ramp 신호의 진폭이 변화됨에 따라 출력전압(Vout)도 변동되어, DC·DC 컨버터의 중요 특성인 로드 레귤레이션(load regulation)이 악화되어 버린다는 결점을 가지고 있다. 구체적으로는 도14에 나타나 있는 타이밍 차트를 사용하여 설명한다.
출력부하전류(Iout)가 중부하로부터 경부하로 급변되면, 출력전압(Vout)은 순간적으로 뛰어오른다. 그 후에 시간이 경과함에 따라 출력전압(Vout)이 저하되어, Ramp 신호가 중첩된 제2기준전압(REF2)의 정점전위(頂點電位)를 피드백 신호(FB)가 하회하였을 때에, 원숏회로(5a)는 온 트리거 신호(ON_TRG)를 출력한다. 이에 따라 하이사이드 MOSFET(11)는 온 되지만, 출력부하전류(Iout)가 적을수록 하이사이드 MOSFET(11)의 온 타이밍은 늦어지게 된다. 즉 출력부하전류(Iout)가 적을수록 하이사이드 MOSFET(11)의 스위칭 주파수는 낮아지게 된다.
스위칭 주파수가 낮아지면, 제1기준전압(REF)에 중첩되는 Ramp 신호의 진폭이 상대적으로 증가하기 때문에, 제2기준전압(REF2)은 중부하 시와 비교하여 큰 값이 된다. 이 결과 로드 레귤레이션 특성은 악화된다. 도14에 나타나 있는 바와 같이 출력전압(Vout)은 경부하로부터 중부하로 변화되었을 경우에 있어서도 급락되고, 그 후에 있어서도 회복하지 않기 때문에 경부하 시와 중부하에서 큰 전압차를 가지고 있다고 말할 수 있어, 로드 레귤레이션 특성이 좋다고는 말하기 어렵다.
로드 레귤레이션을 개선하기 위해서는 제2기준전압(REF2)에 중첩되는 Ramp 진폭량을 감소시킬 필요가 있지만, 이 경우에 있어서의 스위칭 전원장치는, 세라믹 콘덴서 등 저ESR의 콘덴서를 출력콘덴서로서 사용한 결과, 동작이 불안정하게 된다는 문제점이 재부상한다.
또한 1개의 제어기판 상에는 복수의 서로 다른 디지털 신호처리 LSI가 탑재되어 있는 것이 보통이며, 각각의 LSI에 대하여 알맞은 전원전압을 공급할 필요가 있기 때문에, 예를 들면 12V와 같은 1개의 입력전압으로부터 복수 개의 DC·DC 컨버터를 사용하여 3.3V, 1.8V, 1.05V 등의 전압을 생성하는 것이 보통이다.
이 때에 각각의 DC·DC 컨버터의 인덕터 전류의 피크값이 겹쳐져 버리면, 종합입력전류의 피크값이 지나치게 커져서, 12V의 입력전압이 상정한 것 외로 크게 드롭(drop) 되어, 최악의 경우에는 오동작에 이른다는 문제가 있다. 또한 입력콘덴서에 전해콘덴서를 사용한 경우에 허용범위를 넘는 리플전류는 발열(發熱)의 원인이 되어, 전원시스템으로서의 수명을 단축시켜 버린다.
본 발명은 상기한 종래기술의 문제점을 해결하는 것으로서, 입력전압의 리플을 억제하여, ESR이 작은 출력콘덴서를 이용하였을 경우에 있어서도 안정한 동작이 가능하고 또한 로드 레귤레이션 특성이 양호한 스위칭 전원장치 및 전원시스템을 제공하는 것을 과제로 한다.
본 발명에 관한 스위칭 전원장치(switching 電源裝置)는, 상기 과제를 해결하기 위하여 입력전압에 접속된 하이사이드 스위치(high side switch)와, 상기 하이사이드 스위치의 스위칭 주파수에 동기(同期)된 램프신호를 생성하는 램프신호 생성부(ramp信號 生成部)와, 기준신호와 상기 하이사이드 스위치를 구동하는 구동신호와의 위상차를 검출함과 아울러, 검출한 위상차에 의거하여 온폭 제어신호를 생성하는 온폭 제어신호 생성부(on幅 制御信號 生成部)와, 상기 램프신호 생성부에 의하여 생성된 램프신호와 출력전압에 따른 크기의 피드백 신호와 제1기준전압에 의거하여 상기 하이사이드 스위치의 온 타이밍을 제어함과 아울러, 상기 온폭 제어신호 생성부에 의하여 생성된 온폭 제어신호에 의거하여 상기 하이사이드 스위치의 온폭을 제어하는 제어부(制御部)를 구비하는 것을 특징으로 한다.
본 발명에 관한 전원시스템(電源 system)은, 상기 입력전압에 접속된 하이사이드 스위치를 포함하는 기준용 스위칭 전원장치(基準用 switching 電源裝置)와, 제1항 내지 제9항 중 어느 한 항의 1 이상의 스위칭 전원장치를 구비하고, 상기 1 이상의 스위칭 전원장치의 각각이 구비하는 온폭 제어신호 생성부는, 상기 기준용 스위칭 전원장치와 상기 1 이상의 스위칭 전원장치 중에서 자체의 스위칭 전원장치를 제외한 어느 1개의 스위칭 전원장치가 구비하는 하이사이드 스위치를 구동하는 구동신호를 상기 기준신호로서 사용하는 것을 특징으로 한다.
본 발명에 의하면, 입력전압의 리플을 억제하여, ESR이 작은 출력콘덴서를 이용하였을 경우에 있어서도 안정한 동작이 가능하고 또한 로드 레귤레이션 특성의 양호한 스위칭 전원장치 및 전원시스템을 제공할 수 있다.
도1은 본 발명의 실시예1의 형태의 스위칭 전원장치의 구성을 나타내는 회로도이다.
도2는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 램프 제너레이터의 상세한 구성을 나타내는 회로도이다.
도3은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 중첩회로의 상세한 구성을 나타내는 회로도이다.
도4는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 샘플홀드 회로의 상세한 구성을 나타내는 회로도이다.
도5는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 피드포워드 회로의 상세한 구성을 나타내는 회로도이다.
도6은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 온 타이머의 상세한 구성을 나타내는 회로도이다.
도7은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 구성을 나타내는 회로도이다.
도8은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 제1컨버터의 동작을 나타내는 타이밍 차트이다.
도9는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 동작을 나타내는 타이밍 차트이다.
도10은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 위상전압 변환회로의 상세한 구성을 나타내는 회로도이다.
도11은 본 발명의 실시예1의 형태의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다.
도12는 본 발명의 실시예1의 형태의 스위칭 전원장치의 변형예에 있어서의 구성을 나타내는 회로도이다.
도13은 종래의 스위칭 전원장치의 구성을 나타내는 회로도이다.
도14는 종래의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다.
도2는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 램프 제너레이터의 상세한 구성을 나타내는 회로도이다.
도3은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 중첩회로의 상세한 구성을 나타내는 회로도이다.
도4는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 샘플홀드 회로의 상세한 구성을 나타내는 회로도이다.
도5는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 피드포워드 회로의 상세한 구성을 나타내는 회로도이다.
도6은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 온 타이머의 상세한 구성을 나타내는 회로도이다.
도7은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 구성을 나타내는 회로도이다.
도8은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 제1컨버터의 동작을 나타내는 타이밍 차트이다.
도9는 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서, 위상전압 변환회로가 존재하지 않는다고 가정하였을 경우의 동작을 나타내는 타이밍 차트이다.
도10은 본 발명의 실시예1의 형태의 스위칭 전원장치에 있어서의 위상전압 변환회로의 상세한 구성을 나타내는 회로도이다.
도11은 본 발명의 실시예1의 형태의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다.
도12는 본 발명의 실시예1의 형태의 스위칭 전원장치의 변형예에 있어서의 구성을 나타내는 회로도이다.
도13은 종래의 스위칭 전원장치의 구성을 나타내는 회로도이다.
도14는 종래의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다.
이하, 본 발명의 스위칭 전원장치(switching 電源裝置) 및 전원시스템(電源 system)의 실시형태를 도면에 의거하여 상세하게 설명한다.
(실시예1)
이하, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 우선 본 실시예의 구성을 설명한다. 도1은, 본 발명의 실시예1의 스위칭 전원장치 및 전원시스템의 구성을 나타내는 회로도이다. 또 도1에 있어서, 도13에 있어서의 종래 장치의 구성요소와 동일 또는 균등한 것은 상기와 동일한 부호를 사용하여 나타내고, 중복된 설명을 생략한다.
이 전원시스템은, 도1에 나타나 있는 바와 같이 위상전압 변환회로(位相電壓 變換回路)(24), 제1컨버터(26a) 및 제2컨버터(26b)로 구성된다. 다만 본 발명에 관한 스위칭 전원장치는, 위상전압 변환회로(24)와 제1컨버터(26a)의 구성으로 실현할 수 있다. 또한 제1컨버터(26a) 내의 제어회로(制御回路)(25)와 제2컨버터(26b) 내의 제어회로(25)는, 동일한 구성을 구비하고 있는 것으로 한다.
제1컨버터(26a)는, 제어회로(25), 하이사이드 MOSFET(high side MOSFET)(11), 로우사이드 MOSFET(low side MOSFET)(12), 인덕터(inductor)(13), 출력평활콘덴서(出力平滑condenser)(14), 출력부하(出力負荷)(15), 피드백 저항(feed back 抵抗)(16) 및 피드백 저항(17)으로 구성된다. 또한 제어회로(25)는, 제1피드백 제어회로(first feed back 制御回路)(1), 제2피드백 제어회로(second feed back 制御回路)(2) 및 중첩회로(重疊回路)(3)로 구성된다.
한편 제2컨버터(26b)는, 제어회로(25), 하이사이드 MOSFET(26), 로우사이드 MOSFET(27), 인덕터(28), 출력평활콘덴서(29), 출력부하(30), 피드백 저항(39) 및 피드백 저항(40)으로 구성되고, 본 발명의 기준용 스위칭 전원장치(基準用 switching 電源裝置)에 대응한다. 하이사이드 MOSFET(26)는 입력전압(Vin)에 접속된 하이사이드 스위치이다. 제1컨버터(26a)와 제2컨버터(26b)는 기본적으로 회로 구성이 동일하기 때문에, 주로 제1컨버터(26a)에 대하여 설명한다.
제1피드백 제어회로(1)는, 피드백 비교기(feed back comparator)(4), 원숏회로(one shot 回路)(5), 피드포워드 회로(feed forward 回路)(6), 온 타이머(on timer)(7), 드라이브 로직(drive logic)(8), 하이사이드 드라이버(high side driver)(9) 및 로우사이드 드라이버(low side driver)(10)로 구성된다.
또한 제2피드백 제어회로(2)는, 램프 제너레이터(ramp generator)(18), 샘플홀드 회로(sample hold 回路)(19), 에러앰프(error amp)(20), 위상보상저항(位相補償抵抗)(21) 및 위상보상콘덴서(22)로 구성된다.
즉 본 실시예의 스위칭 전원장치에 있어서의 제1컨버터(26a)는, 도13에 나타나 있는 종래의 스위칭 전원장치에 대하여, 제2피드백 제어회로(2)를 구비하는 점에서 다르다.
하이사이드 MOSFET(11)는 본 발명의 하이사이드 스위치에 대응하고, 드레인 단자가 입력전압(Vin)에 접속되어 있다. 또한 하이사이드 MOSFET(11)의 소스 단자는 로우사이드 MOSFET(12)의 드레인 단자에 접속되어 있음과 아울러, 인덕터(13)를 통하여 출력부하(出力負荷)(15)에 접속되어 있다. 즉 본 실시예의 스위칭 전원장치에 있어서의 제1컨버터(26a)는, 하이사이드 MOSFET(11)와 로우사이드 MOSFET(12)의 스위칭 동작에 의하여 입력전압(Vin)을 소정의 전압으로 변환하여 출력부하(15)에 공급한다. 또 제2컨버터(26b)도 마찬가지로 하이사이드 MOSFET(26)와 로우사이드 MOSFET(27)의 스위칭 동작에 의하여 입력전압(Vin)을 소정의 전압으로 변환하여 출력부하(30)에 공급한다.
메이저 루프(major loop)인 제1피드백 제어회로(1)는, 출력부하(15)가 경부하(輕負荷)로부터 중부하(重負荷)로 급변하였을 경우 등 다이나믹 하게 변화되는 부하에 대하여, 에러앰프를 통하지 않고 고속으로 동작함으로써 출력전압(Vout)의 변화폭을 최소한으로 억제하는 기능을 한다.
이에 대하여 마이너 루프(minor loop)인 제2피드백 제어회로(2)는, 램프 제너레이터(18)에 의하여 생성된 램프신호의 진폭을 검출하고, 이 진폭이 출력부하전류(Iout)에 의존하지 않고 일정하게 되도록 하이사이드 MOSFET(11)의 온폭(on幅)을 최적으로 제어함으로써 스위칭 주파수(Fsw)를 일정하게 유지한다. 이 결과 정적인 부하변동에 대해서는, 제2기준전압(REF2)의 피크전압은 항상 일정하게 유지되기 때문에, 선행기술의 문제점이었던 로드 레귤레이션 특성(load regulation 特性)을 제어의 안정성을 희생하지 않고 대폭적으로 개선할 수 있다.
위상전압 변환회로(24)는 본 발명의 온폭 제어신호 생성부(on幅 制御信號 生成部)에 대응하고, 기준신호(본 실시예에 있어서는 도1에 있어서의 HDRVb)와 하이사이드 MOSFET(11)를 구동하는 구동신호(HDRV)와의 위상차를 검출함과 아울러, 검출한 위상차에 의거하여 온폭 제어신호를 생성한다. 즉 위상전압 변환회로(24)는, 제1컨버터(26a)와 제2컨버터(26b) 2개의 컨버터의 스위칭 타이밍의 위상차에 따른 제어전압을 생성하여, 온폭 제어신호로서 제1컨버터(26a)의 Comp 단자에 출력한다. 위상전압 변환회로(24)의 상세한 구성 및 작용에 대해서는 후술한다.
램프 제너레이터(18)는 본 발명의 램프신호 생성부(ramp信號 生成部)에 대응하고, 하이사이드 MOSFET(11)의 스위칭 주파수에 동기(同期)된 램프신호(Ramp)를 생성한다. 도2는, 본 실시예의 스위칭 전원장치에 있어서의 램프 제너레이터(18)의 상세한 구성을 나타내는 회로도이다. 램프 제너레이터(18)는, 도2에 나타나 있는 바와 같이 원숏회로(181), 인버터(182), Pch MOSFET(183), 콘덴서(184), 정전류원(定電流源)(I1) 및 하한 클램프 전압(下限 clamp 電壓)(V2)으로 구성되어 있다.
원숏회로(181)는 하이사이드 드라이버(9)에 의하여 출력된 구동신호(Hon)를 받아서, Hon이 High로 절환되었을 때에 인버터(182)를 통하여 Pch MOSFET(183)를 예를 들면 100ns 정도의 매우 짧은 기간만 온 시킨다. 이에 따라 콘덴서(184)는 전원전압(REG)까지 매우 짧은 시간에 충전된다.
그 후에 Pch MOSFET(183)가 오프 되면, 콘덴서(184)에 축적된 전하는 정전류원(I1)에 의하여 서서히 빠져나간다. 그 결과 램프 제너레이터(18)는 ESR의 리플신호를 상정한 램프신호를 생성할 수 있고, 생성된 램프신호를 중첩회로(3)와 샘플홀드 회로(19)에 출력한다.
중첩회로(3)는, 램프 제너레이터(18)에 의하여 생성된 램프신호(도1에 있어서의 Ramp)의 진폭 및 주파수에 대응한 정(正)의 경사를 구비하는 제2램프신호를 생성함과 아울러, 생성된 제2램프신호를 제1기준전압(도1에 있어서의 REF : 0.5V)에 중첩시켜서 중첩신호(도1에 있어서의 REF2)를 생성한다.
도3은, 본 실시예의 스위칭 전원장치에 있어서의 중첩회로(3)의 상세한 구성을 나타내는 회로도이다. 중첩회로(3)는, NPN 트랜지스터(31), PNP 트랜지스터(32), 저항(33), Nch MOSFET(34, 35), Pch MOSFET(36, 37), 저항(38) 및 정전류원(I2)으로 구성된다.
램프 제너레이터(18)에 의하여 생성된 램프신호는, NPN 트랜지스터(31)와 PNP 트랜지스터(32)에 의한 버퍼회로에 의하여 임피던스 변환되어, PNP 트랜지스터(32)의 에미터에 램프신호와 대략 동일한 전압레벨의 Ramp2 신호가 출력된다. 이 때문에 저항(33)의 양단에는 REG-Ramp2의 전위차가 발생되어, 램프신호의 변화에 따른 전류신호(I3)가 생성된다. 이 전류신호(I3)는, Nch MOSFET(34, 35)에 의한 커런트 미러 회로(current mirror 回路)와, Pch MOSFET(36, 37)에 의한 커런트 미러 회로를 통하여 저항(38)에 출력됨으로써 전압변환된다.
이에 따라 중첩회로(3)는, 저항(38)의 고전위측 단자에 있어서, 직류안정전압인 제1기준전압(REF)에 대하여 Ramp에 대응한 정의 경사를 구비하는 제2램프신호를 중첩시켜서, 제2기준전압(REF2)(본 발명의 중첩신호에 대응)을 생성하여 피드백 비교기(4)의 비반전입력단자에 출력한다.
제2피드백 제어회로(2)에 설치된 샘플홀드 회로(19), 에러앰프(20), 위상보상저항(21) 및 위상보상콘덴서(22)는, 본 발명의 진폭신호 생성부(振幅信號 生成部)에 대응하고, 램프 제너레이터(18)에 의하여 생성된 램프신호의 진폭에 따른 진폭신호(도1에 있어서의 Comp)를 생성한다.
샘플홀드 회로(19)는 램프 제너레이터(18)에 의하여 생성된 램프신호의 계곡전압(valley voltage)을 유지한다. 도4는, 본 실시예의 스위칭 전원장치에 있어서의 샘플홀드 회로(19)의 상세한 구성을 나타내는 회로도이다. 샘플홀드 회로(19)는, 도4에 나타나 있는 바와 같이 버퍼회로(191), 스위치(192) 및 콘덴서(193)로 구성된다.
버퍼회로(191)는 램프신호를 임피던스 변환한 신호를 출력하고, 램프신호가 계곡전압이 되는 타이밍에 따라 온 타이머(7)에 의한 샘플링 신호(sampling 信號)(Spl)에 의거하여 스위치(192)가 일정한 샘플링 시간 온 됨으로써 콘덴서(193)를 충전한다. 이 때문에 콘덴서(193)는, 다음의 샘플링 기간이 되기까지의 사이에 램프신호의 계곡전압(Valley) 값을 유지한다.
에러앰프(20)는 본 발명의 오차증폭기(誤差增幅器)에 대응하고, 샘플홀드 회로(19)에 의하여 유지된 계곡전압(Valley)과 제2기준전압(도1에 있어서의 V1)을 비교하고, 비교결과에 따른 오차증폭신호를 생성하여 진폭신호(Comp)로서 출력한다. 즉 에러앰프(20)는 계곡전압(Valley)과 기준전압(V1)을 비교하여, 저항(21)과 콘덴서(22)에 의하여 위상보상된 오차증폭신호(진폭신호(Comp))를 피드포워드 회로(6)에 출력한다.
제1피드백 제어회로(1)는 본 발명의 제어부(制御部)에 대응하고, 램프 제너레이터(18)에 의하여 생성된 램프신호와 출력전압(Vout)에 따른 크기의 피드백 신호(FB)와 제1기준전압(REF)에 의거하여 하이사이드 MOSFET(11)의 온 타이밍을 제어함과 아울러, 위상전압 변환회로(24)에 의하여 생성된 온폭 제어신호에 의거하여 하이사이드 MOSFET(11)의 온폭을 제어한다.
또한 제1피드백 제어회로(1)는, 진폭신호 생성부에 의하여 생성된 진폭신호(Comp)에 의거하여 하이사이드 MOSFET(11)의 온폭을 제어한다.
또한 제1피드백 제어회로(1)는 입력전압(Vin)과 출력전압(Vout)에 의거하여 하이사이드 MOSFET(11)의 온폭을 제어한다.
도5는, 본 실시예의 스위칭 전원장치에 있어서의 피드포워드 회로(6)의 상세한 구성을 나타내는 회로도이다. 피드포워드 회로(6)는, 도5에 나타나 있는 바와 같이 전압전류 변환회로(電壓電流 變換回路)(61, 62, 63)와, 제산회로(除算回路)(64, 65)의 조합으로 구성되어 있다.
전압전류 변환회로(61)는 입력전압(Vin)을 전류변환함으로써 전류신호(Ivin)를 생성한다. 또한 전압전류 변환회로(62)는 출력전압(Vout)을 전류변환함으로써 전류신호(Ivout)를 생성한다. 마찬가지로 전압전류 변환회로(63)는 진폭신호(오차증폭전압)(Comp)를 전류변환함으로써 전류신호(Icomp)를 생성한다.
제산회로(64)는, 전류신호(Ivin)를 전류신호(Ivout)로 나누어서 계산된 전류신호(Ifw)를 후단의 제산회로(65)에 출력한다. 제산회로(65)는, 전류신호(Ifw)를 전류신호(Icomp)로 나누어서 계산된 전류신호(Iton)를 생성한다. 이 Iton의 계산식은 Iton = K × Vin / (Vout × Comp)로 주어진다. 여기에서 K는 입력전압(Vin), 출력전압(Vout), 진폭신호(Comp)를 전류신호로 변환하였을 때의 변환계수이며, 저항값에 반비례하는 차원을 가지고 있다.
이렇게 하여 피드포워드 회로(6)는, 입력전압(Vin)에 비례하고 출력전압(Vout)에 반비례한 출력전류(Iton)를 온 타이머(7)의 Adj 단자에 출력한다. 피드포워드 회로(6)의 동작에 의하여 제1피드백 제어회로(1)는, 스위칭 주파수가 입출력조건에 따르지 않고 일정하게 되도록 하이사이드 MOSFET(11)의 온폭을 제어하고 또한 제2피드백 제어회로에 의하여 출력된 진폭신호(오차증폭신호)(Comp)에 반비례하는 특성을 Iton에 갖게 함으로써 램프신호의 계곡전압(Valley)이 기준전압(V1)과 같아지게 되도록 하이사이드 MOSFET(11)의 온폭을 제어한다.
제1피드백 제어회로(1)는, 피드포워드 회로(6)를 구비함으로써 진폭신호 생성부에 의하여 생성된 진폭신호(오차증폭신호)(Comp)에 의거하여 램프 제너레이터(18)에 의하여 생성된 램프신호의 진폭이 소정의 값을 유지하도록 하이사이드 MOSFET(11)의 온폭을 제어한다.
피드백 비교기(4)는 피드백 전압(FB)과 제2기준전압(REF2)을 비교하여, 피드백 전압(FB)이 제2기준전압(REF2)의 정상전압(頂上電壓)을 하회하였을 때에 FB_TRG 신호를 출력한다. 원숏회로(5)는 피드백 비교기(4)에 의하여 출력된 FB_TRG 신호에 의거하여 ON_TRG 신호를 생성하여, 온 타이머(7)의 Set 단자에 출력한다.
도6은, 본 실시예의 스위칭 전원장치에 있어서의 온 타이머(7)의 상세한 구성을 나타내는 회로도이다. 온 타이머(7)는, 도6에 나타나 있는 바와 같이 콘덴서(71), 비교기(72), AND 회로(73), 원숏회로(74), 인버터 회로(75) 및 스위치(76)로 구성된다.
스위치(76)는 원숏회로(5)에 의하여 출력된 ON_TRG 신호에 의거하여 일정시간 온 된다. 콘덴서(71)는, 스위치(76)가 온 됨으로써 축적된 전하를 매우 짧은 시간에 방전한다. 이에 따라 비교기(72)의 논리출력레벨이 High가 되어, 원숏회로(74)는 일정시간의 샘플링 신호(Spl)를 출력한다.
원숏회로(74)에 의한 샘플링 기간 종료 후에 AND 회로(73)는, 출력신호인 드라이브 로직 제어신호(Ton)를 High로 한다. 그 후에 콘덴서(71)는 피드포워드 전류신호(Iton)에 의하여 충전을 시작한다. 콘덴서(71)의 전위가 임계값(V3)에 도달하면 비교기(72)가 출력레벨을 Low로 절환하기 때문에, AND 회로(73)는 드라이브 로직 제어신호(Ton)를 Low로 한다.
드라이브 로직(8)은, 온 타이머(7)에 의하여 출력된 드라이브 로직 제어신호(Ton)에 의거하여 하이사이드 드라이버(9)의 구동신호(Hon)와, 상기 구동신호(Hon)와 역상(逆相)의 로우사이드 드라이버(10)의 구동신호(Lon)를 출력한다. 또한 드라이브 로직(8)은, 인덕터(13)의 회생기간이 종료되어 인덕터(13)에 흐르는 전류(IL)의 극성이 반전된 것을 SW 전압에 의거하여 검출하여, 로우사이드 구동신호(Lon)를 Low로 절환한다. 이에 따라 로우사이드 MOSFET(12)가 오프 되기 때문에, 스위칭 전원장치는 인덕터 전류(IL)의 과대한 역류를 억제하여 필요 없는 손실 발생을 방지한다.
하이사이드 드라이버(9)는, 드라이브 로직(8)에 의하여 출력된 Hon 신호에 의거하여 하이사이드 MOSFET(11)의 게이트를 구동시켜서, 인덕터(13)를 통하여 출력콘덴서(14) 및 출력부하(15)에 에너지를 공급한다.
로우사이드 드라이버(10)는, 드라이브 로직(8)에 의하여 출력된 Lon 신호에 의거하여 로우사이드 MOSFET(12)의 게이트를 구동시켜서, 하이사이드 MOSFET(11)가 오프 된 후의 인덕터 전류(IL)의 회생기간에 로우사이드 MOSFET(12)를 온 시킴으로써 도통 손실을 저감시킨다.
상기한 피드백 비교기(4), 원숏회로(5), 온 타이머(7), 드라이브 로직(8) 및 하이사이드 드라이버(9)의 동작으로부터 알 수 있는 바와 같이 제1피드백 제어회로(1)는, 중첩회로(3)에 의하여 생성된 중첩신호(REF2)와 출력전압(Vout)에 따른 크기의 피드백 신호(FB)를 비교하여, 피드백 신호(FB)가 중첩신호(REF2)를 하회한 경우에 하이사이드 MOSFET(11)가 온 되도록 온 타이밍을 제어한다.
다음에 상기한 바와 같이 구성된 본 실시예의 작용을 설명한다. 최초에 본 실시예의 스위칭 전원장치가 구비하는 각 구성의 작용을 알기 쉽게 설명하기 위하여 위상전압 변환회로(24)가 존재하지 않는다고 가정하였을 경우에 대하여 설명한다. 도7은, 본 실시예의 스위칭 전원장치에 있어서, 위상전압 변환회로(24)가 존재하지 않는다고 가정하였을 경우의 구성을 나타내는 회로도이다.
이 경우에 있어서, 램프신호의 진폭이 일정하게 되도록 제어함으로써 로드 레귤레이션 특성이 대폭적으로 향상되는 메커니즘에 대하여 도8을 참조하여 설명한다. 도8은, 도7과 같이 구성한 스위칭 전원장치에 있어서의 제1컨버터(26a)의 동작을 나타내는 타이밍 차트이다. 출력부하전류(Iout)가 경부하 또한 일정한 상태에서는, 샘플홀드 회로(19), 에러앰프(20) 및 피드포워드 회로(6)의 동작에 의하여 램프신호(Ramp)의 계곡전압(Valley)과 기준전압(V1)은 같아지게 되도록 제어된다.
다음에 출력부하전류(Iout)가 중부하로 급변되면, 출력전압(Vout)의 저하에 따라 피드백 전압(FB)은 저하된다. 피드백 전압(FB)이 제2기준전압(REF2) 이하가 되면, 피드백 비교기(4)의 비교결과에 의거하여 원숏회로(5)는 ON_TRG 신호를 출력한다. 이 ON_TRG 신호를 계기로 하여, 하이사이드 MOSFET(11)는 바로 온 된다. 이 때에 램프신호의 계곡전압(Valley)이 상승하기 때문에, Valley와 기준전압(V1)과의 사이에 오차가 발생한다.
제2피드백 제어회로(2) 내의 에러앰프(20)는, 이 오차를 소거하도록 진폭신호(Comp)를 상승시켜서 출력한다. 진폭신호(Comp)의 상승에 반비례하여 피드포워드 회로(6)에 의한 피드포워드 전류(Iton)는 저하된다. 온 타이머(7)는, 피드포워드 신호(Iton)가 저하되고 있기 때문에 Ton 신호의 시간폭을 넓혀서 출력한다.
결과로서, 제1피드백 제어회로(1)는 하이사이드 MOSFET(11)의 온폭이 넓어지는 방향으로 제어를 한다. 즉 제1피드백 제어회로(1)는 진폭신호 생성부에 의하여 생성된 진폭신호(Comp)에 의거하여, 램프 제너레이터(18)에 의하여 생성된 램프신호의 진폭이 소정의 값 미만인 경우에, 하이사이드 MOSFET(11)의 온폭을 넓히도록 제어한다. 이 제1피드백 제어회로(1)의 작용은 도1 및 도7의 양방의 스위칭 전원장치에 공통되는 작용이다.
하이사이드 MOSFET(11)의 온폭이 넓어지면, 입력전압(Vin)과 출력전압(Vout)의 비율에 의하여 대략 결정되는 온 듀티(on duty)를 일정하게 유지하도록 스위칭 주파수가 저하되고, 결국 경부하 시의 스위칭 주파수(Fsw1)와 중부하 시의 스위칭 주파수(Fsw2)는 같아지게 되도록 제어된다. 이에 따라 램프신호의 계곡전압(Valley)은 기준전압(V1)과 동일하게 되기 때문에, 제2기준전압(REF2)에 중첩되는 ΔREF의 진폭도 부하전류(Iout)에 의존하지 않고 일정하게 되도록 제어된다(도8에서 말하는 ΔREF1=ΔREF2).
피드백 전압(FB)이 상승하고 램프신호의 계곡전압(Valley)이 하강하여 Valley와 기준전압(V1)과의 사이에 오차가 발생하였을 경우에 있어서도, 제2피드백 제어회로(2) 내의 에러앰프(20)는 이 오차를 소거하도록 진폭신호(Comp)를 하강시켜서 출력한다. 그 결과 제1피드백 제어회로(1)는, 하이사이드 MOSFET(11)의 온폭이 좁아지는 방향으로 제어를 한다. 즉 제1피드백 제어회로(1)는 진폭신호 생성부에 의하여 생성된 진폭신호(Comp)에 의거하여, 램프 제너레이터(18)에 의하여 생성된 램프신호의 진폭이 소정의 값 이상인 경우에, 하이사이드 MOSFET(11)의 온폭을 좁히도록 제어한다. 이 제1피드백 제어회로(1)의 작용도 도1 및 도7의 양방의 스위칭 전원장치에 공통되는 작용이다.
하이사이드 MOSFET(11)의 온폭이 좁아지면 스위칭 주파수가 상승하고, 결과로서 경부하 시의 스위칭 주파수(Fsw1)와 중부하 시의 스위칭 주파수(Fsw2)는 같아지게 되도록 제어된다. 이에 따라 램프신호의 계곡전압(Valley)은 기준전압(V1)과 동일하게 되기 때문에, 제2기준전압(REF2)에 중첩되는 ΔREF의 진폭도 부하전류(Iout)에 의존하지 않고 일정하게 되도록 제어된다.
이와 같이 부하급변 등의 다이나믹한 부하변동에 대해서는, 메이저 루프인 제1피드백 제어회로(1)가 에러앰프를 통하지 않고 고속으로 반응함으로써 출력전압(Vout)의 변화를 최소한으로 억제하고, 반대로 정적인 부하변화에 대해서는, 에러앰프(20)를 사용하여 램프신호의 진폭이 일정하게 유지되도록 제어함으로써, 본 실시예의 스위칭 전원장치는 종래의 문제점이었던 로드 레귤레이션 특성을 제어의 안정성을 희생하지 않고 대폭적으로 개선할 수 있다.
그러나 상기한 바와 같이 1개의 제어기판 상에는, 복수의 서로 다른 디지털 신호처리 LSI가 탑재되어 있는 것이 보통이며, 각각의 LSI에 대하여 알맞은 전원전압을 공급할 필요가 있기 때문에 예를 들면 12V와 같은 1개의 입력전압으로부터 복수 개의 DC·DC 컨버터를 사용하여 3.3V, 1.8V, 1.05V 등의 전압을 생성하는 것이 보통이다.
이 때에 각각의 DC·DC 컨버터의 인덕터 전류의 피크값이 겹쳐져 버리면, 종합입력전류의 피크값이 지나치게 커져서 12V의 입력전압이 상정한 것 이외로 크게 드롭(drop) 되어, 최악은 오동작에 이른다는 문제가 있다. 또한 입력콘덴서에 전해콘덴서를 사용한 경우에 허용범위를 넘는 리플전류는 발열(發熱)의 원인이 되어, 전원시스템으로서의 수명을 단축시켜 버린다.
구체적으로는, 도9에 나타나 있는 타이밍 차트를 사용하여 설명한다. 도9는, 도7과 같이 구성된 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다. 도9에 나타나 있는 바와 같이 제1컨버터(26a) 내의 하이사이드 MOSFET(11)를 구동하는 구동신호(HDRV)와 제2컨버터(26b) 내의 하이사이드 MOSFET(26)를 구동하는 구동신호(HDRVb)와의 위상차가 최소인 경우에, 입력전압(Vin)의 리플(Vripple)은 최대가 된다.
이 문제의 대책으로서, 각각의 DC·DC 컨버터의 스위칭 주파수를 동기(同期)시키고 또한 전류피크가 겹치지 않도록 위상차를 갖게 하는 것이 생각되지만, 도7에 나타나 있는 바와 같은 스위칭 전원장치는 부하레벨에 따라 하이사이드 MOSFET(11)의 온 타이밍이 변화되는 자려발진제어(自勵發振制御)이기 때문에, 스위칭 주파수를 동기시키는 것이 매우 곤란하다.
여기에서 상기한 문제를 해결하기 위하여 본 실시예의 스위칭 전원장치는, 도1에 나타나 있는 바와 같이 멀티 출력 컨버터에 대하여 위상전압 변환회로(24)를 구비한 구성으로 되어 있다. 도1에 나타나 있는 스위칭 전원장치에 있어서, 위상전압 변환회로(24)를 추가함으로써 제1컨버터(26a)의 스위칭 동작은, 제2컨버터(26b)의 기본 스위칭 동작에 대하여 주파수로서는 일치하도록 추종제어(follow-up control)를 하고 또한 임의의 위상차(여기에서는 약 180°로 되어 있다)를 가지고 스위칭 동작을 함으로써 입력전압(Vin)의 리플을 저감시킬 수 있는 원리에 대하여 설명한다.
도10은, 본 실시예의 스위칭 전원장치에 있어서의 위상전압 변환회로(24)의 상세한 구성을 나타내는 회로도이다. 도10에 나타나 있는 바와 같이 위상전압 변환회로(24)는, 원숏회로(231), 원숏회로(232), SR 플립플롭(233), 지연회로(234), 스위치(235), 스위치(236), 콘덴서(237), 버퍼(238), 스위치(239), 콘덴서(240), 에러앰프(241), 위상보상저항(242), 위상보상콘덴서(243), 버퍼(244), 정전류원(I4) 및 기준전압(V4)으로 구성되어 있다.
이 위상전압 변환회로(24)는, 제1컨버터(26a)로부터의 하이사이드 MOSFET 구동신호(HDRV)와, 제2컨버터(26b)로부터의 하이사이드 MOSFET 구동신호(HDRVb)(본 발명의 기준신호에 대응)와의 위상차를 검출하여 위상차 신호(Ph_hold)를 생성하고, 위상차 신호(Ph_hold)와 기준전압(V4)과의 오차증폭신호를 제1컨버터(26a)의 Comp 단자에 출력함으로써 제1컨버터(26a)의 동작을 제2컨버터(26b)의 스위칭 주파수와 동기시킴과 아울러, 임의의 위상차를 갖게 하기 위한 회로이다.
구체적으로는, 제2컨버터(26b)로부터의 하이사이드 MOSFET 구동신호(HDRVb)가 Low로부터 High로 절환되면, 원숏회로(231)는 트리거 신호(Ph2)를 출력함으로써 SR 플립플롭(233)을 세트상태로 한다. 이 때에 스위치(235)가 온 되기 때문에 콘덴서(237)는 정전류원(I4)에 의하여 충전된다.
다음에 제1컨버터(26a)로부터의 하이사이드 MOSFET 구동신호(HDRV)가 Low로부터 High로 절환되면, 원숏회로(232)는 트리거 신호(Ph1)를 출력한다. 이 때문에 스위치(239)는 온 되어, 콘덴서(237)에 축적된 전압신호(Ph_Ramp)의 피크값이 버퍼(238)를 통하여 콘덴서(240)에 전달되어, 위상차 신호(Ph_hold)를 생성한다. 동시에 트리거 신호(Ph1)는, SR 플립플롭(233)을 리셋상태로 하기 때문에 스위치(235)가 오프 되어 콘덴서(237)에 대한 충전을 정지시킨다.
그 후에 지연회로(234)는 지연신호(Ph_dis)를 출력하여 스위치(236)를 온 시킨다. 이 때문에 콘덴서(237)는 방전된다. 에러앰프(241)는 기준전압(V4)과 Ph_hold 신호를 비교하고, 그 오차전압을 버퍼(244)를 통하여 제1컨버터(26a)의 Comp 단자에 출력한다.
제1피드백 제어회로(1)는, 위상전압 변환회로(24)에 의하여 생성된 온폭 제어신호(위상전압 변환회로(24)로부터 Comp 단자에 출력되는 신호)에 의거하여 기준신호(HDRVb)와 구동신호(HDRV)의 주파수가 같아지게 되도록 하이사이드 MOSFET(11)의 온폭을 제어한다.
도11은, 본 실시예의 스위칭 전원장치의 동작을 나타내는 타이밍 차트이다. 도11에 나타나 있는 바와 같이 타이밍 차트의 록업(lock-up) 기간의 초기에 있어서는, Ph2와 Ph1의 위상차 신호(Ph_hold)가 기준전압(V4)보다 낮기 때문에 Comp 신호는 상승한다. 이에 따라 제1컨버터(26a)의 제1피드백 제어회로(1)는 하이사이드 MOSFET(11)의 온폭을 넓히도록 제어한다.
하이사이드 MOSFET(11)의 온폭이 넓어지면, 입력전압(Vin)과 출력전압(Vout)이 일정한 조건에서는 온 듀티를 대략 일정하게 유지하도록 귀환(歸還)이 걸리기 때문에, 제1컨버터(26a)의 스위칭 주파수는 저하되어, 다음의 주기에 있어서의 하이사이드 MOSFET(11)의 온 타이밍은 지연된다.
이에 따라 Ph2와 Ph1의 위상차가 커지기 때문에, 위상차 신호(Ph_hold)가 상승하여 기준전압(V4)과의 오차가 좁아진다. 이 결과 제1컨버터(26a)의 스위칭 동작과 제2컨버터(26b)의 스위칭 동작은, 주파수로서는 대략 일치하고 또 위상차로서는 기준전압(V4)에 의하여 결정되는 임의의 위상차(도11에서는 180°를 상정)를 가진 스위칭 동작을 한다.
바꾸어 말하면, 위상전압 변환회로(24)는 기준전압(V4)을 조정함으로써 설정 가능한 기준위상차를 구비하고 있고, 검출한 위상차(기준신호(HDRVb)와 구동신호(HDRV)와의 위상차)와 기준위상차에 의거하여 온폭 제어신호를 생성한다.
또한 제1피드백 제어회로(1)는, 위상전압 변환회로(24)에 의하여 생성된 온폭 제어신호에 의거하여 기준신호(HDRVb)와 구동신호(HDRV)와의 위상차가 기준위상차가 되도록 하이사이드 MOSFET(11)의 온폭을 제어한다. 말하자면 제2컨버터(26b)를 마스터(master)측으로 하였을 때에, 제1컨버터(26a)는 슬레이브(slave)측으로서 주파수의 동기를 함과 아울러 소정의 위상차가 되도록 동작한다.
도11에 나타나 있는 타이밍 차트의 록업 기간의 초기에 있어서의 종합입력전류(Iin)의 피크값은, 인덕터 전류(IL)와 ILb의 위상차가 적기 때문에 대략 2개의 인덕터 전류의 피크값의 합계가 되어 매우 크다. 이에 따라 입력전압(Vin)의 리플은 커진다.
한편 페이즈 록(phase lock) 기간에서는, 2개의 인덕터 전류(IL)와 ILb는, 주파수로서는 일치하고, 위상으로서는 180° 반전되어 있기 때문에, 종합입력전류(Iin)의 피크값은 적어지고 있다. 이에 따라 입력전압(Vin)의 리플을 작게 억제하는 것이 가능하게 된다.
상기한 바와 같이 본 발명의 실시예1의 형태에 관한 스위칭 전원장치에 의하면, 입력전압의 리플을 억제하여, ESR이 작은 출력콘덴서를 이용하였을 경우에 있어서도 안정한 동작이 가능하고 또한 양호한 로드 레귤레이션 특성을 실현할 수 있다.
즉 부하급변 등의 다이나믹한 부하변동에 대해서는, 메이저 루프인 제1피드백 제어회로가 에러앰프를 통하지 않고 고속으로 반응함으로써 출력전압(Vout)의 변화를 최소한으로 억제하고, 반대로 정적인 부하변화에 대해서는 에러앰프(20)를 사용하여 램프신호의 진폭이 일정하게 유지되도록 제어함으로써, 본 실시예의 스위칭 전원장치는 로드 레귤레이션 특성을 제어의 안정성을 희생하지 않고 대폭적으로 개선할 수 있다.
또한 본 실시예의 스위칭 전원장치가 구비하는 위상전압 변환회로(24)는, 제2컨버터(26b) 내의 하이사이드 MOSFET(26)를 구동하는 신호(HDRVb)를 기준신호로 함으로써 상기 기준신호(HDRVb)와 구동신호(HDRV)와의 위상차에 의거하여 온폭 제어신호를 생성할 수 있다. 제1컨버터(26a)는, Comp 단자에 입력된 위상전압 변환회로(24)에 의한 온폭 제어신호를 우선하여 하이사이드 MOSFET(11)의 온폭을 조정함으로써 제2컨버터(26b)의 스위칭 주파수와 동일하게 되도록 추종동작을 시킴과 아울러, 임의의 위상차(여기에서는 180°)가 되도록 제어를 한다. 이에 따라 2개의 컨버터에 의한 인덕터 전류의 피크값이 겹치지 않기 때문에, 종합입력전류(Iin)의 피크값은 저하되어 입력전압(Vin)의 드롭도 저감시킬 수 있다. 따라서 본 실시예의 스위칭 전원장치는, 오동작을 방지할 수 있음과 아울러 입력콘덴서의 리플전류도 적어지기 때문에, 입력콘덴서에 전해콘덴서를 사용한 경우에는 전원시스템으로서의 수명을 연장시킬 수 있다.
본 발명의 전원시스템은, 입력전압(Vin)에 접속된 하이사이드 스위치를 포함하는 기준용 스위칭 전원장치(도1에 있어서의 제2컨버터(26b))와, 1 이상의 스위칭 전원장치(도1에 있어서의 제1컨버터(26a) 및 위상전압 변환회로(24))를 구비하고 있으면 좋다. 이 경우에 있어서, 1 이상의 스위칭 전원장치의 각각이 구비하는 온폭 제어신호 생성부(도1에 있어서의 위상전압 변환회로(24))는, 기준용 스위칭 전원장치와 1 이상의 스위칭 전원장치 중에서 자체의 스위칭 전원장치를 제외한 어느 1개의 스위칭 전원장치(도1에 있어서는 제2컨버터(26b))가 구비하는 하이사이드 스위치(도1에 있어서의 하이사이드 MOSFET(26))를 구동하는 구동신호를 기준신호로서 사용한다.
도1에 있어서는, 기준용 스위칭 전원장치를 제외하면 스위칭 전원장치는 1개이지만, 상기한 바와 같이 복수의 스위칭 전원장치를 구비하는 전원시스템도 생각된다. 도12는 본 실시예의 스위칭 전원장치의 변형예에 있어서의 구성을 나타내는 회로도로서, 3 페이즈(phase) 구성의 강압초퍼(降壓 chopper) 회로이다. 3개의 컨버터는 기본적으로는 동일한 구성이며, 각각을 위상전압 변환회로(24)에서 결합하여, 위상차가 120°가 되도록 위상전압 변환회로(24) 내의 기준전압(V4)을 조정함으로써 종합입력전류(Iin)의 피크값과 입력전압(Vin)의 리플을 최소로 설정할 수 있다.
본 발명에 관한 스위칭 전원장치 및 전원시스템은, 안정한 전력공급을 필요로 하는 전기기기 등에 사용되는 스위칭 전원장치 및 전원시스템에 이용할 수 있다.
1 : 제1피드백 제어회로
2 : 제2피드백 제어회로
3 : 중첩회로
4 : 피드백 비교기
5, 5a : 원숏회로
6, 6b : 피드포워드 회로
7, 7b : 온 타이머
8 : 드라이브 로직
9 : 하이사이드 드라이버
10 : 로우사이드 드라이버
11 : 하이사이드 MOSFET
12 : 로우사이드 MOSFET
13 : 인덕터
14 : 출력평활콘덴서
15 : 출력부하
16, 17 : 피드백 저항
18 : 램프 제너레이터
19 : 샘플홀드 회로
20 : 에러앰프
21 : 위상보상저항
22 : 위상보상콘덴서
24 : 위상전압 변환회로
25 : 제어회로
26 : 하이사이드 MOSFET
26a : 제1컨버터
26b : 제2컨버터
27 : 로우사이드 MOSFET
28 : 인덕터
29 : 출력평활콘덴서
30 : 출력부하
31 : NPN 트랜지스터
32 : PNP 트랜지스터
33 : 저항
34, 35 : Nch MOSFET
36, 37 : Pch MOSFET
38 : 저항
39, 40 : 피드백 저항
61, 62, 63 : 전압전류 변환회로
64, 65 : 제산회로
71 : 콘덴서
72 : 비교기
73 : AND 회로
74 : 원숏회로
75 : 인버터 회로
76 : 스위치
181 : 원숏회로
182 : 인버터
183 : Pch MOSFET
184 : 콘덴서
191 : 버퍼회로
192 : 스위치
193 : 콘덴서
231, 232 : 원숏회로
233 : SR 플립플롭
234 : 지연회로
235, 236 : 스위치
237 : 콘덴서
238 : 버퍼
239 : 스위치
240 : 콘덴서
241 : 에러앰프
242 : 위상보상저항
243 : 위상보상콘덴서
244 : 버퍼
I1, I2, I4 : 정전류원
Vin : 입력전압
Vout : 출력전압
V2 : 하한 클램프 전압
2 : 제2피드백 제어회로
3 : 중첩회로
4 : 피드백 비교기
5, 5a : 원숏회로
6, 6b : 피드포워드 회로
7, 7b : 온 타이머
8 : 드라이브 로직
9 : 하이사이드 드라이버
10 : 로우사이드 드라이버
11 : 하이사이드 MOSFET
12 : 로우사이드 MOSFET
13 : 인덕터
14 : 출력평활콘덴서
15 : 출력부하
16, 17 : 피드백 저항
18 : 램프 제너레이터
19 : 샘플홀드 회로
20 : 에러앰프
21 : 위상보상저항
22 : 위상보상콘덴서
24 : 위상전압 변환회로
25 : 제어회로
26 : 하이사이드 MOSFET
26a : 제1컨버터
26b : 제2컨버터
27 : 로우사이드 MOSFET
28 : 인덕터
29 : 출력평활콘덴서
30 : 출력부하
31 : NPN 트랜지스터
32 : PNP 트랜지스터
33 : 저항
34, 35 : Nch MOSFET
36, 37 : Pch MOSFET
38 : 저항
39, 40 : 피드백 저항
61, 62, 63 : 전압전류 변환회로
64, 65 : 제산회로
71 : 콘덴서
72 : 비교기
73 : AND 회로
74 : 원숏회로
75 : 인버터 회로
76 : 스위치
181 : 원숏회로
182 : 인버터
183 : Pch MOSFET
184 : 콘덴서
191 : 버퍼회로
192 : 스위치
193 : 콘덴서
231, 232 : 원숏회로
233 : SR 플립플롭
234 : 지연회로
235, 236 : 스위치
237 : 콘덴서
238 : 버퍼
239 : 스위치
240 : 콘덴서
241 : 에러앰프
242 : 위상보상저항
243 : 위상보상콘덴서
244 : 버퍼
I1, I2, I4 : 정전류원
Vin : 입력전압
Vout : 출력전압
V2 : 하한 클램프 전압
Claims (10)
- 복수의 스위칭 전원으로 이루어지는 스위칭 전원장치로서,
입력전압에 접속된 하이사이드 스위치(high side switch)와,
상기 하이사이드 스위치의 스위칭 주파수에 동기(同期)된 램프신호를 생성하는 램프신호 생성부(ramp信號 生成部)와,
상기 복수의 스위칭 전원 중 하나의 기준신호와 타방(他方)의 상기 스위칭 전원의 상기 하이사이드 스위치를 구동하는 구동신호와의 위상차를 검출함과 아울러, 검출한 위상차에 의거하여 온폭 제어신호(on幅 制御信號)를 생성하는 온폭 제어신호 생성부(on幅 制御信號 生成部)와,
상기 램프신호 생성부에 의하여 생성된 램프신호, 출력전압에 따른 크기의 피드백 신호, 제1기준전압에 의거하여 상기 하이사이드 스위치의 온 타이밍을 제어함과 아울러, 상기 온폭 제어신호 생성부에 의하여 생성된 온폭 제어신호에 의거하여 상기 하이사이드 스위치의 온폭을 제어하는 제어부(制御部)를
구비하는 것을 특징으로 하는 스위칭 전원장치(switching 電源裝置).
- 제1항에 있어서,
타방의 상기 스위칭 전원의 상기 제어부는, 상기 온폭 제어신호 생성부에 의하여 생성된 온폭 제어신호에 의거하여, 상기 기준신호와 상기 구동신호의 주파수가 같아지게 되도록 상기 하이사이드 스위치의 온폭을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제1항 또는 제2항에 있어서,
타방의 상기 스위칭 전원의 상기 온폭 제어신호 생성부는, 검출한 위상차와 기준위상차에 의거하여 온폭 제어신호를 생성하고,
상기 제어부는, 상기 온폭 제어신호 생성부에 의하여 생성된 온폭 제어신호에 의거하여, 상기 기준신호와 상기 구동신호의 위상차가 상기 기준위상차가 되도록 상기 하이사이드 스위치의 온폭을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제1항에 있어서,
상기 램프신호 생성부에 의하여 생성된 램프신호의 진폭 및 주파수에 대응한 정(正)의 경사를 구비하는 제2램프신호를 생성함과 아울러, 생성된 제2램프신호를 상기 제1기준전압에 중첩시켜서 중첩신호를 생성하는 중첩회로(重疊回路)를 구비하고,
상기 제어부는, 상기 중첩회로에 의하여 생성된 중첩신호와 상기 피드백 신호를 비교하여, 상기 피드백 신호가 상기 중첩신호를 하회한 경우에 상기 하이사이드 스위치가 온 되도록 온 타이밍을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제1항에 있어서,
상기 램프신호 생성부에 의하여 생성된 램프신호의 진폭에 따른 진폭신호를 생성하는 진폭신호 생성부(振幅信號 生成部)를 구비하고,
상기 제어부는, 상기 진폭신호 생성부에 의하여 생성된 진폭신호에 의거하여 상기 하이사이드 스위치의 온폭을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제5항에 있어서,
상기 제어부는, 상기 진폭신호 생성부에 의하여 생성된 진폭신호에 의거하여, 상기 램프신호 생성부에 의하여 생성된 램프신호의 진폭이 소정의 값을 유지하도록 상기 하이사이드 스위치의 온폭을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제5항에 있어서,
상기 제어부는, 상기 진폭신호 생성부에 의하여 생성된 진폭신호에 의거하여, 상기 램프신호 생성부에 의하여 생성된 램프신호의 진폭이 소정의 값 미만인 경우에 상기 하이사이드 스위치의 온폭을 넓히도록 제어함과 아울러, 상기 램프신호 생성부에 의하여 생성된 램프신호의 진폭이 소정의 값 이상인 경우에 상기 하이사이드 스위치의 온폭을 좁히도록 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 제5항에 있어서,
상기 진폭신호 생성부는,
상기 램프신호 생성부에 의하여 생성된 램프신호의 계곡전압(valley voltage)을 유지하는 샘플홀드 회로(sample hold 回路)와,
상기 샘플홀드 회로에 의하여 유지된 계곡전압과 제2기준전압을 비교하고, 비교결과에 따른 오차증폭신호를 생성하여 진폭신호로서 출력하는 오차증폭기(誤差增幅器)를
구비하는 것을 특징으로 하는 스위칭 전원장치.
- 제1항에 있어서,
상기 제어부는, 상기 입력전압과 출력전압에 의거하여 상기 하이사이드 스위치의 온폭을 제어하는 것을 특징으로 하는 스위칭 전원장치.
- 입력전압에 접속된 하이사이드 스위치를 포함하는 기준용 스위칭 전원장치(基準用 switching 電源裝置)와,
제1항의 1 이상의 스위칭 전원장치를
구비하고,
상기 1 이상의 스위칭 전원장치의 각각이 구비하는 온폭 제어신호 생성부는, 상기 기준용 스위칭 전원장치와 상기 1 이상의 스위칭 전원장치 중에서 자체의 스위칭 전원장치를 제외한 어느 1개의 스위칭 전원장치가 구비하는 하이사이드 스위치를 구동하는 구동신호를 기준신호로서 사용하는 것을 특징으로 하는 전원시스템(電源 system).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-200888 | 2010-09-08 | ||
| JP2010200888A JP2012060758A (ja) | 2010-09-08 | 2010-09-08 | スイッチング電源装置及び電源システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120025979A KR20120025979A (ko) | 2012-03-16 |
| KR101292590B1 true KR101292590B1 (ko) | 2013-08-16 |
Family
ID=46057204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110088349A Expired - Fee Related KR101292590B1 (ko) | 2010-09-08 | 2011-09-01 | 스위칭 전원장치 및 전원시스템 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2012060758A (ko) |
| KR (1) | KR101292590B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114094823B (zh) * | 2021-08-12 | 2024-01-23 | 杰华特微电子股份有限公司 | 多输出电源电路及其控制方法 |
| JP7639803B2 (ja) | 2022-11-08 | 2025-03-05 | トヨタ自動車株式会社 | 故障検出回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212502A1 (en) | 2004-03-29 | 2005-09-29 | Semiconductor Components Industries, Llc. | Low audible noise power supply controller and method therefor |
| US20080030178A1 (en) | 2006-08-04 | 2008-02-07 | Linear Technology Corporation | Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators |
-
2010
- 2010-09-08 JP JP2010200888A patent/JP2012060758A/ja active Pending
-
2011
- 2011-09-01 KR KR1020110088349A patent/KR101292590B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212502A1 (en) | 2004-03-29 | 2005-09-29 | Semiconductor Components Industries, Llc. | Low audible noise power supply controller and method therefor |
| US20080030178A1 (en) | 2006-08-04 | 2008-02-07 | Linear Technology Corporation | Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators |
Non-Patent Citations (2)
| Title |
|---|
| IEEE 논문(제목: A Monolithic Current-Mode CMOS DC-DC Converter With On-Chip Current-Sensing Technique), 논문발표 2004년 * |
| 한양대학교 박사학위논문(제목: PWM 컨버터의 새로운 소프트 스위칭 및 센서리스제어에 관한 연구), 논문발표 2003년 6월 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012060758A (ja) | 2012-03-22 |
| KR20120025979A (ko) | 2012-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250340B1 (ko) | 스위칭 전원장치 | |
| KR101250346B1 (ko) | 스위칭 전원장치 | |
| KR101250342B1 (ko) | 스위칭 전원장치 | |
| KR101330573B1 (ko) | 스위칭 전원장치 | |
| JP5739832B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法、および昇降圧型ｄｃ−ｄｃコンバータ | |
| US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| US7646181B2 (en) | Control circuit of DC-DC converter | |
| US8618781B2 (en) | Output voltage controller, electronic device, and output voltage control method | |
| US9401642B2 (en) | Switching power-supply device | |
| US20180041117A1 (en) | Control circuit and control method for multi-output dc-dc converter | |
| US9270177B1 (en) | Switching power-supply device | |
| JP7118937B2 (ja) | スイッチング電源回路 | |
| JP5023819B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御方法、昇降圧型ｄｃ−ｄｃコンバータの制御回路、および昇降圧型ｄｃ−ｄｃコンバータ | |
| KR101312356B1 (ko) | 스위칭 전원장치 | |
| JP5869265B2 (ja) | Ｄｃ−ｄｃコンバータ回路の制御回路及びｄｃ−ｄｃコンバータ回路 | |
| KR101292590B1 (ko) | 스위칭 전원장치 및 전원시스템 | |
| JP4464263B2 (ja) | スイッチング電源装置 | |
| JP5296508B2 (ja) | スイッチング電源装置 | |
| JP2011142761A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110901 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130204 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130424 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20130717 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20130729 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20130729 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170609 |