[go: up one dir, main page]

KR101291318B1 - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101291318B1
KR101291318B1 KR1020060114990A KR20060114990A KR101291318B1 KR 101291318 B1 KR101291318 B1 KR 101291318B1 KR 1020060114990 A KR1020060114990 A KR 1020060114990A KR 20060114990 A KR20060114990 A KR 20060114990A KR 101291318 B1 KR101291318 B1 KR 101291318B1
Authority
KR
South Korea
Prior art keywords
gate
layer
semiconductor layer
electrode
conductive film
Prior art date
Application number
KR1020060114990A
Other languages
English (en)
Other versions
KR20080045834A (ko
Inventor
정종현
박홍식
윤주애
홍선영
김봉균
신원석
이병진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060114990A priority Critical patent/KR101291318B1/ko
Priority to US11/986,330 priority patent/US7816712B2/en
Publication of KR20080045834A publication Critical patent/KR20080045834A/ko
Priority to US12/890,324 priority patent/US8173494B2/en
Application granted granted Critical
Publication of KR101291318B1 publication Critical patent/KR101291318B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 특히 3개의 마스크에 의하여 제조되면서도 오믹 컨택층 돌출부가 작고, 드레인 전극과 화소 전극의 접촉 특성이 우수한 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판은, 기판 상에 투명 도전막으로 형성되어 있는 화소 전극; 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 라인; 상기 게이트 라인과 연결되어 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 전극; 상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 형성되어 있는 반도체층; 상기 게이트 라인과 교차되게 형성되어 있는 데이터 라인; 상기 데이터 라인과 연결되어 상기 반도체층 일부와 중첩되는 소스 전극; 상기 화소 전극과 접속되며, 상기 반도체층 일부와 중첩되는 드레인 전극;을 포함한다.

Description

박막 트랜지스터 기판 및 그 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조를 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조를 도시하는 단면도이다.
도 3a, 3b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법의 제1 마스크 공정을 설명하는 평면도 및 단면도이다.
도 4a, 4b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법의 제2 마스크 공정을 설명하는 평면도와 단면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 제2 마스크 공정의 세부 공정을 도시하는 단면도들이다.
도 6a, 도 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법의 제3 마스크 공정을 도시하는 평면도와 단면도이다.
도 7a 내지도 7c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법의 제3 마스크 공정의 세부 공정을 도시하는 단면도들이다.
도 8, 도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법에 서 보호막을 형성하는 과정을 도시하는 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 기판 10 : 화소 전극
20 : 게이트 라인 30 : 게이트 전극
40 : 게이트 절연막 50 : 반도체층
60 : 데이터 라인 70 : 소스 전극
80 : 드레인 전극 90 : 스토리지 라인
본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 특히 3개의 마스크에 의하여 제조되면서도 오믹 컨택층 돌출부가 작고, 드레인 전극과 화소 전극의 접촉 특성이 우수한 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Displal : LCD)나 유기 발광 표시 장치(Organic Light Emitting Display) 등 능동형(active matrix) 표시 장치는 대략 행렬 형태로 배열되어 있는 다수개의 화소를 포함한다. 이 화소는 전계 생성 전극(field generating electrode) 및 스위칭 소자(switching element)를 포함한다.
상기 스위칭 소자로는 게이트(gate), 소스(source) 및 드레인(drain) 전극의 삼단자 소자를 가지는 박막 트랜지스터(Thin Film Transistor : TFT)가 주로 사용 된다. 이 박막 트랜지스터는 게이트 전극에 인가되는 게이트 신호에 응답하여 소스에 인가되는 데이터 신호를 전계 생성 전극에 전달한다.
그리고 이러한 표시 장치는 박막 트랜지스터에 신호를 전달하는 게이트 라인 및 데이터 라인을 포함한다. 따라서 표시 장치는 박막 트랜지스터 및 게이트 라인과 데이터 라인이 형성되어 있는 박막 트랜지스터 기판을 구비한다.
이러한 박막 트랜지스터 기판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 이와 같은 층상 구조를 가지는 박막 트랜지스터 기판은 여러 번의 포토리소그래피 공정과 이에 수반되는 식각 공정을 통하여 제조된다.
그런데 포토리소그래피 공정은 비용이 많이 들뿐만 아니라, 시간이 많이 소요되므로 박막 트랜지스터 기판의 제조 단가를 높이는 주요 원인이 된다. 그리고 이 포토리소그래피 공정은 박막 증착, 세정, 포토레지스트 코팅, 노광, 현상, 식각, 포토레지스트 스트립 등의 복잡한 세부 공정을 포함하므로 그 과정에서 기판에 불량이 발생할 가능성이 있다. 따라서 상기 포토리소그래피 공정 회수를 줄일 필요가 있는 것이다.
본 발명이 이루고자 하는 기술적 과제는 3개의 마스크에 의하여 제조되면서도 오믹 컨택층 돌출부가 작고, 드레인 전극과 화소 전극의 접촉 특성이 우수한 박막 트랜지스터 기판 및 그 제조방법을 제공하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판 은, 기판 상에 투명 도전막으로 형성되어 있는 화소 전극; 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 라인; 상기 게이트 라인과 연결되어 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 전극; 상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 형성되어 있는 반도체층; 상기 게이트 라인과 교차되게 형성되어 있는 데이터 라인; 상기 데이터 라인과 연결되어 상기 반도체층 일부와 중첩되는 소스 전극; 상기 화소 전극과 접속되며, 상기 반도체층 일부와 중첩되는 드레인 전극;을 포함한다.
그리고 상기 화소 전극의 투명 도전막과 상기 게이트 라인 및 게이트 전극의 투명 도전막은 동일한 층에 형성되어 있는 것이, 하나의 투명 도전막으로 화소 전극과 게이트 라인 및 게이트 전극을 모두 형성할 수 있어서 바람직하다.
또한 상기 게이트 라인 및 게이트 전극의 불투명 도전막은 몰리브덴(합금)으로 이루어진 제1층, 상기 제1층 상에 형성되어 있고 알루미늄(합금)으로 이루어진 제2층 및 상기 제2층 상에 형성되어 있고 몰리브덴(합금)으로 이루어진 제3층을 포함하는 것이, 상기 투명 도전막의 접촉 특성이 우수하고, 전도 특성도 우수하여 바람직하다.
그리고 상기 반도체층은 상기 게이트 전극 내측에 형성되어 있는 것이, 백라이트에서 조사되는 빛에 의하여 누설 전류가 발생하지 않아서 바람직하다.
또한 상기 드레인 전극은 상기 화소 전극과 직접 접촉하는 것이, 화소 전극과 드레인 전극의 접촉 특성이 우수하여 바람직하다.
상기 화소 전극의 일부와 상기 게이트 절연막에 의하여 절연된 상태로 중첩되어 상기 데이터 라인과 나란하게 형성되어 있는 스토리지 라인을 더 포함하는 것이 상기 화소 전극에 인가된 화소 전압을 안정적으로 유지할 수 있어서 바람직하다.
그리고 상기 스토리지 라인은 데이터 라인과 동일한 물질로 이루어진 것이, 하나의 도전막으로 스토리지 라인과 데이터 라인을 동시에 형성할 수 있어서 바람직하다.
그리고 상기 스토리지 라인과 상기 게이트 라인의 교차부에는 상기 스토리지 라인과 상기 게이트 라인 사이에 형성되어 있는 섬형 반도체층을 더 포함하는 것이, 상기 스토리지 라인에 의하여 상기 게이트 라인을 지나가는 스캔 신호가 방해받지 않아서 바람직하다.
한편 전술한 기술적 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판 제조방법은, 기판 상에 투명 도전막 및 불투명 도전막을 연속하여 형성하는 단계; 제1 마스크를 사용하여 상기 투명 도전막 및 불투명 도전막을 패터닝하여 게이트 라인, 게이트 전극 및 화소 전극을 포함하는 게이트 패턴을 형성하는 단계; 상기 기판 상에 게이트 절연막 및 반도체층을 형성하는 단계; 제2 마스크를 사용하여 상기 반도체층 및 게이트 절연막을 패터닝하는 단계; 상기 제2 마스크를 사용하여 상기 화소 전극 상의 불투명 도전막을 제거하는 단계; 상기 기판 상에 도전막을 형성하는 단계; 제3 마스크를 사용하여 상기 도전막을 패터닝하여 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계;를 포함한 다.
구체적으로 상기 제2 마스크를 사용하여 상기 반도체층 및 게이트 절연막을 패터닝하는 단계는, 상기 반도체층 상에 제1 포토 레지스트막을 형성하는 단계; 상기 제1 포토 레지스트막을 이용하여 상기 반도체층 및 게이트 절연막을 식각하는 단계; 상기 제1 포토 레지스트막을 변형하여 제2 포토 레지스트막을 형성하는 단계; 상기 제2 포토 레지스트막을 이용하여 상기 반도체층을 식각하는 단계; 상기 제2 포토 레지스트막을 제거하는 단계;를 포함한다.
그리고 상기 제1 포토 레지스트막을 이용하여 상기 반도체층 및 게이트 절연막을 식각하는 단계에서는, 상기 게이트 라인 및 상기 게이트 전극 상부를 제외한 나머지 영역의 상기 반도체층 및 게이트 절연막을 제거하는 것이, 화소 전극과 드레인 전극의 접촉 특성 및 직진성을 향상시켜서 바람직하다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세하게 설명한다. 그러나 본 발명은 여러가지 다양한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 도 1, 2를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조를 도시하는 평면도이고, 도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조를 도시하는 단면도이다.
본 실시예에 따른 박막 트랜지스터 기판은 도 1, 2에 도시된 바와 같이, 화소 전극(10), 게이트 라인(20), 게이트 전극(30), 게이트 절연막(40), 반도체층(50), 데이터 라인(60), 소스 전극(70), 드레인 전극(80) 및 스토리지 라인(90)으로 이루어진다.
먼저 화소 전극(10)은 기판(1) 상에 투명 도전막으로 형성된다. 여기에서 상기 기판(1)은 투명한 유리 또는 플라스틱 등으로 형성되어 있다. 그리고 이 화소 전극(10)은 도 1에 도시된 바와 같이, 게이트 라인(20)과 데이터 라인(60)의 교차에 의하여 생기는 직사각형 형상의 화소 영역의 전반에 걸쳐서 형성되어 전체적으로 직사각형 형상을 가진다.
상기 화소 전극(10)을 이루는 투명 도전막은 식각 공정시 프로파일(profile)이 양호한 투명 도전 물질인 비정질 ITO(a-ITO)인 것이 바람직하지만, ITO, IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속일 수도 있다.
다음으로 게이트 라인(20)은 스캔 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 그리고 본 실시예에서는 이 게이트 라인(20)이 상기 기판(1) 상에 투명 도전막(21) 및 상기 투명 도전막(21) 바로 위에 형성되어 있는 불투명 도전막(22)으로 이루어진다. 여기에서 상기 투명 도전막(21)은 상기 화소 전극(10)을 이루는 투명 도전막과 동일한 것이다. 따라서 상기 화소 전극(10)을 이루는 투명 도전막과 게이트 라인(20)의 투명 도전막은 동일한 투명 도전층을 패터닝하여 형성된 것이다.
한편 게이트 라인(20)을 이루는 불투명 도전막(22)은 도 2에 도시된 바와 같이, 투명 도전막(21) 바로 위에 형성되며, 하부막, 중간막 및 상부막을 포함하는 삼중막 구조를 가진다. 하부막은 비정질 ITO 등과의 접촉 특성이 우수한 내화성 금속 또는 이들의 합금으로 만들어진다. 중간막은 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 게열 금속 등으로 만들어지며, 상부막은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어진다. 이러한 삼중막 구조의 예로는 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막을 들 수 있다.
또한 이 게이트 라인(20)은 내화성 금속 하부막과 저저항 상부막을 포함하는 이중막 구조나 전술한 바와 같은 여러 물질들의 만들어진 단일막 구조를 가질 수도 있다. 이중막의 구조의 예로는 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막을 들 수 있다.
다음으로 게이트 전극(30)은 상기 게이트 라인(20)과 접속되어 스캔 신호를 박막 트랜지스터에 공급한다. 본 실시예에서 이 게이트 전극(30)은 도 1에 도시된 바와 같이, 게이트 라인(20)의 일부가 폭이 확장된 평면 구조를 가진다. 실제로 이 게이트 전극(30)은 게이트 라인(20)과 함께 형성되며, 게이트 라인(20)의 단면 구조와 동일한 단면 구조를 가진다. 따라서 게이트 전극(30)의 단면 구조에 대한 설명은 생략한다.
다음으로 게이트 절연막(40)은 상기 게이트 라인(20) 및 게이트 전극(30)을 덮어서 다른 층과 절연시킨다. 이 게이트 절연막(40)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 이루어진다. 본 실시예에서는 이 게이트 절연막(40)이 화소의 개구율을 높이기 위하여 화소 전극(10)과는 중첩되지 않고, 게이트 라인(20) 및 게이트 전극(30)만을 덮도록 형성된다.
다만, 스토리지 라인(90)을 형성하는 경우에는 도 1에 도시된 바와 같이, 이 스토리지 라인(90)이 화소 전극(10)과 중첩되는 부분에 한하여 게이트 절연막(40)이 화소 전극과 중첩되도록 형성된다. 특히, 본 실시예에서는 드레인 전극(80)과 화소 전극(10)이 접촉되는 부분에 게이트 절연막(40)이 형성되지 않는다. 따라서 후술하겠지만, 드레인 전극(80)과 화소 전극(10)의 접촉 특성이 아주 우수하다. 게이트 절연막(40) 중 이렇게 화소 전극(10)과 중첩되는 부분은 스토리지 라인(90)과 화소 전극(10) 사이에 배치되어 스토리지 캐패시터를 이룬다.
다음으로 반도체층(50)은 게이트 절연막(40) 상에 상기 게이트 전극(30)과 중첩되도록 형성되어 있다. 이 반도체층(50)은 소스 전극(70)과 드레인 전극(80) 사이에서 채널을 형성한다. 본 실시예에서는 이 반도체층(50)을 상기 게이트 전극(30) 내측에만 형성한다. 즉, 상기 반도체층(50)이 상기 게이트 전극(30)보다 좁은 면적을 가지도록 하는 것이다.
반도체층(50)이 상기 게이트 전극(30) 밖으로 노출되면, 박막 트랜지스터 기판을 액정 표시 장치에 사용하는 경우 누설 전류가 발생하는 문제점이 있다. 즉, 액정 표시 장치의 백라이트에서 조사되는 빛에 의하여 노출된 반도체층에 광전류가 발생하여 박막 트랜지스터의 특성을 나쁘게 하고, 이것은 액정 표시 장치에서 표시 불량으로 나타난다. 그런데 본 실시예에서는 전술한 바와 같이, 상기 반도체층(50)이 상기 게이트 전극(30) 내측에 배치되므로, 불투명 도전막(32)을 가진 게이트 전극(30)에 의하여 백라이트에서 조사되는 빛이 모두 차단된다. 따라서 반도체층(50)에는 빛이 조사되지 않고, 누설전류가 발생하지 않는 것이다. 따라서 본 실시예에 따른 박막 트랜지스터는 그 특성이 매우 우수하다.
그리고 본 실시예에서는 상기 반도체층(50)을 반도체(52)와 그 위에 형성되는 오믹 컨택층(ohmic contact layer, 54)으로 구성한다. 먼저 반도체(52)는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polysilicon) 등으로 이루어진다. 그리고 상기 오믹 컨택층(54)은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 이루어지거나 실리사이드(silicide)로 만들어질 수 있다. 이 오믹 컨택층(54)은 쌍을 이루어 반도체(52) 상에 배치되어, 상기 반도체(52)와 소스 전극(70) 또는 반도체(52)와 드레인 전극(80) 사이의 일함수(work function) 차이를 감소시킨다.
한편 본 실시예에서는 도 1, 2에 도시된 바와 같이, 반도체층(50)이 게이트 라인(20)과 스토리지 라인(90)이 중첩되는 부분에도 섬형상으로 형성된다. 이 반도체층(50)은 게이트 라인(20)과 스토리지 라인(90) 사이에 배치되어, 상기 스토리지 라인(90)을 통하여 지나가는 공통 전압과 의하여 상기 게이트 라인(20)을 통하여 지나가는 스캔 신호가 간섭되지 않도록 게이트 라인(20)을 절연하는 역할을 한다. 따라서 본 실시예에서는 도 2에 도시된 바와 같이, 이 반도체층(50)이 게이트 라인(20)의 폭보다 넓게 형성되어 게이트 라인(20)을 완벽하게 절연하도록 한다.
다음으로 데이터 라인(60)은 화소 신호를 전달하며 도 1에 도시된 바와 같이, 주로 세로 방향으로 뻗어 있어서 상기 게이트 라인과 교차한다. 이렇게 게이트 라인(20)들과 데이터 라인(60)들이 교차하여 형성되는 직사각형 형상이 화소 영역을 이룬다.
그리고 드레인 전극(80)은 상기 데이터 라인(60)과 분리되어 있으며, 게이트 전극(30)을 중심으로 소스 전극(70)과 마주한다. 본 실시예에서는 이 드레인 전극(80)을 도 2에 도시된 바와 같이, 막대 형상으로 구성한다. 한편 소스 전극(70)은 도 1에 도시된 바와 같이, 상기 데이터 라인(60)과 연결되어 있으며, 전체적으로 C자형으로 구부러진 형상이다. 이 C자형 형상에 의하여 상기 드레인 전극(80)의 일단이 둘러싸여 있으며, 상기 드레인 전극(80)의 타단은 상기 화소 전극(10)과 중첩되어 있다.
이러한 구조에 의하여 상기 소스 전극(70)은 상기 게이트 전극(30)에 의하여 스캔 신호가 인가되는 동안 상기 반도체(52)에 의하여 형성되는 채널을 통하여 화소 신호를 드레인 전극(80)에 전달하며, 상기 드레인 전극(80)은 이 화소 신호를 화소 전극(10)에 절단한다.
한편 전술한 바와 같이, 상기 드레인 전극(80)의 일부는 화소 전극(10)과 접 촉되어 접촉부를 형성하는데, 본 실시예에서는 드레인 전극(80)이 게이트 절연막(40)의 개입 없이 직접 화소 전극(10)과 접촉한다. 또한 본 실시예에 따른 화소 전극(10)은 도 2에 도시된 바와 같이, 얇은 두께의 투명 도전막으로 만 이루어지므로, 얇은 투명 도전막 상에 드레인 전극(80)의 일부가 중첩되면서 그 접촉특성과 직진성이 우수한 장점이 있다.
그리고 본 실시예에 따른 박막 트랜지스터 기판에는 스토리지 라인(90)이 더 형성된다. 이 스토리지 라인(90)은 도 1에 도시된 바와 같이, 상기 화소 전극(10)의 일부와 상기 게이트 절연막(40)에 의하여 절연된 상태로 중첩되어 상기 데이터 라인(60)과 나란하게 형성되어 있다.
이 스토리지 라인(90)은 상기 화소 전극(10) 및 게이트 절연막(40)과 함께 스토리지 캐패시터를 구성하여 상기 화소 전극(10)에 인가된 화소 전압을 안정적으로 유지하는 역할을 한다. 이 스토리지 라인(90)과 화소 전극(10)이 중첩되는 부분이 넓어지면 개구율이 낮아지고, 중첩되는 부분이 좁아지면 스토리지 캐패시터의 용량이 작아지는 문제점이 있다. 따라서 이 스토리지 라인(90)의 폭은 적절하게 결정되어야 하며, 가능한 한 작게 형성되는 것이 바람직하다.
한편 본 실시예에서 상기 데이터 라인(60), 소스 전극(70), 드레인 전극(80) 및 스토리지 라인(90)은 동일한 물질로 이루어진다. 예를 들어 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하다. 또한 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상 부막의 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막의 삼중막을 들 수 있다.
그리고 데이터 라인(60), 드레인 전극(80), 및 노출된 반도체(52)와 게이트 절연막(40)의 일부 상에는 보호막(92)이 형성되어 있다. 이 보호막(92)은 주로 가로 방향으로 뻗어 있는 게이트 라인(20)과 세로 방향으로 뻗어 있는 데이터 라인(60)을 덮고 있다. 그리고 이 보호막(92)은 대략 소스 전극(70)과 드레인 전극(80)이 형성되어 있는 부분에서 확장부를 가진다.
이 보호막(92)은 무기 절연물 또는 유기 절연물 등으로 만들어지며, 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며, 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 한편 이 보호막(92)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
이하에서는 도 3a 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법을 설명한다.
도 3a, 3b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법의 제1 마스크 공정을 설명하는 평면도 및 단면도이다.
먼저 도 3a, 3b에 도시된 바와 같이, 투명한 유리 등으로 만들어진 절연 기판(1) 상에 비정질 ITO막을 스퍼터링 등의 방법으로 적층하여 투명 도전막을 형성 한다. 이어서 하부 몰리브덴층, 중간 알루미늄층 및 상부 몰리브덴층을 포함하는 불투명 도전막을 스퍼터링 등의 방법으로 적층한다. 이렇게 투명 도전막과 불투명 도전막이 순차적으로 적층된 상태에서 상기 불투명 도전막 상에 포토레지스트막을 1 ㎛ 내지 2 ㎛의 두께로 도포한다.
그리고 기판(1) 위에 제1 마스크를 정렬한 다음 제1 마스크를 통하여 포토레지스트막을 노광한다. 이때 이 제1 마스크는 화소 전극(10)이 형성될 부분 및 게이트 라인(20)과 게이트 전극(30)이 형성될 부분은 투과 영역으로 이루어지고, 나머지 영역은 차광 영역으로 이루어진다. 이와 같이 이 제1 마스크는 슬릿 마스크가 아니고 일반적인 마스크이므로 공정이 단순하다.
다음으로 노광된 포토레지스트막을 현상하여 포토레지스트 패턴을 얻는다. 그리고 이 포토레지스트 패턴을 식각 마스크로 하여 식각 공정을 진행하면 이 포토레지스트 패턴에 의하여 덮힌 부분을 제외한 나머지 부분의 투명 도전막 및 불투명 도전막이 제거된다. 이때 상기 투명 도전막과 불투명 도전막은 통합 식각액에 의하여 한 번에 제거될 수도 있고, 2 번의 식각 공정에 의하여 순차적으로 제거될 수도 있다. 그리고 나서 포토레지스트 패턴을 스트립 공정으로 제거하면 도 3b에 도시된 바와 같이, 게이트 라인(20), 게이트 전극(30) 및 화소 전극(10)을 포함하는 형상의 게이트 패턴을 얻을 수 있다. 여기에서 특이한 점은 화소 전극(10)이 형성될 부분에도 투명 도전막(21)과 불투명 도전막(22)이 적층된 상태를 유지한다는 것이다.
도 4a, 4b는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법의 제2 마스크 공정을 설명하는 평면도와 단면도이다.
도 4a 및 4b에 도시된 바와 같이, 게이트 절연층, 불순물이 도핑되지 않은 진성 비정질 실리콘, 불순물이 도핑된 비정질 실리콘층을 플라즈마 화학 기상 증착법(PECVD) 등의 방법으로 연속하여 증착한 다음 차례로 식각하여 반도체층(50)과 게이트 절연막(40)을 형성한다. 이하에서 도 5a 내지 도 5h를 참조하여 이 제2 마스크 공정을 보다 상세하게 설명한다. 도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 제2 마스크 공정의 세부 공정을 도시하는 단면도들이다.
먼저 도 5a에 도시된 바와 같이, 게이트 절연층(40a), 불순물이 도핑되지 않은 진성 비정질 실리콘(52a), 불순물이 도핑된 비정질 실리콘층(54a)을 플라즈마 화학 기상 증착법(PECVD) 등의 방법으로 연속하여 증착한다. 여기에서 게이트 절연층(40a)의 재료로는 질화규소가 좋으며, 적층 온도는 아래에 적층된 게이트 패턴의 표면 손상을 방지하기 위하여 약 240 ~ 280℃와 같은 저온인 것이 바람직하다. 또한 이 게이트 절연층(40a)의 두께는 2000 ~ 5000 Å인 것이 바람직하다. 게이트 절연층을 형성할 때, 저온 증착 방식 대신 하부의 게이트 패턴이 환원되지 않는 증착 방식을 사용할 수도 있다. 한편 이 게이트 절연층(40a)을 형성할 때 발생하는 열에 의하여 투명 도전막의 재료로 사용되는 비정질 ITO가 폴리 ITO로 변하게 되어 화소의 투과율이 향상될 수도 있다.
다음으로 도 5b에 도시된 바와 같이, 불순물이 도핑된 비정질 실리콘층(54a) 상에 포토레지스트막(56)을 1 ~ 2 ㎛ 두께로 도포한다. 그리고 기판(1) 상측에 제2 마스크(57)를 정렬하여 배치한다. 이 제2 마스크(57)는 제1 마스크와 달리 슬릿 마스크이다. 따라서 이 제2 마스크(57)는 도 5b에 도시된 바와 같이, 차광 영역(S1), 슬릿 영역(S2) 및 투과 영역(S3)의 3 부분으로 이루어진다.
먼저 차광 영역(S1)은 빛을 완전히 차단하도록 차단층(57a)이 석영 기판(57b)에 형성되어 있으며, 반도체층(50)과 게이트 절연층(40)이 모두 남게 될 게이트 전극(30) 상측과, 게이트 라인(20)과 스토리지 라인(90)의 교차 영역 상측이 이 영역에 해당된다.
다음으로 슬릿 영역(S2)은 빛을 일부만 통과시키고, 일부는 차단하도록 일정한 간격을 가지는 슬릿(57c)이 석영 기판(57b)에 형성되어 있으며, 반도체층(50)은 제거되고, 게이트 절연층(40)만이 남게 될 영역인 게이트 라인(20) 상부 및 스토리지 라인(90)이 형성될 영역이 이에 해당된다.
다음으로 투과 영역(S3)은 빛을 완전히 통과시키도록 투명한 석영 기판(57b)만이 존재하는 영역이며, 반도체층 및 게이트 절연층이 모두 제거될 영역이 이에 해당된다. 특이한 점은, 도 5b에 도시된 바와 같이, 드레인 전극(80)과 화소 전극(10)이 중첩될 부분이 이 투과 영역에 해당되어, 이 부분에서 게이트 절연층(40)이 화소 전극(10)과 중첩되지 않는다는 것이다.
본 실시예에서는 이 제2 마스크(57)가 슬릿 마스크이기는 하지만, 슬릿 영역이 게이트 라인(20)의 폭보다 약간 더 넓은 정도의 좁은 영역이므로, 노광 및 현상 공정이 어렵지 않은 장점이 있다. 일반적으로 슬릿 마스크에서 슬릿 영역이 전체 화소 영역에 해당하는 등 넓은 경우에는 균일한 노광이 어려운 문제점이 있다.
이러한 제2 마스크(57)를 사용하여 포토레지스트막(56)을 노광한 후 현상하면 도 5c에 도시된 바와 같이, 두께가 위치에 따라 다른 포토레지스트 패턴(58)을 얻는다. 이 포토레지스트 패턴(58)을 사용하여 1차적으로 불순물이 도핑된 비정질 실리콘층(54a), 순수한 비정질 실리콘층(52a) 및 게이트 절연층(40a)을 모두 식각한다. 그러면 도 5d에 도시된 바와 같은, 형상의 반도체 패턴을 얻을 수 있다.
다음으로 도 5e에 도시된 바와 같이, 애싱 공정 등을 실시하여 포토레지스트 패턴(58) 중에서 두께가 얇은 부분(58b)은 제거하는 한편 두께가 두꺼운 부분(58a)은 그 두께를 줄여 제2 포토레지스트 패턴(59)을 형성한다. 이어서 이 제2 포토레지스트 패턴(59)을 식각 마스크로 하여 노출된 도핑된 비정질 실리콘층과 수순한 비정질 실리콘층을 순차적으로 식각하여 도 5f에 도시된 바와 같은 형상의 제2 반도체 패턴(50)을 얻는다. 이때 상기 화소 전극(10) 위치에는 불투명 도전막(22)이 완전하게 노출되어 있다.
다음으로 도 5g에 도시된 바와 같이, 제2 포토레지스트 패턴(59)을 스트립 공정 등으로 제거한다. 이어서 화소 전극(10) 위치에 노출되어 있는 불투명 도전막(22)을 식각하여 도 5h에 도시된 바와 같이, 투명 도전막(21) 만을 남긴다. 이 투명 도전막(21)이 화소 전극이 되는 것이다. 이렇게 불투명 도전막(22)을 제거하는 식각 공정을 진행하더라도 상기 게이트 라인(20) 및 게이트 전극(30)의 불투명 도전막(22, 32)은 게이트 절연막(40)에 의하여 덮여 있으므로 식각 공정에서 영향을 받지 않는다.
한편 제2 포토레지스트 패턴(59)을 제거한 상태에서 화소 전극(10) 위치의 불투명 도전막(22)을 식각하는 경우에, 식각 과정에서 완전히 노출되어 있는 반도체층(50)이 영향을 받을 수도 있으므로, 도 5f에 도시된 바와 같이, 제2 포토레지 스트 패턴(59)이 존재하는 상태에서 화소 전극(10) 위치의 불투명 도전막(22)을 식각하여 제거한 후에 제2 포토레지스트 패턴(59)을 제거하는 것도 가능하다.
도 6a, 도 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법의 제3 마스크 공정을 도시하는 평면도와 단면도이다.
도 6a 및 도 6b에 도시된 바와 같이, 금속 등의 도전층을 스퍼터링 등의 방법으로 증착한 후, 제3 마스크를 사용한 포토리소그래피 공정 및 식각 공정을 통하여 패터닝하여 소스 전극(70), 드레인 전극(80), 데이터 라인(60) 및 스토리지 라인(90)을 포함하는 소스/드레인 패턴을 형성한다. 이하에서 도 7a 내지 도 7c를 참조하여 이 제3 마스크 공정을 상세하게 설명한다. 도 7a 내지도 7c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법의 제3 마스크 공정의 세부 공정을 도시하는 단면도들이다.
먼저 도 7a에 도시된 바와 같이, 도전층 및 포토레지스트막이 증착된 기판 상에 제3 마스크를 사용하여 포토레지스트막을 노광하고 현상하여 일정한 포토레지스트 패턴(62)을 형성한다. 이때 이 제3 마스크는 슬릿 마스크가 아니고, 단순하게 투과 영역과 차광영역만을 가지는 구조의 마스크이다.
이 포토레지스트 패턴(62)을 식각 마스크로 하여 상기 도전층을 제거한다. 그러면 도 7a에 도시된 바와 같이, 도전층 중 노출된 부분이 제거되어 소스 전극(70) 및 드레인 전극(80)이 형성된다. 이 상태에서 건식 식각 공정으로 소스 전극(70)과 드레인 전극(80) 사이의 불순물이 도핑된 비정질 실리콘층(54)을 제거한다.
그런데 일반적으로 도전층은 등방성 식각 공정인 습식식각 공정에 의하여 제거되므로, 도 7a에 도시된 바와 같이, 포토레지스트 패턴(62) 안쪽으로 도전층이 더 식각된다. 그러면 이 상태의 포토레지스트 패턴(62)을 그대로 사용하여 불순물이 도핑된 비정질 실리콘층(54)을 제거하면, 등방성 식각 공정인 건식식각 공정에 의하여 소스전극 및 드레인 전극 밖으로 노출된 도핑된 비정질 실리콘층이 남게 된다. 이렇게 소스 전극 및 드레인 전극 밖으로 노출된 부분을 n+ 돌출부라고 칭하는데, 이 부분에 의하여 박막 트랜지스터의 특성이 나빠진다. 따라서 이 n+ 돌출부가 없거나 작은 것이 유리하다.
따라서 본 실시예에서는 도 7b에 도시된 바와 같이, 포토레지스트 패턴(62)을 에치 백(etch back)하여 소스 전극(70) 및 드레인 전극(80) 패턴과 포토레지스트 패턴이 일치하도록 변형된 포토레지스트 패턴(62a)를 형성한다. 이어서 이 변형된 포토레지스트 패턴(62a)을 사용하여 불순물이 도핑된 비정질 실리콘층(54)을 제거하여 도 7c에 도시된 바와 같은 n+ 돌출부가 없는 오믹 컨택층을 얻는다.
도 8, 도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조방법에서 보호막을 형성하는 과정을 도시하는 단면도들이다.
먼저 도 8에 도시된 바와 같이, 보호막(92)을 기판(1) 전면에 걸쳐서 적층한다. 이 보호막(92)은 무기 절연막 또는 유기 절연막 또는 무기 절연막과 그 상부에 유기 절연막이 형성된 이중막일 수 있다. 보호막(92) 중에서 화소 전극(10) 상에 형성되어 있는 부분은 제거되어야 하는 데, 이 공정을 위하여 별도의 마스크를 사용할 수도 있지만, 본 실시예에서는 칼럼 스페이서를 사용한다.
칼럼 스페이서는 박막 트랜지스터 기판을 액정 표시 장치에 사용하는 경우, 박막 트랜지스터 기판과 칼라 필터 기판 사이의 간격을 유지하기 위하여 박막 트랜지스터 기판 또는 칼라 필터 기판에 형성되는 구성요소이다. 본 실시예에서는 도 9에 도시된 바와 같이, 이 칼럼 스페이서(94)를 박막 트랜지스터 상부를 덮도록 형성한다. 그리고 나서 이 칼럼 스페이서(94)를 마스크로 하여 보호막(92)을 식각한다. 칼럼 스페이서 형성 공정은 필수적인 공정이므로, 이를 사용하여 보호막을 식각하면 보호막 식각을 위한 별도의 마스크 공정을 거치지 않아도 되는 장점이 있다.
본 발명에 따르면, 3개의 마스크만을 사용하여 박막 트랜지스터 기판을 제조하므로 공정이 단순하고, 시간 및 비용이 절감된다. 특히, 본 발명에서는 3개의 마스크 중에서 하나의 마스크 만이 슬릿 마스크이고, 이 슬릿 마스크도 슬릿 영역이 좁아서 슬릿 공정 자체도 어렵지 않은 장점이 있다.
또한 본 발명에서는 화소 전극 상에 불투명 도전막을 완전히 제거한 상태에의 얇은 화소 전극과 중첩되도록 드레인 전극을 형성하므로, 드레인 전극과 화소 전극의 접촉 특성이 우수하고, 직진성이 양호한 장점이 있다.
또한 본 발명에서는 소스/드레인 금속층과 게이트 패턴의 불투명 도전층을 별도로 식각하므로 n+ 돌출부가 작게 형성되거나 없는 장점이 있다.

Claims (21)

  1. 기판 상에 투명 도전막으로 형성되어 있는 화소 전극;
    상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 라인;
    상기 게이트 라인과 연결되어 상기 기판 상에 투명 도전막 및 불투명 도전막으로 형성되어 있는 게이트 전극;
    상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩되도록 형성되어 있는 반도체층;
    상기 게이트 라인과 교차되게 형성되어 있는 데이터 라인;
    상기 데이터 라인과 연결되어 상기 반도체층 일부와 중첩되는 소스 전극;
    상기 화소 전극과 접속되며, 상기 반도체층 일부와 중첩되는 드레인 전극; 및
    상기 화소 전극의 일부와 상기 게이트 절연막에 의하여 절연된 상태로 중첩되어 상기 데이터 라인과 나란하게 형성되어 있는 스토리지 라인;을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 화소 전극의 투명 도전막과 상기 게이트 라인 및 게이트 전극의 투명 도전막은 동일한 층에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서,
    상기 게이트 라인 및 게이트 전극의 불투명 도전막은 몰리브덴(합금)으로 이루어진 제1층, 상기 제1층 상에 형성되어 있고 알루미늄(합금)으로 이루어진 제2층 및 상기 제2층 상에 형성되어 있고 몰리브덴(합금)으로 이루어진 제3층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제2항에 있어서,
    상기 반도체층은 상기 게이트 전극 내측에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제4항에 있어서,
    상기 드레인 전극은 상기 화소 전극과 직접 접촉하는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제4항에 있어서,
    상기 기판 중 상기 화소 전극을 제외한 영역에 형성되어 있는 보호막을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 삭제
  8. 제1항에 있어서,
    상기 스토리지 라인은 데이터 라인과 동일한 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 제8항에 있어서,
    상기 스토리지 라인과 상기 게이트 라인의 교차부에는 상기 스토리지 라인과 상기 게이트 라인 사이에 형성되어 있는 섬형 반도체층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 기판 상에 투명 도전막 및 불투명 도전막을 연속하여 형성하는 단계;
    제1 마스크를 사용하여 상기 투명 도전막 및 불투명 도전막을 패터닝하여 게이트 라인, 게이트 전극 및 화소 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 기판 상에 게이트 절연막 및 반도체층을 형성하는 단계;
    제2 마스크를 사용하여 상기 반도체층 및 게이트 절연막을 패터닝하는 단계;
    상기 제2 마스크를 사용하여 상기 화소 전극 상의 불투명 도전막을 제거하는 단계;
    상기 기판 상에 도전막을 형성하는 단계; 및
    제3 마스크를 사용하여 상기 도전막을 패터닝하여 데이터 라인, 소스 전극, 드레인 전극, 및 스토리지 라인을 포함하는 소스/드레인 패턴을 형성하는 단계;를 포함하며,
    상기 스토리지 라인은 상기 화소 전극의 일측과 중첩되며, 상기 데이터 라인과 나란하게 형성되는 박막 트랜지스터 기판 제조방법.
  11. 제10항에 있어서,
    상기 제2 마스크는 슬릿 마스크인 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  12. 제10항에 있어서,
    상기 제2 마스크를 사용하여 상기 반도체층 및 게이트 절연막을 패터닝하는 단계는,
    상기 반도체층 상에 제1 포토 레지스트막을 형성하는 단계;
    상기 제1 포토 레지스트막을 이용하여 상기 반도체층 및 게이트 절연막을 식각하는 단계;
    상기 제1 포토 레지스트막을 변형하여 제2 포토 레지스트막을 형성하는 단계;
    상기 제2 포토 레지스트막을 이용하여 상기 반도체층을 식각하는 단계;
    상기 제2 포토 레지스트막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  13. 제12항에 있어서,
    상기 제1 포토 레지스트막을 이용하여 상기 반도체층 및 게이트 절연막을 식각하는 단계는,
    상기 게이트 라인 및 상기 게이트 전극 상부를 제외한 나머지 영역의 상기 반도체층 및 게이트 절연막을 제거하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  14. 제13항에 있어서,
    상기 제2 포토 레지스트막을 이용하여 상기 반도체층을 식각하는 단계는,
    상기 반도체층을 상기 게이트 전극 내측에 한정하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  15. 제12항에 있어서,
    상기 제2 마스크를 사용하여 상기 화소 전극 상의 불투명 도전막을 제거하는 단계는 상기 제2 포토 레지스트막을 제거하기 전에 진행되는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  16. 제12항에 있어서,
    상기 제2 마스크를 사용하여 상기 화소 전극 상의 불투명 도전막을 제거하는 단계는 상기 제2 포토 레지스트막을 제거한 후에 진행되는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  17. 삭제
  18. 제12항에 있어서,
    상기 제2 포토 레지스트막을 이용하여 상기 반도체층을 식각하는 단계는,
    상기 스토리지 라인과 상기 게이트 라인의 중첩부에 상기 반도체층이 남도록 상기 반도체층을 식각하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  19. 제18항에 있어서,
    상기 기판 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  20. 제19항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 일부를 덮도록 칼럼 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
  21. 제20항에 있어서,
    상기 칼럼 스페이서를 마스크로 하여 상기 보호막을 식각하는 것을 특징으로 하는 박막 트랜지스터 기판 제조방법.
KR1020060114990A 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 그 제조방법 KR101291318B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060114990A KR101291318B1 (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 그 제조방법
US11/986,330 US7816712B2 (en) 2006-11-21 2007-11-20 Thin film transistor array and method of manufacturing the same
US12/890,324 US8173494B2 (en) 2006-11-21 2010-09-24 Thin film transistor array and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114990A KR101291318B1 (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080045834A KR20080045834A (ko) 2008-05-26
KR101291318B1 true KR101291318B1 (ko) 2013-07-30

Family

ID=39416053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114990A KR101291318B1 (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US7816712B2 (ko)
KR (1) KR101291318B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR100976593B1 (ko) * 2008-07-25 2010-08-17 주식회사 엔씰텍 박막트랜지스터 및 이의 제조방법
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR101406721B1 (ko) * 2013-04-03 2014-06-16 한국에너지기술연구원 성능이 향상된 전극 소재용 분말 제조 방법과 이를 이용한 전극과 그 활용.
CN104617102B (zh) * 2014-12-31 2017-11-03 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
CN108899342B (zh) * 2018-06-29 2021-07-06 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制造方法、显示器及电子装置
CN110854077B (zh) * 2019-10-29 2022-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
US11495620B2 (en) 2019-11-26 2022-11-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabrication method thereof, and display device
CN110828489B (zh) * 2019-11-26 2022-10-04 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
TW202331938A (zh) * 2022-01-28 2023-08-01 群創光電股份有限公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076974A (ko) * 2003-02-27 2004-09-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050112645A (ko) * 2004-05-27 2005-12-01 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884541B1 (ko) * 2002-12-10 2009-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR100556349B1 (ko) * 2003-10-28 2006-03-03 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이 기판의 제조방법
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
CN100499082C (zh) * 2005-11-10 2009-06-10 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076974A (ko) * 2003-02-27 2004-09-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050112645A (ko) * 2004-05-27 2005-12-01 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20110014737A1 (en) 2011-01-20
US8173494B2 (en) 2012-05-08
KR20080045834A (ko) 2008-05-26
US7816712B2 (en) 2010-10-19
US20080116474A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP4179393B2 (ja) 表示装置及びその製造方法
US7507616B2 (en) Method of manufacturing a flexible thin film transistor array panel including plastic substrate
KR100980020B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
TWI445176B (zh) 薄膜電晶體陣列面板及其製造方法
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102164848B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060076608A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018758B1 (ko) 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060028517A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050063079A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061121

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061121

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121213

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130603

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130724

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee