[go: up one dir, main page]

KR101285026B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101285026B1
KR101285026B1 KR1020060059795A KR20060059795A KR101285026B1 KR 101285026 B1 KR101285026 B1 KR 101285026B1 KR 1020060059795 A KR1020060059795 A KR 1020060059795A KR 20060059795 A KR20060059795 A KR 20060059795A KR 101285026 B1 KR101285026 B1 KR 101285026B1
Authority
KR
South Korea
Prior art keywords
common voltage
liquid crystal
data
common
gate
Prior art date
Application number
KR1020060059795A
Other languages
English (en)
Other versions
KR20080001379A (ko
Inventor
이신우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060059795A priority Critical patent/KR101285026B1/ko
Publication of KR20080001379A publication Critical patent/KR20080001379A/ko
Application granted granted Critical
Publication of KR101285026B1 publication Critical patent/KR101285026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

화질을 향상시킬 수 있는 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 제 1 및 제 2 드라이버 IC와, 상기 액정패널로 공통전압을 공급하는 공통전압 생성부와, 상기 제 1 및 제 2 드라이버 IC 중 어느 하나의 드라이버 IC 내부에 내장되어 상기 공통전압을 보상하는 공통전압 보상부 및 상기 공통전압 보상부를 제어하는 제어부를 포함하는 것을 특징으로 한다.
공통전압보상, 드라이버 IC

Description

액정표시장치{Liquid Crystal Display device}
도 1은 종래의 액정표시장치를 나타낸 도면.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 3은 도 2의 게이트 및 데이터 공통전압 보상부를 상세히 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
101:하부기판 102:액정패널
103:상부기판
104a, 104b:제 1 및 제 2 게이트 드라이버 IC
105a, 105b:제 1 및 제 2 게이트 TCP
106a ~ 106c:제 1 내지 제 3 데이터 드라이버 IC
107a ~ 107c:제 1 내지 제 3 데이터 TCP 108:데이터 PCB
110a ~ 110c:제 1 내지 제 3 데이터 공통전압 보상부
112:공통전압 생성부 116:타이밍 컨트롤러
120a, 120b:제 1 및 제 2 게이트 공통전압 보상부
125, 130:오피엠프
135a ~ 135d:제 1 내지 제 4 데이터 TCP 라인
145a ~ 145c:제 1 내지 제 3 게이트 TCP 라인
150a ~ 150d:더미 LOG 라인
본 발명은 액정표시장치에 관한 것으로, 특히 공통전압의 왜곡을 방지하여 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스타입은 동영상을 표시하기에 적합하다. 상기 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(TFT)가 이용되고 있다.
도 1은 종래의 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 상기 액정표시장치는 액정패널(2)과, 상기 액정패널(2)과 데이터 PCB(8) 사이에 접속되어진 복수개의 데이터 TCP(4)들과, 상기 데이터 PCB(8) 내에 실장된 타이밍 컨트롤러(16)와, 상기 액정패널(2)의 다른 측에 접속되어진 복수개의 게이트 TCP(10)들과, 상기 데이터 TCP(4)들 각각에 실장되어진 데이터 드라이버 IC(6)들과, 상기 게이트 TCP(10)들 각각에 실장되어진 게이트 드라이버 IC(12)들을 구비한다.
상기 액정패널(2)의 화상표시영역은 복수개의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)들의 교차로 정의된다. 상기 화상표시영역에는 박막트랜지스터(TFT)와 화소전극이 형성된다. 상기 화상표시영역의 외곽영역에는 상기 데이터 TCP(4)에 접속되는 데이터 패드(미도시)들과, 상기 데이터 패드들과 데이터라인들을 상호 연결시키는 데이터 링크(미도시)들이 위치한다.
상기 화상표시영역에는 상기 게이트라인(GL0 ~ GLn)과 평행하게 형성된 공통전압(Vcom) 공급라인(13)이 더 포함된다.
상기 액정패널(2)은 투명한 절연기판으로 이루어진 하부기판(1) 및 상부기판(3)과 상기 하부기판(1)과 상부기판(3) 사이에 주입된 액정(미도시)을 포함한다.
또한, 상기 화상표시영역의 외곽영역에는 상기 게이트 TCP(10)에 접속되는 게이트 패드(미도시)들과, 상기 게이트 패드들과 게이트라인들을 상호 연결시키는 게이트 링크(미도시)들이 위치한다. 또한, 상기 외곽영역에는 상기 게이트 TCP(10) 상에 실장된 게이트 드라이버 IC(12)들을 직렬로 접속시키기 위하여 하부기판(1) 상에 실장되어진 LOG형 신호라인군(14)이 위치하게 된다.
특히, 상기 LOG형 신호라인군(14)은 제 1 데이터 TCP(4)와 제 1 게이트 TCP(10) 사이에 위치하여 상기 데이터 PCB(8) 및 제 1 데이터 TCP(4)를 경유하여 외부로부터 공급된 게이트 제어신호들 및 게이트 전압들을 상기 제 1 게이트 TCP(10)로 공급하게 된다.
상기 게이트 드라이버 IC(12)는 상기 타이밍 컨트롤러(16)로부터 공급된 게이트 제어 신호들에 응답하여 상기 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다.
상기 데이터 드라이버 IC(6)는 상기 타이밍 컨트롤러(16)로부터의 데이터 제어 신호들에 응답하여 수평 기간(H1,H2..)마다 1라인분씩의 데이터 전압을 상기 데 이터라인들(DL1 내지 DLm)에 공급한다.
상기 타이밍 컨트롤러(16)는 상기 게이트 드라이버 IC(12)를 제어하는 게이트 제어신호들을 생성하고, 상기 데이터 드라이버 IC(6)를 제어하는 데이터 제어신호들을 생성한다.
상기 공통전압 생성부(18)는 상기 액정패널(2)에 DC/DC컨버터부(미도시)에서 생성된 전원전압(Vdd)를 이용하여 상기 액정패널(2)을 구동시키기 위한 공통전압(Vcom)을 생성한다. 상기 공통전압(Vcom)은 상기 액정패널(2) 상의 공통전압 공급라인(13)으로 공급된다. 또한 상기 공통전압 공급라인(13) 상에 게이트 절연층이 형성되고 상기 데이터라인이 상기 게이트 절연층에 형성된다. 이로 인해, 상기 공통전압 공급라인과 상기 데이터라인(DL1 ~ DLm) 사이에 캐패시턴스가 형성된다.
상기 데이터라인(DL1 ~ DLm)간의 데이터 신호값이 급격하게 변하면, 상기 캐패시턴스에 의해 상기 공통전압 공급라인(13)으로 공급된 공통전압(Vcom)에 리플이 발생된다. 상기 리플에 의해 왜곡된 공통전압(Vcom)이 상기 액정패널(2)로 공급되면, 크로스 토크 현상이 나타난다. 이런 현상을 제거하기 위해 상기 공통전압(Vcom) 보상부(20)가 구비된다.
상기 공통전압(Vcom) 보상부(20)는 상기 왜곡된 공통전압(Vcom)을 보상하여 상기 액정패널(2)로 공급한다. 이때, 상기 공통전압(Vcom) 보상부는 오피엠프(미도시)로 이루어져 있다. 상기 공통전압(Vcom) 보상부(12)는 상기 왜곡된 공통전압(Vcom)을 상기 오피엠프의 반전(-)입력단자로 공급한다. 상기 오피엠프의 비반전 입력단자(+)에는 DC 전압이 공급된다.
상기 DC 전압은 상기 공통전압 생성부(18)에서 생성된 일정한 전압레벨을 갖는 공통전압(Vcom)을 의미한다.
상기 오피엠프는 상기 오피엠프의 반전(-)입력단자로 공급된 왜곡된 공통전압(Vcom)의 반전되는 전압을 생성한다. 즉, 상기 공통전압(Vcom) 보상부(20)는 상기 왜곡된 공통전압(Vcom)의 반전되는 전압을 생성하고 상기 DC 전압과 함께 출력하여 상기 액정패널(2)로 공급한다.
상기 액정표시장치는 한프레임동안 상기 공통전압(Vcom)을 상기 액정패널(2)로 공급할때, 상기 공통전압(Vcom)이 상기 캐패시턴스에 의해 발생하는 공통전압(Vcom)의 리플에 의해서 왜곡된다. 상기 왜곡된 공통전압(Vcom)에 의해서 수평라인으로 크로스 토크 현상이 발생한다. 상기 액정표시장치는 그 다음 프레임에서 상기 왜곡된 공통전압(Vcom)을 보상해준다.
상기 공통전압(Vcom) 보상부(20)는 상기 액정패널(2) 상에 구비된 피드백 라인(F/B)을 통해 상기 왜곡된 공통전압(Vcom)을 피드백 받아 보상하여 상기 액정패널(2)에 배열된 공통전압 공급라인(13)으로 보상된 공통전압(Vcom)을 공급한다. 상기 공통전압(Vcom) 보상부(20)로 인해 왜곡된 공통전압(Vcom)이 보상되어 상기 액정패널(2) 상에 배열된 공통전압라인(미도시)으로 공급된다.
그러나, 상기 액정패널(2)의 상, 중, 하단부에서 발생하는 공통전압(Vcom)의 왜곡현상이 상기 액정패널(2)의 부하특성 등으로 인해 다르게 나타난다. 즉, 상기 액정패널(2)의 면적이 커지거나 상기 공통전압 공급라인(13)의 라인저항 등으로 발생하는 공통전압(Vcom)의 왜곡현상이 상기 액정패널(2)의 상, 중, 하단부에서 각각 다르게 나타난다.
따라서 상기 공통전압(Vcom) 보상부(12)가 상기 왜곡된 공통전압(Vcom)을 보상하여 상기 액정패널(2)로 공급하여도 상기 액정패널(2) 상의 상, 중, 하단부에서 발생하는 공통전압(Vcom)의 왜곡현상이 모두 극복되는 것은 아니다.
본 발명은 공통전압(Vcom) 보상부를 드라이버 IC 내부에 실장하여 액정패널의 영역별로 왜곡된 공통전압(Vcom)을 보상하여 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 제 1 및 제 2 드라이버 IC와, 상기 액정패널로 공통전압을 공급하는 공통전압 생성부와, 상기 제 1 및 제 2 드라이버 IC 중 어느 하나의 드라이버 IC 내부에 내장되어 상기 공통전압을 보상하는 공통전압 보상부 및 상기 공통전압 보상부를 제어하는 제어부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치는 액정패널과, 상기 액정패널을 구동하는 제 1 및 제 2 드라이버 IC와, 상기 액정패널로 공통전압을 공급하는 공통전압 생성부와, 상기 제 1 및 제 2 드라이버 IC 내부에 각각 내장되어 상기 공통전압을 보상하는 제 1 및 제 2 공통전압 보상부 및 상기 공통전압 보상부를 제어하는 제어부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)과 데이터 PCB(108) 사이에 접속된 제 1 내지 제 3 데이터 TCP(107a ~ 107c)들과, 상기 데이터 PCB(108)내에 실장된 타이밍 컨트롤러(116)와, 상기 액정패널(102)의 다른 측에 접속되어진 제 1 및 제 2 게이트 TCP(105a, 105b)들과, 상기 제 1 내지 제 3 데이터 TCP(107a ~ 107c)들 각각에 실장된 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)들과, 상기 제 1 및 제 2 게이트 TCP(105a, 105b)들 각각에 실장되어진 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)들을 구비한다.
이때, 설명의 편의를 위해 상기 액정패널(102)에는 제 1 내지 제 60 게이트라인(GL1 ~ GL60)과 제 1 내지 제 90 데이터라인(DL1 ~ DL90)이 배열되어 있다고 가정하자. 또한, 상기 액정패널(102)에는 더미 게이트라인(GL0)이 추가로 배열되어 있다.
상기 액정패널(102)의 화상표시영역에는 상기 제 1 내지 제 60 게이트라인(GL1 ~ GL60)과 제 1 내지 제 90 데이터라인(DL1 ~ DL90)들의 교차로 마련되는 영역마다 액정셀들이 위치하여 화소전압 신호에 따른 화상을 표시하게 된다.
상기 화상표시영역의 외곽영역에는 상기 제 1 내지 제 3 데이터 TCP(107a ~ 107c)에 접속되는 데이터 패드(미도시)들과, 상기 데이터 패드들과 데이터라인들을 상호 연결시키는 데이터 링크(미도시)들이 위치한다.
상기 액정패널(102)에는 상기 제 1 내지 제 60 게이트라인(GL1 ~ GL60)과 평 행하게 형성된 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)이 배열되어 있다. 또한, 상기 액정패널(102)에는 상기 제 1 내지 제 90 데이터라인(DL1 ~ DL90)과 평행하게 형성된 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)이 배열되어 있다.
상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60) 중 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)은 상기 제 1 게이트 드라이버 IC(104a)와 연결되며 제 31 내지 제 60 게이트 공통라인(GV31 ~ GV60)은 상기 제 2 게이트 드라이버 IC(104b)와 연결된다.
상기 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)과 상기 제 31 내지 제 60 게이트 공통라인(GV31 ~ GV60)은 상기 액정패널(102)을 2개의 영역으로 분리한다.
상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90) 중 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)은 상기 제 1 데이터 드라이버 IC(106a)와 연결되며 상기 제 31 내지 제 60 데이터 공통라인(DV1 ~ DV30)은 상기 제 2 데이터 드라이버 IC(106b)와 연결되며, 제 61 내지 제 90 데이터 공통라인(DV61 ~ DV90)은 상기 제 3 데이터 드라이버 IC(106c)와 연결된다.
상기 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV3)과 상기 제 31 내지 제 60 데이터 공통라인(DV31 ~ DV60) 및 제 61 내지 제 90 데이터 공통라인(DV61 ~ DV90)은 상기 액정패널(102)을 3개의 영역으로 분리한다.
상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)은 상기 제 1 내지 제 60 게이트라인(GL1 ~ GL60)과 동일한 재질로 이루어지며, 동일 공정으로 형성된다. 상 기 제 1 내지 제 90 데이터 공통라인(DL1 ~ DL90)은 상기 제 1 내지 제 90 데이터라인(DL1 ~ DL90)과 동일한 재질로 이루어지며, 동일 공정으로 형성된다.
상기 액정패널(102)은 투명한 절연기판으로 이루어진 하부기판(101) 및 상부기판(103)과 상기 하부기판(101)과 상부기판(103) 사이에 주입된 액정(미도시)을 포함한다. 상기 하부기판(101)의 외곽영역에는 상기 제 1 내지 제 90 데이터 라인들(DL1 ~ DL90)로부터 신장되어진 데이터 패드들(미도시)과, 상기 제 1 내지 제 60 게이트라인들(GL1 ~ GL60)으로부터 신장되어진 게이트 패드들(미도시)이 위치하게 된다.
또한 하부기판(101)의 외곽영역에는 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(140)이 위치된다.
이때, 상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)과 상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)은 공통전압(Vcom)을 상기 하부기판(101) 상에 형성된 은 도트(Ag)로 공급하는 역할을 한다.
상기 은 도트(Ag)는 상기 상부기판(103) 상에 형성된 공통전극(미도시)과 전기적으로 연결되어 상기 은 도트(Ag)로 공급된 공통전압(Vcom)은 상기 공통전극으로 공급되어 상기 액정패널(102)에 형성된 액정층을 구동시키는 하나의 구동전압이 된다.
상기 타이밍 컨트롤러(116)는 상기 데이터 PCB(108)에 실장되어 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)와 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)를 제어하는 제어신호를 생성한다.
상기 제 1 내지 제 3 데이터 TCP(107a ~ 107c)에는 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)가 각각 실장된다. 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)가 전기적으로 접속된 입력패드들(미도시) 및 출력패드들(미도시)은 하부기판(101) 상의 데이터패드들과 전기적으로 연결된다.
상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)는 디지털 데이터 신호를 아날로그 신호인 데이터 전압으로 변환하여 상기 타이밍 컨트롤러(116)에서 생성된 데이터 제어신호에 따라 상기 액정패널(102)상의 제 1 내지 제 90 데이터 라인(DL1 ~ DL90)들에 공급한다.
상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)는 게이트 구동 신호들에 응답하여 스캔신호, 즉 게이트 하이 전압(VGH)를 상기 제 1 내지 제 60 게이트 라인(GL1 ~ GL60)에 순차적으로 공급한다.
또한 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)들은 게이트 하이 전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압 신호(VGL)를 게이트 라인들에 공급한다.
상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)에는 각각 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)가 내장되어 있고, 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)에는 각각 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)가 내장되어 있다.
상기 데이터 PCB(108) 상에는 상기 액정패널(102)의 기준전압이 되고 제 1 프레임 동안 상기 제 1 내지 제 60 게이트 공급라인(GV1 ~ GV60)과 제 1 내지 제 90 데이터 공급라인(DV1 ~ DV90)으로 공통전압(Vcom)을 공급하는 공통전압 생성부(112)를 더 구비한다.
앞서 서술한 바와 같이, 상기 공통전압 생성부(112)는 일정한 전압 레벨을 갖는 DC 전압 즉, 공통전압(Vcom)을 상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)과 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)으로 공급한다.
또한, 상기 공통전압 생성부(112)에서 생성된 공통전압(Vcom)은 상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)와, 상기 제 1 내지 제 3 데이터 공통전압 보상부(110a ~110c)에 공급된다.
상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)와 상기 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)로 공급된 공통전압(Vcom)은 기준전압(Vref)이 된다.
상기 공통전압(Vcom)은 위에서 언급한 바와 같이, 상기 액정패널(102)의 부하특성 즉, 라인저항 및 로드 등으로 인해 왜곡이 발생하게 된다. 상기 왜곡된 공통전압(Vcom)은 다음 프레임이 시작되기 전에 상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 102b)와 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)로 공급된다.
이때, 상기 제 1 게이트 공통전압 보상부(120a)는 상기 왜곡된 공통전압(Vcom)을 보상해서 상기 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)으로 공급한다. 상기 제 2 게이트 공통전압 보상부(120b)는 상기 왜곡된 공통전압(Vcom)을 보상해서 제 31 내지 제 60 게이트 공통라인(GV31 ~ GV60)으로 공급한다.
상기 제 1 데이터 공통전압 보상부(110a)는 상기 왜곡된 공통전압(Vcom)을 보상해서 상기 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)으로 공급한다. 상기 제 2 데이터 공통전압 보상부(110b)는 상기 왜곡된 공통전압(Vcom)을 보상해서 제 31 내지 제 60 데이터 공통라인(DV31 ~ DV60)으로 공급한다. 상기 제 3 데이터 공통전압 보상부(110c)는 상기 왜곡된 공통전압(Vcom)을 보상해서 제 61 내지 제 90 데이터 공통라인(DV61 ~ DV90)으로 공급한다.
앞서 서술한 바와 같이, 상기 공통전압 생성부(112)는 제 1 프레임동안 공통전압(Vcom)을 생성해서 상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)과 상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)으로 공급한다.
상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)으로 공급된 공통전압(Vcom)은 라인저항과 로드 등으로 인해 왜곡된다. 상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)으로 공급된 공통전압(Vcom) 역시 라인저항과 로드등으로 인해 왜곡된다.
상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60) 중 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)으로 공급된 공통전압(Vcom)은 제 30 게이트 공통라인(GV30)을 통해 피드백 되어 상기 제 1 게이트 공통전압 보상부(120a)으로 공급된다.
상기 제 1 게이트 공통전압 보상부(120a)로 피드백 된 왜곡 공통전압(Vcom)은 보상되어 다음 프레임동안 상기 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30) 으로 공급된다.
상기 제 2 게이트 공통전압 보상부(120b)는 제 60 게이트 공통라인(GV60)으로부터 왜곡된 공통전압(Vcom)을 피드백 받아 이를 보상하여 상기 제 31 내지 제 60 게이트 공통라인(GV1 ~ GV60)으로 보상된 공통전압(Vcom)을 공급한다.
상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90) 중 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)으로 공급된 공통전압(Vcom)은 제 30 데이터 공통라인(DV30)을 통해 상기 제 1 데이터 공통전압 보상부(110a)로 공급된다.
상기 제 1 데이터 공통전압 보상부(110a)로 피드백 된 왜곡 공통전압(Vcom)은 보상되어 다음 프레임동안 상기 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)으로 공급된다.
상기 제 2 데이터 공통전압 보상부(110b)는 제 60 데이터 공통라인(DV60)으로부터 왜곡된 공통전압(Vcom)을 피드백 받아 이를 보상하여 상기 제 31 내지 제 60 데이터 공통라인(DV31 ~ DV60)으로 보상된 공통전압(Vcom)을 공급한다.
상기 제 3 데이터 공통전압 보상부(110c)는 제 90 데이터 공통라인(DV90)으로부터 왜곡된 공통전압(Vcom)을 피드백 받아 이를 보상하여 상기 제 61 내지 90 데이터 공통라인(DV61 ~ DV90)으로 보상된 공통전압(Vcom)을 공급한다.
이와 같이, 상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)과 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)으로 보상된 공통전압(Vcom)은 상기 하부기판(101) 상에 형성된 은 도트(Ag)로 공급되어 상기 상부기판(103) 상에 형성된 공통전극으로 공급된다.
도 3은 도 2의 게이트 및 데이터 공통전압 보상부를 상세히 나타낸 도면이다.
도 2 및 도 3에 도시된 바와 같이, 상기 제 1 게이트 공통전압 보상부(120a)는 제 1 게이트 드라이버 IC(104a)에 내장되어 있고, 상기 제 2 게이트 공통전압 보상부(120b)는 제 2 게이트 드라이버 IC(104b)에 내장되어 있다.
상기 제 1 데이터 공통전압 보상부(110a)는 제 1 데이터 드라이버 IC(106a)에 내장되어 있고, 상기 제 2 데이터 공통전압 보상부(110b)는 제 2 데이터 드라이버 IC(106b)에 내장되어 있고, 상기 제 3 데이터 공통전압 보상부(110c)는 제 3 데이터 드라이버 IC(106c)에 내장되어 있다.
설명의 편의를 위해 도 3에서 상기 제 1 게이트 드라이버 IC(104a) 내부에 내장된 상기 제 1 게이트 공통전압 보상부(120a)와 상기 제 1 데이터 드라이버 IC(106a) 내부에 내장된 상기 제 1 데이터 공통전압 보상부(110a)만 상세히 도시한다.
상기 제 1 게이트 공통전압 보상부(120a)는 앞서 설명한 바와 같이, 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)과 전기적으로 연결되어 있어 보상된 공통전압을 상기 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)으로 공급한다.
상기 제 1 게이트 공통전압 보상부(120a)는 도 3에 도시된 바와 같이, 오피엠프(130)로 이루어져 있고 제 1 및 제 2 저항(R1, R2)과 제 1 캐패시터(C1)로 이루어진다.
상기 제 1 및 제 2 저항(R1, R2)과 제 1 캐패시터(C1)는 상기 데이터 PCB(108) 상에 실장되며, 상기 오피엠프는 상기 제 1 게이트 드라이버 IC(104a) 내에 내장되어 있다.
상기 제 30 게이트 공통라인(GV30)을 통해 왜곡된 공통전압은 상기 오피엠프(130)의 반전 단자(-)로 공급된다. 이때, 상기 오피엠프(130)의 비반전 입력단자(+)에는 상기 공통전압 생성부(112)에서 생성된 일정한 전압 레벨을 갖는 DC 전압 즉, 공통전압(Vcom)이 공급된다.
상기 제 1 게이트 공통전압 보상부(120a)는 상기 오피엠프(130)의 비반전 입력단자(+)에 공급된 공통전압(Vcom)과 상기 오피엠프(130)의 반전 입력단자(-)에 공급된 왜곡된 공통전압의 차이값을 반전시켜 출력한다. 결국, 상기 제 1 게이트 공통전압 보상부(120a)는 상기 왜곡된 공통전압과 반전되는 보상된 공통전압을 생성한다.
상기 데이터 PCB(108) 상에 실장된 제 1 저항(R1)은 상기 제 1 데이터 TCP(107a)상에 패터닝 된 제 2 데이터 TCP 라인(135b)과 연결되고, 상기 제 2 TCP 라인(135b)은 상기 하부기판(101) 상에 형성된 제 2 더미 LOG 라인(150b)과 연결된다. 상기 제 2 더미 LOG 라인(150b)은 상기 제 1 게이트 TCP(105a) 상에 패터닝 된 제 2 게이트 TCP 라인(145b)과 전기적으로 연결된다.
또한, 상기 제 1 저항(R1)은 상기 데이터 PCB(108) 상에 실장된 제 1 캐패시터(C1)의 일측과 연결되고, 상기 제 1 캐패시터(C1)의 타측은 상기 제 1 데이터 TCP(105a) 상에 패터닝 된 제 1 데이터 TCP 라인(135a)과 연결된다.
상기 기 제 1 데이터 TCP 라인(135a)은 상기 하부기판(101) 상에 형성된 제 1 더미 LOG 라인(150a)과 연결된다. 상기 제 1 더미 LOG 라인(150a)은 상기 제 1 게이트 TCP(105a) 상에 패터닝 된 제 1 게이트 TCP 라인(145a)과 전기적으로 연결된다.
상기 제 2 저항(R2)은 상기 제 1 데이터 TCP(107a) 상에 패터닝 된 제 3 데이터 TCP 라인(135c)과 연결되고, 상기 제 3 데이터 TCP 라인(135C)은 상기 하부기판(101) 상에 형성된 제 3 더미 LOG 라인(150c)과 전기적으로 연결된다.
상기 제 3 더미 LOG 라인(150c)은 상기 제 1 게이트 TCP(105a) 상에 패터닝 된 제 3 게이트 TCP 라인(145c)과 전기적으로 연결되고 상기 제 3 게이트 TCP 라인(145c)은 상기 제 오피엠프(130)의 반전 단자(-)와 연결된다.
상기 제 1 및 제 2 저항(R1, R2)은 앞서 서술한 바와 같이, 상기 제 1 게이트 TCP(105a) 상에 패터닝 된 제 2 및 제 3 게이트 TCP 라인(145b, 145c)을 통해 상기 오피엠프(130)의 반전 단자(-)와 연결된다.
따라서, 상기 제 30 게이트 공통라인(GV30)으로부터 공급된 왜곡 공통전압이 상기 제 1 게이트 TCP(105a)로 공급되면, 상기 왜곡 공통전압은 상기 제 1 및 제 2 저항(R1, R2)의 저항비에 따라 보상된다. 상기 제 1 및 제 2 저항(R1, R2)은 상기 데이터 PCB(108)상에 실장되어 사용자가 외부에서 용이하게 제어할 수 있다.
이때, 상기 제 1 및 제 2 저항(R1, R2)의 저항값은 상기 액정패널(102)에 배열된 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)의 라인저항과 상기 액정패널(102)의 로드등을 고려하여 산출된 값이다.
상기 저항비에 의해 보상된 공통전압은 상기 제 30 게이트 공통라인(GV30)으 로부터 공급된 왜곡 공통전압과 180°의 위상차이가 난다.
이와 같이 상기 제 1 게이트 공통전압 보상부(120a)에서 보상된 공통전압은 다음 프레임동안 상기 제 1 게이트 공통전압 보상부(120a)와 전기적으로 연결된 제 1 내지 제 30 게이트 공통라인(GV1 ~ GV30)으로 공급된다.
상기 제 2 게이트 공통전압 보상부(120b) 또한 상기 제 1 게이트 공통전압 보상부(120a)와 마찬가지로 보상된 공통전압을 상기 제 31 내지 제 60 게이트 공통라인(GV31 ~ GV60)으로 공급한다.
이로인해, 이전 프레임에서 라인저항 및 액정패널(102)의 로드등으로 인해 왜곡된 공통전압은 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b) 내에 내장된 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)에 의해 보상되어 상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)으로 공급된다.
상기 제 1 내지 제 60 게이트 공통라인(GV1 ~ GV60)으로 보상된 공통전압이 공급됨으로써, 이전 프레임동안 상기 라인저항 및 액정패널(102)의 로드등으로 인해 왜곡된 공통전압을 보상할 수 있게 된다.
결국, 본 발명에 따른 액정표시장치는 다음 프레임동안 이전 프레임에서 발생한 공통전압의 왜곡을 보상해줌으로써, 공통전압의 왜곡으로 인해 발생한 화질저하등을 방지하여 화질을 향상시킬 수 있게된다.
상기 제 1 데이터 공통전압 보상부(110a)는 앞서 설명한 바와 같이, 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)과 전기적으로 연결되어 있어 보상된 공통전압을 상기 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)으로 공급한다.
상기 제 1 데이터 공통전압 보상부(110a)는 상기 제 1 데이터 드라이버 IC(106a)에 내장되어 있고, 오피엠프(125)와 제 3 및 제 4 저항(R3, R4)과 제 2 캐패시터(C2)로 이루어진다.
상기 제 3 및 제 4 저항(R3, R4)과 제 2 캐패시터(C2)는 데이터 PCB(108) 상에 실장되고 상기 오피엠프(125)는 상기 제 1 데이터 공통전압 보상부(110a)에 내장되어 있다.
상기 제 3 및 제 4 저항(R3, R4)은 상기 오피엠프(125)의 반전 단자(-)와 연결되고, 상기 오피엠프(125)의 비반전 단자(+)에는 상기 공통전압 생성부(112)에서 생성된 공통전압(Vcom)이 공급된다.
상기 제 1 데이터 공통전압 보상부(110a) 또한 상기 제 1 게이트 공통전압 보상부(120a)와 마찬가지로 상기 오피엠프(125)의 비반전 입력단자(+)에 공급된 공통전압(Vcom)과 상기 오피엠프(125)의 반전 입력단자(-)에 공급된 왜곡된 공통전압의 차이값을 반전시켜 출력한다.
결국, 상기 제 1 데이터 공통전압 보상부(110a)는 상기 왜곡된 공통전압과 반전되는 보상된 공통전압을 생성한다.
따라서, 상기 제 30 데이터 공통라인(DV30)으로부터 공급된 왜곡 공통전압이 상기 제 1 데이터 TCP(107a)로 공급되면, 상기 왜곡 공통전압은 상기 제 3 및 제 4 저항(R3, R4)의 저항비에 따라 보상된다.
상기 제 3 및 제 4 저항(R3, R4)의 저항값은 상기 액정패널(102)에 배열된 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)의 라인저항과 상기 액정패널(102)의 로드등을 고려하여 산출된 값이다. 상기 제 3 및 제 4 저항(R3, R4)은 상기 데이터 PCB(108)상에 실장되어 사용자가 외부에서 용이하게 제어할 수 있다.
상기 제 3 및 제 4 저항(R3, R4)의 저항비에 의해 보상된 공통전압은 상기 제 30 데이터 공통라인(DV30)으로부터 공급된 왜곡 공통전압과 180°의 위상차이가 난다.
이와 같이 상기 제 1 데이터 공통전압 보상부(110a)에서 보상된 공통전압은 다음 프레임동안 상기 제 1 데이터 공통전압 보상부(110a)와 전기적으로 연결된 제 1 내지 제 30 데이터 공통라인(DV1 ~ DV30)으로 공급된다.
상기 제 2 데이터 공통전압 보상부(110b) 또한 상기 제 1 데이터 공통전압 보상부(110a)와 마찬가지로 보상된 공통전압을 상기 제 31 내지 제 60 데이터 공통라인(DV31 ~ DV60)으로 공급한다.
상기 제 3 데이터 공통전압 보상부(110c) 또한 상기 제 1 및 제 2 데이터 공통전압 보상부(110a, 110b)와 마찬가지로 보상된 공통전압은 상기 제 61 내지 제 90 데이터 공통라인(DV61 ~ DV90)으로 공급한다.
이로인해, 이전 프레임에서 라인저항 및 액정패널(102)의 로드등으로 인해 왜곡된 공통전압은 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c) 내에 내장된 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)에 의해 보상되어 상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)으로 공급된다.
상기 제 1 내지 제 90 데이터 공통라인(DV1 ~ DV90)으로 보상된 공통전압이 공급됨으로써, 상기 라인저항 및 액정패널(102)의 로드등으로 인해 왜곡된 공통전 압을 보상할 수 있게 된다.
결국, 본 발명에 따른 액정표시장치는 다음 프레임동안 이전 프레임에서 발생한 공통전압의 왜곡을 보상해줌으로써, 공통전압의 왜곡으로 인해 발생한 화질저하등을 방지하여 화질을 향상시킬 수 있게된다.
상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)는 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)에 내장되는데, 상기 게이트 드라이버 IC(104a, 104b)의 갯수가 늘어나면 늘어날 수록 상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b) 또한 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)의 갯수에 대응하여 늘어날 수 있다.
상기 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)는 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)의 갯수가 늘어나면 늘어날 수록 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)의 갯수에 대응하여 늘어날 수 있다.
상기 제 1 및 제 2 게이트 공통전압 보상부(120a, 120b)가 상기 제 1 및 제 2 게이트 드라이버 IC(104a, 104b)에 내장되고 상기 제 1 내지 제 3 데이터 공통전압 보상부(110a ~ 110c)가 상기 제 1 내지 제 3 데이터 드라이버 IC(106a ~ 106c)에 내장됨에 따라서 종래의 액정표시장치에서 발생한 공통전압(Vcom)의 왜곡을 보상할 수 있다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 게이트 드라이버 IC 및 데이트 드라이버 IC에 공통전압 보상부를 따로 내장함으로써, 종래의 액정표시장치에서 상기 액정패널의 영역별로 왜곡된 공통전압(Vcom)이 각각 보상되지 않 기 때문에 발생했던 화질저하 등과 같은 문제점을 극복하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 공통전압 보상부를 상기 액정패널상에 영역별로 위치하는 게이트 드라이버 IC 또는 데이터 드라이버 IC에 내장하여 상기 액정패널의 영역별로 왜곡된 공통전압을 피드백받아 보상함으로써, 종래의 액정표시장치에서 발생한 문제점 등을 극복하여 화질을 향상시킬 수 있다.
또한, 본 발명에 따른 액정표시장치는 상기 공통전압 보상부를 구성하는 저항소자 및 캐패시터를 데이터 PCB 상에 실장함으로써 사용자가 외부에서 용이하게 상기 공통전압 보상부를 제어할 수 있다.

Claims (10)

  1. 액정패널;
    상기 액정패널을 구동하는 제 1 및 제 2 드라이버 IC;
    상기 액정패널로 공통라인을 통해 공통전압을 공급하는 공통전압 생성부;
    상기 제 1 및 제 2 드라이버 IC 중 어느 하나의 드라이버 IC 내부에 내장되고 상기 공통라인과 연결되어 상기 공통전압을 보상하는 공통전압 보상부; 및
    상기 공통전압 보상부를 제어하는 제어부를 포함하고,
    상기 공통전압 보상부는 비반전 증폭기를 포함하고,
    상기 비반전 증폭기는,
    반전 단자에 상기 공통라인을 통해서 왜곡된 공통 전압이 인가되고,
    비반전 단자에는 상기 공통전압 생성부에서 생성된 공통전압이 공급되는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 제어부는 상기 액정패널의 일측과 연결된 인쇄회로 기판상에 실장되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 제어부는,
    상기 반전 단자와 커패시터 사이에 연결되는 제1 저항,
    상기 반전 단자와 상기 비반전 증폭기의 출력 단자 사이에 연결된 제2 저항을 포함하는 액정표시장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 공통전압은 상기 공통전압 보상부의 기준전압인 것을 특징으로 하는 액정표시장치.
  6. 액정패널;
    상기 액정패널을 구동하는 제 1 및 제 2 드라이버 IC;
    상기 액정패널로 공통라인을 통해 공통전압을 공급하는 공통전압 생성부;
    상기 제 1 및 제 2 드라이버 IC 내부에 각각 내장되고 상기 공통라인과 연결되어 상기 공통전압을 보상하는 제 1 및 제 2 공통전압 보상부; 및
    상기 공통전압 보상부를 제어하는 제어부를 포함하고,
    상기 공통전압 보상부는 비반전 증폭기를 포함하고,
    상기 비반전 증폭기는,
    반전 단자에 상기 공통라인을 통해서 왜곡된 공통 전압이 인가되고,
    비반전 단자에는 상기 공통전압 생성부에서 생성된 공통전압이 공급되는 것을 특징으로 하는 액정표시장치.
  7. 제 6항에 있어서,
    상기 제어부는 상기 액정패널의 일측과 연결된 인쇄회로 기판상에 실장되는 것을 특징으로 하는 액정표시장치.
  8. 삭제
  9. 제 6항에 있어서,
    상기 공통전압은 상기 공통전압 보상부의 기준전압인 것을 특징으로 하는 액정표시장치.
  10. 제 3항에 있어서,
    상기 제1 및 제2 저항의 값은 조절 가능한 액정표시장치.
KR1020060059795A 2006-06-29 2006-06-29 액정표시장치 KR101285026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059795A KR101285026B1 (ko) 2006-06-29 2006-06-29 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059795A KR101285026B1 (ko) 2006-06-29 2006-06-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080001379A KR20080001379A (ko) 2008-01-03
KR101285026B1 true KR101285026B1 (ko) 2013-07-10

Family

ID=39213407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059795A KR101285026B1 (ko) 2006-06-29 2006-06-29 액정표시장치

Country Status (1)

Country Link
KR (1) KR101285026B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113274A (ja) * 2008-11-10 2010-05-20 Seiko Epson Corp ビデオ電圧供給回路、電気光学装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059321A (ko) * 2002-12-28 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050050896A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 액정 표시 장치
KR20050096801A (ko) * 2004-03-29 2005-10-06 노바텍 마이크로일렉트로닉스 코포레이션 액정 표시 장치의 구동 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059321A (ko) * 2002-12-28 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050050896A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 액정 표시 장치
KR20050096801A (ko) * 2004-03-29 2005-10-06 노바텍 마이크로일렉트로닉스 코포레이션 액정 표시 장치의 구동 회로

Also Published As

Publication number Publication date
KR20080001379A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101167314B1 (ko) 액정표시장치
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
KR101362153B1 (ko) 액정표시장치 및 그의 구동방법
US7224353B2 (en) Liquid crystal display device and driving method thereof
US8022916B2 (en) Liquid crystal display driving device that reduces crosstalk
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US7705820B2 (en) Liquid crystal display of line-on-glass type
KR20080024863A (ko) 액정 표시 장치 및 그 구동 회로
KR101903019B1 (ko) 채널배선에 의한 저항 불균일을 보상하는 디스플레이 장치
KR20080077778A (ko) 액정 표시 장치
KR101285026B1 (ko) 액정표시장치
KR20060132122A (ko) 액정 표시 장치와 그 구동 방법
KR20080075612A (ko) 표시 장치
KR101006441B1 (ko) 액정 표시판 조립체 및 액정 표시 장치
KR20060018396A (ko) 액정 표시 장치
KR20040050523A (ko) 액정표시소자
KR100951356B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070117046A (ko) 액정 표시 장치
KR20060077726A (ko) 표시 장치
KR20080040102A (ko) 액정 표시 장치
KR20070082649A (ko) 액정 표시 장치
KR20060014551A (ko) 표시 장치 및 그 구동 장치
KR20060016211A (ko) 액정 표시 장치
KR20080042425A (ko) 액정 표시 장치
KR20060029367A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060629

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110627

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060629

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130415

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130704

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130704

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170615

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20180615

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190617

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200617

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210614

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220615

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 12

End annual number: 12