[go: up one dir, main page]

KR101280221B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101280221B1
KR101280221B1 KR1020110044898A KR20110044898A KR101280221B1 KR 101280221 B1 KR101280221 B1 KR 101280221B1 KR 1020110044898 A KR1020110044898 A KR 1020110044898A KR 20110044898 A KR20110044898 A KR 20110044898A KR 101280221 B1 KR101280221 B1 KR 101280221B1
Authority
KR
South Korea
Prior art keywords
layer
region
forming
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110044898A
Other languages
English (en)
Other versions
KR20120126824A (ko
Inventor
오세종
전의규
유명철
Original Assignee
(주)버티클
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)버티클 filed Critical (주)버티클
Priority to KR1020110044898A priority Critical patent/KR101280221B1/ko
Publication of KR20120126824A publication Critical patent/KR20120126824A/ko
Application granted granted Critical
Publication of KR101280221B1 publication Critical patent/KR101280221B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 전류를 주입하는 경우 발광이 가능한 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전류 확산의 경로를 집중시켜 발광 효율을 향상시킬 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 반도체 소자는 제1 타입의 제1 반도체층, 제2 타입의 제2 반도체층, 상기 제1 반도체층의 일측과 상기 제2 반도체층의 일측 사이에 형성되는 활성층, 상기 제2 반도체층의 타측의 제1 영역 상에 형성되는 반사층 및 상기 제2 반도체층의 타측의 제2 영역 및 상기 반사층 상에 형성되는 반사막 보호층을 포함하며, 상기 제1 영역에 전류 도전 영역이 형성되고, 상기 제2 영역에 전류 차단 영역이 형성된다.

Description

반도체 소자 및 그 제조 방법 {SEMICONDUCTOR DEVICES AND FABRICATION METHOD THEREOF}
본 발명은 전류를 주입하는 경우 발광이 가능한 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전류 확산의 경로를 집중시켜 발광 효율을 향상시킬 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 PN접합을 가지며 순방향으로 전류를 주입했을 때 발광하는 반도체 소자를 발광 다이오드(LED: light emitting diode)라고 한다. 발광 다이오드는 원하는 특정 주파수의 빛을 간단히 얻을 수 있으며, 필라멘트를 사용하는 전구에 비하여 소형이며 진동에 강하고 전력 소비가 적어 긴 수명을 가지고 있다는 장점이 있다.
갈륨-질소 화합물(GaN) 기반의 발광 다이오드가 개발되어 청색광을 쉽게 얻을 수 있게 됨으로써 발광 다이오드를 이용하여 다양한 색상의 빛을 구현할 수 있게 되었으며 이로 인하여 발광 다이오드의 응용 범위는 더욱 확대되고 있다.
GaN 기반의 발광 다이오드는 일반적으로 사파이어 또는 SiC 기판 상에서 형성되는데, 양 전극인 p 타입 전극과 n 타입 전극을 반도체층에 수평방향으로 형성해야 한다. 이와 같은 전극의 배열때문에 발광 다이오드 내부에서 전류의 흐름이 협소해지게 된다. 즉, n 타입 전극에서 멀어질수록 전류가 흐르는 경로의 길이가 길어져 p 타입 반도체층의 저항이 증가하게 된다.
결국, n 타입 전극의 인접한 영역에 전류가 집중적으로 흐르게 되어, 전류 확산이 고르지 못하게 되고, 이에 따른 GaN 기반의 발광 다이오드는 균일한 발광을 내지 못하게 되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 반도체 소자로 유입되는 전류가 과도한 전류 크라우딩(current crowding)을 겪어 발광 효율이 저하되는 것을 방지하고, 반도체 소자로 유입되는 전류 확산(current spreading) 경로를 집중시켜 발광 효율을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 저렴한 비용 및 용이한 제조 공정을 통해서 전류 확산 특성을 개선하여 발광 효율을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 반도체 소자는 제1 타입의 제1 반도체층, 제2 타입의 제2 반도체층, 상기 제1 반도체층의 일측과 상기 제2 반도체층의 일측 사이에 형성되는 활성층, 상기 제2 반도체층의 타측의 제1 영역 상에 형성되는 반사층 및 상기 제2 반도체층의 타측의 제2 영역 및 상기 반사층 상에 형성되는 반사막 보호층을 포함하며, 상기 제1 영역에 전류 도전 영역이 형성되고, 상기 제2 영역에 전류 차단 영역이 형성된다.
또한, 상기 반사층은 Ag, Cu, Pd, Al, Pt, Ni, Au중 적어도 하나 이상의 물질을 포함하여 구성될 수 있다.
또한, 상기 반도체 소자는 상기 반사막 보호층 상에 형성되는 금속 지지층, 상기 제1 반도체층의 타측에 형성되는 투명 전극층, 및 상기 투명 전극층 상에 형성되는 콘택트층을 더 포함하며, 상기 콘택트층과 상기 전류 도전 영역이 자기 정렬될 수 있다.
또한, 상기 전류 차단 영역은 쇼트키 접촉 (schottky contact) 영역으로 형성될 수 있다.
또한, 상기 반사막 보호층은 Cr, Ti, Mo, W 중 적어도 하나 이상의 물질을 포함하여 형성될 수 있다.
또한, 상기 반도체 소자는 상기 제2 반도체층의 상기 타측의 상기 제2 영역과 상기 반사막 보호층 사이에 해당하는 상기 제2 영역과 상기 반사막 보호층이 접촉된 면에 위치하도록 형성된 절연체층을 더 포함하고, 상기 절연체층은 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하여 형성될 수 있다.
한편, 본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 기판 상에 제1 타입의 제1 반도체층을 형성하는 단계, 상기 제1 반도체층 상에 활성층을 형성하는 단계, 상기 활성층 상에 제2 타입의 제2 반도체층을 형성하는 단계, 상기 제2 반도체층 상의 제1 영역에 반사층을 형성하는 단계, 및 상기 제2 반도체층 상의 제2 영역 및 상기 반사층 상에 반사막 보호층을 형성하는 단계를 포함하며, 상기 반사층을 형성하는 단계는 상기 제1 영역에 전류 도전 영역을 형성하고, 상기 반사막 보호층을 형성하는 단계는 상기 제2 영역에 전류 차단 영역을 형성한다.
또한, 상기 반도체 소자 제조 방법은 상기 반사막 보호층 상에 금속 지지층을 형성하는 단계, 상기 기판을 상기 제1 반도체층으로부터 분리하는 단계, 상기 기판이 분리된 상기 제1 반도체층의 일면에 투명 전극층을 형성하는 단계 및 상기 투명 전극층 상에 콘택트층을 형성하는 단계를 더 포함하고, 상기 투명 전극층 상에 상기 콘택트층을 형성하는 단계는 상기 콘택트층이 상기 전류 도전 영역의 위치에 대응하도록 상기 콘택트층을 배치할 수 있다.
또한, 상기 반사막 보호층을 형성하는 단계는 상기 전류 차단 영역을 쇼트키 접촉 영역으로 형성할 수 있다.
또한, 상기 반도체 소자 제조 방법은 상기 반사층을 형성하는 단계 이후에 상기 제2 영역을 플라즈마 식각, 습식 식각, 건식 식각, 이온 주입, 확산 공정 중 적어도 하나 이상의 공정에 의해 상기 전류 차단 영역으로 형성하는 단계를 더 포함할 수 있다.
또한, 상기 반도체 소자 제조 방법은 상기 반사층을 형성하는 단계 이후에, 상기 제2 영역 상에 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하는 절연층을 형성하는 단계를 더 포함할 수 있다.
종래 기술에서는 전류 확산(current spreading)의 경로가 과도하게 불규칙하게 형성되는 전류 크라우딩(current crowding)이 발생하여 인풋 에너지가 빛으로 전환되는 발광 효율이 저하되는 원인이 되었다. 특히 반사층 또는 반사막 보호층 등 반도체 소자에 인접한 물질층에서 전류 크라우딩이 발생하면 반사층 또는 반사막 보호층의 저항 성분에 의하여 전류가 열 에너지로 발산하여 손실되고, 이에 따라 반도체 소자로 유입되는 전류의 양이 감소하는 문제점이 있었다.
본 발명의 반도체 소자에 따르면, 반도체층의 일측과 반사층이 접하는 제1 영역 상에 형성되는 전류 도전 영역을 통해 전류가 흐르고, 반도체층의 일측과 반사막 보호층이 접하는 제2 영역상에 형성되는 전류 차단 영역을 통해 전류가 차단된다. 따라서 p 타입 - 활성층 - n 타입 반도체층(반도체 소자층)으로 유입되는 전류 경로가 선택적으로 집중되며, 전류 확산(current spreading)의 경로가 일정하게 조절된다. 이로 인하여 반도체 소자층 주변의 물질층에서 전류 크라우딩에 의한 에너지 손실을 줄이고, 반도체 소자층으로 유입되는 전류의 경로 또한 일정하게 제어되어 발광 효율을 높일 수 있다.
또한, 본 발명의 반도체 소자 제조 방법에 따르면, 전류 도전 영역은 반도체층과 반사층의 접합에 의한 오믹 접촉 (ohmic contact) 으로 형성되고, 전류 차단 영역은 쇼트키 접촉 (schottky contact) 으로 형성되는데, 상기 전류 차단 영역은 플라즈마 식각 등의 열화 공정으로 형성 또는 절연층으로 형성되어, 저렴한 비용 및 용이한 제조 공정을 이용하여 제조될 수 있다. 즉 본 발명의 반도체 소자 제조 방법에 따르면 부가되는 공정 비용을 최소화하면서 발광 효율을 향상시킬 수 있는 반도체 소자를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 2는 도 1에 도시된 반도체 소자의 전류 도전 영역 및 전류 차단 영역을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.
도 3은 본 발명의 다른 일 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법의 과정을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
도 6은 본 발명의 다른 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
이하에서 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하의 도면들은 본 발명의 특징을 두드러지게 나타내기 위하여 간략화 되고, 다소 과장되게 그려졌으며, 이하의 도면들의 치수는 실제 본 발명의 제품들의 치수와 정확하게 일치하지 않을 수 있다.
해당 기술 분야의 통상의 기술자라면, 이하의 도면들의 기재로부터 각 구성요소의 길이, 둘레, 두께 등 치수를 용이하게 변형하여 실제 제품에 적용할 수 있을 것이며, 이러한 변형은 본 발명의 권리 범위에 속할 것임은 해당 기술 분야의 통상의 기술자에게 자명하다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 1을 참조하면, 반도체 소자(100)는 제1 반도체층(110), 활성층(120), 제2 반도체층(130), 제3 반도체층(140), 반사층(150) 및 반사막 보호층(160)을 포함한다.
상기 제 1 반도체층(110)은 n 타입 반도체층 또는 p 타입 반도체층일 수 있으며, n 타입 반도체층일 경우 예를 들어 n 타입 GaN, AlGaN, InGaN 반도체층일 수 있다. 상기 활성층(120)은 상기 제1 반도체층(110)의 일측과 상기 제2 반도체층(130)의 일측 사이에 형성되며, 다중양자우물 (Multi-Quantum Well) 구조일 수 있다. 상기 제2 반도체층(130)은 p 타입 반도체층 또는 n 타입 반도체층일 수 있으며, p 타입 반도체층인 경우 예를 들어 p 타입 GaN, AlGaN, InGaN 반도체층일 수 있다. 제2 반도체층(130)은 제1 반도체층(110)과 반대의 극성을 가질 수 있다. 상기 제3 반도체층(140)은 제2 반도체층(130)의 타측에 접하여 형성되며, 예를 들어 GaN, AlGaN, InGaN 반도체층일 수 있다. 상기 제1 반도체층(110), 상기 활성층(120), 상기 제2 반도체층(130) 및 상기 제3 반도체층(140)은 액상 성장법(LPE), 기상 성장법(VPE), 유기 금속 화학 기상 증착법(MOCVD), 분자빔 성장법(MBE) 등의 공정으로 형성될 수 있다.
상기 반사층(150)은 상기 제3 반도체층(140)의 타측의 제1 영역 상에 형성되며, 상기 활성층(120)에서 발생되어 후방으로 진행하는 광을 전방으로 반사시킨다. 또한, 상기 반사층(150)은 Ag, Cu, Pd, Al, Pt, Ni, Au 중 적어도 하나 이상의 물질을 포함하여 구성되는 것이 바람직하다. 상기 반사층(150)의 개수, 크기 또는 간격 등은 전류 확산 특성을 고려하여 적절히 조절될 수 있다.
상기 반사막 보호층(160)은 상기 제3 반도체층(140)의 타측의 제2 영역 상에 형성된다. 상기 반사층(150)은 가늘고 긴 형태의 패턴인 핑거(finger) 구조를 가질 수 있다. 즉, 상기 반사층(150)은 핑거 구조로 돌출되어 있으며, 상기 반사막 보호층(160)은 상기 반사층(150) 사이의 공간을 채우면서 상기 반사층(150) 상에 형성된다.
도 2는 도 1에 도시된 반도체 소자의 전류 도전 영역(170) 및 전류 차단 영역(180)을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.
도 2를 참조하면, 상기 제3 반도체층(140)의 타측과 상기 반사층(150)이 접하는 제1 영역에 전류 도전 영역(170)이 형성되고, 상기 제3 반도체층(140)의 타측과 상기 반사막 보호층(160)이 접하는 제2 영역에 전류 차단 영역(180)이 형성된다.
상기 제3 반도체층(140)으로 흐르는 전류는 상기 전류 차단 영역(180)에 의해서 차단되어 측면으로 분산된다. 상기 분산된 전류는 상기 전류 도전 영역(170)을 통해서 흘러 가므로, 전류 확산 경로가 집중되고 일정하게 규제되어 반도체 소자의 발광 효율을 향상 시킬 수 있다.
실시예에 따라서는, 제3 반도체층(140)을 생략하고 상기 반사층(150) 및 상기 반사막 보호층(160)을 상기 제2 반도체층(130) 상에 직접 형성하더라도 상기 전류 도전 영역(170) 및 상기 전류 차단 영역(180)을 형성하여 동일한 효과가 발생할 수 있다.
상기 전류 도전 영역(170)은 상기 제3 반도체층(140)과 상기 반사층(150)의 접합에 의한 오믹 접촉 (ohmic contact) 으로 형성 될 수 있다. 상기 오믹 접촉으로 형성되는 상기 전류 도전 영역(170)은 전위 장벽이 형성되지 않으므로 전류가 막힘 없이 흐를 수 있다. 상기 오믹 접촉을 고려할 때, 상기 반사층(150)은 상술한 바와 같이 Ag, Cu, Pd, Al, Pt, Ni, Au 중 적어도 하나 이상의 물질을 포함하여 구성되는 것이 바람직하다.
상기 전류 차단 영역(180)은 상기 제3 반도체층(140)과 상기 반사막 보호층(160)의 접합에 의한 쇼트키 접촉 (schottky contact) 영역으로 형성될 수 있다. 상기 쇼트키 접촉으로 형성되는 상기 전류 차단 영역(180)은 전위 장벽을 통해 상기 제3 반도체층(140)으로 흐르는 전류를 차단한다. 상기 쇼트키 접촉을 고려할 때, 상기 반사막 보호층(160)은 Cr, Ti, Mo, W 중 적어도 하나 이상의 물질을 포함하는 것이 바람직하다.
상기 전류 차단 영역(180)은 상기 제2 영역을 플라즈마 식각, 습식 식각, 건식 식각, 이온 주입, 확산 공정 중 적어도 하나 이상의 공정에 의해 형성될 수도 있다. 상기와 같은 공정에 의해 상기 제3 반도체층(140)의 표면은 거칠어지게 된다. 거칠어진 제3 반도체층의 제2 영역과 상기 반사막 보호층(160)의 접함에 의해 상기 쇼트키 접촉이 형성될 수 있다. 상기와 같은 공정에 의하면 상기 쇼트키 접촉을 저렴한 비용으로 용이하게 형성할 수 있다.
상기 전류 차단 영역(180)은 절연체층으로 형성될 수 있다. 이에 따라 상기 절연체층은 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하는 것이 바람직하다. 상기 절연체층으로 형성되는 상기 전류 차단 영역(180)은 제3 반도체층(140)으로 흐르는 전류를 차단하게 된다.
도 3은 본 발명의 다른 일 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 3을 참조하면, 반도체 소자(300)는 콘택트층(310), 투명 전극층(320), 제1 반도체층(330), 활성층(340), 제2 반도체층(350), 제3 반도체층(360), 반사층(370), 반사막 보호층(380) 및 금속 지지층(390)을 포함한다.
상기 제1 반도체층(330), 상기 활성층(340), 상기 제2 반도체층(350), 상기 제3 반도체층(360), 상기 반사층(370), 상기 반사막 보호층(380)은 도 1에서 상술한 바와 동일하다.
상기 제3 반도체층(360)의 타측과 상기 반사층(370)이 접하는 제1 영역에 전류 도전 영역이 형성되고, 상기 제3 반도체층(360)의 타측과 상기 반사막 보호층(380)이 접하는 제2 영역에 전류 차단 영역이 형성되는 것은 도 2에서 상술한 바와 동일하다.
상기 투명 전극층(320)은 상기 제1 반도체층(330)의 타측에 형성되며, 상기 반도체 소자(300)에 전류를 공급하기 위한 것으로, 투과성이 좋고 전기 전도도가 높은 ITO, IZO, ZnO 등으로 형성될 수 있다.
상기 콘택트층(310)은 상기 투명 전극층(320) 상에 형성되며, 상기 콘택트층(310)은 상기 전류 도전 영역과 자기 정렬된다. 즉 상기 콘택트층(310)은 상기 전류 도전 영역의 위치에 대응하도록 배치된다. 이에 따라, 상기 콘택트층(310)과 상기 전류 도전 영역이 정렬된 경로로 전류가 용이하게 흐를 수 있어, 전류 확산 특성이 개선되고 반도체 소자의 발광 효율을 향상 시킬 수 있다.
상기 반도체 소자(300)는 상기 반사막 보호층(380) 상에 금속 지지층(390)을 더 포함할 수 있다. 상기 금속 지지층(390)은 제조 공정 도중 기판(도시되지 않음)으로부터 상기 반도체 소자(300)가 분리된 후 기계적 지지를 제공하는데 사용되며, 상기 제2 반도체층(350)의 전극으로 사용될 수도 있다. 후술하는 제조 공정에서, 반사층(370), 반사막 보호층(380), 금속 지지층(390)의 순서로 형성될 수 있는데, 이 때 반사막 보호층(380)은 금속 지지층(390)을 형성하는 과정에서 금속이 상기 반사층(370)으로 침투하는 것을 방지하는 기능도 한다.
금속 지지층(380)은 전기 전도도 및 열 전도도가 높고, 기계적인 강도가 상대적으로 높은 금속, 예를 들어 구리 또는 구리 화합물 등으로 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법의 과정을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
도 4 및 도5를 참조하면, 사파이어 기판 또는 SiC 기판 등의 기판(410) 상에 에피 성장에 의하여 일정 두께를 갖는 제1 타입의 제1 반도체층(420)을 형성한다(S501). 제1 반도체층(420) 상에 활성층(430)을 형성하고(S502), 상기 활성층(430) 상에 일정 두께의 제2 타입의 제2 반도체층(440)을 형성하며(S503), 제2 반도체층(440) 상에 제3 반도체층(450)을 형성한다(S504). 상술한 바와 같이 상기 제1 반도체층(420), 상기 활성층(430), 상기 제2 반도체층(440) 및 상기 제3 반도체층(450)은 액상 성장법(LPE), 기상 성장법(VPE), 유기 금속 화학 기상 증착법 (MOCVD), 분자빔 성장법 (MBE) 등의 공정으로 형성될 수 있다.
제3 반도체층(450)의 타측의 제1 영역 상에 반사층(460)을 형성하며(S505), 상기 제3 반도체층(450)의 타측의 제2 영역 및 상기 반사층(460) 상에 반사막 보호층(470)을 형성한다(S506). 상기 반사층(460)은 상술한 바와 같이 Ag, Cu, Pd, Al, Pt, Ni, Au 중 적어도 하나 이상의 물질을 포함하여 구성되는 것이 바람직하며, 상기 반사막 보호층(470)은 Cr, Ti, Mo, W 중 적어도 하나 이상의 물질을 포함하는 것이 바람직하다.
상기 공정으로 제조된 반도체 소자(400)의 상기 반사막 보호층(470) 상에 금속 지지층을 형성한다(S507). 상기 금속 지지층은 상기 기판(410)과 상기 반도체 소자(400)를 분리함에 있어서 기계적 지지를 제공한다. 또한, 상기 제2 반도체층(440)의 전극으로 사용될 수도 있다. 상기 금속 지지층은 전기 전도도 및 열 전도도가 높고, 기계적인 강도가 상대적으로 높은 금속, 예를 들어 구리 또는 구리 화합물 등으로 형성될 수 있다.
상기 기판(410)을 상기 제1 반도체층(420)으로부터 분리하여 도 1과 같은 반도체 소자(100)를 제조할 수 있다(S508). 여기서, 상기 기판(410)과 상기 제1 반도체층(420)을 분리하는 방법은 LLO 공정, CLO 공정 등에 의해서 수행될 수 있다. 상기 기판(410)이 분리된 상기 제1 반도체층(420)의 일면에 투명 전극층을 형성하고(S509), 상기 투명 전극층 상에 콘택트층을 형성하여 도 3과 같은 반도체 소자(300)를 제조할 수 있다(S510). 상기 투명 전극층 및 상기 콘택트층에 대한 설명은 도3에서와 상술한 바와 같다.
도 6은 본 발명의 다른 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
도 6을 참조하면, 제3 반도체층 상의 제2 영역을 플라즈마 식각, 습식 식각, 건식 식각, 이온 주입, 확산 공정 중 적어도 하나 이상의 공정에 의해 전류 차단 영역으로 형성한다(S606). 이에 따라 제2 영역에 쇼트키 접촉이 형성될 수 있음은 도 2에서 상술한 바와 같다. 나머지 공정은 도 5에서 상술한 바와 같다.
도 7은 본 발명의 다른 일 실시예에 따른 반도체 소자 제조 방법의 개략적인 흐름도이다.
도 7을 참조하면, 제3 반도체층 상의 제2 영역 상에 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하는 절연층을 형성한다(S706). 이에 따라 상기 절연체층으로 상기 전류 차단 영역을 형성할 수 있음은 도 2에서 상술한 바와 같다. 절연체층이 형성된 제3 반도체층 상의 제2 영역 및 상기 반사층 상에 반사막 보호층을 형성한다(S707). 나머지 공정은 도 5에서 상술한 바와 같다.
본 발명의 반도체 소자 제조 방법을 설명하는데 있어서, 제1 반도체층이 기판 상에 바로 형성되는 것으로 기재하였지만, 이에 한정되지 않는다. 즉, 기판과 제1 반도체층 사이에 적어도 하나의 다른 층이 형성될 수 있으며, 이는 제조하고자 하는 반도체 소자에 따라 다를 수 있다.
또한 본 발명의 실시예들은 수직형 반도체 소자를 기준으로 설명되었으나, 본 발명의 사상은 이에 한정되지 않으며, 다양한 형태의 반도체 소자에 적용될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 소자 110: 제1 반도체층
120: 활성층 130: 제2 반도체층
140: 제3 반도체층 150: 반사층
160: 반사막 보호층 170: 전류 도전 영역
180: 전류 차단 영역
300: 반도체 소자 310: 콘택트층
320: 투명 전극층 330: 제1 반도체층
340: 활성층 350: 제2 반도체층
360: 제3 반도체층 370: 반사층
380: 반사막 보호층 390: 금속 지지층
400: 반도체 소자 410: 기판
420: 제1 반도체층 430: 활성층
440: 제2 반도체층 450: 제3 반도체층
460: 반사층 470: 반사막 보호층

Claims (11)

  1. 제1 타입의 제1 반도체층;
    제2 타입의 제2 반도체층;
    상기 제1 반도체층의 일측과 상기 제2 반도체층의 일측 사이에 형성되는 활성층;
    상기 제2 반도체층의 타측의 제1 영역 상에 형성되는 반사층; 및
    상기 제2 반도체층의 타측의 제2 영역 및 상기 반사층 상에 형성되는 반사막 보호층;
    상기 반사막 보호층 상에 형성되는 금속 지지층;
    상기 제1 반도체층의 타측에 형성되는 투명 전극층; 및
    상기 투명 전극층 상에 형성되는 콘택트층
    을 포함하며,
    상기 제1 영역에 전류 도전 영역이 형성되고,
    상기 제2 영역에 전류 차단 영역이 형성되고,
    상기 콘택트층은 상기 전류 도전 영역의 위치에 대응하도록 배치되는
    반도체 소자.
  2. 제1항에 있어서,
    상기 반사층은 Ag, Cu, Pd, Al, Pt, Ni, Au 중 적어도 하나 이상의 물질을 포함하여 구성되는
    반도체 소자.
  3. 삭제
  4. 제1항에 있어서,
    상기 전류 차단 영역은 쇼트키 접촉 (Schottky Contact) 영역으로 형성되는 반도체 소자.
  5. 제1항에 있어서,
    상기 반사막 보호층은 Cr, Ti, Mo, W 중 적어도 하나 이상의 물질을 포함하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제2 반도체층의 상기 타측의 상기 제2 영역과 상기 반사막 보호층 사이에 해당하는 상기 제2 영역과 상기 반사막 보호층이 접촉된 면에 위치하도록 형성된 절연체층
    을 더 포함하고,
    상기 절연체층은 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하는 반도체 소자.
  7. 기판 상에 제1 타입의 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2 타입의 제2 반도체층을 형성하는 단계;
    상기 제2 반도체층 상의 제1 영역에 반사층을 형성하는 단계; 및
    상기 제2 반도체층 상의 제2 영역 및 상기 반사층 상에 반사막 보호층을 형성하는 단계;
    상기 반사막 보호층 상에 금속 지지층을 형성하는 단계;
    상기 기판을 상기 제1 반도체층으로부터 분리하는 단계;
    상기 기판이 분리된 상기 제1 반도체층의 일면에 투명 전극층을 형성하는 단계; 및
    상기 투명 전극층 상에 콘택트층을 형성하는 단계
    를 포함하며,
    상기 반사층을 형성하는 단계는 상기 제1 영역에 전류 도전 영역을 형성하고,
    상기 반사막 보호층을 형성하는 단계는 상기 제2 영역에 전류 차단 영역을 형성하고,
    상기 투명 전극층 상에 상기 콘택트층을 형성하는 단계는 상기 콘택트층이 상기 전류 도전 영역의 위치에 대응하도록 상기 콘택트층을 배치하는
    반도체 소자 제조 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 반사막 보호층을 형성하는 단계는
    상기 전류 차단 영역을 쇼트키 접촉 영역으로 형성하는 반도체 소자 제조 방법.
  10. 제7항에 있어서,
    상기 반사층을 형성하는 단계 이후에 상기 제2 영역을 플라즈마 식각, 습식 식각, 건식 식각, 이온 주입, 확산 공정 중 적어도 하나 이상의 공정에 의해 상기 전류 차단 영역으로 형성하는 단계
    를 더 포함하는 반도체 소자 제조 방법.
  11. 제7항에 있어서,
    상기 반사층을 형성하는 단계 이후에, 상기 제2 영역 상에 SiO2, Al2O3, SiN, AlN, Si3N4 중 적어도 하나 이상의 물질을 포함하는 절연층을 형성하는 단계
    를 더 포함하는 반도체 소자 제조 방법.
KR1020110044898A 2011-05-13 2011-05-13 반도체 소자 및 그 제조 방법 Expired - Fee Related KR101280221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044898A KR101280221B1 (ko) 2011-05-13 2011-05-13 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044898A KR101280221B1 (ko) 2011-05-13 2011-05-13 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120126824A KR20120126824A (ko) 2012-11-21
KR101280221B1 true KR101280221B1 (ko) 2013-07-05

Family

ID=47512081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044898A Expired - Fee Related KR101280221B1 (ko) 2011-05-13 2011-05-13 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101280221B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761835B1 (ko) 2015-05-22 2017-07-26 서울바이오시스 주식회사 고효율 발광 다이오드
US10847676B2 (en) 2016-11-03 2020-11-24 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675202B1 (ko) * 2006-02-02 2007-01-29 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20090116842A (ko) * 2008-05-08 2009-11-12 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100999787B1 (ko) 2009-12-29 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR100675202B1 (ko) * 2006-02-02 2007-01-29 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR20090116842A (ko) * 2008-05-08 2009-11-12 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100999787B1 (ko) 2009-12-29 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지

Also Published As

Publication number Publication date
KR20120126824A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
US9142718B2 (en) Light emitting device
CN101740695B (zh) 发光器件及其制造方法
KR101007130B1 (ko) 발광소자 및 그 제조방법
JP5549629B2 (ja) 発光素子
JP2009510730A (ja) 半導体発光デバイスおよびその製造方法
WO2007015612A1 (en) Nitride light emitting device and manufacturing method thereof
US8405101B2 (en) Semiconductor light emitting device and method of manufacturing the same
TWI437737B (zh) 發光二極體結構及其製造方法
KR102255305B1 (ko) 수직형 반도체 발광소자 및 그 제조 방법
WO2016015445A1 (zh) 一种led芯片及其制作方法
JP2015162631A (ja) 発光素子
JP2011243614A (ja) 発光素子
JP6204131B2 (ja) 発光素子及びその製造方法
KR101286210B1 (ko) 발광 소자 및 그 제조 방법
US20030047743A1 (en) Semiconductor light emitting device
KR101280221B1 (ko) 반도체 소자 및 그 제조 방법
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR101539430B1 (ko) 발광 다이오드 및 그 제조 방법
JP5772213B2 (ja) 発光素子
KR101239849B1 (ko) 고효율 발광 다이오드
KR100687527B1 (ko) 발광다이오드 및 그 형성 방법
KR101340322B1 (ko) 수평형 파워 led 소자
KR20120031586A (ko) 수직 구조형 발광다이오드 소자 및 그 제조방법
KR102561565B1 (ko) 발광소자 및 발광소자 패키지
KR20170023521A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110513

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120806

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20120806

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20130218

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20121008

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20130402

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20130318

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130218

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20121008

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130625

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130626

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170509