KR101276795B1

KR101276795B1 - 변조 장치 및 그의 변조 방법, 복조 장치 및 그의 복조 방법

Info

Publication number: KR101276795B1
Application number: KR1020090126259A
Authority: KR
Inventors: 김재환; 오정열; 이형수; 김재영
Original assignee: 한국전자통신연구원
Priority date: 2009-12-17
Filing date: 2009-12-17
Publication date: 2013-06-20
Anticipated expiration: 2029-12-17
Also published as: KR20110069500A; US20110150124A1; US8483316B2

Abstract

변조 장치는 비트 정보를 구성하는 첫번째 비트의 값을 토대로 신호 파형을 심볼의 전체 구간 중 전반부에 위치시키거나 후반부에 위치시키는 변조를 수행하여, 신호 파형이 존재하지 않는 무성 신호 구간을 포함하는 변조 심볼을 생성하며, 특히 직교 위상 신호축에 대응하는 신호를 동위상 신호축에 대응하는 신호에 비하여 설정 시간 지연시켜, 심볼 사이에 발생하는 위상 차이를 제거한다.

변조, 무성, PSK, 지연, 복조

Description

변조 장치 및 그의 변조 방법, 복조 장치 및 그의 복조 방법{APPARATUS FOR MODULATING AND METHOD THEREOF, APPARATUS FOR DEMODULATING AND METHOD THEREOF}

본 발명은 변조 장치 및 그의 변조 방법과 복조 장치 및 그의 복조 방법에 관한 것이다.

일반적으로, 무선 통신 시스템에서 소비 전력은 전력 증폭기의 특성에 많은영향을 미치기 때문에, 주파수 효율을 높이면서 전력 효율은 높은 전력 증폭기가 요구되며, 이러한 전력 증폭기에 사용되는 변조 및 복조 방식이 요구된다.

OOK(On-Off Keying)와 같은 비선형 변조 방식은 전력 효율이 높은 비선형 전력 증폭기를 사용할 수 있다. 그러나, 주파수 효율이 높은 PSK(Phase Shift Keying)나 QAM(Quadrature Amplitude Modulation)과 같은 선형 변조 방식은 전력 효율이 높은 비선형 전력 증폭기를 사용하는 경우 성능이 열화된다. 따라서 주파수 효율이 높은 PSK나 QAM 변조 방식은 선형 전력 증폭기를 사용해야 하므로, 송신 장치의 소비 전력이 증가하게 된다. 따라서, 송신 장치의 소비 전력을 저하시키기 위해 선형 및 비선형 변조 방식에서 전력 효율이 높은 비선형 전력 증폭기를 사용하는 것에 관한 많은 연구가 진행되고 있으며, 크게 두 가지 접근 방식으로 분류할 수 있다.

첫째, 비선형 전력 증폭기의 입력 신호 또는 출력 신호를 처리하여 비선형 특성에 의해 발생한 신호의 왜곡을 보상하는 방식이다. 이 방식은 비선형 전력 증폭기의 전단 또는 후단에 복잡한 보상 회로를 구성해야 하므로, 무선 통신 시스템의 복잡도가 증가하고 구현 비용이 높아질 수 있다.

둘째, 선형 전력 증폭기를 사용하고 선형 전력 증폭기의 바이어스 전압을 제어함으로써 선형 전력 증폭기의 소비 전력을 감소시키는 방식이다. 이 방식은 첫째 방식에 비해 구현 비용을 절감시킬 수 있으므로, 선형 전력 증폭기의 바이어스 전압을 제어하는 기술의 연구가 진행 중에 있다. 이러한 연구에 의해 선형 전력 증폭기의 바이어스 전압을 제어하는 기술이 발달함에 따라, 선형 전력 증폭기의 입력 신호의 순시적 포락선의 형태와 소비 전력간의 관계가 중요하게 여겨지고 있다. 이러한 관점에서 PPM(Pulse Position Modulation) 또는 BPPM(Biorthogonal PPM)과 같이 무성 신호를 포함하는 변조 방식이 선형 전력 증폭기의 소비 전력 감소에 유리한 방식으로 간주되고 있다. 그러나, PPM 또는 BPPM 변조 방식은 무성 신호 구간을 가지고 있기 때문에 낮은 주파수 효율을 초래한다.

본 발명이 해결하고자 하는 기술적 과제는 높은 전력 효율 특성을 유지하면서 주파수 효율 특성을 향상시킬 수 있는 변조 장치 및 그의 변조 방법과 복조 장치 및 그의 복조 방법을 제공하는 것이다.

본 발명의 한 특징에 따른 변조 장치는, 입력되는 비트 정보를 변조하는 장치이며, 상기 비트 정보를 구성하는 첫번째 비트의 값을 토대로 신호 파형을 심볼의전체 구간 중 전반부에 위치시키거나 후반부에 위치시키는 변조를 수행하여, 신호 파형이 존재하지 않는 무성 신호 구간을 포함하는 변조 심볼을 생성하는 변조 심볼 생성부; 및 생성한 상기 변조 심볼을 송신하는 송신부를 포함한다.

본 발명의 다른 특징에 따른 복조 장치는, 송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 장치이며, 상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 신호 분리부; 상기 동위상 신호를 설정 시간 지연시키는 지연부; 상기 지연된 동위상 신호와 상기 신호 분리부에서 출력되는 직교 위상 신호를 비교하여 송신 장치에서 송신한 비트 정보를 결정하는 신호 결정부를 포함한다.

본 발명의 또 다른 특징에 따른 변조 방법은, 입력되는 비트 정보를 변조하는 방법이며, 상기 비트 정보를 심볼로 매핑하여 복수의 기저 대역 심볼을 생성하는 단계; 상기 복수의 기저 대역 심볼 중 제1 기저 대역 심볼에 코사인 함수를 곱하여 동위상 신호를 출력하는 단계; 상기 복수의 기저 대역 심볼 중 제2 기저 대역 심볼에 사인 함수를 곱하여 직교 위상 신호를 출력하는 단계; 상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 동위상 신호 및 직교 위상 신호에 각각 부가하여 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호를 출력하 는 단계; 상기 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호 중 하나를 지연시키는 단계; 및 상기 지연된 신호와 지연되지 않은 나머지 신호를 합하여 변조 심볼을 출력하는 단계를 포함한다.

또한 본 발명의 다른 특징에 따른 복조 방법은, 송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 방법이며, 상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 단계; 상기 동위상 신호 및 직교 위상 신호 중 하나를 설정 시간 지연시키는 단계; 상기 지연된 신호와 지연되지 않은 나머지 신호를 각각 전체 심볼 구간의 전반부에 대응하는 제1 구간 및 전체 심볼 구간의 후반부에 대응하는 제2 구간으로 나누어서 적분하는 단계; 상기 제1 구간의 적분 값과 상기 제2 구간의 적분 값을 비교하고 그 결과를 토대로 송신 장치에서 송신한 비트 정보를 결정하는 단계를 포함한다.

본 발명의 실시 예에 의하면, 신호 변조시에 높은 전력 효율 특성을 유지하면서도 주파수 효율을 향상시킬 수 있다. 또한 신호 변조시에 심볼간에 발생하는 위상 차이를 제거할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기 에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

이제 본 발명의 실시 예에 따른 변조 장치 및 그의 변조 방법과 복조 장치 및 그의 복조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 변조 장치를 나타낸 도면이다.

도 1을 참고하면, 본 발명의 실시 예에 따른 변조 장치(100)는 변조 심볼 생성부(110), 송신부(120) 및 제어부(130)를 포함한다.

변조 심볼 생성부(110)는 전송하고자 하는 비트 정보[m(n)]를 오프셋 위상 무성 편이(Offset Phase Silence Shift Keying, 이하 "OPSSK"라 함) 변조를 수행하여 변조 심볼[s(t)]을 생성한다.

송신부(120)는 생성한 변조 심볼[s(t)]을 송신한다.

제어부(130)는 전송하고자 하는 비트 정보[m(n)]가 OPSSK 변조가 이루어지도록 변조 심볼 생성부(110)를 제어하고, 변조 심볼 생성부(110)에서 생성된 변조 심볼[s(t)]을 송신하도록 송신부(120)를 제어하는 기능을 수행한다.

도 2는 도 1에 도시된 변조 심볼 생성부의 구조를 나타낸 도면이다.

도 2를 참고하면, 변조 심볼 생성부(110)는 심볼 매퍼(111), 곱셈기(112, 113, 114,115), 지연기(116), 및 덧셈기(115)를 포함한다.

심볼 매퍼(111)는 전송하고자 하는 비트 정보[m(n)]를 매핑하여 기저대역 심볼(b₁, b₂, b₃)을 생성한다. 이때, 심볼 매퍼(111)는 다음과 같은 수학식 1과 같이 위상 무성 편이(Phase Silence Shift Keying, 이하 "PSSK"라 함) 변조를 수행한다.

여기서, g_m(n)(t)는 첫번째 비트의 값(

,

)에 따라 다음 수학식 2와 같이 나타낼 수 있다.

여기서, M은 심볼의 수를 나타내며, 예를 들어, M이 4이면 2비트 정보를 갖는 심볼이 4개임을 의미하고, M이 8이면 3비트 정보를 갖는 심볼이 8개임을 의미한다. 즉, M은 log₂(M)비트 정보를 갖는 심볼의 수를 나타낸다. 본 발명의 실시 예에 따른 변조 장치는 3비트 정보를 가지는 심볼을 생성하는 것을 예로 들어 설명하지만, 반드시 이것에 한정되는 것은 아니다.

T는 한 심볼 구간의 시간을 나타내고, t는 시간을 나타낸다. f_c는 반송파 주 파수(Carrier frequency)를 나타내고, u(t)는 단위 계단 함수(unit step function)로, 수학식 3과 같이 표현될 수 있다.

u(t)=1, if t ≥0

u(t)=0, if t < 0

이러한 u(t)를 적용하면, g_m(n)(t)는 펄스 파형이 되며, 심볼을 구성하는 첫번째 비트가 "0"일 경우(

)에는 심볼의 T 구간 중 전반의 T/2 구간(전반부라고 명명될 수 있음)이 신호가 존재하지 않는 무성 신호 구간이 되고, 첫번째 비트가 '1"일 경우(

)에는 후반의 T/2 구간(후반부라고 명명될 수 있음)이 무성 신호 구간이 된다. 물론 이 반대의 경우도 가능하다. 즉, 심볼을 구성하는 첫번째 비트가 "0"일 경우에는 심볼의 T 구간 중 후반의 T/2 구간이 무성 신호 구간이 되고, 첫번째 비트가 '1"일 경우에는 전반의 T/2 구간이 무성 신호 구간이 될 수도 있다.

도 2는 도 1에 도시된 변조 심볼 생성부를 나타낸 도면이다.

도 2를 참고하면, 변조 심볼 생성부(110)는 심볼 매퍼(111), 곱셈기(112, 113, 114) 및 덧셈기(115)를 포함한다.

심볼 매퍼(111)는 전송하고자 하는 비트 정보[m(n)]를 매핑하여 기저대역 심볼(b₁, b₂, b₃)을 생성한다. 이때, 심볼 매퍼(111)는 수학식 1의

와

의 정의에 따라 기저대역 심볼(b₁, b₂, b₃)을 생성하며, 기저대역 심 볼(b₁, b₂)은 수학식 1의

와 같고, 기저대역 심볼(b₃)은 위의 수학식 2와 같다. 즉, 총 3비트로 이루어지는 하나의 심볼에서 첫번째 비트를 토대로 PSSK에서의 무성 신호 구간을 결정한다.

곱셈기(112)는 기저대역 심볼(b₁)에 코사인 함수(cosw_ct)를 곱하여 덧셈기(115)로 출력하고, 곱셈기(113)는 기저대역 심볼(b₂)에 사인 함수(sinw_ct)를 곱하여 덧셈기(115)로 출력한다. 이때, w_c는 2πf_c이다. 이와 같이 심볼을 구성하는 기저대역 심볼(b₁, b₂)은 각각 코사인 함수와 사인 함수의 곱을 통하여 유성 신호 구간의 파형을 결정한다.

한편 심볼 매퍼(111)를 통하여 무성 신호 구간이 결정된 기저대역 심볼(b₃)은 곱셈기(112. 113)를 통하여 출력되는 유성 신호 구간의 기저대역 심볼(b₁, b₂)과 곱해진다.

즉, 곱셈기(114)는 곱셈기(113)의 출력과 기저대역 심볼(b₃)을 곱셈 연산하여 제1 기저 신호축에 대응하는 동위상(In-phase) 신호를 출력한다. 곱셈기(115)는 곱셈기(112)의 출력과 기저대역 심볼(b₃)을 곱셈 연산하여 제2 기저 신호축에 대응하는 직교 위상(Quadrature-phase) 신호를 출력한다. 여기서 제1 기저 신호축은 코사인 함수와 제1 펄스 파형의 곱으로 이루어지는 복수의 신호축이며, 제2 기저 신호축은 사인 함수와 제2 펄스 파형의 곱으로 이루어지는 복수의 신호축이다. 그리 고 제1 펄스 파형과 제2 펄스 파형은 서로 반전된 형태를 가진다.

이에 따라, 곱셈기(114, 115)에서 출력되는 동위상 신호 및 직교 위상 신호는 유성 신호 구간과 무성 신호 구간을 포함한다.

위의 과정을 통하여 구성된 신호들 중에서, 제2 기저 신호축의 신호 즉, 곱셈기(114)에서 출력된 직교 위상 신호는 지연기(116)를 통하여 소정 시간 지연된다. 구체적으로, 전체 심볼 구간 T의 절반만큼 T/2의 시간 지연을 거치게 된다.

이후 시간 지연을 거치지 않은 제1 기저 신호축의 동위상 신호와, 직교 위상 신호를 더하여 최종 출력인 변조 심볼(s(t))를 출력한다. 즉, 덧셈기(117)는 곱셈기(115)의 출력과 지연기(116)의 출력을 덧셈 연산하여 출력한다.

도 3은 본 발명의 실시 예에 따른 변조 장치를 통하여 출력되는 신호의 파형도이고, 도 4는 본 발명의 실시 예에 따른 변조 장치의 신호의 성상도이며, 도 5는 도 4의 변조 장치의 출력 신호의 궤적을 복소 평면상에 나타낸 도이다.

첨부한 도 3을 참조하면, 동위상 신호는 직교 위상 신호 사이에 시간 지연이 발생하며, 구체적으로 직교 위상 신호가 동위상 신호에 비하여 전체 심볼 구간의 절반만큼의 시간 지연을 가지는 신호로서 출력된다.

또한 도 4를 참조하면, 본 발명의 실시 예에 따라 변조된 신호의 성상도는 총 4개의 점과 1개의 원점으로 이루어지면서, 위상 천이된 4개의 점이 더 존재한다. 이로 인하여 연속적으로 신호가 존재하는 구간에서의 위상 차이를 제거할 수 있다. 구체적으로 말하자면, 유성 신호 구간에서 신호들간에 예를 들어 180ㅀ의 위상 차이가 발생하지만, 본 발명의 실시 예에 따르면 무성 신호 구간과 유성 신호 구간이 곱해진 신호들 중에서 하나가 시간 지연된 다음에 나머지 신호와 합해지면서, 유성 신호 구간에서의 신호들간의 위상 차이가 제거된다. 본 발명의 실시 예에서는 직교 위상 신호를 지연시킨 다음에 지연되지 않은 동위상 신호와 합하는 연산을 수행하지만, 이와는 달리 동위상 신호를 지연시키고 지연되지 않은 직교 위상 신호와 합하는 연산을 수행하여 변조 심볼을 생성할 수도 있다. 이러한 것은 당업자라면 위의 실시 예를 토대로 구현할 수 있으므로, 여기서는 상세한 설명을 생략한다.

한편 도 5를 참조하면, 본 발명의 실시 예에 따른 변조 장치에서 출력되는 신호의 궤적은 정사각형 궤적과 대각선 방향의 궤적을 그리고 있으며, 이 때 180ㅀ의 위상 차이가 제거됨에 따라 비선형 소자에 의한 스펙트럼 왜곡이 발생하는 것을 감소시킬 수 있다.

또한 본 발명의 실시 예에 따른 변조 장치에서, OPSSK 변조 방식은 T/2 구간 동안에는 신호가 없기 때문에, 신호가 없는 T/2 구간 동안 선형 전력 증폭기의 바이어스 전압 기술을 적용하면 전력 효율을 개선할 수 있다.

도 6은 본 발명의 실시 예에 따른 복조 장치를 나타낸 도면이다.

도 6을 참조하면, 본 발명의 실시 예에 따른 복조 장치(200)는 신호 분리부(211), 곱셈기(212,213), 지연부(214), 신호 적분부(215), 신호 비교부(216), 심볼 결정부(217) 그리고 신호 출력부(218)를 포함한다.

신호 분리부(211)는 수신된 신호를 분리하여 I(In-phase) 채널의 동위상 신호와 Q(quadrature-phase) 채널의 직교 위상 신호로 분리하여 출력한다. 동위상 신 호는 복소 신호인 수신 신호의 I 신호 성분을 나타내고, 직교 위상 신호는 수신 신호의 Q 신호 성분을 나타낸다.

곱셈기(212)는 동위상 신호에 코사인 함수(cosw_ct)를 곱하여 출력하며, 곱셈기(213)는 직교 위상 신호에 사인 함수(sinw_ct)를 곱하여 출력한다.

지연부(214)는 코사인 함수가 곱해진 동위상 신호를 소정 시간 지연시켜 출력하며, 이것은 변조시에 직교 위상 신호에 시간 지연을 시킨 것에 대하여 동위상 신호를 보정하기 위한 것이다.

신호 적분부(215)는 직교 위상 신호와 지연된 동위상 신호를 각각 적분하여 출력하며, 구체적으로 지연되어 입력되는 동위상 신호 및 직교 위상 신호를 전체 심볼 구간 T에서 전반부에 대응하는 구간(0∼T/2) 동안 적분하여 출력하는 제1 적분기(2151)와, 입력되는 직교 위상 신호 및 지연된 동위상 신호를 전체 심볼 구간 T에서 후반부에 대응하는 구간(T/2∼T) 동안 적분하여 출력하는 제2 적분기(2152)를 포함한다.

신호 비교부(216)는 적분되어 출력되는 신호들을 비교하며, 구체적으로 제1 적분기(2151)에서 출력되는 전체 심볼 구간의 전반부에 대응하는 신호의 값과, 제2 적분기(2152)에서 출력되는 전체 심볼 구간의 후반부에 대응하는 신호의 값을 비교하여 출력한다.

심볼 결정부(217)는 신호 비교부(216)의 비교 결과를 토대로 심볼의 첫번째 비트를 결정하며, 결정된 비트를 토대로 복조를 수행하여 나머지 비트를 구한다. 신호 비교부(216)의 비교 결과 전반부의 신호의 값이 후반부의 신호의 값보다 크면 첫번째 비트를 "0"으로 결정하며, 전반부의 신호의 값이 후반부의 신호의 값보다 작으면 첫번째 비트를 "1"로 결정한다. 그리고 동위상 신호를 복조하고 직교 위상 신호를 복조하여 두번째 및 세번째 비트를 구한다. 예를 들어, 결정된 첫번째 비트를 토대로 공액 복소 곱셈 연산을 수행하고, 이 연산 결과를 토대로 동위상 신호 및 직교 위상 신호를 복조하여 최종 복조된 신호를 획득한다.

여기서, 신호 적분부(215), 신호 비교부(216) 및 심볼 결정부(217)를 통합하여 신호 결정부(220)라고 명명할 수 있다.

신호 출력부(218)는 복조된 신호를 출력하며, 구체적으로 심볼의 첫번째 비트, 두번째 비트 및 세번째 비트를 직렬 변환하여 최종 신호로서 출력한다.

한편 위의 복조 장치는 변조시에 직교 위상 신호가 지연됨에 따라 수신 신호에서 분리된 동위상 신호를 지연시키는 과정을 수행하였지만, 이와는 달리 변조시에 동위상 신호가 지연된 경우에는 수신 신호에서 분리된 직교 위상 신호를 지연시킨 다음에 복조 과정을 수행할 수 있다. 이러한 것은 당업자라면 위의 실시 예를 토대로 구현할 수 있으므로, 여기서는 상세한 설명을 생략한다.

위에 기술된 바와 같이 동작하는 본 발명의 실시 예에 따른 변조 장치 및 복조 장치의 성능을 살펴보면 다음과 같다.

도 7은 본 발명의 실시 예에 따른 변조 방법 즉, OPSSK의 성능을 PSSK, PSK, QPSK의 성능과 각각 비교한 결과를 나타낸 그래프이며, 도 8은 본 발명의 실시 예에 따른 변조 장치에서 비선형 증폭기를 사용하였을 때의 스펙트럼 특성을 나타낸 도이다. 또한 도 9는 본 발명의 실시 예에 따른 변조 장치의 스펙트럼 특성을 다른 변조 방식과 비교하여 나타낸 도이다.

첨부한 도 7에 도시되어 있듯이, 본 발명의 실시 예에 따른 OPSSK 방식을 사용하여 변조를 수행하면, 다른 변조 방식인 PSSK, PSK, QPSK와 비교하여 PSK 시스템 보다는 성능이 뛰어난 것을 확인할 수 있으며, 특히 PSSK와 동일한 성능을 가지는 것을 알 수 있다.

구체적으로 도 7은 각 변조 방식에 따른 수신 오류 확률을 비교하였으며, 도 7에서, OPSSK, 8PSSK, 8PSK 및 QPSK는 M이 8인 PSSK를 나타낸 것이다. 도 7을 참조하면, 각 변조 방식에 대한 신호대 잡음비(Eb/No)에 따른 수신 오류 확률(BER:bit error rate)을 알 수 있으며, 특히 본 발명의 실시 예에 따른 OPSSK 변조 방식의 수신 오류 확률이 다른 변조 방식들에 비하여 낮음을 알 수 있다.

또한, M이 8인 OPSSK 변조 방식 및 8PSSK 변조 방식의 전력 효율을 다른변조 방식과 비교해 보면, 수신 오류 확률(P_M)의 상한값이 예를 들어 10^-3인 경우, OPSSK 및 8PSK 변조 방식의 신호대 잡음비(Eb/No)가 6이고, 8PSK 변조 방식의 신호대 잡음비(Eb/No)가 대략적으로 7로서, 약 1dB의 차이를 확인할 수 있다. 이때 QPSK 변조 방식의 신호대 잡음비(Eb/No)는 그래프에 표시되지 않을 정도로 높은 값을 가짐을 알 수 있다. 따라서 본 발명의 실시 예에 따른 OPSSK 변조 방식은 PSSK 변조 방식과 동일한 전력 효율을 가지면서 다른 변조 방식(PSK, QPSK 등)에 비하여 전력 효율이 향상됨을 알 수 있다.

또한 도 8을 참조하면, 비선형 증폭기를 사용하였을 때의 OPSSK의 스펙트럼 특성을 알 수 있는데, 수신 신호를 통해서 비선형 증폭기의 특성에 따라 주파수 재생 효과가 나타난 것을 볼 수 있다. 또한 도 9를 참조하여 다른 변조 방식들과의 스펙트럼 특성을 비교하면, 본 발명의 실시 예에 따른 OPSSK 변조 방식은 QPSK 변조 방식에 비하여 약 10 dB의 주파수 재생 효과를 줄일 수 있다. 또한 본 발명의 실시 예에 따른 OPSSK 변조 방식은 동일한 성능을 가지는 PSSK 변조 방식에 비하여 약 5

dB의 주파수 재생 효과를 줄일 수 있다. 이것은 본 발명의 실시 예에 따라, 신호를 변조하여 송신할 때 직교 위상 신호에 시간 오프셋을 부여하여 인접 심볼간 위상 차이(예를 들어 180^ㅇ 위상 차이)가 발생하는 경우를 제거함으로써 발생된 효과이다.

본 발명의 실시 예의 OPSSK 변조 방식에서 위상 차이가 발생할 확률을 다른 변조 방식과 비교하면 다음 표 1과 같다.

변조 방식	위상차이발생확률
QPSK	25%
8PSSK	6.25%
OPSSK	0%

표 1에서, 각 변조 방식별로, 인접 심볼간 180^ㅇ위상 차이가 발생할 확률을 나타낸 것으로, OPSSK는 M=8인 8진 변조의 경우에 따른 확률을 나타낸다. 이러한 표 1을 토대로 하면 본 발명의 실시 예에 따른 OPSSK 변조 방식은 다른 변조 방식에 비하여 오류 발생률이 적으면서 전력 효율은 높으면서, 위상 차이가 발생할 확률이 없어서 수신측에서의 신호 재생 효과가 보다 향상됨을 알 수 있다.

본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

도 1은 본 발명의 실시 예에 따른 변조 장치를 나타낸 도이다.

도 2는 도 1에 도시된 변조 심볼 생성부의 구조를 나타낸 도이다.

도 3은 본 발명의 실시 예에 따른 변조 장치를 통하여 출력되는 신호의 파형도이다.

도 4는 본 발명의 실시 예에 따른 변조 장치의 출력 신호의 성상도이다.

도 5는 도 4의 변조 장치의 출력 신호의 궤적을 복소 평면상에 나타낸 도이다.

도 6은 본 발명의 실시 예에 따른 복조 장치를 나타낸 도이다.

도 7은 본 발명의 실시 예에 따른 변조 방법의 성능을 다른 변조 방법의 성능과 비교한 결과를 나타낸 그래프이다.

도 8은 본 발명의 실시 예에 따른 변조 장치의 스펙트럼 특성을 나타낸 도이다.

도 9는 본 발명의 실시 예에 따른 변조 장치의 스펙트럼 특성을 다른 변조 방법과 비교하여 나타낸 도이다.

Claims

입력되는 비트 정보를 변조하는 장치에 있어서,

상기 비트 정보를 구성하는 첫번째 비트의 값을 토대로 신호 파형을 심볼의전체 구간 중 전반부에 위치시키거나 후반부에 위치시키는 변조를 수행하여, 신호 파형이 존재하지 않는 무성 신호 구간을 포함하는 변조 심볼을 생성하는 변조 심볼 생성부; 및

생성한 상기 변조 심볼을 송신하는 송신부

를 포함하고,

상기 변조 심볼 생성부는

코사인 함수와 제1 펄스 파형의 곱으로 이루어지는 복수의 제1 기저 신호축과, 사인 함수와 제2 펄스 파형의 곱으로 이루어지는 복수의 제2 기저 신호축을 이용하여 변조를 수행하여 상기 변조 심볼을 생성하며, 상기 제1 펄스 파형과 제2 펄스 파형은 서로 반전된 형태를 가지는, 변조 장치.
삭제
제1항에 있어서,

상기 변조 심볼 생성부는

상기 제2 기저 신호축에 대응하는 직교 위상(Quadrature-hase) 신호를 설정 시간 지연시킨 다음에, 상기 제1 기저 신호축에 대응하는 동위상(In-hase) 신호와 합산하여 상기 변조 심볼을 생성하는, 변조 장치.
제3항에 있어서,

상기 변조 심볼 생성부는 상기 직교 위상 신호를 전체 심볼 구간의 절반만큼 시간 지연시키는, 변조 장치.
제1항 또는 제3항에 있어서,

상기 변조 심볼 생성부는

상기 비트 정보를 심볼로 매핑하여 복수의 기저 대역 심볼을 생성하는 심볼 매퍼;

상기 복수의 기저 대역 심볼 중 제1 기저 대역 심볼에 코사인 함수를 곱한 제1 펄스 신호를 출력하는 제1 곱셈기;

상기 복수의 기저 대역 심볼 중 제2 기저 대역 심볼에 사인 함수를 곱한 제2 펄스 신호를 출력하는 제2 곱셈기;

상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 제1 펄스 신호에 곱하여 무성 신호 구간을 포함하는 제1 펄스 신호를 출력하는 제3 곱셈기;

상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 제2 펄스 신호에 곱하여 무성 신호 구간을 포함하는 제2 펄스 신호를 출력하는 제4 곱셈기;

상기 제4 곱셈기에서 출력되는 제2 펄스 신호를 지연시켜 출력하는 지연기; 그리고

상기 지연된 제2 펄스 신호와 상기 제3 곱셈기에서 출력되는 제1 펄스 신호를 합하여 상기 변조 심볼을 생성하는 덧셈기

를 포함하는 변조 장치.
송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 장치에 있어서,

상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 신호 분리부;

상기 동위상 신호를 설정 시간 지연시키는 지연부;

상기 지연된 동위상 신호와 상기 신호 분리부에서 출력되는 직교 위상 신호를 비교하여 송신 장치에서 송신한 비트 정보를 결정하는 신호 결정부

를 포함하는, 복조 장치.
제6항에 있어서,

상기 신호 결정부는

상기 지연된 동위상 신호와 상기 직교 위상 신호를 전체 심볼 구간의 전반부에 대응하는 제1 구간 및 전체 심볼 구간의 후반부에 대응하는 제2 구간으로 나누어서 각각 적분하는 신호 적분부;

상기 제1 구간의 적분 값과 상기 제2 구간의 적분 값을 비교하여 신호가 포 함되어 있지 않은 무성 신호 구간을 판별하는 신호 비교부;

상기 신호 비교부의 결과를 토대로, 상기 비트 정보를 결정하는 심볼 결정부

를 포함하는, 복조 장치.
제7항에 있어서,

상기 심볼 결정부는

상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 크면, 상기 비트 정보를 구성하는 첫번째 비트를 "0"으로 판별하고,

상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 작으면, 상기 비트 정보를 구성하는 첫번째 비트를 "1"로 판별하는, 복조 장치.
입력되는 비트 정보를 변조하는 방법에 있어서,

상기 비트 정보를 심볼로 매핑하여 복수의 기저 대역 심볼을 생성하는 단계;

상기 복수의 기저 대역 심볼 중 제1 기저 대역 심볼에 코사인 함수를 곱하여 동위상 신호를 출력하는 단계;

상기 복수의 기저 대역 심볼 중 제2 기저 대역 심볼에 사인 함수를 곱하여 직교 위상 신호를 출력하는 단계;

상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 동위상 신호 및직교 위상 신호에 각각 부가하여 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호를 출력하는 단계;

상기 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호 중 하나를 지연시키는 단계; 및

상기 지연된 신호와 지연되지 않은 나머지 신호를 합하여 변조 심볼을 출력하는 단계

를 포함하는 변조 방법.
제9항에 있어서

상기 지연시키는 단계는 상기 직교 위상 신호를 지연시키는, 변조 방법.
제9항 또는 제10항에 있어서

상기 지연시키는 단계는 상기 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호 중 하나를 전체 심볼 구간의 절반만큼 시간 지연시키는, 변조 방법.
송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 방법에 있어서,

상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 단계;

상기 동위상 신호 및 직교 위상 신호 중 하나를 설정 시간 지연시키는 단계;

상기 지연된 신호와 지연되지 않은 나머지 신호를 각각 전체 심볼 구간의 전 반부에 대응하는 제1 구간 및 전체 심볼 구간의 후반부에 대응하는 제2 구간으로 나누어서 적분하는 단계;

상기 제1 구간의 적분 값과 상기 제2 구간의 적분 값을 비교하고 그 결과를토대로 송신 장치에서 송신한 비트 정보를 결정하는 단계

를 포함하는, 복조 방법.
제12항에 있어서,

상기 지연시키는 단계는

상기 송신 장치에서 직교 위상 신호를 지연시켜 비트 정보를 포함하는 신호를 송신한 경우, 상기 수신 신호에서 분리된 동위상 신호를 지연시키는 단계;

상기 송신 장치에서 동위상 신호를 지연시켜 비트 정보를 포함하는 신호를 송신한 경우, 상기 수신 신호에서 분리된 직교 위상 신호를 지연시키는 단계

를 포함하는, 복조 방법.
제12항 또는 제13항에 있어서,

상기 결정하는 단계는,

상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 크면, 상기 비트 정보를 구성하는 첫번째 비트를 "0"으로 판별하고,

상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 작으면, 상기 비트 정보를 구성하는 첫번째 비트를 "1"로 판별하는, 복조 방법.