[go: up one dir, main page]

KR101276258B1 - 반도체 제조 장치 및 반도체 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 제조 방법 Download PDF

Info

Publication number
KR101276258B1
KR101276258B1 KR1020110121766A KR20110121766A KR101276258B1 KR 101276258 B1 KR101276258 B1 KR 101276258B1 KR 1020110121766 A KR1020110121766 A KR 1020110121766A KR 20110121766 A KR20110121766 A KR 20110121766A KR 101276258 B1 KR101276258 B1 KR 101276258B1
Authority
KR
South Korea
Prior art keywords
plasma
film
process chamber
source gas
substrate
Prior art date
Application number
KR1020110121766A
Other languages
English (en)
Other versions
KR20130056039A (ko
Inventor
신평수
김병훈
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020110121766A priority Critical patent/KR101276258B1/ko
Priority to TW101142372A priority patent/TWI479564B/zh
Priority to JP2012255624A priority patent/JP5767199B2/ja
Priority to CN201210476350.6A priority patent/CN103137468B/zh
Publication of KR20130056039A publication Critical patent/KR20130056039A/ko
Application granted granted Critical
Publication of KR101276258B1 publication Critical patent/KR101276258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 장치 및 방법을 제공한다. 본 발명은 공정 챔버의 외부에서 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2) 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마를 공정 챔버 내로 공급한다. 플라즈마가 공정 챔버로 공급되는 도중에 삼불화질소(NF3)가 공급된다. 이와 같은 장치 구조 및 소스 가스를 이용하여 실리콘 질화막을 식각하는 경우 다른 종류의 막에 대한 실리콘 질화막의 식각 선택비를 크게 증가시킬 수 있다.

Description

반도체 제조 장치 및 반도체 제조 방법{Apparatus and method for manufacturing semiconductor devices}
본 발명은 반도체 제조 장치 및 방법에 관한 것으로, 보다 상세하게는 기판을 식각하는 장치 및 방법에 관한 것이다.
반도체 소자의 제조를 위해서는 증착, 사진, 식각, 애싱, 그리고 세정 등 다양한 공정이 요구된다. 이들 중 식각 공정은 웨이퍼와 같은 반도체 기판 상에 형성된 박막 중 원하는 영역을 제거하는 공정으로, 최근에는 플라즈마를 이용하여 박막을 식각하는 방법이 사용되고 있다. 이러한 식각 공정에서 중요하게 고려되고 있는 인자 중 하나는 식각 선택비이다. 식각 선택비는 다른 박막의 식각 없이 식각하고자 하는 박만만을 식각할 수 있는 정도를 나타낸다.
박막 중에 실리콘 질화막(Silicon Nitride, SiN)의 식각은 일반적으로 다음과 같이 이루어진다. 먼저 공정 챔버 내 척(chuck) 상에 기판을 위치시키고, 공정 챔버 내로 소스 가스를 공급하고, 이들 가스로부터 공정 챔버 내에서 플라즈마를 발생시킨다. 플라즈마는 박막과 화학적으로 반응하여 기판에서 박막을 제거한다. 실리콘 질화막을 식각하기 위한 소스 가스로는 사불화탄소(CF4, tetra fluoro methane), 삼불화메탄(CHF3, trifluoro methane), 그리고 산소(O2)가 사용된다. 그러나 상술한 장치 구조 및 상술한 가스를 사용하여 실리콘 질화막을 식각하는 경우, 척의 온도나 공정 챔버 내 압력 등과 같은 공정 조건을 다양하게 변화하여도 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 30 : 1 내지 50 : 1 정도로 낮다.
본 발명의 실시예들은 기판에 대해 식각 공정 수행시 다른 박막에 대한 질화막의 식각 선택비를 향상시킬 수 있는 반도체 제조 장치 및 방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 여기에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 기판 상에 형성된 질화막을 식각하는 반도체 제조 방법을 제공한다. 일 실시예에 의하면, 반도체 제조 방법은 공정 챔버 내에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되, 상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다.
일 예에 의하면, 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 일 수 있다. 또한, 공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 일 수 있다.
일 예에 의하면, 상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고, 상기 제 2 소스가스는 삼불화질소(NF3)를 포함할 수 있다. 공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하일 수 있다.
일 예에 의하면, 상기 질화막은 실리콘 질화막일 수 있다.
다른 실시예에 의하면, 기판 상에서 다른 종류의 막에 대한 질화막의 식각 선택비를 향상시키는 반도체 제조 방법이 제공된다. 상기 반도체 제조 방법에 의하면, 제 1 소스 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마로 기판에 대해 식각 공정을 수행하되, 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다.
일 예에 의하면, 상기 다른 종류의 막은 실리콘 산화막 또는 폴리 실리콘막이고, 식각 공정 진행시 상기 이불화메탄은 상기 실리콘 산화막 또는 상기 폴리 실리콘막 상에 폴리머막을 형성하고, 상기 질소와 상기 산소는 상기 폴리머막을 제거함으로써 상기 실리콘 산화막 또는 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가시킨다.
일 예에 의하면, 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT)일 수 있다. 또한, 공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 일 수 있다.
일 예에 의하면, 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가는 상기 서셉터의 온도를 낮춤으로써 이루어질 수 있다.
일 예에 의하면, 상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비의 증가는 상기 이불화 메탄과 상기 산소의 공급량을 증가시킴으로써 이루어질 수 있다.
일 예에 의하면, 상기 플라즈마는 상기 기판이 위치되는 공정 챔버의 외부에서 발생된 후, 상기 공정 챔버로 공급될 수 있다. 상기 플라즈마가 상기 공정 챔버로 공급되는 경로로 제 2 소스 가스를 공급하며, 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함할 수 있다.
또한, 본 발명은 반도체 제조 장치를 제공한다. 상기 반도체 제조 장치는 식각 공정이 수행되는 공정 유닛; 상기 공정 유닛의 외부에 제공되며, 상기 공정 유닛으로 플라즈마를 공급하는 플라즈마 공급 유닛을 포함한다. 상기 공정 유닛은 공정 챔버, 상기 공정 챔버 내에 위치되며 기판을 지지하고 가열부재를 가지는 서셉터를 포함한다. 상기 플라즈마 공급 유닛은 상기 공정 유닛의 외부에 제공되며 내부에 방전 공간을 가지는 플라즈마 챔버, 상기 방전 공간으로 제 1 소스 가스를 공급하는 제 1 소스 가스 공급부, 상기 방전 공간 내에서 제 1 소스 가스로부터 플라즈마가 발생하도록 전력을 제공하는 전력 인가부, 그리고 상기 방전 공간에서 발생된 플라즈마가 상기 공정 챔버로 공급되는 통로로 제공되는 유입 덕트를 포함한다. 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다.
일 예에 의하면, 상기 플라즈마 챔버는 상기 공정 챔버의 상부에서 상기 공정 챔버에 결합될 수 있다.
일 예에 의하면, 상기 공정 유닛은 상기 서셉터의 상부에 위치되며 상하 방향으로 다수의 홀이 형성된 배플을 더 포함할 수 있다.
일 예에 의하면 상기 플라즈마 공급 유닛은 상기 방전 공간에서 발생된 상기 플라즈마가 상기 공정 챔버로 흐르는 경로에 제 2 소스 가스를 공급하는 제 2 소스 가스 공급부를 더 포함할 수 있다 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함할 수 있다.
본 발명의 실시예에 의하면, 기판에 대해 식각 공정 수행시 질화막의 식각 선택비를 향상시킬 수 있다.
또한, 본 발명의 실시예에 의하면, 기판에 대해 플라즈마를 이용하여 식각 공정 수행시 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 크게 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 개략적으로 보여주는 도면이다.
도 2는 도 1의 장치를 이용하여 식각 공정 수행시 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 3은 도 1의 장치를 이용하여 식각 공정 수행시 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 4는 도 1의 장치를 이용하여 식각 공정 수행시 실리콘 산화막 및 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 5는 도 1과 상이한 구조의 장치를 이용하여 식각 공정 수행시 실리콘 산화막 및 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
이하 첨부된 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 제조 장치 및 반도체 방법을 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 실시예에서 기판은 반도체 웨이퍼일 수 있다. 그러나 이에 한정되지 않고, 기판은 유리 기판 등과 같이 다른 종류의 기판일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 나타내는 도면이다.
도 1을 참조하면, 반도체 제조 장치(1)는 플라즈마를 이용하여 기판(W) 상의 박막을 식각 한다. 식각하고자 하는 박막은 질화막일 수 있다. 일 예에 의하면, 질화막은 실리콘 질화막(Silicon nitride)일 수 있다.
반도체 제조 장치(1)는 공정 유닛(processing unit, 100), 배기 유닛(exhausting unit, 200), 그리고, 플라즈마 공급 유닛(plasma supplying unit, 300)을 가진다. 공정 유닛(100)은 기판이 놓이고 식각 공정이 수행되는 공간을 제공한다. 배기 유닛(200)은 공정 챔버(100) 내부에 머무르는 공정 가스 및 기판 처리 과정에서 발생한 반응 부산물 등을 외부로 배출하고, 공정 챔버(100) 내 압력을 설정 압력으로 유지한다. 플라즈마 공급 유닛(300)은 공정 유닛(100)의 외부에서 공정 가스로부터 플라즈마(plasma)를 생성시키고, 이를 공정 유닛(100)으로 공급한다.
공정 유닛(100)은 공정 챔버(110), 기판 지지부(120), 그리고 배플(130)을 가진다. 공정 챔버(110)의 내부에는 기판 처리 공정을 수행하는 처리 공간(111)이 형성된다. 공정 챔버(110)는 상부벽이 개방되고, 측벽에는 개구(도시되지 않음)가 형성될 수 있다. 기판은 개구를 통하여 공정 챔버(110) 내부로 출입한다. 개구는 도어(미도시)와 같은 개폐 부재에 의해 개폐될 수 있다. 공정 챔버(110)의 바닥면에는 배기홀(112)이 형성된다. 배기홀(112)은 배기유닛(200)과 연결되며, 공정 챔버(110) 내부에 머무르는 가스와 반응 부산물이 외부로 배출되는 통로를 제공한다.
기판 지지부(120)는 기판(W)을 지지한다. 기판 지지부(120)는 서셉터(121)와 지지축(122)을 포함한다. 서셉터(121)는 처리 공간(111) 내에 위치되며 원판 형상으로 제공된다. 서셉터(121)는 지지축(122)에 의해 지지된다. 기판(W)은 서셉터(121)의 상면에 놓인다. 서셉터(121)의 내부에는 전극(미도시)이 제공될 수 있다. 전극은 외부 전원과 연결되며, 인가된 전력에 의해 정전기를 발생시킨다. 발생된 정전기는 기판(W)을 서셉터(121)에 고정시킬 수 있다. 서셉터(121)의 내부에는 가열부재(125)가 제공될 수 있다. 일 예에 의하면, 가열부재(125)는 히팅 코일일 수 있다. 또한, 서셉터(121)의 내부에는 냉각부재(126)가 제공될 수 있다. 냉가부재는 냉각수가 흐르는 냉각라인으로 제공될 수 있다. 가열부재(125)는 기판(W)을 기 설정된 온도로 가열한다. 냉각부재(126)는 기판(W)을 강제 냉각시킨다. 공정 처리가 완료된 기판(W)은 상온 상태 또는 다음 공정 진행에 요구되는 온도로 냉각될 수 있다.
배플(130)은 서셉터(121)의 상부에 위치한다. 배플(130)에는 홀(131)들이 형성된다. 홀(131)들은 배플(130)의 상면에서 하면까지 제공되는 관통홀로 제공되며, 배플(130)의 각 영역에 균일하게 형성된다.
다시 도 1을 참조하면, 플라즈마 공급 유닛(300)은 공정 챔버(110)의 상부에 위치한다. 플라즈마 공급 유닛(300)은 소스가스를 방전시켜 플라즈마를 생성하고, 생성된 플라즈마를 처리 공간(111)으로 공급한다. 플라즈마 공급 유닛(300)은 플라즈마 챔버(310), 제 1 소스 가스 공급부(320), 제 2 소스 가스 공급부(322), 전력 인가부(330), 그리고 유입 덕트(340)를 포함한다.
플라즈마 챔버(310)는 공정 챔버(110)의 외부에 위치한다. 일 예에 의하면, 플라즈마 챔버(310)는 공정 챔버(110)의 상부에 위치되어 공정 챔버(110)에 결합된다.플라즈마 챔버(310)에는 상면 및 하면이 개방된 방전 공간(311)이 내부에 형성된다. 플라즈마 챔버(310)의 상단은 가스 공급 포트(315)에 의해 밀폐된다. 가스 공급 포트(315)는 제 1 소스 가스 공급부(320)와 연결된다. 제 1 소스 가스는 가스 공급 포트(315)를 통해 방전 공간(311)으로 공급된다. 제 1 소스 가스는 이불화메탄(CH2F2, Difluoromethane), 질소(N2), 그리고 산소(O2)를 포함한다. 선택적으로 제 1 소스가스는 사불화탄소(CF4, Tetrafluoromethane) 등 다른 종류의 가스를 더 포함할 수 있다.
전력 인가부(330)는 방전 공간(311)에 고주파 전력을 인가한다. 전력 인가부(330)는 안테나(331)와 전원(332)을 포함한다.
안테나(331)는 유도 결합형 플라즈마(ICP) 안테나로, 코일 형상으로 제공된다. 안테나(331)는 플라즈마 챔버(310) 외부에서 플라즈마 챔버(310)에 복수회 감긴다. 안테나(331)는 방전 공간(311)에 대응하는 영역에서 플라즈마 챔버(310)에 감긴다. 안테나(331)의 일단은 전원(332)과 연결되고, 타단은 접지된다.
전원(332)은 안테나(331)에 고주파 전류를 공급한다. 안테나(331)에 공급된 고주파 전력은 방전 공간(311)에 인가된다. 고주파 전류에 의해 방전 공간(311)에는 유도 전기장이 형성되고, 방전 공간(311) 내 제 1 소스가스는 유도 전기장으로부터 이온화에 필요한 에너지를 얻어 플라즈마 상태로 변환된다.
전력 인가부의 구조는 상술한 예에 한정되지 않고, 소스 가스로부터 플라즈마를 발생시키기 위한 다양한 구조가 사용될 수 있다.
유입 덕트(340)는 플라즈마 챔버(310)와 공정 챔버(110) 사이에 위치한다. 유입 덕트(340)는 공정 챔버(110)의 개방된 상면을 밀폐하며, 하단에 배플(130)이 결합한다. 유입 덕트(340)의 내부에는 유입공간(341)이 형성된다. 유입 공간(341)은 방전 공간(311)과 처리 공간(111)을 연결하며, 방전 공간(311)에서 생성된 플라즈마가 처리 공간(111)으로 공급되는 통로로 제공한다.
유입 공간(341)은 유입구(341a)와 확산 공간(341b)을 포함할 수 있다. 유입구(341a)는 방전 공간(311)의 하부에 위치하며, 방전 공간(311)과 연결된다. 방전 공간(311)에서 생성된 플라즈마는 유입구(341a)를 통해 유입된다. 확산 공간(341b)은 유입구(341a)의 하부에 위치하며, 유입구(341a)와 처리 공간(111)을 연결한다. 확산 공간(341b)은 아래로 갈수록 단면적이 점차 넓어진다. 확산 공간(341b)은 역 깔때기 형상을 가진 수 있다. 유입구(341a)에서 공급된 플라즈마는 확산 공간(341b)을 통과하는 동안 확산된다.
방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로에는 제 2 소스 가스 공급부(341)가 연결될 수 있다. 예컨대, 제 2 소스 가스 공급부(341)는 안테나(331)의 하단이 제공되는 위치와 확산 공간(341b)의 상단이 제공되는 위치 사이에서 플라즈마가 흐르는 통로로 제 2 소스 가스를 공급한다. 일 예에 의하면, 제 2 소스 가스는 삼불화질소(NF3, Nitrogen trifluoride)를 포함한다. 선택적으로 제 2 소스 가스의 공급 없이 제 1 소스 가스만으로 식각 공정이 수행될 수도 있다.
다음에는 도 1의 반도체 제조 장치를 이용하여 기판을 식각하는 방법을 설명한다. 도 1의 반도체 제조 장치는 공정 처리 유닛의 외부에서 플라즈마를 발생시키고 이를 다운 스트림(downstream) 방식에 의해 공정 챔버(110)로 공급하는 리모트 플라즈마 장치의 한 종류이다. 본 실시예에 의하면, 소스 가스로는 이불화메탄(CH2F2), 삼불화질소(NF3), 질소(N2), 그리고 산소(O2)가 사용된다. 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)는 방전 공간(311)로 직접 공급되고, 삼불화질소(NF3)는 방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로로 공급된다. 추가적으로 사불화탄소(CF4)가 제 1 소스 가스로 더 사용될 수 있다.
식각 공정 수행시 소스가스로서 사불화탄소(CF4)나 삼불화메탄(CHF3) 가스를 사용하는 경우에 비해 이불화메탄(CH2F2)과 질소(N2), 및 산소(O2)를 함께 사용하는 경우, 이불화메탄(CH2F2)이 폴리 실리콘막(poly silicon)과 실리콘 산화막(silicon oxide) 상에 CxHy의 폴리머 막을 형성하는 메카니즘과, 산소(O2)와 질소(N2)에 의해 상기 폴리머 막을 제거하는 메카니즘이 동시에 진행됨으로써 실리콘 질화막의 고선택비 구현이 가능하다.
실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 고선택비를 구현하기 위해 아래의 공정 조건으로 식각 공정이 수행될 수 있다. 이 경우 실리콘 산화막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 3000:1로 구현할 수 있고, 폴리 실리콘막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 1000:1의 고선택비로 구현할 수 있다.
(공정 조건)
서셉터의 온도 : 섭씨 0 내지 70도
이불화메탄(CH2F2) 가스의 공급량 : 10 내지 500 SCCM
삼불화질소(NF3) 가스의 공급량 : 0 내지 1000 SCCM
질소(N2) 가스의 공급량 : 100 내지 2500 SCCM
산소(O2) 가스의 공급량 : 100 내지 2500 SCCM
전력 : 1000~3000 W
공정 챔버 내 압력 : 300 내지 1000 mT
도 2 내지 4는 각각 도 1과 같이 공정 챔버(110)의 외부에서 플라즈마를 생성하여 다운스트림 방식으로 공정 챔버로 플라즈마를 공급하는 장치에서 이불화메탄, 삼불화질소, 질소, 그리고 산소를 소스가스로 사용하여 식각 공정 수행시 실리콘 질화막의 식각 선택비를 보여주는 실험예들이다.
도 2에 도시된 실험예는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 현저히 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 2와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 약 2984 : 1로 매우 높음을 알 수 있다.
도 3에 도시된 실험예는 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비가 현저히 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 3과 같이 제공할 때 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비가 약 1000 : 1로 매우 높음을 알 수 있다.
도 4에 도시된 실험예는 실리콘 산화막 및 폴리 실리콘막 모두에 대해 실리콘 질화막의 식각 선택비가 크게 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 4와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 180:1이고, 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 450:1로 실리콘 산화막 및 폴리 실리콘막 모두에 대해 실리콘 질화막의 식각 선택비가 매우 높음을 알 수 있다.
도 5는 도 1의 장치 구조와 달리 공정 챔버 내부에서 직접 플라즈마를 발생시키는 구조의 장치에서 소스 가스로 이불화메탄(CH2F2), 산소(O2), 질소(N2), 그리고 아르곤(Ar) 가스를 사용하여 식각 공정을 수행시 실리콘 산화막과 폴리 실리콘에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험예이다.
도 5에 도시된 실험예에 의하면, 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 아르곤(Ar), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 5와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 36:1이고, 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 48:1로, 도 1과 같은 장치 구조를 사용하여 식각 공정을 수행할 때에 비해 식각 선택비가 상대적으로 매우 낮은 것을 알 수 있다.
또한, 본 발명의 실시예에 의하면, 도 1의 장치 구조에 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)를 포함하는 소스가스를 사용하는 경우에는 종래의 삼불화메탄(CHF3), 사불화탄소(CF4), 그리고 산소(O2) 가스를 소스가스로 사용하고 이들 소스가스로부터 플라즈마를 공정 챔버 내에서 직접 발생시키는 경우에 비해 폴리 실리콘막이나 실리콘 산화막 등 다른 막에 대한 실리콘 질화막의 식각 선택비가 현저하게 높은 것을 알 수 있다.
또한, 본 발명의 실시예와 유사하게 소스 가스로 이불화메탄(CH2F2), 아르곤(Ar), 질소(N2), 그리고 산소(O2)를 사용하는 경우에도, 공정 챔버 외부에서 플라즈마를 발생시켜 공정 챔버로 공급하면 공정 챔버 내에서 소스가스로부터 플라즈마를 직접 발생시키는 경우에 비해 실리콘 질화막의 식각 선택비가 상대적으로 매우 높다.
또한, 도 2 내지 도 4의 실험예와 같이, 도 1의 장치에서 동일한 소스 가스를 사용하는 경우에도 가스의 공급량 또는 온도를 조절함으로써, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저히 높게 구현하거나(도 2), 폴리 실리콘에 대한 실리콘 질화막의 식각 선택비를 현저히 높게 구현하거나(도 3), 폴리 실리콘과 실리콘 산화막 모두에 대해 실리콘 질화막의 식각 선택비를 높게 구현할 수 있다.
예컨대, 도 2와 같이 산소(O2) 가스의 사용 비율을 증가시켜 실리콘 산화막의 식각량을 감소시킴과 동시에, 이불화메탄(CH2F2)를 증가시켜 CxHy의 폴리머 량을 증가시킴으로써 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 증가시킬 수 있다.
또한, 도 3과 같이 온도에 의한 반응성 차이로 인해 폴리 실리콘 막의 화학적 반응의 비활성화에 의해 식각량이 감소하는 메카니즘을 이용하여 폴리 실리콘 막에 대한 실리콘 질화막의 식각 선택비를 증가시킬 수 있다.
상술한 예에서는 식각 대상막이 실리콘 질화막이고, 실리콘 질화막과 함께 식각되는 다른 종류의 막으로서 폴리 실리콘막과 실리콘 산화막을 예로 들어 설명하였다. 그러나 본 발명의 기술적 사상은 식각 대상막이 실리콘 질화막 이외에 다른 종류의 질화막인 경우에도 적용될 수 있고, 폴리 실리콘막 및 실리콘 산화막 이외의 다른 종류의 막에 대한 질화막의 식각 선택비를 높게 구현하기 위해 적용될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 공정 챔버 200: 배기 유닛
300: 플라즈마 공급 부재 310: 플라즈마 챔버
320: 소스 가스 공급부 330: 전력 인가부
340: 유입 덕트

Claims (24)

  1. 기판 상에 형성된 질화막을 식각하는 반도체 제조 방법에 있어서,
    공정 챔버 내에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되,
    상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하되,
    상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 이고,
    공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 인 반도체 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 인 반도체 제조 방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고,
    상기 제 2 소스가스는 삼불화질소(NF3)를 포함하는 반도체 제조 방법.
  6. 제 5 항에 있어서,
    공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하인 반도체 제조 방법.
  7. 제 1 항 또는 제 4 항에 있어서,
    상기 질화막은 실리콘 질화막인 반도체 제조 방법.
  8. 기판 상에서 다른 종류의 막에 대한 실리콘 질화막의 식각 선택비를 향상시키는 반도체 제조 방법에 있어서,
    제 1 소스 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마로 기판에 대해 식각 공정을 수행하되, 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하되,
    상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 이고,
    공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 인 반도체 제조 방법.
  9. 제 8 항에 있어서,
    상기 다른 종류의 막은 실리콘 산화막 또는 폴리 실리콘막이고,
    식각 공정 진행시 상기 이불화메탄은 상기 실리콘 산화막 또는 상기 폴리 실리콘막 상에 폴리머막을 형성하고, 상기 질소와 상기 산소는 상기 폴리머막을 제거함으로써 상기 실리콘 산화막 또는 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가시키는 반도체 제조 방법.
  10. 삭제
  11. 삭제
  12. 제 8 항에 있어서,
    공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 인 반도체 제조 방법.
  13. 제 9 항에 있어서,
    상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가는 상기 서셉터의 온도를 낮춤으로써 이루어지는 반도체 제조 방법.
  14. 제 9 항에 있어서,
    상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비의 증가는 상기 이불화 메탄과 상기 산소의 공급량을 증가시킴으로써 이루어지는 반도체 제조 방법.
  15. 제 8 항, 제 9 항, 제 12 항 내지 제 14항 중 어느 하나에 있어서,
    상기 플라즈마는 상기 기판이 위치되는 공정 챔버의 외부에서 발생된 후, 상기 공정 챔버로 공급되는 반도체 제조 방법.
  16. 제 15항에 있어서,
    상기 플라즈마가 상기 공정 챔버로 공급되는 경로로 제 2 소스 가스를 공급하되, 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함하는 반도체 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020110121766A 2011-11-21 2011-11-21 반도체 제조 장치 및 반도체 제조 방법 KR101276258B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110121766A KR101276258B1 (ko) 2011-11-21 2011-11-21 반도체 제조 장치 및 반도체 제조 방법
TW101142372A TWI479564B (zh) 2011-11-21 2012-11-14 Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2012255624A JP5767199B2 (ja) 2011-11-21 2012-11-21 半導体製造装置及び半導体製造方法
CN201210476350.6A CN103137468B (zh) 2011-11-21 2012-11-21 半导体制造装置及半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121766A KR101276258B1 (ko) 2011-11-21 2011-11-21 반도체 제조 장치 및 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20130056039A KR20130056039A (ko) 2013-05-29
KR101276258B1 true KR101276258B1 (ko) 2013-06-20

Family

ID=48497121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121766A KR101276258B1 (ko) 2011-11-21 2011-11-21 반도체 제조 장치 및 반도체 제조 방법

Country Status (4)

Country Link
JP (1) JP5767199B2 (ko)
KR (1) KR101276258B1 (ko)
CN (1) CN103137468B (ko)
TW (1) TWI479564B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649947B1 (ko) * 2014-07-08 2016-08-23 피에스케이 주식회사 이중 플라즈마 소스를 이용한 플라즈마 생성 장치 및 그를 포함하는 기판 처리 장치
KR101660831B1 (ko) * 2014-11-28 2016-09-29 피에스케이 주식회사 기판 처리 장치 및 방법
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10381235B2 (en) * 2016-05-29 2019-08-13 Tokyo Electron Limited Method of selective silicon nitride etching
JP6928810B2 (ja) * 2016-05-29 2021-09-01 東京エレクトロン株式会社 側壁イメージ転写の方法
KR101909110B1 (ko) * 2016-08-18 2018-10-18 피에스케이 주식회사 기판 처리 방법
KR20220022502A (ko) * 2020-08-18 2022-02-28 주식회사 원익아이피에스 원자층 식각 방법 및 장치
KR102646804B1 (ko) 2021-08-25 2024-03-12 주식회사 테스 실리콘 질화물층을 포함하는 기판을 처리하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042264A (ko) * 2006-11-09 2008-05-15 주식회사 하이닉스반도체 반도체 소자 제조방법
KR20090040869A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 하나 이상의 유전층을 형성시키는 방법 및 시스템
KR20090119266A (ko) * 2008-05-15 2009-11-19 주성엔지니어링(주) 박막패턴 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328416B2 (ja) * 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
JP3808902B2 (ja) * 1996-10-11 2006-08-16 東京エレクトロン株式会社 プラズマエッチング方法
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
JP2000216242A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置の製造方法
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
JP4153708B2 (ja) * 2002-03-12 2008-09-24 東京エレクトロン株式会社 エッチング方法
KR100607647B1 (ko) * 2003-03-14 2006-08-23 주식회사 하이닉스반도체 반도체소자의 제조 방법
JP5446120B2 (ja) * 2008-04-23 2014-03-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5218214B2 (ja) * 2009-03-31 2013-06-26 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042264A (ko) * 2006-11-09 2008-05-15 주식회사 하이닉스반도체 반도체 소자 제조방법
KR20090040869A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 하나 이상의 유전층을 형성시키는 방법 및 시스템
KR20090119266A (ko) * 2008-05-15 2009-11-19 주성엔지니어링(주) 박막패턴 형성방법

Also Published As

Publication number Publication date
CN103137468A (zh) 2013-06-05
TW201327675A (zh) 2013-07-01
TWI479564B (zh) 2015-04-01
JP2013110414A (ja) 2013-06-06
JP5767199B2 (ja) 2015-08-19
KR20130056039A (ko) 2013-05-29
CN103137468B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101276258B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
KR101276262B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
TWI851670B (zh) 蝕刻層的蝕刻方法
CN100405551C (zh) 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法
EP3038142A1 (en) Selective nitride etch
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
TW201517123A (zh) 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體
KR102280572B1 (ko) 플라즈마 처리 방법
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
KR101155841B1 (ko) 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20110303639A1 (en) Methods for processing substrates having metal hard masks
US10755941B2 (en) Self-limiting selective etching systems and methods
TWI843909B (zh) 電漿處理方法及電漿處理設備
US20240420962A1 (en) Methods of selectively etching silicon nitride
TW202501615A (zh) 選擇性蝕刻氮化矽之方法
KR20230115456A (ko) 기판 처리 장치 및 이를 이용한 반도체 장치 제조 방법
KR20130022433A (ko) 애쉬-후 측벽 힐링

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111121

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130523

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130612

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130613

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170526

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180402

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201214

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220308

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240312

Start annual number: 12

End annual number: 12