[go: up one dir, main page]

KR101272336B1 - 평판표시장치 - Google Patents

평판표시장치 Download PDF

Info

Publication number
KR101272336B1
KR101272336B1 KR1020050098946A KR20050098946A KR101272336B1 KR 101272336 B1 KR101272336 B1 KR 101272336B1 KR 1020050098946 A KR1020050098946 A KR 1020050098946A KR 20050098946 A KR20050098946 A KR 20050098946A KR 101272336 B1 KR101272336 B1 KR 101272336B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
pixel
organic semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020050098946A
Other languages
English (en)
Other versions
KR20070043094A (ko
Inventor
송근규
이용욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050098946A priority Critical patent/KR101272336B1/ko
Priority to US11/506,392 priority patent/US7638802B2/en
Priority to TW095133504A priority patent/TWI352251B/zh
Priority to CNB2006101416842A priority patent/CN100483239C/zh
Priority to JP2006286060A priority patent/JP4344376B2/ja
Publication of KR20070043094A publication Critical patent/KR20070043094A/ko
Application granted granted Critical
Publication of KR101272336B1 publication Critical patent/KR101272336B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 평판표시장치에 관한 것이다. 본 발명에 따른 평판표시장치는, 복수의 게이트선과; 게이트선과 절연교차하여 화소를 정의하는 복수의 데이터선 및; 각 화소에 마련되어 있으며, 유기반도체층을 포함하는 박막트랜지스터를 가지며, 게이트선 연장방향으로 인접한 박막트랜지스터 간의 거리는 게이트선 연장방향의 화소의 폭보다 긴 것을 특징으로 한다. 이에 의해, 유기박막트랜지스터의 특성이 균일하게 나타나는 평판표시장치가 제공된다.

Description

평판표시장치{FLAT PANEL DISPLAY}
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도,
도 2는 도 1의 'Q'영역의 확대 평면도,
도 3은 도 2의 Ⅲ-Ⅲ를 따른 단면도,
도 4는 본 발명의 제1실시예에 효과를 설명하기 위한 도면,
도 5는 본 발명의 제2실시예에 따른 박막트랜지스터 기판의 배치도,
도 6은 본 발명의 제3실시예에 따른 박막트랜지스터 기판의 배치도,
도 7은 본 발명의 제4실시예에 따른 박막트랜지스터 기판의 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 평판표시장치 100 : 박막트랜지스터 기판
110 : 절연기판 120 : 게이트 배선
140 : 데이터 배선 143 : 소스 전극
144 : 드레인 전극 160 : 격벽
170 : 유기반도체층 180 : 제1보호막
185 : 제2보호막 190 : 화소전극
본 발명은 평판표시장치에 관한 것으로서, 더욱 자세하게는, 유기반도체층을 포함하는 평판표시장치에 관한 것이다.
평판표시장치는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자로서 박막트랜지스터(Thin Film Transistor: TFT)가 마련되어 있는 박막트랜지스터 기판을 포함한다. 여기서, 박막트랜지스터는 게이트 전극, 게이트 전극을 중심으로 분리되어 채널영역을 정의하는 소스 전극과 드레인 전극, 그리고 반도체층을 포함하며, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다.
유기반도체는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판에 적용할 수 있는 장점이 있다. 또한, 유기반도체는 용해가능하기 때문에 잉크젯 방법을 통하여 형성될 수 있는 장점이 있다.
잉크젯 방법을 이용하여 유기반도체층을 형성하기 위하여, 우선 유기반도체용액이 제팅(jetting)될 공간을 격벽을 이용하여 형성하고, 격벽 내부로 유기반도체용액의 제팅 후 용제제거과정을 거쳐 유기반도체층을 형성된다.
그러나, 유기반도체용액의 제팅시, 적하되는 유기반도체용액이 튀어서 인접한 화소의 격벽 내부로 유입될 수 있다. 이 경우 각 화소의 유기반도체층의 두께가 서로 달라지게 되어, 각 화소의 박막트랜지스터 특성이 균일하게 나타나지 못하는 문제점이 있다. 특히, 화소가 고집적화된 고정세 평판표시장치의 경우에 잉크젯 공정을 제어하는 것이 더욱 어려워 박막트랜지스터의 특성이 균일하게 나타나지 못 하는 문제점이 있다.
따라서 본 발명의 목적은, 박막트랜지스터의 특성이 균일하게 나타나는 평판표시장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 복수의 게이트선과; 게이트선과 절연교차하여 화소를 정의하는 복수의 데이터선 및; 각 화소에 마련되어 있으며, 유기반도체층을 포함하는 박막트랜지스터를 가지며, 게이트선 연장방향으로 인접한 박막트랜지스터 간의 거리는 게이트선 연장방향의 화소의 폭보다 긴 것을 특징으로 하는 평판표시장치에 의하여 달성된다.
여기서, 화소는 게이트선 연장방향으로 인접한 제1화소 및 제2화소를 포함하고, 박막트랜지스터는 제1 화소 및 제2화소 각각에 마련된 제1박막트랜지스터 및 제2박막트랜지스터를 포함하며, 제1박막트랜지스터는 데이터선에 인접하여 제1화소의 중간영역에 마련되어 있으며, 제2박막트랜지스터는 게이트선에 인접하여 제2화소의 하부영역에 마련되어 있을 수 있다.
그리고, 화소를 상하로 분할하는 추가의 게이트선을 더 포함하며, 제1박막트랜지스터는 추가의 게이트선에 연결되어 있을 수 있다.
여기서, 게이트선으로부터 분지되어 데이터선에 인접하여 데이터선을 따라 연장된 분지게이트선을 더 포함하며, 제1박막트랜지스터는 분지게이트선에 연결되어 있을 수 있다.
그리고, 분지게이트선은 제1화소의 중간영역까지 연장되어 있을 수 있다.
여기서, 화소는 게이트선 연장방향으로 인접한 제1화소 및 제2화소를 포함하고, 박막트랜지스터는 상기 제1 화소 및 제2화소 각각에 마련된 제1박막트랜지스터 및 제2박막트랜지스터를 포함하며, 제1박막트랜지스터는 데이터선에 인접하여 제1화소의 상부영역에 마련되어 있으며, 제2박막트랜지스터는 게이트선에 인접하여 제2화소의 하부영역에 마련되어 있을 수 있다.
그리고, 제1화소와 제2화소는 상호 교호적으로 배치되어 있을 수 있다.
또한, 박막트랜지스터 간의 길이는 화소의 폭보다 1.2 내지 3.16배 더 클 수 있다.
여기서, 유기반도체층은 잉크젯 방법에 의하여 형성될 수 있다.
그리고, 박막트랜지스터는 절연기판 상에 형성되어 있는 게이트 전극과, 게이트 전극을 중심으로 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하며, 유기반도체층은 채널영역 상에 형성되어 있을 수 있다.
또한, 채널영역을 둘러싸면서 소스 전극과 드레인 전극 각각의 적어도 일부를 노출시키는 격벽을 더 포함하며, 유기반도체층은 격벽 내부에 형성되어 있을 수 있다.
여기서, 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다.
그리고, 격벽의 표면은 발수성 및 발유성을 가질 수 있다.
여기서, 박막트랜지스터는 절연기판 상에 형성된 광차단막과, 광차단막을 덮 고 있는 절연막, 및 절연막 상에 광차단막을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하며, 유기반도체층은 채널영역 상에 형성되어 있을 수 있다.
그리고, 유기반도체층 상의 광차단막에 대응하는 위치에 형성된 게이트 전극을 더 포함하며, 유기반도체층과 게이트 사이에 개재되어 있는 제1보호막을 더 포함할 수 있다.
여기서, 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우 뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다. 그리고, 이하에서는 여러 가지의 평판표시장치 중에서 액정표시장치를 한 예로 하여 설명하나, 이에 한정되지 않고 OLED와 PDP 등의 다른 평판표시장치에도 적용될 수 있음은 당연하다.
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도이고, 도2는 도1의 'Q'영역의 확대 평면도이며, 도3은 도2의 Ⅲ-Ⅲ를 따른 단면도이다.
본 발명에 따른 평판표시장치(10)는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동 소자로서 박막트랜지스터(Thin Film Transistor: TFT)가 마련되어 있는 박막트랜지스터 기판(100)과 상기 박막트랜지스터 기판(100)과 대향 접착되어 있는 컬러필터 기판(200) 및 양 기판(100, 200) 사이에 위치하는 액정층(300)을 포함한다.
우선, 박막트랜지스터 기판(100)에 대하여 설명한다. 박막트랜지스터 기판(100)은 절연기판(110)과, 절연기판(110) 상에 매트릭스 형태로 형성된 복수의 게이트 배선(120) 및 복수의 데이터 배선(140)과, 게이트 배선(120) 및 데이터 배선(140)의 교차점에 형성된 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)(T)와, 박막트랜지스터(T)와 연결된 화소전극(190)을 포함한다. 박막트랜지스터(T)를 통해 화소전극(190)과 후술할 컬러필터 기판(200)의 공통전극(250) 사이의 액정층(300)에 신호전압이 인가되며, 액정층(300)은 이 신호전압에 따라 정렬되어 광 투과율을 정하게 된다.
절연기판(110)으로는 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 기판이 사용될 수 있다. 본 발명에 따른 박막트랜지스터(T)가 플렉서블 평판표시장치(10)의 제작에 사용될 경우에는 플라스틱 기판을 사용하는 것이 바람직하다. 여기서, 플라스틱 종류로는 폴리카본(polycarbonate), 폴리 이미 드(polyimide), PNB(polynorborneen), PES, PAR, PEN(polyethylenapthanate), PET (polyethylene terephthalate) 등 중 선택된 어느 하나의 물질로 이루어 질 수 있다.
절연기판(110) 상에는 게이트 배선(120)이 형성되어 있다. 게이트 배선(120)은 도전성 금속막으로 Au, pt, pd, Al, Cr, Al/Cu, MoW 중 적어도 어느 하나로 이루어져 있을 수 있다. 그리고, 단층 또는 복층으로 이루어질 수 있다. 게이트 배선(120)은 가로방향으로 뻗어 있는 복수의 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(123) 및 게이트선(121)의 일부이며 박막 트랜지스터의 일부인 게이트 전극(122)을 포함한다. 여기서, 게이트선(121)은 하나의 화소를 상하로 분할하는 추가의 게이트선(121)을 포함하며, 게이트 전극(122)은 게이트선(121)으로부터 폭이 확장된 상태로 형성되어 있다. 즉, 하나의 화소에는 두개의 게이트선(121)이 마련되어 있는 구조로 형성되어 있다.
여기서, 게이트 전극(122)은 각 화소 마다 번갈아가며 게이트선(121)과 화소를 가로지르는 추가의 게이트선(121)에 각각 마련되어 있다. 예를 들어, 어느 하나의 화소를 제1화소(P1), 게이트선(121)의 연장방향으로 상기 제1화소(P1)에 인접한 화소를 제2화소(P2)라고 할 때, 제1화소(P1)에서는 화소를 가로지르는 추가의 게이트선(121)에 게이트 전극(122)이 마련되어 있고, 제2화소(P2)에서는 하단의 게이트선(121)에 게이트 전극(122)이 마련되어 있다. 이와 같은 배치구조는 게이트선(121)의 연장방향으로 반복되어 있다.
절연기판(110) 상에는 절연막(130)이 게이트 배선(120)을 덮고 있다. 절연막(130)은 게이트 배선(120)과 데이터 배선(140) 간의 전기적 절연을 위한 층으로 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어져 있다. 한편, 도시 되지는 않았으나, 상기 절연막(130)은 무기물질로 이루어진 층 위에 유기물질로 이루어진 유기막이 더 형성될 수 있다. 이는 게이트 배선(120) 형성시 사용되는 화학물질 또는 플라즈마가 잔존하여 후술할 접촉구(181)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 후술할 유기반도체층(170)을 공격할 수 있기 때문에, 두터운 유기막을 더 형성하여 유기반도체층(170)을 완벽하게 보호하기 위한 것이다. 그리고, 절연막(130) 상에는 게이트 패드(123)를 노출시키는 접촉구(131)가 형성되어 있다. 또한, 절연막(130)이 유기막인 경우에는BCB, 실리콘 고분자(Si polymer), PVV 등의 유기물질 중 적어도 어느 하나를 포함하여 이루어 질 수 있다.
데이터 배선(140)은 절연막(130) 상에 일방향으로 연장되어 있는 데이터선(141)과, 상기 데이터선(141)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(142)과, 데이터선(141)으로부터 분지되어 게이트 전극(122)으로 연장된 소스 전극(143) 및 게이트 전극(122)을 중심으로 소스 전극(143)과 이격 배치되어 있는 드레인 전극(144)을 포함한다. 데이터 배선(120)의 재료로는 저렴하고 전도도가 좋은 Al, Cr, Mo이나, 상대적으로 고가인 Au, Pt, Pd들 중 적어도 어느 하나를 포함할 수 있다. 그리고, 게이트 배선(120)과 동일한 물질로 이루어 질 수 있다. 또한, 데이터 배선(140)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다. 데이터선(141)은 게이트선(121)과 절연교차하여 화소를 정의하며, 게이트 전극(122) 상의 소스 전극(143)과 드레인 전극(144) 사이영역은 채널영역(C)으로 정의된다.
한편, 소스 전극(143)과 드레인 전극(144)는 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어져 있을 수 있다. ITO(indium tin oxide) 또는 IZO(indium zinc oxide)는 일반 금속에 비하여 일함수가 크고, 스퍼터링(sputtering)이 쉬우며, 및 미세패턴 형성이 용이한 장점이 있다.
소스 전극(143), 드레인 전극(144) 그리고 이들이 덮지 않은 절연막(130) 상에는 격벽(160)이 형성되어 있다. 격벽(160) 중 일부는 채널영역(C)을 둘러싸면서 폐공간을 형성하고 있으면서 소스 전극(143) 및 드레인 전극(144) 각각의 적어도 일부분을 노출시키고 있다. 격벽(160)은 유기반도체층(170)을 형성하기 위한 틀 역할을 한다. 격벽(160)은 유기반도체가 드로핑되는 경우 유기반도체의 적하 크기(drop size)가 크거나 정확한 위치에 떨어지지 않는 경우, 그리고 적하 크기가 서로 다른 경우 등에 있어서 유기 반도체가 주위로 퍼지는 정도가 달라 유기 반도체층(170)이 균일하게 형성되지 않는 것을 방지하기 위해 형성한다. 즉 잉크젯 방식에서 잉크를 떨어뜨릴 위치를 미리 정하여 잉크젯 공정이 정확하게 진행되도록 하는 것이다.
격벽(160)은 불소계 고분자로 이루어 질 수 있다. 격벽(160)에 드로핑되는 잉크가 친수성인 경우에는 격벽(160)은 소수성 그리고 드로핑되는 잉크가 소수성인 경우에는 격벽(160)은 친수성인 것이 잉크롤 원하는 위치에 형성시키는데 유리하 다. 불소계 고분자는 발수성(water repellency) 및 발유성(oil repellency)을 동시에 가지는 특성이 있다. 불소계 고분자로는, 이에 한정되지는 않으나 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride)등이 가능한다.
채널영역(C)을 둘러싸고 있는 격벽(160)은 상부로 갈수록 좁아지는 형태이며 높이는 약 2.7㎛정도일 수 있다. 격벽(160)의 일부에는 드레인 전극(144)을 드러내는 드레인 접촉구(181)가 마련되어 있다. 이와 같은 격벽(160)은 감광성인 경우 코팅, 노광 그리고 현상을 거쳐 형성될 수 있으며, 감광성이 아닌 경우 코팅 후 별도의 감광막을 이용한 사진 식각을 통해 형성될 수 있다.
격벽(160) 내에는 유기반도체층(organic semiconductor layer, 170)이 위치하고 있다. 유기반도체층(170)은 채널영역(C)을 덮고 있으며, 노출되어 있는 소스 전극(143)과 드레인 전극(144)을 덮고 있다. 유기반도체층(170)은 잉크젯 방법으로 형성되어 있으며, 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기반도체는 일반적으로 용매에 잘 용해되므로 잉크젯 공정에 적합하다. 그러나 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용할 수 있다.
한편, 유기반도체층(170)은 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜링(thiopene ring)의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiopene)일 수 있다.
그리고, 유기반도체층(170)은 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxlic dianhidride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(naphthalenetetracarboxlic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
또한, 유기반도체층(170)은 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 금속화 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
그리고, 유기반도체층(170)은 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코-올리고머(co-oligomer) 또는 코-폴리머(co-polymer)일 수 있다.
유기반도체층(170)은 티에닐렌(thienylene) 또는 코로렌(coroene)과 그들의 치환기를 포함하는 유도체일 수 있으며, 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
유기반도체층(170)의 상부에는 제1호보막(180)이 형성되어 있다. 제1보호막(180)은 유기반도체층(170)을 덮고 있으며, 폴리비닐알코올(PVA), 벤조시클로부텐(BCB), 아크릴계 수지, 실리콘 고분자(Si polymer) 등의 물질 중 적어도 어느 하나로 이루어진 유기막일 수 있다. 또는, 제1보호막(180)은 아크릴계의 감광성 유기막이나 실리콘 질화물막으로 이루어질 수 있다. 제1보호막(180)은 유기반도체층(170)의 특성이 열화되는 것을 방지하기 위한 층이다. 그리고, 제1보호막(180)은 잉크젯 방식에 의하여 형성될 수 있다.
그리고, 제1보호층(180) 상에 제2보호막(185)을 더 형성할 수도 있다. 상기 제2보호막(185)은 제1보호막(180)을 덮으면서 절연기판(110)의 전면에 도포되어 있다. 제2보호막(185)는 제1보호막(180)과 같이 유기반도체층(170)의 특성이 열화되는 것을 방지하기 위한 층으로, 제1보호막(180)과 동일한 물질 또는 다른 물질로도 이루어질 수 있다. 그리고, 제2보호막(185)은 드레인 전극(144)을 노출시키는 드레인 접촉구(181)에서는 제거되어 있다.
제2보호막(185) 상에는 화소전극(190)이 형성되어 있다. 화소전극(190)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있으며 드레인 접촉구(181)을 통해 드레인 전극(144)과 연결되어 있다. 그리고, 게이트 패드 접촉구(131)과 데이터 패드 접촉구(183)을 각각 덮고 있는 게이트 패드 접촉부재(191)와 데이터 패드 접촉부재(192)가 마련되어 있다. 게이트 패드 접촉부재(191)와 데이터 패드 접촉부재(192)는 화소전극(190)과 동일한 투명한 도전물질로 이루어져 있다.
다음, 컬러필터 기판(210)에 대하여 설명한다. 박막트랜지스터 기판(110)과 마찬가지로, 컬러필터 기판(210)은 유리, 석영, 세라믹 또는 플라스틱 소재를 이용하여 마련될 수 있으며, 컬러필터 기판(210) 상에 적색, 녹색 및 청색 또는 청록색, 자홍색 및 노란색의 3원색을 갖는 컬러필터(230)와 컬러필터(230) 사이의 영역에 형성된 블랙매트릭스(220)와, 블랙매트릭스(220) 및 컬러필터(230) 상에 형성된 공통전극(250)을 포함한다.
그리고, 블랙 매트릭스(220) 및 컬러필터(230)와 공통전극(245) 사이에 오버코트층(240)이 더 포함되어 있다.
블랙 매트릭스(220)는 적색, 녹색 및 청색(RGB)의 3원색 또는 청록색, 자홍색 및 노랑색의 3원색을 갖는 컬러필터(230)의 색 사이를 구분하여 인접한 화소 사이의 빛샘 현상을 막고, 박막 트랜지스터(T)에 빛이 입사되는 것을 막아 화질의 불량을 방지한다. 이러한 블랙매트릭스(220)는 크롬, 크롬 옥사이드 및 크롬 나이트라이드 등의 단일 또는 이들이 조합된 다중의 금속층으로 만들어 지거나, 빛을 차단하기 위해 검은색 계통의 안료가 첨가된 감광성 유기물질로 만들 수 있다. 여기서, 검은색 계통의 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있다.
컬러필터(230)는 블랙매트릭스(220)를 경계로 하여 적색, 녹색 및 청색 또는 청록색, 자홍색 및 노랑색이 반복되어 형성되며, 백라이트 어셈블리(미도시)로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(230)는 감광성 유기물질로 이루어질 수 있다. 이러한 컬러필터(230)는 착색 감광성 유기물질로 공지의 안료분산법을 이용하여 만들어진다.
오버코트층(240)은 컬러필터(230)를 보호하고, 컬러필터(230)를 평탄화 하며, 주로 아크릴계 에폭시 재료를 이용하여 만들어진다.
공통전극(250)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전성 물질로 이루어진다. 이러한 공통전극(250)은 박막트랜지스터 기판(110)의 화소전극(190)과 함께 액정층(300)에 직접 신호전압을 인가하게 된다.
본 발명에 의하여 마련된 박막트랜지스터 기판(110)과 컬러필터 기판(210)은 실런트(미도시)를 이용하여 상호 결합된다. 그리고, 양 기판(110, 210) 사이의 공간에 진공주입 방법으로 액정을 주입하여 액정층(300)을 형성할 수도 있고, 액정 적하 방식을 통해 액정층(300)을 형성할 수도 있다.
이하, 상술한 박막트랜지스터의 배치구조에 의하여, 본 발명의 제1실시예에 따른 평판표시장치의 효과를 도4를 참조하여 살펴보면 다음과 같다.
우선, 설명의 편의를 위하여 화소를 가로지르는 추가의 게이트선(121)에 연결된 박막트랜지스터(T)를 제1박막트랜지스터라(T1)고 가정하고, 제1박막트랜지스터(T1)에 게이트선(121) 연장방향으로 인접하며 하단의 게이트선(121)에 연결된 박막트랜지스터(T)를 제2박막트랜지스터(T2)라고 가정한다. 그리고, 제1박막트랜지스터(T1)가 위치하는 화소를 제1화소(P1), 제2박막트랜지스터(T2)가 위치하는 화소를 제2화소(P2)라고 하며, 하나의 화소를, 도4에 도시된 바와 같이, 상부영역(A), 중간영역(B) 및 하부영역(C)으로 구분하여 설명한다. 또한, 본 발명의 실시예에서는 하나의 화소의 가로(데이터선의 연장방향)의 길이는 '3a'이며, 세로(게이트선의 연장방향)의 길이는 'a'인 경우를 예로 들어 설명한다.
본 발명의 제1실시예에 따른 박막트랜지스터(T)는, 게이트선(121)의 연장방향을 기준으로 할 때, 각 화소마다 번갈아가며, 중간영역(B)과 하부영역(C)에 각각 배치된 구조를 이루고 있다. 그리고, 데이터선(141) 연장방향을 기준으로 볼때에는 하나의 열에서는 모두 중간영역(B)에 제1박막트랜지스터(T1)가 위치하고, 행방향으로 인접한 열에서는 모두 하부영역(C)에 제2박막트랜지스터(T2)가 위치하고 있다.
이와 같은 박막트랜지스터(T)의 배치구조에 의하여, 박막트랜지스터(T) 간의 거리(x)는 게이트선(121) 연장방향의 화소의 폭(a)보다 항상 길게 된다. 만약, 제1박막트랜지스터(T1)이 화소의 정 가운데에 위치하고 있다면, 박막트랜지스터 간의 거리(x)는, 도4에 도시된 바와 같이, 다음과 같이 계산된다.
X2 = a2 + (9/4)a2
상기 식으로부터, 박막트랜지스터 간의 거리(x)는 약 1.8a가 된다. 그러므로, 종래에 비교하여 약 1.8배 정도 박막트랜지스터(T) 간의 거리가 멀어지게 되어, 유기반도체용액의 제팅시, 적하되는 유기반도체용액이 튀어서 인접한 화소의 격벽(160) 내부로 유입될 가능성이 최소화 된다. 즉, 잉크젯 공정의 진행시, 공정마진이 약 80% 정도 증대되어 유기반도체용액이 다른 화소의 격벽(160) 내로 유입되는 확률이 감소되었으며 특히, 화소가 고집적화된 고정세 평판표시장치의 경우에 상술한 효과는 극대화 될 것이다.
이에 의하여, 각 화소의 유기반도체층의 두께가 거이 동일하게 되어, 각 화소의 박막트랜지스터 특성이 전체적으로 균일하게 나타나게 된다.
이하, 도 5를 참조하여 본 발명의 제2실시예에 따른 박막트랜지스터의 배치구조를 설명한다. 제2실시예에서는 제1실시예와 다른 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 상기 제1실시예에 따른다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였다.
도 5는 본 발명의 제2실시예에 따른 박막트랜지스터 기판의 배치도이다. 도5에 도시된 바와 같이, 박막트랜지스터(T)는, 게이트선(121) 연장방향을 기준으로 볼 때, 상부영역(A)과 하부영역(C)에 각 화소마다 번갈아 가며 배치되어 있다. 이와 같은 박막트랜지스터(T)의 배치구조에 의할 경우, 도5에 도시된 바와 같이, 하나의 행에 해당하는 박막트랜지스터(T) 간의 거리는 아래의 식에 의하여 약 3.16a가 된다.
X2 = a2 + 9a2
그러므로, 종래에 비하여 박막트랜지스터(T) 간의 거리(x)가 약 3.16 배 증가하였고, 공정마진도 약 216% 증가하게 된다.
한편, 2개의 행에서 상호 인접하여 배치되어 있는 박막트랜지스터(T) 간의 거리 또한 종래에 비하여 조금이나마 증가하였음을 눈으로 확인할 수 있다. 이와 같은 증가분은 화소가 고집적화된 고정세 평판표시장치의 경우에 그 증가분의 효과는 더욱 커진다.
도 6를 참조하여 본 발명의 제3실시예에 따른 박막트랜지스터의 배치구조를 설명한다. 제3실시예에서는 제1실시예와 다른 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 상기 제1실시예에 따른다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였다.
도 6은 본 발명의 제3실시예에 따른 박막트랜지스터 기판의 배치도이다. 박막트랜지스터(T)의 배치구조는 제1실시예와 동일하나, 제1실시예와 달리 화소를 상하로 분할하는 추가의 게이트선(121)이 없는 형태이다. 추가의 게이트선(121) 대신에, 게이트선(121)으로부터 분지되어 상기 데이터선(141)에 인접하여 데이터선 (141)을 따라 연장된 분지게이트선(125)이 마련되어 있다. 그리고, 중간영역(B)에 위치하는 박막트랜지스터(T)는 분지게이트선(125)에 연결되어 있다. 분지게이트선(125)의 연장길이에 따라서 박막트랜지스터(T) 간의 거리가 결정되며, 분지게이트선(125)의 단부가 중간영역(B)에 위치하는 것이 각 박막트랜지스터(T) 간의 거리가 최대로 될 수 있어 잉크젯 공정의 마진이 증대된다.
도 7은 본 발명의 제4실시예에 따른 박막트랜지스터 기판의 단면도이다. 제1실시예에서는 게이트 전극(122)이 아래쪽에 위치하는 바텀 게이트(bottom gate) 형식을 설명하였으나, 상기 박막트랜지스터의 배치구조는 케이트 전극(122)이 상부에 위치하는 탑 게이트(top gate)에서도 적용될 수 있다.
도 7에 도시된 바와 같이 절연기판(110) 상에 형성된 광차단막(115)과, 광차단막(115)을 덮고 있는 절연막(130)과, 절연막(130) 상에 광차단막(115)을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극(143) 및 드레인 전극(144), 상기 채널영역을 둘러싸면서 소스 전극(143)과 드레인 전극(144) 각각의 적어도 일부를 노출시키는 격벽(160)과, 격벽(160) 내부에 형성되어 있는 유기반도체층(170), 및 상기 유기반도체층(170) 상에 형성된 게이트 전극(122)을 포함한다. 여기서, 게이트 전극(122)와 유기반도체층(170) 사이에는 절연막 또는 제1보호막(180)이 개재되어 있다. 그리고, 광차단막(115)는 유기반도체층(170)으로 유입되는 빛을 차단하는 역할을 한다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 유기박막트랜지스터의 특성이 균일하게 나타나는 평판표시장치가 제공된다.

Claims (16)

  1. 복수의 게이트선과;
    상기 복수의 게이트선과 절연교차하여 복수의 화소를 정의하는 복수의 데이터선 및 ;
    상기 복수의 화소 각각에 마련되어 있으며, 유기반도체층을 포함하는 박막트랜지스터를 가지며,
    상기 복수의 화소는 상기 게이트선 연장방향으로 인접한 제1화소 및 제2화소를 포함하고, 상기 박막트랜지스터는 상기 제1 화소 및 상기 제2 화소 각각에 마련된 제1박막트랜지스터 및 제2박막트랜지스터를 포함하며,
    상기 제1박막트랜지스터는 상기 복수의 데이터선 중 어느 하나에 인접하여 상기 제1화소의 중간영역에 마련되어 있으며, 상기 제2박막트랜지스터는 상기 복수의 게이트선 중 어느 하나에 인접하여 상기 제2화소의 하부영역에 마련되어 있는 것을 특징으로 하는 평판표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 화소를 상하로 분할하는 추가의 게이트선을 더 포함하며,
    상기 제1박막트랜지스터는 상기 추가의 게이트선에 연결되어 있는 것을 특징으로 하는 평판표시장치.
  4. 제1항에 있어서,
    상기 게이트선으로부터 분지되어 상기 데이터선에 인접하여 상기 데이터선을 따라 연장된 분지게이트선을 더 포함하며,
    상기 제1박막트랜지스터는 상기 분지게이트선에 연결되어 있는 것을 특징으로 하는 평판표시장치.
  5. 제4항에 있어서,
    상기 분지게이트선은 상기 제1화소의 중간영역까지 연장되어 있는 것을 특징으로 하는 평판표시장치.
  6. 제1항에 있어서,
    상기 복수의 게이트선 연장방향으로 인접한 상기 박막트랜지스터 간의 거리는 상기 복수의 게이트선 연장방향으로 뻗은 상기 복수의 화소의 폭보다 긴 것을 특징으로 하는 평판표시장치.
  7. 제1항에 있어서,
    상기 제1화소와 상기 제2화소는 상호 교호적으로 배치되어 있는 것을 특징으로 하는 평판표시장치.
  8. 제6항에 있어서,
    상기 박막트랜지스터 간의 길이는 상기 화소의 폭보다 1.2배 내지 3.16배 더 큰 것을 특징으로 하는 평판표시장치.
  9. 제1항에 있어서,
    상기 유기반도체층은 잉크젯 방법에 의하여 형성되는 것을 특징으로 하는 평판표시장치.
  10. 제1항에 있어서,
    상기 박막트랜지스터는 절연기판 상에 형성되어 있는 게이트 전극과, 상기 게이트 전극을 중심으로 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하며,
    상기 유기반도체층은 상기 채널영역 상에 형성되어 있는 것을 특징으로 하는 평판표시장치.
  11. 제10항에 있어서,
    상기 채널영역을 둘러싸면서 상기 소스 전극과 상기 드레인 전극 각각의 일부분을 노출시키는 격벽을 더 포함하며,
    상기 유기반도체층은 상기 격벽 내부에 형성되어 있는 것을 특징으로 하는 평판표시장치.
  12. 제10항에 있어서,
    상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 평판표시장치.
  13. 제11항에 있어서,
    상기 격벽의 표면은 발수성 및 발유성을 갖는 것을 특징으로 하는 평판표시장치.
  14. 제1항에 있어서,
    상기 박막트랜지스터는 절연기판 상에 형성된 광차단막과, 상기 광차단막을 덮고 있는 절연막, 및 상기 절연막 상에 상기 광차단막을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하며,
    상기 유기반도체층은 상기 채널영역 상에 형성되어 있는 것을 특징으로 하는 평판표시장치.
  15. 제14항에 있어서,
    상기 유기반도체층 상의 상기 광차단막에 대응하는 위치에 형성된 게이트 전극을 더 포함하며,
    상기 유기반도체층과 상기 게이트 사이에 개재되어 있는 제1보호막을 더 포함하는 것을 특징으로 하는 평판표시장치.
  16. 제1항에 있어서,
    상기 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4개 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 테트라센 또는 펜타센의 치환기를 포함하는 유도체, 상기 티오펜 링의 2, 5위치를 통하여 4개 내지 8개가 연결된 올리고티오펜, 상기 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체, 상기 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체, 상기 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 상기 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체, 상기 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머, 상기 티오펜, 상기 페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1개 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것을 특징으로 하는 평판표시장치.
KR1020050098946A 2005-10-20 2005-10-20 평판표시장치 Active KR101272336B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050098946A KR101272336B1 (ko) 2005-10-20 2005-10-20 평판표시장치
US11/506,392 US7638802B2 (en) 2005-10-20 2006-08-18 Flat panel display including thin film transistor substrate
TW095133504A TWI352251B (en) 2005-10-20 2006-09-11 Flat panel display
CNB2006101416842A CN100483239C (zh) 2005-10-20 2006-10-09 平板显示器
JP2006286060A JP4344376B2 (ja) 2005-10-20 2006-10-20 平板表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098946A KR101272336B1 (ko) 2005-10-20 2005-10-20 평판표시장치

Publications (2)

Publication Number Publication Date
KR20070043094A KR20070043094A (ko) 2007-04-25
KR101272336B1 true KR101272336B1 (ko) 2013-06-07

Family

ID=38003371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098946A Active KR101272336B1 (ko) 2005-10-20 2005-10-20 평판표시장치

Country Status (5)

Country Link
US (1) US7638802B2 (ko)
JP (1) JP4344376B2 (ko)
KR (1) KR101272336B1 (ko)
CN (1) CN100483239C (ko)
TW (1) TWI352251B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
KR101363835B1 (ko) * 2007-02-05 2014-02-17 엘지디스플레이 주식회사 표시장치 및 이의 제조 방법
JP4882873B2 (ja) * 2007-05-31 2012-02-22 パナソニック株式会社 有機ｅｌデバイス及び有機ｅｌディスプレイパネル
JP5277675B2 (ja) * 2007-07-11 2013-08-28 株式会社リコー 有機薄膜トランジスタの製造方法
KR101302636B1 (ko) * 2007-08-30 2013-09-03 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
WO2010024035A1 (ja) * 2008-08-27 2010-03-04 シャープ株式会社 電極コンタクト構造、およびそれを備えた液晶表示装置、並びに電極コンタクト構造製造方法
JP5439837B2 (ja) * 2009-02-10 2014-03-12 ソニー株式会社 表示装置
KR102390961B1 (ko) * 2010-04-23 2022-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
CN105789264A (zh) * 2016-05-06 2016-07-20 京东方科技集团股份有限公司 一种曲面显示面板及其制备方法、显示装置
CN114361185A (zh) * 2022-01-05 2022-04-15 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134629A (ja) * 1991-11-12 1993-05-28 Fujitsu Ltd アクテイブマトリクス型液晶表示パネル及びその駆動方法
KR19980032980A (ko) * 1996-10-22 1998-07-25 가나이 츠토무 액정패널 및 액정표시장치
KR19990046897A (ko) * 1997-12-01 1999-07-05 김영환 박막 트랜지스터 및 그의 제조방법
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464570B2 (ja) 1995-08-21 2003-11-10 株式会社 日立ディスプレイズ カラー液晶表示素子
JP3216489B2 (ja) 1995-08-31 2001-10-09 富士通株式会社 アクティブマトリクス型液晶表示装置
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP2001264818A (ja) 1999-12-24 2001-09-26 Matsushita Electric Ind Co Ltd 液晶装置
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
TW514762B (en) * 2000-03-06 2002-12-21 Hitachi Ltd Liquid crystal display element having controlled storage capacitance
JP2002072250A (ja) 2000-04-24 2002-03-12 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
CN100365474C (zh) * 2000-04-24 2008-01-30 松下电器产业株式会社 显示装置及其驱动方法
CN1297720A (zh) 2000-12-28 2001-06-06 史册 医用抗菌纱布
KR100759978B1 (ko) 2001-07-12 2007-09-18 삼성전자주식회사 수직 배향형 액정 표시 장치 및 그에 사용되는 색 필터 기판
US6794220B2 (en) * 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2004012726A (ja) 2002-06-05 2004-01-15 Sharp Corp 表示装置およびその製造方法
JP4226867B2 (ja) 2002-09-25 2009-02-18 株式会社 日立ディスプレイズ 表示装置
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP2005142474A (ja) 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134629A (ja) * 1991-11-12 1993-05-28 Fujitsu Ltd アクテイブマトリクス型液晶表示パネル及びその駆動方法
KR19980032980A (ko) * 1996-10-22 1998-07-25 가나이 츠토무 액정패널 및 액정표시장치
KR19990046897A (ko) * 1997-12-01 1999-07-05 김영환 박막 트랜지스터 및 그의 제조방법
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法

Also Published As

Publication number Publication date
US7638802B2 (en) 2009-12-29
CN100483239C (zh) 2009-04-29
CN1952766A (zh) 2007-04-25
TWI352251B (en) 2011-11-11
US20070103613A1 (en) 2007-05-10
JP4344376B2 (ja) 2009-10-14
TW200717147A (en) 2007-05-01
KR20070043094A (ko) 2007-04-25
JP2007114792A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
JP4344376B2 (ja) 平板表示装置
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
CN100552924C (zh) 显示装置及其制造方法
US20070166855A1 (en) Display device and method of manufacturing the same
JP4988322B2 (ja) 表示装置とその製造方法
KR101406980B1 (ko) 표시 장치 및 그 제조 방법
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2007335862A (ja) 薄膜トランジスタ表示板及びその製造方法
US20070114525A1 (en) Display device and manufacturing method
US20080035919A1 (en) Thin film transistor array panel and method of manufacturing the same
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
JP2008078655A (ja) 薄膜トランジスタ表示板の製造方法
KR101424012B1 (ko) 표시장치와 그 제조방법
KR20070091924A (ko) 표시 장치 및 그 제조 방법
KR20070103195A (ko) 디스플레이장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051020

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20101020

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051020

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120309

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121019

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130329

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130531

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130531

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180502

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200428

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210503

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220425

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230424

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240423

Start annual number: 12

End annual number: 12