[go: up one dir, main page]

KR101258996B1 - Ｅｓｄ 보호소자 - Google Patents

Ｅｓｄ 보호소자 Download PDF

Info

Publication number
KR101258996B1
KR101258996B1 KR1020110071900A KR20110071900A KR101258996B1 KR 101258996 B1 KR101258996 B1 KR 101258996B1 KR 1020110071900 A KR1020110071900 A KR 1020110071900A KR 20110071900 A KR20110071900 A KR 20110071900A KR 101258996 B1 KR101258996 B1 KR 101258996B1
Authority
KR
South Korea
Prior art keywords
well
region
deep
doped
type
Prior art date
Application number
KR1020110071900A
Other languages
English (en)
Other versions
KR20130011027A (ko
Inventor
구용서
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020110071900A priority Critical patent/KR101258996B1/ko
Publication of KR20130011027A publication Critical patent/KR20130011027A/ko
Application granted granted Critical
Publication of KR101258996B1 publication Critical patent/KR101258996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

개시된 기술은 반도체 기판에 위치하며 N형으로 도핑된 딥 N웰; 상기 딥 N웰에 접하며 상기 딥 N웰보다 높은 농도의 N형으로 도핑된 N웰; 상기 딥 N웰에 접하며 상기 N웰에 이격되어 배치된 P웰; 상기 N웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제1 P+영역; 상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제2 P+영역; 상기 P웰에 접하며 상기 N웰보다 높은 농도의 N형으로 도핑된 N+영역; 및 상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑되고 플로팅되어 있는 P+플로팅 영역을 포함하는 ESD 보호소자에 관한 것이다.

Description

ＥＳＤ 보호소자{ESD PROTECTION DEVICE}
본 명세서에 개시된 기술은 ESD 보호소자에 관한 것이다. 보다 상세하게는 LIGBT 구조를 이용한 ESD 보호소자에 관한 것이다.
전자 소자의 중요한 응용의 하나는 오프 상태 또는 차단 상태와 온 상태 또는 낮은 임피던스 상태 사이를 스위칭하는 것이다. 사이리스터는 쌍안정 재생 스위칭 특성을 가진 일반적인 반도체 PNPN 스위칭 소자군을 일컫는다. 트랜지스터가 온 상태를 유지하기 위해서는 베이스 구동 전류나 게이트 전압을 계속 인가하여야 한다. 유용한 소자의 특성은 제어 신호를 통하여 낮은 임피던스 상태로 스위칭하기 전에는 차단 상태를 유지하고 낮은 임피던스 상태로 들어간 이후에는 제어 신호를 계속 인가할 필요가 없어야 하는 것이다. SCR(Silicon Controlled Rectifier)은 사이리스터를 부르는 이름이다. SCR은 게이트 제어 단자가 달린 4층 PNPN 구조이다. SCR을 온 상태로 스위칭하는 데 필요한 전류는 보통 mA 범위이다. 게이트 전류는 꺼져도 SCR은 계속 전도 상태에 머무를 수 있다. SCR이 전도 상태로 일단 트리거되면 게이트는 소자를 더 이상 제어할 수 없다.
3중-웰 저전압 트리거 ESD 보호소자(ELECTRO-STATIC DISCHARGE PROTECTION DEVICE)는 고속/저전압 특성을 가지는 반도체 칩에 적용할 수 있는 ESD 보호소자를 제공하는데 그 목적이 있다. 3중-웰 저전압 트리거 ESD 보호소자는 CMOS 공정기술 중 하나인 딥 웰(DEEP WELL) 공정을 이용한다. 3중-웰 저전압 트리거 ESD 보호소자는 P형 기판상에 형성된 딥N형웰; 상기 딥N형웰의 내부에서 서로 접하도록 형성된 N형웰 및 P형웰; 및 상기 P형웰에 직접 바이어스 전압을 인가하기 위한 바이어스 인가 영역을 포함하는 것을 특징으로 한다.
도 1은 종래 SCR의 문제점을 설명하기 위한 도면이다. 도 1을 참조하면, SCR(100)은 반도체 기판(110), N웰(120) 및 P웰(130) 등을 포함한다. N형으로 도핑된 N웰(120)은 제1 P+확산영역(121)과 제1 N+확산영역(122)을 포함하며, 제1 P+확산영역(121)과 제1 N+확산영역(122)은 애노드(Anode, 140)와 연결된다. P형으로 도핑된 P웰(130)은 제2 P+확산영역(131)과 제2 N+확산영역(132)을 포함하며, 제2 P+확산영역(131)과 제2 N+확산영역(132)은 캐소드(Cathode, 150)와 연결된다. N웰(120)과 P웰(130)은 서로 접하고 있으며, 접합부에서 애벌런치 항복(Avalanche Breakdown)에 의한 트리거(Trigger) 동작을 하게 된다.
도 1의 SCR(100)은 애노드(140)를 통해 들어오는 ESD 전류를 방전한다. SCR(100)은 PNPN 사이리스터로 구성된다. 사이리스터는 제1 P+확산영역(121), N웰(120), P웰(130) 및 제2 N+확산영역(132)를 포함한다. 애노드(140)로 유입된 ESD 전류에 의해 전압이 증가함에 따라, 사이리스터를 구성하는 PNP트랜지스터의 에미터-베이스(Emitter-Base) 접합(Junction)이 순방향 바이어스(Forward Bias) 상태가 되고, PNP트랜지스터가 턴-온(Turn-On)된다. PNP트랜지스터를 통해 흐르는 전류는 P웰(130)로 흐르게 되며, 이 전류에 의해 NPN트랜지스터가 턴-온 된다. N웰(120)에서 캐소드(150)로 흐르는 NPN트랜지스터의 전류는 PNP트랜지스터의 순방향 바이어스(Bias)를 잡아주고, 결국 턴-온 된 두 개의 트랜지스터에 의해 SCR(100)은 트리거(Trigger)된다. 이를 통해 PNP트랜지스터에 더 이상 바이어스를 잡아 줄 필요가 없게 되어, 애노드(140) 전압은 최소값까지 감소하게 되는데, 이를 홀딩전압(Holding voltage)이라 한다. 그 이후 SCR(100)은 정귀환(Positive Feedback) 동작을 하여 애노드(140)를 통해 들어오는 ESD 전류를 효과적으로 방전할 수 있게 된다. 이러한 SCR(100)은 N웰(120)과 P웰(130) 사이의 애벌런치 항복에 의해 20V 이상의 트리거 전압과 2V 이하의 홀딩전압을 가지고 있다. SCR(100)은 20V의 높은 트리거 전압으로 인해, 내부회로의 MOSFET 게이트 산화막(Gate Oxide)이 파괴되거나 내부선로가 열화 손상되는 것을 막을 수 없게 되는 단점이 있다. 또한, SCR(100)은 낮은 홀딩전압으로 인하여 내부 회로(Core Circuit)의 정상적인 동작에 부하로서 미치는 영향을 최소화 시키지 못하고, 전압의 오버슈팅(Overshooting)이나 노이즈(Noise)에 의한 의도되지 않은 동작이 발생하여 내부 회로의 동작에 영향을 주는 단점이 있다.
도 2는 종래 LIGBT의 문제점을 설명하기 위한 도면이다. 도 2를 참조하면, LIGBT(Lateral Insulated Gate Bipolar Transistor, 200)는 반도체 기판(210), 딥 N웰(220), P웰(230), N웰(240) 및 게이트(270)를 포함한다. 딥 N웰(220)은 반도체 기판(210)에 위치하며, N웰(240)보다 낮은 농도의 N형으로 도핑된다. P웰(230)은 딥 N웰(220)과 접하며, N웰(240)과 일정간격 이격되어 배치된다. P웰(230)은 P형으로 도핑되며, N+확산영역(231) 및 P+확산영역(232)을 포함한다. N+확산영역(231)은 N웰(240)보다 높은 농도의 N형으로 도핑되며, 에미터(260)에 연결된다. P+확산영역(232)는 P웰(230)보다 높은 농도의 P형으로 도핑되며, 에미터(260)에 연결된다. N웰(240)은 N형으로 도핑되며, P+확산영역(241)을 포함한다. P+확산영역(241)은 P웰(230)보다 높은 농도의 P형으로 도핑되며, 콜렉터(250)에 연결된다. 게이트(270)는 N+확산영역(231), P웰(230) 및 딥 N웰(220)과 접속하도록 형성된다.
도 2의 LIGBT(200)는 게이트(270)로 조절되는 대전류 스위칭 소자로 사용된다. LIGBT(200)는 게이트(270)에 일정한 전압이 가해지면, 딥 N웰(220)에 전자가 유입된다. 전자가 유입되면, P+확산영역(241)-딥 N웰(220)-P+확산영역(232)로 구성된 PNP트랜지스터가 동작하여 대전류 스위칭 소자로서 기능을 한다. 하지만, ESD 보호소자로서 LIGBT(200)를 사용할 경우, 트리거 전압이 매우 높은 반면, 홀딩전압이 매우 낮기 때문에 고전압용 ESD 보호소자로 사용하기에 부적합하다.
사이리스터를 이용한 ESD 보호소자, 10-2010-0003569, 2010.01.11.
개시된 기술이 이루고자 하는 기술적 과제는 ESD 보호소자를 제공함에 있다. 구체적으로 LIGBT 구조를 이용하여 높은 트리거 전압과 홀딩전압을 갖는 ESD 보호소자를 제공함에 있다.
상기의 기술적 과제를 해결하기 위해 개시된 기술은 반도체 기판에 위치하며 N형으로 도핑된 딥 N웰; 상기 딥 N웰에 접하며 상기 딥 N웰보다 높은 농도의 N형으로 도핑된 N웰; 상기 딥 N웰에 접하며 상기 N웰에 이격되어 배치된 P웰; 상기 N웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제1 P+영역; 상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제2 P+영역; 상기 P웰에 접하며 상기 N웰보다 높은 농도의 N형으로 도핑된 N+영역; 및 상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑되고 플로팅되어 있는 P+플로팅 영역을 포함하는 ESD 보호소자를 제공한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시 예가 다음의 효과를 전부 포함해야 한다거나 다음의 효과만을 포함한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의해 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에 의한 ESD 보호소자는 높은 홀딩전압으로 인하여 정상동작 상태에서의 래치-업 현상을 방지할 수 있는 장점이 있다. 또한, 본 발명에 의한 ESD 보호소자는 공정상 추가적인 마스크의 추가 없이 제작할 수 있는 장점이 있다. 또한, 본 발명에 의한 ESD 보호소자는 삽입된 플로팅 확산영역의 길이를 조절하여 높은 홀딩전압을 얻을 수 있는 장점이 있다. 또한, 본 발명에 의한 ESD 보호소자는 딥 N웰의 폭을 조절하여 트리거 전압을 높일 수 있는 장점이 있다. 또한, 본 발명에 의한 ESD 보호소자는 스위칭 기능을 함께 수행할 수 있는 장점이 있다.
도 1은 종래 SCR의 문제점을 설명하기 위한 도면이다.
도 2는 종래 LIGBT의 문제점을 설명하기 위한 도면이다.
도 3은 개시된 기술의 일 실시 예에 따른 ESD 보호소자를 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. “제1 ” 또는 “제2 ” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, “포함하다” 또는 “가지다”등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또, 방법 또는 동작 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 3은 개시된 기술의 일 실시 예에 따른 ESD 보호소자를 나타낸 도면이다. 도 3을 참조하면, ESD 보호소자(300)는 반도체 기판(310), 딥 N웰(320), P웰(330), N웰(340) 및 게이트(370)를 포함한다. 딥 N웰(320)은 반도체 기판(310)에 위치하며 N웰(340)보다 낮은 농도의 N형으로 도핑된다. 딥 N웰(320)의 폭(W)은 P웰(330)과 N웰(340)간의 간격을 의미하며, 마스크를 이용한 도핑 공정시 조절될 수 있다. N웰(340)은 딥 N웰(320)에 접하며, P웰(330)과 이격되어 배치된다. N웰(340)은 제1 P+영역(341)을 포함한다. 제1 P+영역(341)은 P형으로 도핑되며, P웰(330)보다 높은 농도로 도핑된다. 제1 P+영역(341)은 콜렉터(350)와 연결된다. P웰(330)은 딥 N웰(320)에 접하며 N웰(340)에 이격되어 배치된다. P웰(330)은 제2 P+영역(331), N+영역(332) 및 P+플로팅 영역(333)을 포함한다. 제2 P+영역(331)은 N+영역(332)과 P+플로팅 영역(333) 사이에 위치할 수 있다. 제2 P+영역(331)은 에미터(360)와 연결된다. 제2 P+영역(331)은 P형으로 도핑되며, P웰(330)보다 높은 농도로 도핑된다. N+영역(332)은 제2 P+영역(331)과 이격되어 배치될 수 있으며, 제2 P+영역(331)과 함께 에미터(360)에 연결된다. N+영역(332)은 N형으로 도핑되며, N웰(340)보다 높은 농도로 도핑된다. P+플로팅 영역(333)은 제1 P+영역(341)과 제2 P+영역(333) 사이에 위치할 수 있다. P+플로팅 영역(333)의 길이(L)는 마스크를 이용한 도핑 공정시 조절될 수 있다. P+플로팅 영역(333)은 P웰(330)에 플로팅 되어 있다. 플로팅 되어 있다는 것은 콜렉터, 에미터 등과 같은 단자와 연결되어 있지 않은 채 도핑되어 있다는 것을 의미할 수 있다. P+플로팅 영역(333)은 P형으로 도핑되며, P웰(330)보다 높은 농도로 도핑된다. ESD 보호소자(300)는 Advanced CMOS 공정 기술 중 하나인 딥 N웰 공정을 이용하여 LIGBT 구조를 형성하고 P웰(330)에 P+플로팅 영역(333)을 삽입할 수 있다. 제2 P+영역(331)은 게이트(370) 및 P+플로팅 확산영역의 사이에 배치될 수 있다. 또한 게이트(370)는 N+영역(332), P웰(330) 및 딥 N웰(320)에 접속되도록 배치될 수 있다. 예로서, N웰(340)의 도핑 농도는 1E17 atoms/cm^3, 딥 N웰(320)의 도핑 농도는 1E15 atoms/cm^3, N+영역(341)의 도핑 농도는 1E17 atoms/cm^3, P웰(330)의 도핑 농도는 1E17 atoms/cm^3, P+플로팅 영역(333)의 도핑 농도는 1E19 atoms/cm^3, 제1 및 제2 P+영역(341, 331)의 도핑 농도는 1E19 atoms/cm^3 일 수 있다. 도핑 농도는 공정에 따라 달라질 수 있다.
도 3의 ESD 보호소자(300)는 높은 트리거(Trigger) 전압을 갖는다. ESD 보호소자(300)는 게이트(370)를 접지로 하고 ESD 전류는 제1 P+영역(341)으로 유입되도록 구성할 수 있다. 제1 P+영역(341)으로 ESD 전류가 유입되면, 딥 N웰(320)과 N웰(340) 부분의 공핍영역이 점차 확장되어 제1 P+영역(341)에 도달 했을 때, 전류가 흐르는 리치-스로우(Reach-Through)가 유도된다. 리치-스로우로 인해 전자/정공이 발생하며, 정공이 P+플로팅 영역(333)을 지나 에미터(360)로 빠져나간다. 이 과정에서 충돌 이온화로 인해 발생하는 정공이 P+플로팅 영역(333)으로 집중되고, P웰(330)의 전위 상승을 지연시킴에 따라 높은 트리거 전압을 유도한다. 또한, ESD 전류는 N+영역(332)-P웰(330)-딥 N웰(320)로 이루어진 기생 NPN트랜지스터를 동작 시킨다. 기생 NPN트랜지스터는 제1 P+영역(341)-딥 N웰(320)-제2 P+영역(331)로 이루어진 PNP트랜지스터의 베이스 전류를 형성하여, 사이리스터의 동작을 유도한다. 도핑 농도가 낮은 딥 N웰(320)때문에, 딥 N웰(320)과 P웰(330)간 항복 전압이 높아지고, 이로 인해 ESD 보호소자(300)는 높은 트리거 전압을 갖는다. 트리거 전압은 조절될 수 있는데, N웰(340)과 P웰(330)간의 폭(W)를 크게 할수록 높아지는 경향을 갖는다.
또한, ESD 보호소자(300)는 P웰(330)내에 형성된 P+플로팅 영역(333)에 의해 높은 홀딩전압을 갖는다. P+플로팅 영역(333)으로 정공이 이동하며, P+플로팅 영역(333)은 정공의 이동량을 증가시켜, NPN트랜지스터의 베이스 전류를 증가시킨다. 증가된 베이스 전류는 전류이득(Beta)을 감소시켜 ESD 보호소자(300)는 높은 홀딩전압을 갖게 된다. P+플로팅 영역(333)의 길이(L)를 조절하여 베이스 전류를 조절할 수 있으며, 길이가 길어질수록 베이스 전류가 증가하는 경향을 갖는다. 베이스 전류의 증가로 전류이득이 감소되어 홀딩전압이 높아지게 된다. 결국, ESD 보호소자(300)는 PNP 및 NPN트랜지스터의 정궤환 동작에 의해 기판 내부에서 전류 경로를 형성시켜 ESD 전류를 방전 시킨다. 상술한 바와 같이 높은 홀딩전압을 갖는 ESD 보호소자(300)는 높은 공급 전압을 갖는 고전압 집적회로에 사용이 가능하다.
또한, ESD 보호소자(300)는 PNP트랜지스터의 동작을 유도하는 스위칭 소자로 사용이 가능하다. 게이트(370)에 바이어스 인가시, 게이트(370)는 N+영역(332), P웰(330) 및 딥 N웰(320)에 위치하여, 전자가 딥 N웰(320)에 유입될 수 있도록 채널을 형성한다. 전자가 딥 N웰(320)로 유입되면서, ESD 보호소자(300)는 제1 P+영역-딥 N웰(320)-제2 P+영역(331)로 형성되는 PNP트랜지스터 동작을 유도하는 스위칭 소자로 사용할 수 있다. 종래의 LIGBT회로는 스위칭 소자로 사용하기 위해 게이트를 콜렉터와 에미터 사이에 위치시켰으나, 본 발명의 일 실시 예에 따른 ESD 보호소자(300)는 콜렉터(350)와 게이트(370) 사이에 에미터(360)를 위치시켰다. 게이트(370)는 P+플로팅 영역(333)으로 인해 기존의 LIBGT와 같은 위치에 위치할 수 없으므로, 상술한 위치에 위치한다. 이러한 배치를 통해 ESD 보호소자(300)는 ESD 보호소자뿐만 아니라, 스위칭 소자로서의 기능을 함께 수행할 수 있다.
본 발명에 따른 ESD 보호소자는 전류 구동 능력이 우수하고, 트리거 전압이 높은 LIGBT 구조를 이용하여 내부 회로 동작 전압 이상의 홀딩전압을 갖고 동작하는 ESD 보호소자를 제공함으로써, 고전압 집적회로에 안정성과 신뢰성을 제공한다. 본 발명에 따른 ESD 보호소자는 MOSFET 기반의 ESD 보호소자보다 면적 대비 전류 구동 능력이 우수하여, 내부회로 설계 면적 효율성이 향상되며, 모든 고전압 집적회로에 적용이 가능하다.

Claims (6)

  1. 반도체 기판에 위치하며 N형으로 도핑된 딥 N웰;
    상기 딥 N웰에 접하며 상기 딥 N웰보다 높은 농도의 N형으로 도핑된 N웰;
    상기 딥 N웰에 접하며 상기 N웰에 이격되어 배치된 P웰;
    상기 N웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제1 P+영역;
    상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑된 제2 P+영역;
    상기 P웰에 접하며 상기 N웰보다 높은 농도의 N형으로 도핑된 N+영역; 및
    상기 P웰에 접하며 상기 P웰보다 높은 농도의 P형으로 도핑되고 플로팅되어 있는 P+플로팅 영역; 을 포함하며,
    상기 딥 N웰은 상기 반도체 기판 내에 위치하되, 상기 딥 N웰의 일정 부분은 상기 반도체 기판의 표면에 노출되며,
    상기 N+ 영역은 상기 제2 P+ 영역과 이격되어 위치하고,
    상기 P+ 플로팅 영역은 상기 제2 P+ 영역 및 상기 N+ 영역과 이격되어 위치하는 ESD(Electro Static Discharge) 보호소자.
  2. 제 1항에 있어서,
    상기 제2 P+영역 및 상기 N+영역은 에미터에 연결되고,
    상기 제1 P+영역은 컬렉터에 연결되는 ESD 보호소자.
  3. 제 2항에 있어서,
    상기 P+플로팅 영역은 상기 제1 P+영역과 상기 제2 P+영역 사이에 형성되는 ESD 보호소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 N+ 영역, 상기 P 웰 및 상기 딥 N웰에 모두 전기적으로 연결된 게이트를 더 포함하는 ESD 보호소자
  6. 제5항에 있어서,
    상기 게이트는 상기 딥 N 웰로 전자를 유입하는 ESD 보호소자.
KR1020110071900A 2011-07-20 2011-07-20 Ｅｓｄ 보호소자 KR101258996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071900A KR101258996B1 (ko) 2011-07-20 2011-07-20 Ｅｓｄ 보호소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071900A KR101258996B1 (ko) 2011-07-20 2011-07-20 Ｅｓｄ 보호소자

Publications (2)

Publication Number Publication Date
KR20130011027A KR20130011027A (ko) 2013-01-30
KR101258996B1 true KR101258996B1 (ko) 2013-05-07

Family

ID=47840070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071900A KR101258996B1 (ko) 2011-07-20 2011-07-20 Ｅｓｄ 보호소자

Country Status (1)

Country Link
KR (1) KR101258996B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085367B1 (ko) 2013-05-27 2020-03-06 삼성디스플레이 주식회사 게이트 구동부 및 그것을 포함하는 표시 장치
CN112635458B (zh) * 2020-10-14 2024-04-30 上海华力微电子有限公司 一种硅控整流器及其制造方法

Also Published As

Publication number Publication date
KR20130011027A (ko) 2013-01-30

Similar Documents

Publication Publication Date Title
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
KR101315990B1 (ko) 정전기 방전 보호 장치
KR20000035771A (ko) 정전 방전동안에 기생 바이폴라 트랜지스터의 영향을감소시키는 회로 및 방법
KR101944189B1 (ko) 정전기 방전 보호소자
KR101959117B1 (ko) Esd 보호소자
KR102142156B1 (ko) 높은 홀딩 전압을 갖는 듀얼 구조의 정전기 방전 보호소자
TWI414066B (zh) 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置
US6717219B1 (en) High holding voltage ESD protection structure for BiCMOS technology
KR101524408B1 (ko) 정전기 방전 보호소자
CN101350348B (zh) 使静电电流耗散的方法
KR20200066853A (ko) 듀얼 이미터 구조를 갖는 정전기 방전 보호소자
KR101258996B1 (ko) Ｅｓｄ 보호소자
KR101281784B1 (ko) Ｅｓｄ 보호소자
US10381340B2 (en) Electrostatic discharge protection with integrated diode
KR102383641B1 (ko) 실리콘 제어 정류기 기반 esd 보호 소자
KR101834520B1 (ko) 정전 방전 보호 소자
KR101699616B1 (ko) 정전기 방전 보호소자
KR101806832B1 (ko) 정전 방전 보호 소자
KR101884552B1 (ko) 정전기 방전 보호소자
CN111900160A (zh) 一种功率器件静电放电保护电路
CN111900159A (zh) 功率器件静电放电保护电路
KR101944190B1 (ko) 정전기 방전 보호소자
KR101258993B1 (ko) Ｅｓｄ 보호소자
KR102262041B1 (ko) 정전기 방전 보호소자
KR102406290B1 (ko) Scr 기반의 높은 홀딩 전압을 갖는 듀얼 구조의 esd 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110720

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120917

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130130

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160325

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180411

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180411

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190408

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200326

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210325

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230403

Start annual number: 11

End annual number: 11