[go: up one dir, main page]

KR101245942B1 - 액정패널, 액정표시장치 그의 구동방법 - Google Patents

액정패널, 액정표시장치 그의 구동방법 Download PDF

Info

Publication number
KR101245942B1
KR101245942B1 KR1020060041426A KR20060041426A KR101245942B1 KR 101245942 B1 KR101245942 B1 KR 101245942B1 KR 1020060041426 A KR1020060041426 A KR 1020060041426A KR 20060041426 A KR20060041426 A KR 20060041426A KR 101245942 B1 KR101245942 B1 KR 101245942B1
Authority
KR
South Korea
Prior art keywords
data
supplied
subpixel
subpixels
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060041426A
Other languages
English (en)
Other versions
KR20070109011A (ko
Inventor
윤상창
김재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060041426A priority Critical patent/KR101245942B1/ko
Publication of KR20070109011A publication Critical patent/KR20070109011A/ko
Application granted granted Critical
Publication of KR101245942B1 publication Critical patent/KR101245942B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터라인과 이와 전기적으로 연결된 데이터 드라이버 IC의 출력 채널 수를 감소시켜 제조비용을 절감할 수 있는 액정패널, 액정표시장치 및 그의 구동방법이 개시된다.
본 발명에 따른 액정패널은 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인;을 포함하는 것을 특징으로 한다.
데이터라인 감소, 서브픽셀

Description

액정패널, 액정표시장치 그의 구동방법{Liquid crystal panel and Liquid crystal display device and method driving for the same}
도 1은 종래의 액정표시장치의 액정패널을 개략적으로 나타낸 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.
도 3은 도 2의 액정패널을 개략적으로 나타낸 도면.
도 4는 도 2의 게이트 드라이버의 게이트 구동전압을 나타낸 파형도.
도 5는 도 3의 액정패널에 실제로 공급되는 데이터 전압을 나타낸 도면.
도 6은 도 2의 액정패널의 다른 실시예를 나타낸 도면.
도 7은 도 3의 액정패널의 또 다른 실시예를 나타낸 도면.
도 8은 도 7의 액정패널에 실제로 공급되는 데이터 전압을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102, 202, 302:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110a ~ 110c:제 1 내지 제 3 화소전극
310a ~ 310d:제 1 내지 제 4 화소전극
본 발명은 표시장치에 관한 것으로, 특히 라인의 개수와 드라이버 IC의 출력채널 수를 감소 시켜 제조비용을 절감할 수 있는 액정패널, 액정표시장치 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 LCD(Liquid Crystal Display device, 이하 '액정표시장치'라 함), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고 일부는 이미 여러장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(CRT)을 대체하면서 액정표시장치가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
상기 액정표시장치는 소정의 화상을 표시하는 액정패널과 상기 액정패널을 구동하는 구동부로 구분된다.
도 1은 종래의 액정표시장치의 액정패널을 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정패널(2)에는 복수의 화소영역(P)을 정 의하는 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 내지 제 5 데이터라인(DL1 ~ DL5)이 배열되어 있고, 그 교차부에는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)와 전기적으로 연결된 화소전극(10)이 형성되어 있다.
상기 화소영역(P)은 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 이루어져 있고 상기 제 1 서브픽셀(SP1)은 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 및 제 4 데이터라인(DL1, DL4)이 교차되는 영역으로 정의되고, 제 2 서브픽셀(SP2)은 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 2 데이터라인(DL2)이 교차되는 영역으로 정의되고, 제 3 서브픽셀(SP3)은 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 3 데이터라인(DL3)이 교차되는 영역으로 정의된다.
상기 제 1 서브픽셀(SP1)에는 도시되지 않은 제 2 기판의 적색 컬러필터(R)와 대응되는 제 1 화소전극(10a)이 형성되고 상기 제 2 서브픽셀(SP2)에는 제 2 기판의 녹색 컬러필터(G)와 대응되는 제 2 화소전극(10b)이 형성되고, 상기 제 3 서브픽셀(SP3)에는 제 2 기판의 청색 컬러필터(B)와 대응되는 제 3 화소전극(10c)이 형성되어 있다.
상기 제 2 게이트라인(GL2)으로 게이트 스캔신호가 공급되면, 상기 제 2 게이트라인(GL2)과 연결된 박막트랜지스터(TFT)는 턴-온(turn-on)된다. 상기 박막트랜지스터(TFT)가 턴-온(turn-on) 되면 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)에 형성된 제 1 내지 제 3 화소전극(10a ~ 10c)에는 데이터라인(DL1 ~ DL5)을 통해 데이터 전압이 공급된다.
상기 제 1 내지 제 3 화소전극(10a ~ 10c)에 공급된 각각의 데이터 전압이 조합을 이루며 하나의 화소영역(P)에 해당하는 계조를 표시하게 된다.
이와 같이, 종래 액정패널(2)의 서브픽셀(SP)들은 상기 게이트라인(GL1 ~ GL4)과 데이터라인(DL1 ~ DL5)의 교차부에 형성되기 때문에 상기 데이터라인(DL1 ~ DL5) 수만큼 수직라인을 형성한다. 상기 서브픽셀(SP)들은 5개의 수평라인 및 4개의 수평라인을 이루도록 매트릭스 형태로 배치된다.
여기서 알 수 있듯이, 종래에는 상기 서브픽셀(SP)들을 구동하기 위하여 5개의 데이터라인(DL1 ~ DL5)을 필요로 한다. 따라서, 상기 서브픽셀(SP)을 구동하기 위하여 5개의 복수의 데이터라인이 형성되고, 이에 따른 공정 시간 및 제조비용이 증가되는 단점이 있다.
또한, 상기 데이터라인을 각각 구동하기 위한 드라이버 IC의 출력채널 수가 증가하게 된다. 상기 드라이버 IC의 출력채널 수가 증가함에 따라 이에 따른 제조비용 또한 증가하게 된다.
따라서, 본 발명은 라인의 개수와 드라이버 IC의 출력채널 수를 감소시켜 제조비용을 절감할 수 있는 액정패널, 액정표시장치 및 그의 구동방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정패널은 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인;을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정패널과, 상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 게이트 드라이버 및 상기 제 1 및 제 2 데이터라인으로 제 1 내지 제 3 데이터 전압을 공급하는 데이터 드라이버를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치의 구동방법은 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정표시장치에 있어서, 상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 단계와, 상기 게이트라인의 구동에 따라 상기 제 1 및 제 2 데이터라인에 선택적으로 제 1, 제 2 및 제 3 데이터 전압을 공급하는 단계 및 상기 제 1, 제 2 및 제 3 데이터 전압에 해당하는 영상을 표시하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정패널은 제 1, 제 2, 제 3 및 제 4 서브픽셀과, 상기 제 1 및 제 2 서브픽셀 사이에 형성된 제 1 데이터라인과, 상기 제 3 및 제 4 서브픽셀 사이에 형성된 제 2 데이터라인 및 상 기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1, 제 2, 제 3 및 제 4 서브픽셀과, 상기 제 1 및 제 2 서브픽셀 사이에 형성된 제 1 데이터라인과, 상기 제 3 및 제 4 서브픽셀 사이에 형성된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정패널과, 상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 게이트 드라이버 및 상기 제 1 및 제 2 데이터라인으로 제 1 내지 제 4 데이터 전압을 공급하는 데이터 드라이버를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치의 구동방법은 제 1, 제 2, 제 3 및 제 4 서브픽셀과, 상기 제 1 및 제 2 서브픽셀 사이에 형성된 제 1 데이터라인과, 상기 제 3 및 제 4 서브픽셀 사이에 형성된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정표시장치에 있어서, 상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 단계와, 상기 게이트라인의 구동에 따라 상기 제 1 및 제 2 데이터라인에 선택적으로 제 1, 제 2, 제 3 및 제 4 데이터 전압을 공급하는 단계 및 상기 제 1, 제 2, 제 3 및 제 4 데이터 전압에 해당하는 영상을 표시하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시하는 액정패널(102)과, 상기 액정패널(102)을 구동하는 게이트 드라이버(104) 및 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)를 포함한다.
상기 액정패널(102)은 2개의 유리기판과, 상기 2개의 유리기판 사이에 형성된 액정층으로 구성된다. 상기 액정패널(102)에는 복수의 화소영역을 정의하는 복수의 게이트라인(GL1 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되어 소정의 화상을 표시한다.
상기 액정패널(102)에 대한 상세 설명은 도 3을 통해 후술할 것이다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 공급된 게이트 제어신호에 따라 상기 복수의 게이트라인(GL1 ~ GLn)으로 스캔신호를 공급한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 공급된 데이터 제어신호에 따라 상기 복수의 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급한다. 상기 데이터 전압은 상기 타이밍 컨트롤러(108)로부터 공급된 R, G, B 데이터 신호를 아날로그 전압으로 변환한 전압이다.
상기 데이터 드라이버(106)는 복수의 데이터 드라이버 IC를 구비하는데 상기 데이터 드라이버 IC는 상기 액정패널(102) 상에 형성된 데이터라인과 대응되는 출력 채널을 갖고 있다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수 평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭신호(CLK)를 이용해서 상기 게이트 제어신호 및 데이터 제어신호를 생성한다.
또한, 상기 타이밍 컨트롤러(108)는 상기 시스템으로부터 공급된 R, G, B 데이터 신호를 상기 액정패널(102)의 모드에 맞도록 정렬하여 상기 데이터 드라이버(106)로 공급한다.
도 3은 본 발명의 제 1 실시예에 따른 액정패널을 나타낸 도면이다.
도 3에 도시된 바와 같이, 상기 액정패널(102)에는 제 1 내지 제 4 게이트라인(GL1 ~ GL4)과 제 1 내지 제 4 데이터라인(DL1 ~ DL4)이 배열된다. 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)은 상기 제 1 내지 제 4 데이터라인(DL1 ~ DL4)과 교차되어 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)을 정의한다.
구체적으로, 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)은 제 1 또는 제 3 데이터라인(DL1, DL3)과 교차되어 각각 제 1 및 제 2 서브픽셀(SP1, SP2)을 정의하고, 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)은 제 2 또는 제 4 데이터라인(DL2, DL4)과 교차되어 각각 제 3 서브픽셀(SP3)을 정의한다.
즉, 상기 제 1 데이터라인(DL1)의 좌우측에 제 1 및 제 2 서브픽셀(SP1, SP2)이 형성되고, 상기 제 2 데이터라인(DL2)의 좌측에 제 3 서브픽셀(SP3)이 형성된다.
도 3에서는 상기 제 2 데이터라인(DL2)의 좌측에 제 3 서브픽셀(SP3)이 형성되는 것으로 도시되었지만, 상기 제 3 서브픽셀(SP3)은 상기 제 2 데이터라인(DL2)의 우측에 형성될 수도 있다.
마찬가지로, 상기 제 3 및 제 4 데이터라인(DL3, DL4)도 그 좌우측에 각각 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)이 형성될 수 있다.
상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)에 의해 단위 화소영역(P)이 정의된다. 예컨대, 상기 제 1 서브픽셀(SP1)은 적색 화상이 표시되는 영역이고, 상기 제 2 서브픽셀(SP2)은 녹색 화상이 표시되는 영역이며, 상기 제 3 서브픽셀(SP3)은 청색 화상이 표시되는 영역일 수 있다.
상기 제 1 및 제 2 서브픽셀(SP1, SP2)은 동일 데이터라인 즉, 제 1 및 제 3 데이터라인(DL1, DL3)을 공유하는 반면에, 상기 제 3 서브픽셀(SP3)은 제 2 및 제 4 데이터라인(DL2, DL4)을 독립적으로 연결한다.
상기 제 1 서브픽셀(SP1)에는 도시되지 않은 제 2 기판의 적색 컬러필터(R)와 대응되는 제 1 화소전극(110a)이 형성되고, 상기 제 2 서브픽셀(SP2)에는 제 2 기판의 녹색 컬러필터(G)와 대응되는 제 2 화소전극(110b)이 형성되고, 상기 제 3 서브픽셀(SP3)에는 제 2 기판의 청색 컬러필터(B)와 대응되는 제 3 화소전극(110c)이 형성된다.
이하에서는 설명의 편의를 위해 제 2 게이트라인(GL2)과 제 1 및 제 2 데이터라인(DL1, DL2)에 의해 정의된 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 한정하여 설명하지만, 두개의 데이터라인에 의해 또 다른 제 1 내지 제 3 서브픽셀이 반복 배열되어 액정패널이 구성됨을 자명하다.
상기 제 1 서브픽셀(SP1)에는 2 개의 박막트랜지스터 즉, 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성된다.
상기 제 1 박막트랜지스터(TFT-1)는 소스 단자와 화소전극(R)과 연결되고 드레인 단자가 제 1 데이터라인(DL1)과 연결되고, 상기 제 2 박막트랜지스터(TFT-2)는 소스 단자가 상기 제 1 박막트랜지스터(TFT-2)의 게이트 단자와 연결되고 드레인 단자가 다음단의 게이트라인, 즉 제 3 게이트라인(GL3)에 연결되며 게이트 단자가 현재 단의 게이트라인 즉, 제 2 게이트라인(GL2)에 연결된다.
따라서, 상기 제 2 게이트라인(GL2)으로 공급된 제 2 스캔신호(SP2)에 의해 상기 제 2 박막트랜지스터(TFT-2)가 턴-온(turn-on)될때, 상기 제 2 박막트랜지스터(TFT-2)를 경유하여 상기 제 3 게이트라인(GL3)으로 공급된 제 1 스캔신호(SP1)가 상기 제 1 박막트랜지스터(TFT-1)로 공급된다.
이러한 경우, 상기 제 1 박막트랜지스터(TFT-1)가 상기 제 2 스캔신호(SP2)에 의해 턴-온(turn-on)되게 되어, 상기 제 1 박막트랜지스터(TFT-1)를 경유하여 상기 제 1 데이터라인(DL1)으로 공급된 제 1 데이터 전압이 제 1 화소전극(110a)으로 인가된다.
그러므로, 상기 제 1 화소전극(110a)에 상기 제 1 데이터라인(DL1)으로부터 공급된 제 1 데이터 전압을 인가하기 위해서는 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 동시에 턴-온(turn-on) 되어야 하고, 이를 위해 상기 제 1 및 제 2 스캔신호(SP1, SP2)가 일부 구간 동안 중첩되어야 한다.
상기 제 2 및 제 3 게이트라인(GL2, GL3)으로 제 2 및 제 1 스캔신호(SP2, SP1)가 동시에 공급되는 경우, 상기 제 2 박막트랜지스터(TFT-2)를 경유한 제 1 스캔신호(SP1)에 의해 상기 제 1 박막트랜지스터(TFT-1)가 턴-온(turn-on) 되어 상기 제 1 데이터라인(DL1)으로부터 공급된 제 1 데이터 전압이 상기 제 1 박막트랜지스터(TFT-1)를 경유하여 상기 제 1 화소전극(110a)에 인가된다.
이에 반하여, 상기 제 2 게이트라인(GL2)으로 제 2 스캔신호(SP2)가 공급되는 한편 상기 제 3 게이트라인(GL3)으로 상기 제 1 스캔신호(SP1)가 공급되지 않는 경우, 상기 제 2 박막트랜지스터(TFT-2)는 턴-온(turn-on) 되지만 상기 제 2 박막트랜지스터(TFT-2)를 경유하는 제 1 스캔신호(SP1)가 공급되지 않기 때문에 상기 제 1 박막트랜지스터(TFT-1)는 턴-오프(turn-off) 되어, 상기 제 1 데이터라인(DL1)으로 공급된 제 1 데이터 전압은 상기 제 1 화소전극(110a)으로 공급되지 않는다.
결국, 상기 제 2 및 제 1 스캔신호(SP2, SP1)가 동시에 공급될때 상기 제 1 화소전극(110a)에 제 1 데이터라인(DL1)으로부터 공급된 제 1 데이터 전압이 인가되고, 상기 제 2 스캔신호(SP2)만 공급되는 경우에는 상기 제 1 화소전극(110a)에 어떠한 데이터 전압도 인가되지 않는다.
상기 제 2 서브픽셀(SP2)에는 하나의 박막트랜지스터, 제 3 박막트랜지스터(TFT-3)가 형성된다. 상기 제 3 박막트랜지스터(TFT-3)는 소스 단자가 제 2 화소전극(110b)에 연결되고 드레인 단자가 상기 제 1 데이터라인(DL1)에 연결되며 게이트 단자가 상기 제 2 게이트라인(GL2)에 연결된다.
따라서, 상기 제 3 박막트랜지스터(TFT-3)는 상기 제 2 게이트라인(GL2)으로 공급된 제 2 스캔신호(SP2)에 의해서만 턴-온(turn-on)되고, 상기 제 3 박막트랜지스터(TFT-3)가 턴-온(turn-on) 될때 상기 제 3 박막트랜지스터(TFT-3)를 경유하여 상기 제 1 데이터라인(DL1)으로부터 공급된 제 2 데이터 전압이 상기 제 2 화소전극(110b)으로 인가된다.
상기 제 3 서브픽셀(SP3)에는 2개의 박막트랜지스터 즉, 제 4 및 제 5 박막트랜지스터(TFT-4, TFT-5)가 형성된다. 즉, 상기 제 3 서브픽셀(SP3)은 상기 제 2 데이터라인(DL2)이 연결되는 것을 제외하고는 상기 제 1 서브픽셀(SP1)과 유사하다.
상기 제 4 박막트랜지스터(TFT-4)는 소스 단자가 제 3 화소전극(110c)과 연결되고 드레인 단자가 제 2 데이터라인(DL2)과 연결되고 제 5 박막트랜지스터(TFT-5)는 소스 단자가 상기 제 4 박막트랜지스터(TFT-4)의 게이트 단자와 연결되고 드레인 단자가 다음단의 게이트라인 즉, 제 3 게이트라인(GL3)에 연결되며 게이트 단자는 현재 단의 게이트라인, 즉 제 2 게이트라인(GL2)에 연결된다.
따라서, 상기 제 2 게이트라인(GL2)으로 공급된 제 2 스캔신호(SP2에 의해 상기 제 5 박막트랜지스터(TFT-5)가 턴-온(turn-on)될 때, 상기 제 5 박막트랜지스터(TFT-5)를 경유하여 상기 제 3 게이트라인(GL3)으로부터 공급된 제 1 스캔신호(SP1)가 상기 제 4 박막트랜지스터(TFT-4)로 공급된다.
이러한 경우, 상기 제 4 박막트랜지스터(TFT-4)가 상기 제 2 스캔신호(SP2)에 의해 턴-온(turn-on)되게 되어, 상기 제 4 박막트랜지스터(TFT-4)를 경유하여 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압이 제 3 화소전극(110c)으로 인가된다.
그러므로, 상기 제 3 화소전극(110c)에 상기 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압을 인가하기 위해서는 상기 제 4 및 제 5 박막트랜지스터(TFT-4, TFT-5)가 동시에 턴-온(turn-on)되어야 하고, 이를 위해 상기 제 2 및 제 1 스캔신호(SP2, SP1)가 일부 구간 동안 중첩되어야 한다.
상기 제 2 및 제 3 게이트라인(GL2, GL3)으로 상기 제 2 및 제 1 스캔신호(SP2, SP1)가 동시에 공급되는 경우, 상기 제 5 박막트랜지스터(TFT-5)를 경유한 제 1 스캔신호(SP1)에 의해 상기 제 4 박막트랜지스터(TFT-4)가 턴-온(turn-on)되어 상기 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압이 상기 제 4 박막트랜지스터(TFT-4)를 경유하여 제 3 화소전극(110c)으로 인가된다.
이에 반하여, 상기 제 2 게이트라인(GL2)으로 제 2 스캔신호(SP2)가 공급되는 한편 상기 제 3 게이트라인(GL3)으로 제 1 스캔신호가 공급되지 않는 경우, 상기 제 5 박막트랜지스터(TFT-5)는 턴-온(turn-on) 되지만 상기 제 5 박막트랜지스터(TFT-5)를 경유하는 제 1 스캔신호(SP1)가 공급되지 않기 때문에 상기 제 4 박막트랜지스터(TFT-4)가 턴-온(turn-on) 되지 않는다.
이로인해, 상기 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압이 상기 제 3 화소전극(110c)에 인가되지 않는다.
결국, 상기 제 2 및 제 1 스캔신호(SP2, SP1)가 동시에 공급될때 상기 제 3 화소전극(110c)에 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압이 인가되고, 상기 제 2 스캔신호(SP2)만 공급될때에는 상기 제 3 화소전극(110c)에 어떠한 데이터 전압도 공급되지 않는다.
따라서, 제 1 구간 동안 제 2 및 제 1 스캔신호(SP2, SP1)가 상기 제 2 및 제 3 게이트라인(GL2, GL3)으로 동시에 공급되는 경우, 상기 제 1 데이터라인DL1)으로부터 공급된 제 1 데이터 전압이 상기 제 1 서브픽셀(SP1)의 제 1 화소전극(110a)에 공급되는 한편 상기 제 2 데이터라인(DL2)으로부터 공급된 제 3 데이터 전압이 상기 제 3 서브픽셀(SP3)의 제 3 화소전극(110c)으로 인가된다.
이어서, 제 2 구간 동안 상기 제 2 스캔신호(SP2) 만이 상기 제 2 게이트라인(GL2)으로 공급되는 경우, 상기 제 1 데이터라인(DL1)으로부터 공급된 제 2 데이터 전압이 상기 제 2 서브픽셀(SP2)의 제 2 화소전극(110b)으로 인가된다.
이와 같이, 상기 제 1 및 제 2 서브픽셀(SP1, SP2)은 동일 데이터라인(DL)인 제 1 데이터라인(DL1)을 공유하여 정의되고 상기 제 3 서브픽셀(SP3)은 제 2 데이터라인(DL2)으로 정의된다.
결국, 상기 제 1 및 제 2 서브픽셀(SP1, SP2)이 동일 데이터라인(DL1)을 공유하여 정의됨에 따라 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 정의되는 화소영역(P)은 2개의 데이터라인으로도 정의될 수 있다.
이로인해, 상기 액정패널(102) 상에 배열된 데이터라인(DL1 ~ DL4)의 수는 종래의 액정패널에 비해
Figure 112006032394034-pat00001
정도 감소될 수 있다.
또한, 상기 데이터라인과 전기적으로 연결된 상기 데이터 드라이버 IC의 출력채널 수가 감소될 수 있다. 상기 데이터라인 수와 데이터 드라이버 IC의 출력채널 수가 감소함에 따라 이를 제조하는데에 따른 제조비용을 절감할 수 있다.
도 4는 도 2의 게이트 드라이버의 게이트 구동전압을 나타낸 파형도이다.
도 3 및 도 4에 도시된 바와 같이, 상기 게이트 드라이버(도 2의 104)는 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)에 순차적으로 게이트 스캔신호를 공급한다.
상기 게이트 드라이버(104)는 상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 각각 제 1 스캔신호(SP1)와 제 2 스캔신호(SP2)를 공급한다. 상기 제 2 스캔신호(SP2)는 상기 제 1 스캔신호(SP1) 보다 넓은 폭을 갖도록 설정된다.
상기 게이트 드라이버(104)는 상기 제 1 게이트라인(GL1)에 공급된 제 2 스캔신호(SP2)와 제 2 게이트라인(GL2)에 공급된 제 1 스캔신호(SP1)가 1/2 수평구간(예를 들어, 1/2H) 동안 중첩되도록 한다. 상기 제 1 게이트라인(GL1)에는 1 수평구간(1H) 동안 제 2 스캔신호(SP2)만 공급된다.
상기 게이트 드라이버(104)는 상기 제 1 게이트라인(GL1)에 1 수평구간(1H) 동안 상기 제 2 스캔신호(SP2)를 공급하고 상기 제 2 게이트라인(GL2)에 1/2 수평구간(1/2H) 동안 상기 제 1 스캔신호(SP1)를 공급한다. 이어, 상기 게이트 드라이버(104)는 나머지 1/2 수평구간(1/2H) 동안 상기 제 2 게이트라인(GL2)으로 상기 제 1 및 제 2 스캔신호(SP1, SP2)를 공급하지 않는다.
연속하여, 상기 게이트 드라이버(104)는 제 2 게이트라인(GL2)에 1 수평구간(1H) 동안 상기 제 2 스캔신호(SP2)를 공급하고 상기 제 3 게이트라인(GL3)에 1/2 수평구간(1/2H) 동안 상기 제 1 스캔신호(SP1)를 공급한다.
상기 제 1 내지 제 4 게이트라인(GL1 ~ GL4)으로 공급된 게이트 스캔신호에 대해 구체적으로 설명하면 다음과 같다.
상기 제 2 게이트라인(GL2)으로 1 수평구간(1H) 동안 제 2 스캔신호(SP2)가 공급되고 상기 제 3 게이트라인(GL3)으로 1/2 수평구간(1/2H) 동안 제 1 스캔신호(SP1)가 공급되어 상기 1/2 수평구간(1/2H) 동안 중첩되는 구간을 A 구간이라고 정의한다.
상기 A 구간 동안 상기 제 2 게이트라인(GL2)으로 정의된 제 1 및 제 3 서브픽셀(SP1, SP3)의 제 2 및 제 5 박막트랜지스터(TFT-2, TFT-5)와 제 2 서브픽셀(SP2)의 제 3 박막트랜지스터(TFT-3)는 턴-온(turn-on) 된다.
상기 제 2 게이트라인(GL2)과 전기적으로 연결된 상기 제 2 및 제 3 박막트랜지스터(TFT-2, TFT-3)의 게이트 단자로 상기 제 2 스캔신호(SP2)가 공급되고 이와 동시에, 상기 제 3 게이트라인(GL3)과 전기적으로 연결된 상기 제 2 박막트랜지스터(TFT-2)의 소스 단자와 상기 제 5 박막트랜지스터(TFT-5)의 소스 단자로 상기 제 1 스캔신호(SP1)가 공급된다.
상기 제 2 박막트랜지스터(TFT-2)의 소스 단자는 제 1 박막트랜지스터(TFT-1)의 게이트 단자와 전기적으로 연결되고 상기 제 5 박막트랜지스터(TFT-5)의 소스 단자는 상기 제 4 박막트랜지스터(TFT-4)의 게이트 단자와 전기적으로 연결되기 때문에, 상기 제 1 및 제 3 서브픽셀(SP1, SP3)의 제 1 및 제 4 박막트랜지스터(TFT-1, TFT-4)의 게이트 단자로 상기 제 1 스캔신호(SP1)가 공급되면서 상기 제 1 및 제 4 박막트랜지스터(TFT-1,TFT-4)가 턴-온(turn-on) 된다.
이로인해, 제 1 내지 제 4 데이터라인(DL1 ~ DL4)으로부터 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 제 1 및 제 3 데이터 전압이 공급된다. 상기 제 1 및 제 3 데이터 전압은 상기 제 1 및 제 3 서브픽셀(SP1, SP3)에 각각 형성된 제 1 및 제 3 화소전극(R, B)으로 공급된다.
상기 A 구간 동안 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 데이터 전압이 공급된다. 이때, 상기 A 구간 동안 상기 제 2 서브픽셀(SP2)로 공급된 데이터 전압은 더미 데이터 전압이다. 즉, 상기 A 구간 동안 상기 제 2 서브픽셀(SP2)로 공급된 데이터 전압은 실제 화상을 표시하기 위한 전압이 아니다.
연속하여, 상기 제 2 게이트라인(GL2)으로 상기 제 2 스캔신호(SP2)가 공급된 상태가 지속되고, 상기 제 3 게이트라인(GL3)으로 제 1 스캔신호(SP1)가 공급되지 않는 구간을 B 구간이라고 정의한다.
상기 B 구간 동안 상기 제 2 게이트라인(GL2)으로만 제 2 스캔신호(SP2)가 공급되기 때문에 상기 제 2 게이트라인(GL2)과 연결된 제 2, 제 3 및 제 5 박막트랜지스터(TFT-2, TFT-3, TFT-5)가 모두 턴-온(turn-on) 되더라도, 어떠한 신호도 상기 제 2 및 제 5 박막트랜지스터(TFT-2, TFT-5)를 경유하지 않게 되어 상기 제 2 및 제 5 박막트랜지스터(TFT-2, TFT-5)에 연결된 제 1 및 제 4 박막트랜지스터(TFT-1, TFT-4)가 턴-온(turn-on) 되지 않고, 상기 제 2 서브픽셀(SP2)에 형성된 제 3 박막트랜지스터(TFT-3)만 턴-온(turn-on) 된다.
따라서, 상기 제 2 서브픽셀(SP2)에 제 2 데이터 전압이 공급된다.
결국, 상기 B 구간 동안 상기 제 2 서브픽셀(SP2)에 형성된 제 2 화소전극(B)으로 제 2 데이터 전압이 공급된다. 상기 B 구간 동안 상기 제 2 서브픽셀(SP2)로 공급된 제 2 데이터 전압이 실제 화상을 표시하기 위한 전압이 된다.
상기 A와 B 구간 동안 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 데이터 전압이 공급되어 액정패널(도 2의 102) 상에 소정의 화상이 표시된다.
이어서, 상기 제 3 게이트라인(GL3)으로 제 2 스캔신호(SP2)가 공급되고, 제 4 게이트라인(GL4)으로 상기 제 1 스캔신호(SP1)가 공급되는 구간을 C 구간이라 정의한다. 상기 C 구간 동안 상기 제 2 게이트라인(GL2)에는 상기 제 1 및 제 2 스캔신호(SP1, SP2)가 공급되지 않는다.
상기 C 구간 동안 상기 제 3 게이트라인(GL3)으로 정의된 제 1 및 제 3 서브픽셀(SP1, SP3)에 형성된 제 2 및 제 5 박막트랜지스터(TFT-2, TFT-5)와 제 2 서브픽셀(SP2)에 형성된 제 3 박막트랜지스터(TFT-3)로 제 2 스캔신호(SP2)가 공급된다. 이로인해, 상기 제 2, 제 3 및 제 5 박막트랜지스터(TFT-2, TFT-3, TFT-5)는 턴-온(turn-on) 된다.
상기 제 2 및 제 5 박막트랜지스터(TFT-2, TFT-5)가 턴-온(turn-on)됨에 따라 상기 제 1 및 제 3 서브픽셀(SP1, SP3)에 형성된 상기 제 1 및 제 4 박막트랜지스터(TFT-1, TFT-4)가 턴-온(turn-on) 된다.
상기 C 구간 동안 상기 제 1 및 제 3 서브픽셀(SP1, SP3)에 형성된 제 1 및 제 4 박막트랜지스터(TFT-1, TFT-4)가 턴-온(turn-on)되고 이로인해, 제 1 내지 제 4 데이터라인(DL1 ~ DL4)을 통해 상기 제 1 및 제 3 서브픽셀(SP1, SP3)로 제 1 및 제 3 데이터 전압이 공급된다.
즉, 상기 제 1 및 제 3 서브픽셀(SP1, SP3)에 형성된 제 1 및 제 3 화소전극(R, B)으로 상기 제 1 및 제 3 데이터 전압이 공급된다.
상기 C 구간 동안 상기 제 2 서브픽셀(SP2)로 공급된 데이터 전압은 더미 데이터 전압이다. 상기 C 구간 동안 상기 제 2 화소전극(B)으로 공급된 데이터 전압은 실제 화상을 표시하기 위한 전압이 아니다.
상기 A 구간과 마찬가지로 상기 C 구간 동안 상기 제 2 서브픽셀(SP2)로 공급된 데이터 전압은 더미 데이터 전압이다.
연속하여, 상기 제 3 게이트라인(GL3)에 공급된 상기 제 2 스캔신호(SP2)가 지속되고 상기 제 4 게이트라인(GL4)으로 상기 제 1 스캔신호(SP1)가 공급되지 않는 구간을 D 구간으로 정의한다.
상기 D 구간 동안 상기 제 2 서브픽셀(SP2)에 형성된 제 3 박막트랜지스터(TFT-3)만 턴-온(turn-on) 된다. 상기 제 3 박막트랜지스터(TFT-3)가 턴-온(turn-on) 됨에 따라 상기 제 2 서브픽셀(SP2)로 제 2 데이터 전압이 공급된다.
상기 D 구간 동안 상기 제 2 서브픽셀(SP2)로 공급되는 제 2 데이터 전압이 실제 화상을 표시하기 위한 전압이다.
도 5는 도 3의 액정패널에 실제로 공급되는 데이터 전압을 나타낸 도면이다.
도 4 및 도 5에 도시된 바와 같이, 상기 A 구간동안 제 1 데이터 전압(R)이 기수번째 데이터라인(DL1, DL3)으로 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 1 데이터 전압(R)은 상기 기수번째 데이터라인(DL1, DL3)과 전기적으로 연결된 제 1 서브픽셀(SP1)로 공급된다.
또한, 상기 A 구간동안 제 3 데이터 전압(B)이 우수번째 데이터라인(DL2, DL4)으로 공급되고 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 3 데이터 전압(B)은 상기 우수번째 데이터라인(DL2, DL4)과 연결된 제 3 서브픽셀(SP3)로 공급된다.
연속하여, 상기 B 구간동안 제 2 데이터 전압(G)이 기수번째 데이터라인(DL1, DL3)으로 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 2 데이터 전압(G)은 상기 기수번째 데이터라인(DL1, DL3)과 전기적으로 연결된 제 2 서브픽셀(SP2)로 공급된다. 또한 상기 B 구간동안에 상기 우수번째 데이터라인(DL2, DL4)에는 어떠한 데이터 전압도 공급되지 않는다.
결국, 상기 B 구간에서는 상기 기수번째 데이터라인(DL1, DL3)으로만 제 2 데이터 전압(G)이 공급된다.
상기 A 구간동안 공급된 제 1 및 제 3 데이터 전압(R, B)과 상기 B 구간동안 공급된 제 2 데이터 전압(G)은 각각 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 공급되어 하나의 계조를 표시하게 된다.
상기 A 구간과 마찬가지로 C 구간동안 제 1 데이터 전압(R)이 기수번째 데이터라인(DL1, DL3)으로 공급되고, 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 1 데이터 전압(R)은 상기 기수번째 데이터라인(DL1, DL3)과 연결된 제 1 서브픽셀(SP1)로 공급된다.
또한, 상기 C 구간동안 제 3 데이터 전압(B)이 우수번째 데이터라인(DL2, DL4)으로 공급되고, 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 3 데이터 전압(B)은 상기 우수번째 데이터라인(DL2, DL4)과 연결된 제 3 서브픽셀(SP3)로 공급된다.
연속하여, 상기 B 구간과 마찬가지로 상기 D 구간동안 제 2 데이터 전압(G)이 기수번째 데이터라인(DL1, DL3)으로 공급되고, 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 2 데이터 전압(G)은 상기 기수번째 데이터라인(DL1, DL3)과 연결된 제 2 서브픽셀(SP2)로 공급된다. 또한, 상기 D 구간동안 상기 우수번째 데이터라인(DL2, DL4)으로는 어떠한 데이터 전압도 공급되지 않는다.
결국, 상기 D 구간에서는 상기 기수번째 데이터라인(DL1, DL3)으로만 제 2 데이터 전압(G)이 공급된다.
상기 C 구간동안 공급된 제 1 및 제 3 데이터 전압(R, B)과 상기 D 구간동안 공급된 제 2 데이터 전압(G)은 각각 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)로 공급되어 하나의 계조를 표시하게 된다.
상기 제 1 및 제 3 데이터 전압(R, B)은 상기 A 및 C 구간동안 제 1 및 제 3 서브픽셀(SP1, SP3)로 공급되고, 상기 제 2 데이터 전압(G)은 상기 B, D 구간동안 제 2 서브픽셀(SP2)로 공급된다. 상기 제 1 내지 제 3 서브픽셀(SP1 ~ SP3)에 각각 제 1, 제 2, 제 3 데이터 전압(R, G, B)이 공급되어 상기 액정패널(도 3의 102) 상에 소정의 화상이 표시될 수 있다.
이와 같이, 본 발명에 따른 액정패널은 동일 데이터라인을 공유하는 제 1 및 제 2 서브픽셀(SP1, SP2)과 상기 데이터라인과 인접한 데이터라인으로 정의된 제 3 서브픽셀(SP3)로 화소영역을 구성함에 따라 데이터라인 수를 감소시킬 수 있다. 화소영역당 2개의 데이터라인만을 필요로 하므로 데이터라인 수 감소 및 상기 데이터라인과 전기적으로 연결된 데이터 드라이버 IC의 출력채널 수 또한 감소된다.
상기 데이터라인 수와 상기 데이터라인과 전기적으로 연결된 데이터 드라이버 IC의 출력채널 수가 감소됨에 따라 이를 제조하는 제조비용이 절감될 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 액정패널을 나타낸 도면이다.
도 6에 도시된 바와 같이, 다른 실시예에 따른 액정패널(202)은 우수번째 데이터라인(DL2, DL4)을 공유하여 정의된 제 2 및 제 3 서브픽셀(SP2, SP3)과 상기 우수번째 데이터라인(DL2, DL4)과 인접한 기수번째 데이터라인(DL1, DL3)으로 정의된 제 1 서브픽셀(SP1)로 구성된 복수의 화소영역(P)을 구비한다.
상기 액정패널(202)에 대한 상세한 설명 중 도 3에 도시된 액정패널(102)과 동일한 부분은 생략하기로 한다.
이때, 상기 제 2 서브픽셀(SP2)은 우수번째 데이터라인(DL2, DL4)의 좌측에 형성되고 상기 제 3 서브픽셀(SP3)은 상기 우수번째 데이터라인(DL2, DL4)의 우측에 형성된다. 상기 제 1 서브픽셀(SP1)은 기수번째 데이터라인(DL1, DL3)의 좌측에 형성된다.
상기 제 1 서브픽셀(SP1)에는 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성되고, 상기 제 2 서브픽셀(SP2)에는 제 4 및 제 5 박막트랜지스터(TFT-4, TFT-5)가 형성되며 상기 제 3 서브픽셀(SP3)에는 상기 제 3 박막트랜지스터(TFT-3)가 형성된다.
상기 제 1 내지 제 5 박막트랜지스터(TFT-1 ~ TFT-5)는 도 3에 도시된 제 1 내지 제 5 박막트랜지스터(TFT-1 ~ TFT-5)와 동일하다.
도 7은 본 발명의 제 3 실시예에 따른 액정패널을 나타낸 도면이다.
도 7에 도시된 바와 같이, 상기 액정패널(302)은 제 1 데이터라인(DL1)을 공유하는 제 1 및 제 2 서브픽셀(SP1, SP2)과 제 2 데이터라인(DL2)을 공유하는 제 3 및 제 4 서브픽셀(SP3, SP4)로 구성된 복수의 화소영역을 구비한다.
상기 액정패널(302)에 대한 상세한 설명 중 도 3에 도시된 액정패널(102)과 동일한 부분은 생략하기로 한다.
상기 제 1 서브픽셀(SP1)에는 도시되지 않는 적색 컬러필터(R)와 대응되는 제 1 화소전극(310a)이 형성되고, 상기 제 2 서브픽셀(SP2)에는 제 1 녹색 컬러필터(G1)와 대응되는 제 2 화소전극(310b)이 형성되며 상기 제 3 서브픽셀(SP3)에는 제 2 녹색 컬러필터(G2)와 대응되는 제 3 화소전극(310c)이 형성되고, 상기 제 4 서브픽셀(SP4)에는 청색 컬러필터(B)와 대응되는 제 4 화소전극(310d)이 형성된다.
상기 제 1 내지 제 4 서브픽셀(SP1 ~ SP4)은 화소영역(P)을 정의한다.
상기 제 1 및 제 2 서브픽셀(SP1, SP2)은 제 1 데이터라인(DL1)을 공유하는데, 상기 제 1 서브픽셀(SP1)은 상기 제 1 데이터라인(DL1)의 좌측에 형성되고 상기 제 2 서브픽셀(SP2)은 상기 제 1 데이터라인(DL1)의 우측에 형성된다.
상기 제 3 및 제 4 서브픽셀(SP3, SP4)은 제 2 데이터라인(DL2)을 공유하는데, 상기 제 3 서브픽셀(SP3)은 상기 제 2 데이터라인(DL2)의 좌측에 형성되고 상기 제 4 서브픽셀(SP4)은 상기 제 2 데이터라인(DL2)의 우측에 형성된다.
상기 제 1 서브픽셀(SP1)에는 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성되고, 상기 제 2 서브픽셀(SP2)에는 제 3 박막트랜지스터(TFT-3)가 형성되고, 상기 제 3 서브픽셀(SP3)에는 제 4 박막트랜지스터(TFT-4)가 형성되고, 상기 제 4 서브픽셀(SP4)에는 제 5 및 제 6 박막트랜지스터(TFT-5, TFT-6)가 형성된다.
상기 제 1 내지 제 6 박막트랜지스터(TFT-1 ~ TFT-3)는 도 3에 도시된 제 1 내지 제 3 박막트랜지스터(TFT-1 ~ TFT-3)와 동일한 기능을 수행한다.
이때, 상기 제 2 서브픽셀(SP2)에 형성된 제 2 화소전극(310b)은 제 1 녹색 컬러필터(G1)에 대응되고 제 3 서브픽셀(SP3)에 형성된 제 3 화소전극(310c)은 제 2 녹색 컬러필터(G2)에 대응된다.
상기 제 2 게이트라인(GL2)으로 제 2 스캔신호(SP2)가 공급되고 상기 제 3 게이트라인(GL3)으로 제 1 스캔신호(SP1)가 공급되면, 상기 제 1 서브픽셀(SP1)에 형성된 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 동시에 턴-온(turn-on) 되고 상기 제 1 데이터라인(DL1)으로부터 공급된 제 1 데이터 전압이 상기 제 1 화소전극(310a)에 인가된다.
이때, 상기 제 4 서브픽셀(SP4)에 형성된 제 5 및 제 6 박막트랜지스터(TFT-5, TFT-6)가 동시에 턴-온(turn-on) 되고 상기 제 2 데이터라인(DL2)으로부터 공급된 제 4 데이터 전압이 상기 제 4 화소전극(310d)에 인가된다.
이어서, 상기 제 2 게이트라인(GL2)으로 제 2 스캔신호(SP2)가 공급되고 상기 제 3 게이트라인(GL3)으로 제 1 스캔신호(SP1)가 공급되지 않으면, 상기 제 2 서브픽셀(SP2)에 형성된 제 3 박막트랜지스터(TFT-3)가 턴-온(turn-on) 되고 상기 제 1 데이터라인(DL1)으로부터 공급된 제 2 데이터 전압이 상기 제 2 화소전극(310b)에 인가된다.
이때, 상기 제 3 서브픽셀(SP3)에 형성된 제 4 박막트랜지스터(TFT-4) 또한 턴-온(turn-on) 되어 상기 제 2 데이터라인(GL2)으로부터 공급된 제 3 데이터 전압이 상기 제 3 화소전극(310c)에 인가된다.
도 8은 도 7의 액정패널에 실제로 공급되는 데이터 전압을 나타낸 도면이다.
도 4 및 도 8에 도시된 바와 같이, 상기 A 구간동안 상기 기수번째 데이터라인(DL1, DL3)으로 제 1 데이터 전압(R)이 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 1 데이터 전압(R)은 제 1 서브픽셀(SP1)로 공급된다.
동시에, 상기 우수번째 데이터라인(DL2, DL4)으로는 제 4 데이터 전압(B)이 공급되고 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 4 데이터 전압(B)은 제 4 서브픽셀(SP4)로 공급된다.
연속하여, 상기 B 구간동안 상기 기수번째 데이터라인(DL1, DL3)으로 제 2 데이터 전압(G1)이 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 2 데이터 전압(G1)은 제 2 서브픽셀(SP2)로 공급된다.
동시에, 상기 우수번째 데이터라인(DL2, DL4)으로 제 3 데이터 전압(G2)이 공급되고 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 3 데이터 전압(G2)은 제 3 서브픽셀(SP3)로 공급된다.
상기 제 2 및 제 3 데이터 전압(G1, G2)은 각각 제 2 및 제 3 서브픽셀(SP2, SP3)로 공급되고 상기 제 2 및 제 3 서브픽셀(SP2, SP3)로 공급된 제 2 및 제 3 데이터 전압(G1, G2)은 하나의 녹색 데이터 전압(G)을 표시한다.
상기 A 구간동안 공급된 제 1 및 제 4 데이터 전압(R, B)과 상기 B 구간동안 공급된 제 2 및 제 3 데이터 전압(G1, G2)은 각각 상기 제 1 내지 제 4 서브픽셀로 공급되어 하나의 계조를 표시하게 된다.
이어, 상기 C 구간동안 상기 기수번째 데이터라인(DL1, DL3)으로 제 1 데이터 전압(R)이 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 1 데이터 전압(R)은 제 1 서브픽셀(SP1)로 공급된다. 동시에 상기 우수번째 데이터라인(DL2, DL4)으로 제 4 데이터 전압(B)이 공급되고 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 4 데이터 전압(B)은 제 4 서브픽셀(SP4)로 공급된다.
연속하여, 상기 D 구간동안 상기 기수번째 데이터라인(DL1, DL3)으로 제 2 데이터 전압(G1)이 공급되고 상기 기수번째 데이터라인(DL1, DL3)으로 공급된 제 2 데이터 전압(G1)은 제 2 서브픽셀(SP2)로 공급된다. 동시에 상기 우수번째 데이터라인(DL2, DL4)으로 제 3 데이터 전압(G2)이 공급되고 상기 우수번째 데이터라인(DL2, DL4)으로 공급된 제 3 데이터 전압(G2)은 제 3 서브픽셀(SP3)로 공급된다.
상기 제 2 및 제 3 데이터 전압(G1, G2)은 각각 제 2 및 제 3 서브픽셀(SP2, SP3)로 공급되고 상기 제 2 및 제 3 서브픽셀(SP2, SP3)로 공급된 제 2 및 제 3 데이터 전압(G1, G2)은 하나의 녹색 데이터 전압(G)을 표시한다.
결국, 상기 C 구간동안 공급된 제 1 및 제 4 데이터 전압(R, B)과 상기 D 구간동안 공급된 제 2 및 제 3 데이터 전압(G1, G2)은 각각 상기 제 1 내지 제 4 서브픽셀(SP1 ~ SP4)로 공급되어 하나의 계조를 표시하게 된다.
상기 1 및 제 4 데이터 전압(R, B)은 상기 A, C 구간동안 제 1 및 제 4 서브픽셀(SP1, SP4)로 공급되고, 상기 제 2 및 제 3 데이터 전압(G1, G2)은 상기 B, D 구간동안 제 2 및 제 3 서브픽셀(SP2, SP3)로 공급된다. 상기 제 1 내지 제 4 서브 픽셀(SP1 ~ SP4)에 각각 제 1 내지 제 4 데이터 전압(R, G1, G2, B)이 공급되어 상기 액정패널(302) 상에 소정의 화상이 표시될 수 있다.
이와 같이, 본 발명에 따른 액정패널은 하나의 데이터라인을 2개의 서브픽셀이 공유함에 따라 데이터라인이 감소시키고 상기 데이터라인과 전기적으로 연결된 데이터 드라이버 IC의 출력채널 수를 감소시킬 수 있다. 상기 데이터라인 수가 감소하고 데이터 드라이버 IC의 출력 채널 수가 감소하게 됨에 따라 상기 데이터라인과 상기 데이터 드라이버 IC를 제조하는 제조비용이 절감될 수 있다.
본 발명에 따른 액정패널은 동일 데이터라인을 공유하는 제 1 및 제 2 서브픽셀과 상기 데이터라인과 인접한 데이터라인으로 정의된 제 3 서브픽셀로 하나의 화소영역을 정의함에 따라 한 화소영역당 2개의 데이터라인만을 필요로 하므로 데이터라인 수를 감소시킬 수 있다.
또한, 상기 데이터라인 수가 감소됨에 따라 상기 데이터라인과 전기적으로 연결된 데이터 드라이버 IC의 출력채널 수가 감소하여 상기 데이터라인과 상기 데이터 드라이버 IC를 제조하는 제조비용이 절감될 수 있다.
본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야 할 것이다.

Claims (37)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정패널;
    상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 게이트 드라이버; 및
    상기 제 1 데이터라인은 제 1 구간동안 상기 제 1 서브픽셀로 제 1 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 1 구간동안 상기 제 3 서브픽셀로 제 3 데이터 전압을 공급하고, 상기 제 1 데이터라인은 제 2 구간동안 상기 제 2 서브픽셀로 제 2 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 2 구간동안 어떠한 데이터 전압도 공급하지 않는 데이터 드라이버를 포함하는 것을 특징으로 하는 액정표시장치.
  27. 제 26항에 있어서,
    상기 제 2 스캔신호는 상기 제 1 스캔신호 보다 넓은 폭을 갖도록 설정되는 것을 특징으로 하는 액정표시장치.
  28. 제 1, 제 2, 제 3 및 제 4 서브픽셀과, 상기 제 1 및 제 2 서브픽셀 사이에 형성된 제 1 데이터라인과, 상기 제 3 및 제 4 서브픽셀 사이에 형성된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정패널;
    상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 게이트 드라이버; 및
    상기 제 1 데이터라인은 제 1 구간동안 상기 제 1 서브픽셀로 제 1 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 1 구간동안 상기 제 4 서브픽셀로 제 4 데이터 전압을 공급하고, 상기 제 1 데이터라인은 제 2 구간동안 상기 제 2 서브픽셀로 제 2 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 2 구간동안 상기 제 3 서브픽셀로 제 3 데이터 전압을 공급하는 데이터 드라이버를 포함하는 것을 특징으로 하는 액정표시장치.
  29. 제 28항에 있어서,
    상기 제 2 스캔신호는 상기 제 1 스캔신호 보다 넓은 폭을 갖도록 설정되는 것을 특징으로 하는 액정표시장치.
  30. 제 1, 제 2 및 제 3 서브픽셀과, 상기 제 1 및 제 2 서브픽셀에 공통으로 연결된 제 1 데이터라인과, 상기 제 3 서브픽셀과 전기적으로 연결된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정표시장치의 구동방법에 있어서,
    상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 단계;
    상기 게이트라인의 구동에 따라 상기 제 1 및 제 2 데이터라인에 선택적으로 제 1, 제 2 및 제 3 데이터 전압을 공급하는 단계; 및
    상기 제 1, 제 2 및 제 3 데이터 전압에 해당하는 영상을 표시하는 단계를 포함하고,
    상기 제 1 데이터라인은 제 1 구간동안 상기 제 1 서브픽셀로 상기 제 1 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 1 구간동안 상기 제 3 서브픽셀로 상기 제 3 데이터 전압을 공급하고, 상기 제 1 데이터라인은 제 2 구간동안 상기 제 2 서브픽셀로 상기 제 2 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 2 구간동안 어떠한 데이터 전압도 공급하지 않는 것을 특징으로 하는 액정표시장치의 구동방법.
  31. 삭제
  32. 제 30항에 있어서,
    상기 제 1 구간은 상기 게이트라인으로 상기 제 2 스캔신호가 공급되고 상기 게이트라인과 인접한 또 다른 게이트라인으로 상기 제 1 스캔신호가 공급되는 구간인 것을 특징으로 하는 액정표시장치의 구동방법.
  33. 제 30항에 있어서,
    상기 제 2 구간은 게이트라인으로 상기 제 2 스캔신호가 공급되고 상기 게이트라인과 인접한 또 다른 게이트라인으로 상기 제 1 스캔신호가 공급되지 않는 구간인 것을 특징으로 하는 액정표시장치의 구동방법.
  34. 제 1, 제 2, 제 3 및 제 4 서브픽셀과, 상기 제 1 및 제 2 서브픽셀 사이에 형성된 제 1 데이터라인과, 상기 제 3 및 제 4 서브픽셀 사이에 형성된 제 2 데이터라인 및 상기 제 1 및 제 2 데이터라인과 교차로 배열된 게이트라인을 포함한 액정표시장치의 구동방법에 있어서,
    상기 게이트라인으로 제 1 및 제 2 스캔신호를 공급하는 단계;
    상기 게이트라인의 구동에 따라 상기 제 1 및 제 2 데이터라인에 선택적으로 제 1, 제 2, 제 3 및 제 4 데이터 전압을 공급하는 단계; 및
    상기 제 1, 제 2, 제 3 및 제 4 데이터 전압에 해당하는 영상을 표시하는 단계를 포함하고,
    상기 제 1 데이터라인은 제 1 구간동안 상기 제 1 서브픽셀로 상기 제 1 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 1 구간동안 상기 제 4 서브픽셀로 상기 제 4 데이터 전압을 공급하고, 상기 제 1 데이터라인은 제 2 구간동안 상기 제 2 서브픽셀로 상기 제 2 데이터 전압을 공급하고 상기 제 2 데이터라인은 상기 제 2 구간동안 상기 제 3 서브픽셀로 상기 제 3 데이터 전압을 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  35. 삭제
  36. 제 34항에 있어서,
    상기 제 1 구간은 상기 게이트라인으로 상기 제 2 스캔신호가 공급되고 상기 제 1 게이트라인과 인접한 또 다른 게이트라인으로 상기 제 1 스캔신호가 공급되는 구간인 것을 특징으로 하는 액정표시장치의 구동방법.
  37. 제 34항에 있어서,
    상기 제 2 구간은 상기 게이트라인으로 상기 제 2 스캔신호가 공급되고 상기 게이트라인과 인접한 또 다른 게이트라인으로 상기 제 1 스캔신호가 공급되지 않는 구간인 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020060041426A 2006-05-09 2006-05-09 액정패널, 액정표시장치 그의 구동방법 Active KR101245942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041426A KR101245942B1 (ko) 2006-05-09 2006-05-09 액정패널, 액정표시장치 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041426A KR101245942B1 (ko) 2006-05-09 2006-05-09 액정패널, 액정표시장치 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20070109011A KR20070109011A (ko) 2007-11-15
KR101245942B1 true KR101245942B1 (ko) 2013-03-21

Family

ID=39063580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041426A Active KR101245942B1 (ko) 2006-05-09 2006-05-09 액정패널, 액정표시장치 그의 구동방법

Country Status (1)

Country Link
KR (1) KR101245942B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765726B1 (ko) 2010-02-01 2017-08-08 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101641364B1 (ko) * 2010-03-05 2016-07-20 엘지디스플레이 주식회사 액정표시장치
KR102458079B1 (ko) * 2017-11-17 2022-10-24 엘지디스플레이 주식회사 표시장치와 그 차지 쉐어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001934A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001934A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시패널

Also Published As

Publication number Publication date
KR20070109011A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
EP2199850B1 (en) Liquid crystal display with pixel pairs using a common gate line
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
TWI417824B (zh) 用於顯示裝置之閘極驅動器及具有該閘極驅動器之顯示裝置
US8711073B2 (en) Flat panel crystal display employing simultaneous charging of main and subsidiary pixel electrodes
US9715133B2 (en) Liquid crystal display and driving method thereof
US20070091044A1 (en) Liquid crystal display with improved pixel configuration
US20140218347A1 (en) Liquid crystal display and driving method thereof
JP2007188089A (ja) 液晶表示装置
KR20030083309A (ko) 액정표시장치
US20160351137A1 (en) Display device
KR101243540B1 (ko) 액정표시장치
KR20080092819A (ko) 액정표시장치
KR20030083312A (ko) 액정표시장치
KR102562943B1 (ko) 표시 장치
KR20050070364A (ko) 액정표시장치
US8310471B2 (en) Display apparatus and method for driving the same
CN101527124A (zh) 液晶显示器的驱动方法
KR101245942B1 (ko) 액정패널, 액정표시장치 그의 구동방법
KR20130035029A (ko) 액정표시장치 및 그 구동방법
CN113393788A (zh) 显示面板的驱动方法、装置及显示装置
JP5789354B2 (ja) 電気光学装置及び電子機器
KR20100003517A (ko) 액정표시장치의 회전 구동방법
JP2010102217A (ja) 電気光学装置及び電子機器
KR101872481B1 (ko) 액정표시장치 및 그 구동방법
KR100933446B1 (ko) 액정표시장치의 구동장치 및 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060509

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110504

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060509

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130314

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130314

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170215

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20190215

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210215

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220210

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230215

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250218

Start annual number: 13

End annual number: 13