[go: up one dir, main page]

KR101236797B1 - 반도체 패키지 제조 방법 - Google Patents

반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101236797B1
KR101236797B1 KR1020110096667A KR20110096667A KR101236797B1 KR 101236797 B1 KR101236797 B1 KR 101236797B1 KR 1020110096667 A KR1020110096667 A KR 1020110096667A KR 20110096667 A KR20110096667 A KR 20110096667A KR 101236797 B1 KR101236797 B1 KR 101236797B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
underfill material
protective film
substrate
temporary protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110096667A
Other languages
English (en)
Inventor
김근수
박준영
김소민
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110096667A priority Critical patent/KR101236797B1/ko
Application granted granted Critical
Publication of KR101236797B1 publication Critical patent/KR101236797B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩과 기판이 전도성 연결단자로 연결된 후, 반도체 칩과 기판의 사이 공간에 언더필 재료를 충진할 때, 언더필 재료가 반도체 칩의 백면(back side)면으로 올라타는 레진 크리핑 현상을 방지할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.
즉, 본 발명은 기판의 전도성패드에 전도성 연결단자를 매개로 반도체 칩을 적층하는 반도체 패키지에 있어서, 반도체 칩의 백면에 미리 임시 보호막을 코팅한 후, 언더필 재료의 충진 공정이 완료된 후, 임시 보호막을 제거해줌으로써, 언더필 재료에 의한 반도체 칩의 백면이 오염되는 현상을 용이하게 방지할 수 있도록 한 반도체 패키지 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조 방법{Method for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩과 기판이 전도성 연결단자로 연결된 후, 반도체 칩과 기판의 사이 공간에 언더필 재료를 충진할 때, 언더필 재료가 반도체 칩의 백면(back side)면으로 올라타는 레진 크리핑 현상을 방지할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.
반도체 패키지의 소형화를 위하여, 반도체 칩의 전극패드(=본딩패드)와 기판의 전도성패턴간을 전도성 연결단자(금속 재질의 플립칩, 범프, 구리필러, 솔더볼 등)를 매개로 전기적으로 연결시킨 구조의 반도체 패키지가 제안되고 있으며, 그 대표적인 예로서 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array), 웨이퍼 레벨 칩 사이즈/스케일 패키지(WLCSP: wafer level chip size/scale package), 칩-온-글래스(chip-on-glass)/TCP(tape carrier package) 방식의 패키지 등을 들 수 있다.
여기서, 반도체 칩과 기판간을 전도성 연결단자로 연결시킨 반도체 패키지의 일례를 첨부한 도 2 및 도 3을 참조로 설명하면 다음과 같다.
도 2 및 도 3에서, 도면부호 10은 기판(PCB: Printed Circuit Board)이고, 도면부호 20은 반도체 칩을 나타낸다.
상기 기판(10)의 구조를 보면, 상면 중앙부에는 반도체 칩(20)을 전도성 연결단자(22)를 매개로 부착시키기 위한 전도성패드(12)가 형성되어 있고, 상하면에는 상부 패키지(30)의 솔더볼(32)이 융착되는 자리인 다수의 상부 볼랜드(14) 및 마더보드에 연결되는 솔더볼(34)이 융착되는 하부 볼랜드(16)가 형성되어 있다.
또한, 상기 전도성패드(12)와 상부 볼랜드(14)간의 경계영역에는 평면에서 보았을 때 사각 고리 형상을 띠는 절연성의 솔더레지스트 댐(18, solder resist dam)이 형성되어 있는 바, 이 솔더레지스트 댐(18)은 하기와 같이 언더필 재료(24)가 외부방향으로 넘치는 것을 차단하는 역할을 하게 된다.
이러한 상태에서, 기판(10)의 전도성패드(12)에 반도체 칩(20)을 전기적 신호 교환 가능하게 부착시키게 되는데, 반도체 칩(20)의 저면에 형성된 본딩패드와 기판의 전도성패드(12)간을 전도성 연결단자(22: 금속 재질의 플립칩, 범프, 구리필러, 솔더볼 등)를 매개로 연결함으로써, 기판(10)의 전도성패드(12)에 대한 반도체 칩(20)의 전기적 부착이 이루어진다.
다음으로, 상기 반도체 칩(20)과 기판(10)의 사이공간, 즉 다수의 전도성 연결단자(22)들이 존재하는 공간내에 일종의 절연재인 언더필 재료(24)가 충진된다.
보다 상세하게는, 상기 기판(10)과 반도체 칩(20)간의 사이공간 일측쪽 입구에서 언더필 재료(24)를 디스펜싱하게 되면, 모세관 현상에 의하여 다수의 전도성 연결단자(22)들이 존재하는 공간으로 언더필 재료(24)가 빨려들어가게 된다.
이렇게 언더필 재료(24)를 충진시키는 이유는 전도성 연결단자(22)간의 절연을 유지하는 동시에 전도성 연결단자(22)들을 견고하게 잡아주어 전도성 연결단자(22)의 탈락 현상 등을 방지하는데 있다.
이때, 상기 언더필 재료(24)가 기판(10)의 상부 볼랜드(14)을 포함하는 바깥쪽 영역으로 흐르는 것을 솔더레지스트 댐(18)에서 차단하게 된다.
이후, 상부 및 하부패키지가 적층된 구조를 구현하기 위하여, 상기 기판(10)의 상부 볼랜드(14)에 상부패키지(30)의 기판 저면에 융착된 솔더볼(32)의 하단을 접합시키는 과정이 더 진행될 수 있다.
그러나, 상기와 같이 언더필 충진 공정시 다음과 같은 문제점이 발생되고 있다.
첫째, 언더필 재료가 과다하게 디스펜싱되는 경우, 언더필 재료(24)가 기판(10)과 반도체 칩(20)간의 사이공간내로 빨려들어갈 뿐만 아니라, 빨려들어가지 못한 일부의 언더필 재료(24)가 반도체 칩(20)의 상면으로 타고 올라가서 반도체 칩의 상면을 오염시키는 레진 크리핑(resin creeping) 현상이 발생되는 문제점이 있다.
둘째, 언더필 공정시, 언더필 재료(24)가 기판(10)과 반도체 칩(20)간의 사이공간내로 빨려들어갈 뿐만 아니라, 그 반대쪽 방향(기판의 바깥쪽 영역)으로도 일부가 흘러가서 기판이 오염되는 문제점이 있다.
셋째, 언더필 재료(24)가 솔더레지스트 댐(18)을 타고 넘어가, 기판의 바깥쪽 영역에 형성된 상부 볼랜드(14)쪽으로 흐르는 오버플로우(overflow) 현상이 발생되어, 결국 상부 볼랜드가 오염되어 상부패키지의 솔더볼 융착이 제대로 이루어지지 않는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기판의 전도성패드에 전도성 연결단자를 매개로 반도체 칩을 적층하는 반도체 패키지에 있어서, 반도체 칩의 백면에 미리 임시 보호막을 코팅한 후, 언더필 재료의 충진 공정을 진행하고, 이후에 임시 보호막을 제거해줌으로써, 언더필 재료에 의한 반도체 칩의 백면이 오염되는 현상을 용이하게 방지할 수 있도록 한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 반도체 칩의 상면(백면)에 임시 보호막을 코팅하는 단계와; 반도체 칩의 저면에 형성된 본딩패드와 기판의 전도성패드 간을 전도성 연결단자로 연결하여, 기판에 대하여 반도체 칩을 전기적으로 부착하는 단계와; 반도체 칩과 기판 간의 사이공간에 언더필 재료를 충진하는 단계와; 반도체 칩의 백면에 코팅된 임시 보호막을 제거하는 단계를 통하여, 언더필 재료를 충진하는 단계시 임시 보호막의 상면까지 올라와 묻은 언더필 재료가 임시 보호막과 함께 제거될 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
본 발명의 바람직한 구현예로서, 상기 임시 보호막은 네가티브 포토레지스트로서, 임시 보호막 제거 단계시 자외선 조사수단에 의하여 녹으면서 제거되는 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 임시 보호막 제거 단계시 자외선 조사수단에 의하여 녹은 네가티브 포토레지스트를 워터 크리닝하는 세척 단계가 더 진행되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기판의 전도성패드에 전도성 연결단자를 매개로 반도체 칩을 적층하는 반도체 패키지 제조 방법에 있어서, 반도체 칩의 백면에 미리 임시 보호막을 코팅한 후, 전도성 연결단자가 존재하는 기판과 반도체 칩의 사이공간내에 언더필 재료를 충진하고, 이후에 임시 보호막을 제거해줌으로써, 언더필 재료가 임시 보호막에 묻게 되므로 언더필 재료가 임시 보호막과 함께 제거되어, 결국 반도체 칩의 백면이 언더필 재료에 의하여 오염되는 현상을 용이하게 방지할 수 있다.
도 1은 본 발명에 따른 반도체 패키지 제조 방법을 설명하는 공정도,
도 2 및 도 3은 종래의 반도체 패키지 및 그 제조 방법을 설명하는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1에 도시된 바와 같이, 기판(10)의 전도성패드(12)에 반도체 칩(20)을 전기적 신호 교환 가능하게 부착시킬 때, 전도성 연결단자(22: 금속 재질의 플립칩, 범프, 구리필러, 솔더볼 등)를 이용하게 된다.
즉, 반도체 칩(20)의 저면에 형성된 본딩패드와 기판의 전도성패드(12)간을 전도성 연결단자(22: 금속 재질의 플립칩, 범프, 구리필러, 솔더볼 등)를 매개로 전기적 연결을 함으로써, 기판(10)의 전도성패드(12)에 대한 반도체 칩(20)의 전기적 부착이 이루어진다.
이때, 반도체 칩(20)의 본딩패드들의 간격과 기판의 전도성패드(12)들의 간격이 매우 조밀한 파인 피치(fine pitch)를 이루고 있기 때문에, 전도성 연결단자(22)들도 매우 조밀한 간격으로 배열될 수 밖에 없고, 이에 전도성 연결단자(22) 간끼리 접촉되는 쇼트 현상이 발생될 수 있다.
이에, 상기 반도체 칩(20)과 기판(10)의 사이공간, 즉 다수의 전도성 연결단자(22)들이 존재하는 공간내에 일종의 절연재인 언더필 재료(24)를 충진하게 된다.
본 발명에 따르면, 언더필 재료를 충진하는 단계 전에, 상기 반도체 칩의 상면 즉, 전기적 신호 입출력 경로인 본딩패드가 없는 백면(back side)에 임시 보호막(40)을 부착하는 코팅 단계가 진행된다.
상기 임시 보호막(40)을 부착하는 시점은 웨이퍼 상태의 반도체 칩에 부착할 수 있고, 또는 반도체 칩(20)을 기판(10)에 부착시킨 상태에서 부착시킬 수 있으며, 일 실시예로서 임시 보호막(40)은 네가티브 포토레지스트를 사용한다.
이렇게 임시 보호막(40)인 네가티브 포토레지스트가 부착된 반도체 칩(20)이 전도성 연결단자(22)를 매개로 기판(10)의 전도성패드(12)에 전기적으로 부착한 다음, 언더필 재료(40)를 충진하는 단계가 진행된다.
즉, 상기 기판(10)과 반도체 칩(20)간의 사이공간 일측쪽 입구에 디스펜싱 툴이 근접하여 언더필 재료(24)를 디스펜싱하게 되면, 모세관 현상에 의하여 다수의 전도성 연결단자(22)들이 존재하는 기판(10)과 반도체 칩(20)의 사이공간으로 언더필 재료(24)가 빨려들어가게 된다.
연이어, 언더필 재료를 오븐에서 경화시키는 공정이 진행되면, 언더필 재료(40)에 의하여 전도성 연결단자(22)들이 서로 절연되고, 동시에 언더필 재료(40)가 전도성 연결단자(22)들을 감싸면서 견고하게 잡아주게 된다.
이때, 언더필 재료(24)가 기판(10)과 반도체 칩(20)간의 사이공간내로 빨려들어갈 때, 빨려들어가지 못한 일부의 언더필 재료(24)가 반도체 칩(20)의 상면에 부착된 임시 보호막(40)의 표면까지 타고 올라가서 오염시키는 현상이 발생될 수 있지만, 반도체 칩(20)에 언더필 재료가 직접적으로 닿지 않게 되므로 1차적으로 반도체 칩(20)이 언더필 재료(40)에 의하여 오염되는 레진 크리핑(resin creeping) 현상이 방지할 수 있다.
다음으로, 반도체 칩(20)의 백면에 코팅된 임시 보호막(40)을 제거함으로써, 언더필 재료(24)를 충진하는 단계시 임시 보호막(40)의 상면까지 올라와 묻은 언더필 재료(24)가 임시 보호막(40)과 함께 용이하게 제거될 수 있다.
보다 상세하게는, 상기 임시 보호막(40) 즉, 네가티브 포토레지스트에 자외선 조사수단으로부터 자외선을 조사해줌으로써, 네가티브 포토레지스트가 쉽게 녹는 상태가 되고, 연이어 자외선 조사수단에 의하여 녹은 네가티브 포토레지스트를 워터를 분사하여 제거하는 세척 단계가 진행됨으로써, 임시 보호막(40)인 네가티브 포토레지스트와 함께 임시 보호막(40)의 상면까지 올라와 묻은 언더필 재료(24)가 용이하게 제거되어진다.
한편, 상기 임시 보호막(40)을 열적으로 일정 온도에서 분해되는 재료로서, 폴리올레핀 구조를 베이스로 하는 고분자 재료로 채택할 수 있으며, 약 200℃ 온도에서 반도체 칩(20)의 백면에 코팅된 임시 보호막(40) 즉, 폴리올레핀 구조를 베이스로 하는 임시 보호막(40)이 용이하게 제거될 수 있으므로, 언더필 재료(24)를 충진하는 단계시 폴리올레핀 구조를 베이스로 하는 임시 보호막(40)의 상면까지 올라와 묻은 언더필 재료(24)가 임시 보호막(40)과 함께 용이하게 제거될 수 있다.
이와 같이, 본 발명에 따르면 반도체 칩(20)의 백면에 임시 보호막(40)을 부착하는 것 만으로도, 언더필 재료가 반도체 칩(20)의 백면이 묻는 레진 크리핑 현상을 용이하게 방지할 수 있다.
10 : 기판
12 : 전도성패드
14 : 상부 볼랜드
16 : 하부 볼랜드
18 : 솔더레지스트 댐
20 : 반도체 칩
22 : 전도성 연결단자
24 : 언더필 재료
30 : 상부 패키지
32, 34 : 솔더볼
40 : 임시 보호막

Claims (4)

  1. 삭제
  2. 반도체 칩(20)의 상면(백면)에 네가티브 포토레지스트인 임시 보호막(40)을 코팅하는 단계와;
    반도체 칩(20)의 저면에 형성된 본딩패드와 기판(10)의 전도성패드(12) 간을 전도성 연결단자(22)로 연결하여, 기판(10)에 대하여 반도체 칩(20)을 전기적으로 부착하는 단계와;
    반도체 칩(20)과 기판(10) 간의 사이공간에 언더필 재료(24)를 충진하는 단계와;
    반도체 칩(20)의 백면에 코팅된 네가티브 포토레지스트인 임시 보호막(40)을 제거하되, 자외선 조사수단에 의하여 녹으면서 제거되도록 한 단계;
    를 통하여, 언더필 재료(24)를 충진하는 단계시 임시 보호막(40)의 상면까지 올라와 묻은 언더필 재료(24)가 임시 보호막(40)과 함께 제거될 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 청구항 2에 있어서,
    상기 임시 보호막(40) 제거 단계시 자외선 조사수단에 의하여 녹은 네가티브 포토레지스트를 워터 크리닝하는 세척 단계가 더 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 청구항 2에 있어서,
    상기 임시 보호막(40)은 열적으로 일정 온도에서 분해되는 재료로서, 폴리올레핀 구조를 베이스로 하는 고분자 재료로 채택된 것임을 특징으로 하는 반도체 패키지 제조 방법.
KR1020110096667A 2011-09-26 2011-09-26 반도체 패키지 제조 방법 Active KR101236797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110096667A KR101236797B1 (ko) 2011-09-26 2011-09-26 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110096667A KR101236797B1 (ko) 2011-09-26 2011-09-26 반도체 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR101236797B1 true KR101236797B1 (ko) 2013-02-25

Family

ID=47900114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096667A Active KR101236797B1 (ko) 2011-09-26 2011-09-26 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101236797B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321129A (zh) * 2018-03-30 2018-07-24 深圳赛意法微电子有限公司 功率器件的封装方法及其封装模块、引线框架
WO2018144655A1 (en) * 2017-01-31 2018-08-09 Skyworks Solutions, Inc. Control of under-fill for a dual-sided ball grid array package
KR20210093594A (ko) 2020-01-20 2021-07-28 스테코 주식회사 칩 온 필름 패키지의 제조 방법
KR20210093595A (ko) 2020-01-20 2021-07-28 스테코 주식회사 표면 개질 장치 및 이를 갖는 반도체 패키지 제조 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018144655A1 (en) * 2017-01-31 2018-08-09 Skyworks Solutions, Inc. Control of under-fill for a dual-sided ball grid array package
US10410885B2 (en) 2017-01-31 2019-09-10 Skyworks Solutions, Inc. Control of under-fill using under-fill deflash for a dual-sided ball grid array package
US10460957B2 (en) 2017-01-31 2019-10-29 Skyworks Solutions, Inc. Control of under-fill using an encapsulant for a dual-sided ball grid array package
US10593565B2 (en) 2017-01-31 2020-03-17 Skyworks Solutions, Inc. Control of under-fill with a packaging substrate having an integrated trench for a dual-sided ball grid array package
US11201066B2 (en) 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
CN108321129A (zh) * 2018-03-30 2018-07-24 深圳赛意法微电子有限公司 功率器件的封装方法及其封装模块、引线框架
KR20210093594A (ko) 2020-01-20 2021-07-28 스테코 주식회사 칩 온 필름 패키지의 제조 방법
KR20210093595A (ko) 2020-01-20 2021-07-28 스테코 주식회사 표면 개질 장치 및 이를 갖는 반도체 패키지 제조 장치

Similar Documents

Publication Publication Date Title
KR101905334B1 (ko) 반도체 패키징 방법 및 전자 디바이스
TWI482248B (zh) 覆晶封裝件及其製造方法
US9048221B2 (en) Device having electrodes formed from bumps with different diameters
US9287191B2 (en) Semiconductor device package and method
US8980694B2 (en) Fabricating method of MPS-C2 package utilized form a flip-chip carrier
TWI722307B (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
CN104716103A (zh) 具有间隙的底部填充图案
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US12278205B2 (en) Semiconductor device package with improved die pad and solder mask design
JP2008252027A (ja) 半導体装置
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
US20240413138A1 (en) Chip packaging method, chip packaging module, and embedded substrate chip packaging structure
KR101236797B1 (ko) 반도체 패키지 제조 방법
CN104916595A (zh) 封装件衬底、封装的半导体器件及封装半导体器件的方法
KR102698698B1 (ko) 반도체 패키지 장치
CN104201156A (zh) 基于基板的凸点倒装芯片csp封装件、基板及制造方法
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
KR20090108777A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법
US20140159232A1 (en) Apparatus and Method for Three Dimensional Integrated Circuits
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
KR101002041B1 (ko) 칩 적층형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110926

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121114

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160202

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170209

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180207

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190212

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20200218

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210217

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220215

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230208

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240205

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20250204

Start annual number: 13

End annual number: 13