KR101228140B1 - Solar Cell - Google Patents
Solar Cell Download PDFInfo
- Publication number
- KR101228140B1 KR101228140B1 KR1020090115957A KR20090115957A KR101228140B1 KR 101228140 B1 KR101228140 B1 KR 101228140B1 KR 1020090115957 A KR1020090115957 A KR 1020090115957A KR 20090115957 A KR20090115957 A KR 20090115957A KR 101228140 B1 KR101228140 B1 KR 101228140B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- delete delete
- impurity
- silicon
- emitter
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 167
- 239000012535 impurity Substances 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000002844 melting Methods 0.000 claims description 23
- 230000008018 melting Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 15
- 229910052799 carbon Inorganic materials 0.000 claims description 15
- 239000002994 raw material Substances 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000002161 passivation Methods 0.000 description 14
- 239000007769 metal material Substances 0.000 description 9
- 239000012808 vapor phase Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000006388 chemical passivation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/12—Active materials
- H10F77/122—Active materials comprising only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양전지에 관한 것이다.The present invention relates to a solar cell.
본 발명에 따른 태양전지는 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판은 메탈로지칼 급 실리콘 기판(metallurgical grade silicon Substrate)일 수 있다.A solar cell according to the present invention includes a semiconductor substrate doped with a first impurity, an emitter doped with a second impurity disposed on one surface of the semiconductor substrate and having a polarity different from that of the first impurity, and the emitter. Including a first electrode is formed, the semiconductor substrate may be a metallurgical grade silicon substrate (metallurgical grade silicon substrate).
Description
본 발명은 태양전지에 관한 것이다.The present invention relates to a solar cell.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.Recently, as the prediction of depletion of existing energy sources such as oil and coal is increasing, interest in alternative energy to replace them is increasing. Among them, solar cells are producing electric energy from solar energy, and are attracting attention because they are rich in energy resources and have no problems with environmental pollution.
일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell includes a substrate and an emitter layer made of semiconductors of different conductive types, such as p-type and n-type, and electrodes connected to the substrate and the emitter, respectively. The p-n junction is formed in the interface of a board | substrate and an emitter part.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 기판 쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes charged by the photovoltaic effect, respectively, and the electrons and holes are n-type. Move toward the semiconductor and the p-type semiconductor, for example toward the emitter portion and the substrate, and are collected by electrodes electrically connected to the substrate and the emitter portion, which are connected by wires to obtain power.
본 발명은 기상법이 아닌 용융법으로 제조된 반도체 기판을 이용한 태양전지를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a solar cell using a semiconductor substrate manufactured by a melting method rather than a vapor phase method.
본 발명에 따른 태양전지는 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판은 메탈로지칼 급 실리콘 기판(metallurgical grade silicon Substrate)일 수 있다.A solar cell according to the present invention includes a semiconductor substrate doped with a first impurity, an emitter doped with a second impurity disposed on one surface of the semiconductor substrate and having a polarity different from that of the first impurity, and the emitter. Including a first electrode is formed, the semiconductor substrate may be a metallurgical grade silicon substrate (metallurgical grade silicon substrate).
또한, 상기 반도체 기판은 금속 재질의 불순물을 포함할 수 있다.In addition, the semiconductor substrate may include impurities of a metal material.
또한, 상기 금속 재질의 불순물은 알루미늄(Al) 및 철(Fe) 중 적어도 하나를 포함할 수 있다.In addition, the impurity of the metal material may include at least one of aluminum (Al) and iron (Fe).
또한, 상기 금속 재질의 불순물의 농도는 0.001~1ppmw일 수 있다.In addition, the concentration of the impurity of the metal material may be 0.001 ~ 1ppmw.
또한, 본 발명에 따른 다른 태양전지는 제 1 불순물이 도핑된 반도체 기판;In addition, another solar cell according to the present invention is a semiconductor substrate doped with a first impurity;
상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판의, Bulk Lifetime은 0.1㎲~2㎲일 수 있다.An emitter disposed on one surface of the semiconductor substrate and doped with a second impurity having a different polarity than the first impurity and a first electrode formed on the emitter, wherein the bulk lifetime of the semiconductor substrate May be 0.1 kPa to 2 kPa.
또한, 상기 반도체 기판의 붕소(Boron)의 농도는 3×1016~5×1018atoms/cm3일 수 있다.In addition, the concentration of boron in the semiconductor substrate may be 3 × 10 16 to 5 × 10 18 atoms / cm 3 .
또한, 상기 반도체 기판의 산소(Oxygen)의 농도는 1×1018~1×1019atoms/cm3일 수 있다.In addition, the concentration of oxygen in the semiconductor substrate may be 1 × 10 18 to 1 × 10 19 atoms / cm 3 .
또한, 상기 반도체 기판의 탄소(Carbon)의 농도는 1×1016~1×1019atoms/cm3일 수 있다.In addition, the concentration of carbon in the semiconductor substrate may be 1 × 10 16 to 1 × 10 19 atoms / cm 3 .
또한, 상기 에미터의 일면에 배치되는 반사방지층을 더 포함할 수 있다.In addition, it may further include an anti-reflection layer disposed on one surface of the emitter.
또한, 반도체 기판의 타면에 배치되는 제 2 전극을 더 포함할 수 있다.In addition, the semiconductor device may further include a second electrode disposed on the other surface of the semiconductor substrate.
또한, 상기 제 2 전극과 상기 반도체 기판의 사이에 배치되는 후면 패시베이션층(Passivation Layer)을 더 포함할 수 있다.The semiconductor device may further include a rear passivation layer disposed between the second electrode and the semiconductor substrate.
또한, 상기 후면 패시베이션층은 복수의 층 구조를 갖는 것이 가능하다.In addition, the back passivation layer may have a plurality of layer structures.
또한, 상기 제 2 전극은 상기 후면 패시베이션층을 관통하여 상기 반도체 기판과 전기적으로 연결될 수 있다.In addition, the second electrode may be electrically connected to the semiconductor substrate through the rear passivation layer.
또한, 상기 반도체 기판은 텍스처링(Texturing)된 표면을 갖는 것이 가능하다.It is also possible for the semiconductor substrate to have a textured surface.
또한, 본 발명에 따른 또 다른 태양전지는 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판의 순도(Purity Level)는 5N이하일 수 있다.In addition, another solar cell according to the present invention is a semiconductor substrate doped with a first impurity, an emitter (Emitter) is disposed on one surface of the semiconductor substrate and doped with a second impurity having a different polarity than the first impurity; The first electrode may be formed on the emitter, and the purity level of the semiconductor substrate may be 5N or less.
또한, 상기 반도체 기판의 Bulk Lifetime은 0.1㎲~2㎲일 수 있다.In addition, the bulk lifetime of the semiconductor substrate may be 0.1㎲ ~ 2㎲.
또한, 상기 반도체 기판의 순도(Purity Level)는 2N~5N일 수 있다.In addition, the purity level of the semiconductor substrate may be 2N to 5N.
또한, 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판은 노(Furnace)에서 실리콘 원재료(Raw Material)와 반응 재료를 함께 용융하여 상기 실리콘 원재료에서 불순물을 제거하는 방법으로 제조될 수 있다.In addition, a semiconductor substrate doped with a first impurity, an emitter doped with a second impurity disposed on one surface of the semiconductor substrate and having a polarity different from the first impurity, and a first electrode formed on the emitter The semiconductor substrate may be manufactured by melting a raw material of silicon and a reaction material together in a furnace to remove impurities from the raw material of silicon.
또한, 상기 반도체 기판의 Bulk Lifetime은 0.1㎲~2㎲일 수 있다.In addition, the bulk lifetime of the semiconductor substrate may be 0.1㎲ ~ 2㎲.
또한, 상기 반도체 기판은 순도(Purity Level)가 6N이하 이하인 다결정 실리콘 기판일 수 있다.In addition, the semiconductor substrate may be a polycrystalline silicon substrate having a purity level of 6N or less.
또한, 상기 반응 재료는 알루미늄(Al) 재질을 포함할 수 있다.In addition, the reaction material may include an aluminum (Al) material.
또한, 상기 반도체 기판의 붕소(Boron)의 농도는 3×1016~5×1018atoms/cm3일 수 있다.In addition, the concentration of boron in the semiconductor substrate may be 3 × 10 16 to 5 × 10 18 atoms / cm 3 .
또한, 상기 반도체 기판의 산소(Oxygen)의 농도는 1×1018~1×1019atoms/cm3일 수 있다.In addition, the concentration of oxygen in the semiconductor substrate may be 1 × 10 18 to 1 × 10 19 atoms / cm 3 .
또한, 상기 반도체 기판의 탄소(Carbon)의 농도는 1×1016~1×1019atoms/cm3일 수 있다.In addition, the concentration of carbon in the semiconductor substrate may be 1 × 10 16 to 1 × 10 19 atoms / cm 3 .
또한, 상기 에미터의 일면에 배치되는 반사방지층을 더 포함할 수 있다.In addition, it may further include an anti-reflection layer disposed on one surface of the emitter.
또한, 상기 반도체 기판의 타면에 배치되는 제 2 전극을 더 포함할 수 있다.In addition, the semiconductor device may further include a second electrode disposed on the other surface of the semiconductor substrate.
또한, 상기 제 2 전극과 상기 반도체 기판의 사이에 배치되는 후면 패시베이 션층(Passivation Layer)을 더 포함할 수 있다.The semiconductor device may further include a rear passivation layer disposed between the second electrode and the semiconductor substrate.
또한, 본 발명에 따른 또 다른 태양전지는 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판은 순도(Purity Level)가 5N인 다결정 실리콘 기판이고, 상기 반도체 기판의 Bulk Lifetime은 0.1㎲~2㎲이고, 상기 반도체 기판의 붕소(Boron)의 농도는 3×1016~5×1018atoms/cm3이고, 상기 반도체 기판의 산소(Oxygen)의 농도는 1×1018~1×1019atoms/cm3이고, 상기 반도체 기판의 탄소(Carbon)의 농도는 1×1016~1×1019atoms/cm3일 수 있다.In addition, another solar cell according to the present invention is a semiconductor substrate doped with a first impurity, an emitter (Emitter) is disposed on one surface of the semiconductor substrate and doped with a second impurity having a different polarity than the first impurity; And a first electrode formed on the emitter, wherein the semiconductor substrate is a polycrystalline silicon substrate having a purity level of 5N, a bulk lifetime of the semiconductor substrate is 0.1 ms to 2 ms, and boron ( Boron) concentration is 3 × 10 16 to 5 × 10 18 atoms / cm 3, and oxygen concentration of the semiconductor substrate is 1 × 10 18 to 1 × 10 19 atoms / cm 3 , The concentration of carbon may be 1 × 10 16 to 1 × 10 19 atoms / cm 3 .
또한, 본 발명에 따른 또 다른 태양전지는 제 1 불순물이 도핑된 반도체 기판, 상기 반도체 기판의 일면에 배치되며 상기 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter) 및 상기 에미터에 형성되는 제 1 전극을 포함하고, 상기 반도체 기판은 알루미늄(Al) 재질을 포함하고, 상기 반도체 기판의 Bulk Lifetime은 0.1㎲~2㎲이고, 상기 반도체 기판의 붕소(Boron)의 농도는 3×1016~5×1018atoms/cm3이고, 상기 반도체 기판의 산소(Oxygen)의 농도는 1×1018~1×1019atoms/cm3이고, 상기 반도체 기판의 탄소(Carbon)의 농도는 1×1016~1×1019atoms/cm3일 수 있다.In addition, another solar cell according to the present invention is a semiconductor substrate doped with a first impurity, an emitter (Emitter) is disposed on one surface of the semiconductor substrate and doped with a second impurity having a different polarity than the first impurity; A first electrode formed on the emitter, the semiconductor substrate comprises aluminum (Al), a bulk lifetime of the semiconductor substrate is 0.1 kW to 2 kW, and the concentration of boron in the semiconductor substrate. Is 3 × 10 16 to 5 × 10 18 atoms / cm 3 , and the concentration of oxygen in the semiconductor substrate is 1 × 10 18 to 1 × 10 19 atoms / cm 3, and carbon of the semiconductor substrate is The concentration of may be 1 × 10 16 to 1 × 10 19 atoms / cm 3 .
본 발명은 기상법이 아닌 용융법으로 제조된 반도체 기판을 이용하여 태양전지를 제작함으로써 제조 단가를 낮출 수 있으며, 아울러 반도체 기판의 Bulk Lifetime, 반도체 기판의 붕소(Boron), 산소(Oxygen), 탄소(Carbon)의 함량을 조절함으로써 태양전지의 효율이 과도하게 저하되는 것을 방지할 수 있다.The present invention can reduce the manufacturing cost by manufacturing a solar cell using a semiconductor substrate manufactured by the melting method rather than the vapor phase method, and also the bulk lifetime of the semiconductor substrate, boron (oxygen), carbon ( By adjusting the content of carbon) it can be prevented that the efficiency of the solar cell is excessively reduced.
이하, 첨부된 도면을 참조하여 본 발명에 따른 태양전지에 대해 상세히 설명하기로 한다.Hereinafter, a solar cell according to the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 9는 본 발명에 따른 태양전지에 대해 설명하기 위한 도면이다.1 to 9 are views for explaining a solar cell according to the present invention.
도 1을 살펴보면, 본 발명에 따른 태양전지는 반도체부(100)와, 반도체부(100)의 일면에 배치되는 제 1 전극(130)을 포함할 수 있다.Referring to FIG. 1, the solar cell according to the present invention may include a
반도체부(100)는 제 1 불순물이 도핑된 반도체 기판(101) 및 반도체 기판(101)의 일면에 배치되며 제 1 불순물과는 다른 극성을 갖는 제 2 불순물이 도핑된 에미터(Emitter, 102)를 포함할 수 있다. 아울러, 제 1 전극(130)은 에미터(102)에 형성되는 것으로 볼 수 있다.The
또한, 본 발명에 따른 태양전지는 반도체 기판(101)의 타면에 배치되는 제 2 전극(150)을 더 포함할 수 있다. 아울러, 제 2 전극(150)과 반도체 기판(101)의 사이에는 BSF층(Back Surface Field Layer, 140)이 형성될 수 있다. 이러한, BSF층(140)은 p+ 특성을 가지며, 반도체 기판(101)의 후면 결함(Defect)을 줄여 광전 변환 효율을 향상시킬 수 있다.In addition, the solar cell according to the present invention may further include a
반도체 기판(101)과 에미터(102)는 p-n접합을 이룰 수 있다. 예를 들면, 반도체 기판(101)은 p형 반도체부이고, 에미터(102)는 n형 반도체부일 수 있다. 이러한 경우, 제 1 불순물은 p형 불순물이고, 제 2 불순물은 n형 불순물일 수 있다. 여기서, p형 불순물은 붕소(Boron)를 포함하는 바람직할 수 있고, n형 불순물은 인(P)을 포함하는 것이 바람직할 수 있다.The
반도체 기판(101)은 노(Furnace)에서 실리콘 원재료(Raw Material)와 반응 재료를 함께 용융하여 실리콘 원재료에서 불순물을 제거하는 방법으로 제조될 수 있다. 또한, 반도체 기판(101)은 순도(Purity Level)가 낮은 다결정 실리콘 기판일 수 있다. 즉, 통상의 공정을 사용한 웨이퍼의 경우가 6N급이상인데, 본 발명에서 사용하는 반도체 기판(101)은 이보다 불순물이 많은 5N이하일 수 있다. 또는, 반도체 기판(101)의 순도(Purity Level)는 2N~5N일 수 있다.The
또는, 반도체 기판(101)은 메탈로지칼 급 실리콘 기판(metallurgical grade silicon Substrate)일 수 있다. 아울러, 반도체 기판(101)은 금속 재질의 불순물을 포함할 수 있다.Alternatively, the
이러한 반도체 기판(101)을 사용함에 따라, 반도체 기판(101)의 제조 단가를 낮출 수 있고, 태양전지의 제조 단가를 낮출 수 있다. 여기서, 반도체 기판(101)의 순도가 5N이라는 것은 반도체 기판(101)의 실리콘(Si)의 함량이 대략 99.999%(5개의 Nine, 예컨대 99.999~99.9998%)인 것을 의미할 수 있다. 다르게 표현하면, 반도체 기판(101)의 순도가 5N이라는 것은 반도체 기판(101)의 실리콘(Si)의 함량이 99.999%급인 것을 의미할 수 있다. 만약, 반도체 기판(101)의 순도가 7N이라면 반도체 기판(101)의 실리콘(Si)의 함량이 대략 99.99999% 급인 것을 의미할 수 있다.By using the
제 1 전극(130)은 에미터(102)와 전기적으로 연결될 수 있다. 이에 따라, 제 1 전극(130)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 정공을 수집하여 출력할 수 있다.The
이러한 제 1 전극(130)은 광입사면에 배치되고, 이에 따라 제 1 전극(130)을 전면전극이라고 할 수 있다.The
제 2 전극(150)은 반도체 기판(101)과 전기적으로 연결되어 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 전자를 수집하여 출력할 수 있다.The
이러한 제 2 전극(150)은 광입사면의 반대측에 배치되고, 이에 따라 제 2 전극(150)을 후면전극이라고 할 수 있다.The
반도체부(100)는 외부로부터 입사되는 광을 전기로 변환할 수 있다.The
외부로부터 광이 입사되면 반도체부(100)의 반도체 기판(101)과 에미터(102)의 접합면에서 광 에너지를 이용하여 전자와 정공을 형성하고, 이러한 전자와 정공을 제 1 전극(130) 및 제 2 전극(150)을 이용하여 수집함으로써 전력을 생산할 수 있다.When light is incident from the outside, electrons and holes are formed at the junction surface of the
반도체 기판(101)의 제조 방법에 대해 도 2를 참조하여 살펴보면 아래와 같다.A method of manufacturing the
먼저, (a)와 같이 노(Furnace, 12)에 실리콘 원재료(Raw Material, 10)와 반응 재료(11)를 넣은 이후에, (b)와 같이 노(12)에서 실리콘 원재료(10)와 반응 재 료(11)를 함께 용융할 수 있다. 여기서 실리콘 원재료(10)는 실리카(Silica, SiO2) 재질을 포함할 수 있다. 또한, 반응 재료(11)는 금속 재질을 포함할 수 있다. 바람직하게는, 반응 재료(110)는 알루미늄(Al) 재질을 포함할 수 있다. 알루미늄(Al)은 녹는점이 실리콘(Si)에 비해 충분히 낮기 때문에 실리콘 원재료(10)에 포함된 불순물을 효과적으로 흡수하여 제거할 수 있다.First, the silicon
알루미늄(Al)의 녹는점은 대략 660℃이고, 실리콘(Si)의 녹는점은 대략 1400℃로서 알루미늄(Al)의 녹는점보다 충분히 높다. 이에 따라, 도 2의 (b)의 용융단계에서는 대략 660℃의 온도에서 실리콘 원재료(10)와 반응 재료(11)의 혼합물에서 반응재료(11)의 알루미늄(Al)이 먼저 용융된다. 아울러, 용융된 알루미늄(Al)은 실리콘 원재료(10)에서 녹는점이 낮은 불순물을 우선적으로 흡수할 수 있다.The melting point of aluminum (Al) is approximately 660 ° C, and the melting point of silicon (Si) is approximately 1400 ° C, which is sufficiently higher than the melting point of aluminum (Al). Accordingly, in the melting step of FIG. 2B, aluminum (Al) of the
이후, 도 2의 (b)의 용융단계에서 대략 1400℃의 온도에서 실리콘 원재료(10)의 실리콘(Si)이 용융되기 시작한다. 여기서, 실리콘 원재료(10)의 내부에 잔존하는 불순물이 용융된 상태의 알루미늄(Al)에 의해 흡수될 수 있다.Thereafter, the silicon (Si) of the silicon
이후, 도 2의 (b)의 용융단계에서 온도를 점진적으로 낮출 수 있다. 여기서, 온도가 1400℃이하가 되면, 용융된 실리콘(Si)이 서서히 굳으면서 실리콘(Si) 결정이 생성될 수 있고, 불순물은 여전히 용융된 상태를 유지하는 알루미늄(Al)에 의해 흡수된 상태를 유지할 수 있다.Thereafter, the temperature may be gradually lowered in the melting step of FIG. Herein, when the temperature is 1400 ° C. or lower, molten silicon (Si) may gradually harden to form silicon (Si) crystals, and impurities may be absorbed by aluminum (Al), which is still in a molten state. I can keep it.
이후, 도 2의 (c)와 같이 용융된 상태의 알루미늄(Al)을 제거할 수 있다.Thereafter, as illustrated in FIG. 2C, aluminum (Al) in a molten state may be removed.
그러면, 알루미늄(Al)이 제거되면서 불순물도 함께 제거되고, 도 2의 (d)와 같이 실리콘(Si) 결정이 남게 된다. 이러한 실리콘(Si) 결정으로 다결정 실리콘 재질의 반도체 기판(101)을 제조할 수 있다.Then, impurities are also removed while aluminum (Al) is removed, and silicon (Si) crystals remain as shown in FIG. The
상기와 같이, 실리콘 원재료(10)와 반응 재료(11)를 함께 용융하여 불순물을 제거하는 방법으로 실리콘(Si) 결정을 제조하고, 제조한 실리콘(Si)을 이용하여 반도체 기판(101)을 제조하게 되면, 반도체 기판(101)의 제조 공정에 소요되는 시간을 줄이고, 아울러 제조 공정에 필요한 장비를 단순화하여 제조 단가를 충분히 낮출 수 있으며, 반도체 기판(101)의 순도를 5N이하로 할 수 있다.As described above, a silicon (Si) crystal is manufactured by melting the silicon
한편, 상기와 같은 용융법을 사용하여 반도체 기판(101)을 제조하는 경우에도 공정조건을 정밀하게 조절하게 되면 순도가 6N인 반도체 기판(101)을 제조하는 것이 가능할 수 있다.Meanwhile, even when the
한편, 이상에서는 반응 재료(11)로서 알루미늄을 사용하는 경우만을 설명하고 있지만, 녹는점이 실리콘(Si)에 비해 낮은 재질이면 반응 재료(11)로서 적용이 가능할 수 있다.Meanwhile, although only the case where aluminum is used as the
반응 재료(11)는 정제된 이후에도 반도체 기판(101)에 잔존할 수 있다. 즉, 반응 재료(11)를 사용하여 정제한 반도체 기판(101)은 반응 재료(11)를 불순물로 포함할 수 있다. 반도체 기판(101)에 포함되는 불순물을 금속 재질의 불순물일 수 있다. 아울러, 반도체 기판(101)에 포함되는 금속 재질의 불순물의 함량은 정제 공정에 따라 달라질 수 있다. 바람직하게는, 반도체 기판(101)에 포함되는 금속 재질의 불순물의 함량은 대략 0.001~1.0ppmw일 수 있다. 예를 들면, 반응 재료(11)로서 알루미늄(Al)을 사용하는 경우 반도체 기판(101)에 포함되는 알루미 늄(Al) 재질의 함량은 대략 0.001~1.0ppmw일 수 있다.The
아울러, 반도체 기판(101)은 철(Fe) 등의 다른 금속 재질의 불순물을 포함하는 것이 가능하다. 예를 들면, 반도체 기판(101)은 대략 0.001~1.0ppmw의 철(Fe)을 포함할 수 있다.In addition, the
한편, 기상법을 이용하여 반도체 기판(101)을 제조하는 방법을 살펴보면 아래와 같다.Meanwhile, a method of manufacturing the
기상법은 실리콘(Si)을 기화시켜 실리콘(Si) 가스를 생성하고, 생선한 실리콘(Si) 가스를 수집하여 결정성장시키는 방법이다. 이러한 경우에는 순도(Purity Level)가 6N이상의 실리콘(Si) 결정 및 반도체 기판을 제조할 수 있다.The vapor phase method is a method in which silicon (Si) is vaporized to generate silicon (Si) gas, and the collected silicon (Si) gas is collected and crystal grown. In this case, a silicon (Si) crystal and a semiconductor substrate having a purity level of 6N or more can be manufactured.
그러나 기상법의 경우에는 제조 공정이 매우 복잡하고, 또한 제조 장비도 매우 정밀해야 하기 때문에 반도체 기판의 제조 단가가 과도하게 높을 수 있다.However, in the case of the vapor phase method, since the manufacturing process is very complicated and the manufacturing equipment must be very precise, the manufacturing cost of the semiconductor substrate may be excessively high.
한편, 도 2와 같은 용융법으로 제조된 반도체 기판(101)은 기상법으로 제조된 반도체 기판에 비해 불순물의 함량이 높고, 이에 따라 용융법으로 제조된 반도체 기판(101)을 사용하는 태양전지의 효율이 기상법으로 제조된 반도체 기판을 사용하는 태양전지의 효율보다 낮을 수 있다.Meanwhile, the
본 발명에서는 도 2와 같은 용융법으로 제조된 반도체 기판(101)을 사용하는 태양전지의 효율의 과도한 저하를 방지하기 위해 반도체 기판(101)의 Bulk Lifetime을 0.1㎲~2㎲로 설정할 수 있다. 여기서, 반도체 기판(101)의 Bulk Lifetime은 입사되는 광에 의해 반도체 기판(101)에서 캐리어가 생성된 시점부터 생성된 캐리어가 재결합에 의해 소멸되기까지의 시간이다.In the present invention, in order to prevent excessive decrease in efficiency of the solar cell using the
도 3과 같이, 반도체 기판(101)의 Bulk Lifetime이 0.1㎲이하로 과도하게 짧은 경우에는 제 1 전극(130)과 제 2 전극(150)이 전자와 정공을 수집할 수 있는 시간이 짧기 때문에 효율이 과도하게 낮을 수 있다.As shown in FIG. 3, when the bulk lifetime of the
한편, 반도체 기판(101)의 Bulk Lifetime을 길게 하기 위해서는 반도체 기판(101)의 순도를 높여야 하는데 이러한 경우에는 앞서 상세히 설명한 바와 같이 제조 단가가 과도하게 높아지는 결과를 초래할 수 있다.On the other hand, in order to lengthen the bulk lifetime of the
제조 단가를 낮추면서도 용융법으로 제조된 반도체 기판(101)을 사용하는 태양전지의 효율의 과도한 저하를 방지하기 위해 반도체 기판(101)의 Bulk Lifetime을 0.1㎲~2㎲로 설정하는 것이 바람직할 수 있는 것이다.It may be desirable to set the bulk lifetime of the
이상에서 설명한 반도체 기판(101)의 Bulk Lifetime은 Bare 실리콘 웨이퍼(Silicon Wafer) 상태의 반도체 기판(101)의 Bulk Lifetime을 의미할 수 있다.The bulk lifetime of the
한편, 반도체 기판(101)의 Bulk Lifetime은 반도체 기판(101)의 케미컬 패시베이션(Chemical Passivation) 처리 여부에 달라질 수 있다. 반도체 기판(101)을 케미컬 패시베이션 처리하면 반도체 기판(101)의 Bulk Lifetime은 증가할 수 있다.Meanwhile, the bulk lifetime of the
예컨대, 반도체 기판(101)을 케미컬 패시베이션 처리하게 되면 반도체 기판(101)의 Bulk Lifetime은 대략 5㎲이상일 수 있다. 바람직하게는, 본 발명에 따른 용융법으로 제조된 반도체 기판(101)을 케미컬 패시베이션 처리하는 경우 반도체 기판(101)의 Bulk Lifetime은 대략 5~15㎲일 수 있다.For example, when the
이하의 반도체 기판(101)의 Bulk Lifetime은 실리콘 웨이퍼(Silicon Wafer) 상태의 반도체 기판(101)의 Bulk Lifetime이다.The bulk lifetime of the
또한, 반도체 기판(101)의 붕소(B)의 함량이 과도하게 낮은 경우에는 반도체 기판(101)에서 생성되는 캐리어의 양이 과도하게 적어져서 효율이 저하될 수 있다. 아울러, 반도체 기판(101)의 붕소(B)의 함량이 과도하게 높은 경우에는 반도체 기판(101)의 총 불순물 함량이 과도하게 높아져서 오히려 효율이 저하될 수 있다.In addition, when the boron (B) content of the
이에 따라, 용융법으로 제조된 반도체 기판(101)을 사용하는 태양전지의 효율의 과도한 저하를 방지하기 위해 도 4와 같이 반도체 기판(101)의 붕소(B)의 농도를 3×1016~5×1018atoms/cm3의 범위 내에서 설정하는 것이 바람직할 수 있다.Accordingly, in order to prevent excessive degradation of the efficiency of the solar cell using the
아울러, 반도체 기판(101)에 포함된 산소(Oxygen) 및 탄소(Carbon)는 반도체 기판(101)의 전기적 특성을 향상시킬 수 있지만, 산소(Oxygen) 및 탄소(Carbon)의 함량이 과도하게 높은 경우에는 산소(Oxygen) 및 탄소(Carbon)가 불순물로서 작용하여 캐리어의 생성량이 과도하게 낮아질 수 있으며 반도체 기판(101)의 Bulk Lifetime이 과도하게 짧아질 수 있다. 이에 따라, 반도체 기판(101)의 산소(Oxygen)의 농도는 1×1018~1×1019atoms/cm3의 범위 내에서 설정되는 것이 바람직할 수 있고, 아울러 반도체 기판(101)의 탄소(Carbon)의 농도는 1×1016~1×1019atoms/cm3의 범위 내에서 설정되는 것이 바람직할 수 있다.In addition, oxygen and carbon included in the
반도체 기판(101)의 저항과 효율의 관계에 대해 도 5를 참조하여 살펴보면 아래와 같다. 도 5는 순도가 5N이하이고, Bulk Lifetime은 0.1㎲~2㎲, 붕소의 농도는 3×1016~5×1018atoms/cm3, 산소의 농도는 1×1018~1×1019atoms/cm3, 탄소의 농 도는 1×1016~1×1019atoms/cm3인 반도체 기판(101)의 저항과 효율에 대한 데이터이다.The relationship between the resistance and the efficiency of the
도 5를 살펴보면, 본 발명에 따른 반도체 기판(101)의 저항이 0.1[Ωㆍcm]인 경우 효율은 대략 13%이고, 반도체 기판(101)의 저항이 0.5[Ωㆍcm]인 경우 효율은 대략 15%이고, 반도체 기판(101)의 저항이 0.1[Ωㆍcm]인 경우 효율은 대략 13%인 것을 알 수 있다.Referring to FIG. 5, when the resistance of the
이처럼, 순도가 5N이하인 반도체 기판(101)을 사용하더라도 반도체 기판(101)의 Bulk Lifetime을 0.1㎲~2㎲, 붕소의 농도를 3×1016~5×1018atoms/cm3, 산소의 농도를 1×1018~1×1019atoms/cm3, 탄소의 농도를 1×1016~1×1019atoms/cm3로 설정하게 되면, 0.5[Ωㆍcm]의 저항에서 대략 15%의 효율을 얻을 수 있다.Thus, even when the
또한, 도 5와 같이, 본 발명에 따른 반도체 기판(101)의 저항이 대략 1.8[Ωㆍcm]이상에서는 효율이 대략 17%까지 상승한 이후에 포화될 수 있다.In addition, as shown in FIG. 5, when the resistance of the
만약, 용융법으로 순도가 6N인 반도체 기판(101)을 제조하고, 이를 사용하는 경우에는 효율을 더욱 향상시킬 수 있다.If the
또는, 순도가 2N~5N인 반도체 기판(101)을 사용하는 경우에도 효율의 과도한 저하를 충분히 방지할 수 있다.Or even when using the
한편, 본 발명에 따른 태양전지는 반사방지층(Anti-reflect Layer)을 더 포함할 수 있다. 예를 들면, 도 6과 같이 에미터(102)의 일면에 반사방지층(600)이 배치될 수 있다. 이러한 경우에는, 반사방지층(600)이 외부로부터 반도체부(100) 로 입사되는 광의 반사를 억제함으로써, 효율을 향상시키는 것이 가능하다.Meanwhile, the solar cell according to the present invention may further include an anti-reflective layer. For example, as shown in FIG. 6, an
이러한 반사방지층(600)의 복수의 층(Multi-Layer) 구조를 갖는 것이 가능하다.It is possible to have a plurality of layers of the
반사방지층(600)의 굴절률은 태양전지의 광 반사율을 낮추는 방향으로 조절될 수 있다. 바람직하게는, 반사방지층(600)의 굴절률은 반도체부(100)의 굴절률보다는 작은 것이 바람직할 수 있다. 예를 들면, 반사방지층(600)은 태양전지의 반사율을 낮추기 위해 대략 2~3.85의 굴절률을 갖는 것이 가능하다.The refractive index of the
이러한 반사방지층(600)은 질화실리콘(SiNX) 재질, 산화실리콘(SiOX) 및 질산화실리콘(SiOXNY) 재질 중 적어도 하나를 포함할 수 있다.The
또는, 본 발명에 따른 태양전지는 후면 패시베이션층(Passivation Layer)을 더 포함하는 것이 가능하다.Alternatively, the solar cell according to the present invention may further include a back passivation layer.
예를 들면, 도 7과 같이 제 2 전극(150)과 반도체 기판(101)의 사이에 후면 패시베이션층(700)이 배치될 수 있다.For example, a
후면 패시베이션층(700)은 후면 반사율(Back Surface Reflection : BSR)을 높이고, 후면 재결합 속도(Back Surface Recombination Velocity : BSRV)를 낮출 수 있다. 바람직하게는, 후면 패시베이션층(700)은 태양전지의 후면 반사율(BSR)을 대략 80%이상으로 높일 수 있고, 후면 재결합 속도(BSRV)를 대략 500cm/s정도로 낮출 수 있다.The
이와 같이, 후면 패시베이션층(700)이 후면 반사율(BSR)을 높이고 후면 재결 합 속도(BSRV)를 낮출 수 있기 때문에 반도체 기판(101)의 두께가 얇은 경우에도 안정적인 광전변환 효율을 달성하는 것이 가능하다.As such, since the
제 2 전극(150)의 일부는 후면 패시베이션층(700)을 관통하여 반도체 기판(101)과 전기적으로 연결될 수 있다. 이와 같이, 제 2 전극(150)의 일부가 후면 패시베이션층(700)을 관통하여 반도체 기판(101)과 전기적으로 연결되기 위해서 레이저(Laser) 광을 사용하는 것이 가능하다.A portion of the
또한, 후면 패시베이션층(700)을 관통하는 제 2 전극(150)의 일부와 반도체 기판(101)의 사이에는 BSF층(710)이 형성될 수 있다.In addition, a
또한, 도 8과 같이, 후면 패시베이션층(700)은 복수의 층 구조를 갖는 것이 가능하다. 예를 들면, 후면 패시베이션층(700)은 서로 인접하게 배치되는 제 1 층(800)과 제 2 층(810)을 포함할 수 있다. 아울러, 제 1 층(800)과 제 2 층(810)은 서로 다른 재질을 포함할 수 있다.In addition, as shown in FIG. 8, the
또는, 도 9와 같이, 반도체 기판(101)은 텍스처링(Texturing)된 표면을 갖는 것이 가능하다. 다르게 표현하면, 반도체 기판(101)은 요철을 포함하는 것이다. 이러한 경우에는, 수광면의 면적이 증가함으로써 광전 변환 효율이 향상될 수 있다.Alternatively, as shown in FIG. 9, the
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it is to be understood that the technical structure of the present invention can be embodied in other specific forms without departing from the spirit and essential characteristics of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the foregoing description, and the meaning and scope of the claims. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
도 1 내지 도 9는 본 발명에 따른 태양전지에 대해 설명하기 위한 도면이다.1 to 9 are views for explaining a solar cell according to the present invention.
Claims (29)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090115957A KR101228140B1 (en) | 2009-11-27 | 2009-11-27 | Solar Cell |
| US12/849,442 US20110126877A1 (en) | 2009-11-27 | 2010-08-03 | Solar cell |
| PCT/KR2010/005161 WO2011065648A1 (en) | 2009-11-27 | 2010-08-06 | Solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090115957A KR101228140B1 (en) | 2009-11-27 | 2009-11-27 | Solar Cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110059280A KR20110059280A (en) | 2011-06-02 |
| KR101228140B1 true KR101228140B1 (en) | 2013-01-31 |
Family
ID=44394447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090115957A KR101228140B1 (en) | 2009-11-27 | 2009-11-27 | Solar Cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101228140B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019231062A1 (en) * | 2018-05-29 | 2019-12-05 | 엘지전자 주식회사 | Compound semiconductor solar cell and method for manufacturing same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101258938B1 (en) | 2011-07-25 | 2013-05-07 | 엘지전자 주식회사 | Solar cell |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092329A (en) * | 2002-05-29 | 2003-12-06 | 삼성에스디아이 주식회사 | High efficient solar cell and fabrication method thereof |
| WO2009062117A1 (en) * | 2007-11-09 | 2009-05-14 | Sunpreme, Inc. | Low-cost solar cells and methods for their production |
| KR20090095051A (en) * | 2008-03-04 | 2009-09-09 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
| KR20090110029A (en) * | 2008-04-17 | 2009-10-21 | 엘지전자 주식회사 | Solar cell and manufacturing method |
-
2009
- 2009-11-27 KR KR1020090115957A patent/KR101228140B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092329A (en) * | 2002-05-29 | 2003-12-06 | 삼성에스디아이 주식회사 | High efficient solar cell and fabrication method thereof |
| WO2009062117A1 (en) * | 2007-11-09 | 2009-05-14 | Sunpreme, Inc. | Low-cost solar cells and methods for their production |
| KR20090095051A (en) * | 2008-03-04 | 2009-09-09 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
| KR20090110029A (en) * | 2008-04-17 | 2009-10-21 | 엘지전자 주식회사 | Solar cell and manufacturing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019231062A1 (en) * | 2018-05-29 | 2019-12-05 | 엘지전자 주식회사 | Compound semiconductor solar cell and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110059280A (en) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101293162B1 (en) | Low-cost solar cells and methods for their production | |
| US8872020B2 (en) | Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design | |
| US8916768B2 (en) | Surface passivation of silicon based wafers | |
| KR101000064B1 (en) | Heterojunction solar cell and its manufacturing method | |
| Ramanujam et al. | Inorganic photovoltaics–planar and nanostructured devices | |
| Xiao et al. | High-efficiency silicon solar cells—materials and devices physics | |
| US20110139230A1 (en) | Ion implanted selective emitter solar cells with in situ surface passivation | |
| US20110126877A1 (en) | Solar cell | |
| JP2009503848A (en) | Composition gradient photovoltaic device, manufacturing method and related products | |
| JP2014099662A (en) | SOLAR CELL MANUFACTURED USING CVD EPITAXIAL Si FILM ON METALLURGICAL-GRADE Si WAFER | |
| WO2002091482A2 (en) | Silicon solar cell with germanium backside solar cell | |
| Benda | Crystalline Silicon Solar Cell and Module Technology | |
| JP2001267598A (en) | Laminated solar cell | |
| RU2590284C1 (en) | Solar cell | |
| KR101135589B1 (en) | Solar Cell | |
| KR101228140B1 (en) | Solar Cell | |
| Desrues et al. | Ultra-thin Poly-Si/SiOx passivating contacts integration for high efficiency solar cells on n-type cast mono silicon wafers | |
| Nayeripour et al. | Solar Cells | |
| KR101121438B1 (en) | Solar cell and method for manufacturing the same | |
| KR101195040B1 (en) | A solar cell and a method for making the solar cell | |
| KR101149542B1 (en) | Solar cell and method for manufacturing the same | |
| KR20110075992A (en) | How to remove defects on silicon substrate | |
| KR101082950B1 (en) | Solar cell and manufacturing method thereof | |
| KR101129422B1 (en) | Fabrication method of solar cell and solar cell fabrication by the same | |
| KR101146733B1 (en) | Solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091127 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20100503 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20091127 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20111124 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120730 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20130116 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20130124 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20130125 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151224 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161214 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171214 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171214 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20191104 |