KR101221257B1 - Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same - Google Patents
Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same Download PDFInfo
- Publication number
- KR101221257B1 KR101221257B1 KR1020110092753A KR20110092753A KR101221257B1 KR 101221257 B1 KR101221257 B1 KR 101221257B1 KR 1020110092753 A KR1020110092753 A KR 1020110092753A KR 20110092753 A KR20110092753 A KR 20110092753A KR 101221257 B1 KR101221257 B1 KR 101221257B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive bump
- chip
- conductive
- space
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/012—
-
- H10W72/00—
-
- H10W70/60—
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법에 관한 것으로, 보다 상세하게는 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고,접착제 등도 원하는 위치에서만 사용할 수 있는 칩간 접속을 위하여 내부에 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법에 관한 것이다.The present invention relates to a method for manufacturing a conductive bump accommodating structure having a hollow structure having a step, a method for manufacturing a conductive bump structure, a conductive bump accommodating structure manufactured by the same, and a method for connecting chips using the same. The conductive bumps can be used without restriction and the adhesive can also be used only at the desired location. It relates to a conductive bump receiving structure and a chip-to-chip connection method using the same.
Description
본 발명은 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법에 관한 것으로, 보다 상세하게는 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고,접착제 등도 원하는 위치에서만 사용할 수 있는 칩간 접속을 위하여 내부에 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법에 관한 것이다.
The present invention relates to a method for manufacturing a conductive bump accommodating structure having a hollow structure having a step, a method for manufacturing a conductive bump structure, a conductive bump accommodating structure manufactured by the same, and a method for connecting chips using the same. The conductive bumps can be used without restriction and the adhesive can also be used only at the desired location. It relates to a conductive bump receiving structure and a chip-to-chip connection method using the same.
전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 형태를 갖는다. In joining electronic components, an anisotropic conductive film (ACF) is used. The ACF has a form in which fine conductive particles having a diameter of 3 to 5 μm are uniformly distributed in the adhesive film.
전도성 입자는 구형 폴리머의 표면에 금속층이 코팅된 구조로서, 다수의 전도성 입자는 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. The conductive particles have a structure in which a metal layer is coated on the surface of the spherical polymer, and the plurality of conductive particles are closely contacted between the protruding metal pads serving as electrodes of the electronic component and the substrate to form electrical connections.
ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자부품의 저온 접합에 사용되고 있다. 그러나 전자부품의 패드 사이의 간격이 감소하면서 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. Since ACF is bonded using an adhesive, it is used for low temperature bonding of various electronic components such as displays, communication equipment, semiconductor chips, and the like. However, as the spacing between the pads of electronic components decreases, electrical shorts occur between the pads due to ACF conductive particles, or the number of conductive particles pressed onto the pads is not constant, resulting in uneven electrical conductivity. .
이러한 ACF의 문제점은 접합과정에서 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다. ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 전도성 범프가 칩의 패드에 고정되면 접합과정에서 전도성 범프가 이동하지 않고 전기 전도도가 일정하다는 장점이 있다. This problem of ACF occurs because the conductive particles distributed inside the adhesive move during the bonding process. In order to solve the problem of ACF, methods for fixing conductive bumps having a structure similar to conductive particles to the pads of the chip have been proposed. When the conductive bumps are fixed to the pads of the chip, the conductive bumps do not move during the bonding process. The advantage is that the electrical conductivity is constant.
하지만, 접속 과정에서 전도성 범프가 이동되지 않는 방식으로 칩간 접속을 효과적으로 꾀하는 것은 상당히 어려운 작업이다.
However, it is a very difficult task to effectively make the chip-to-chip connection in such a way that the conductive bumps do not move during the connection process.
따라서, 본 발명이 해결하고자 하는 과제는 전도성 범프를 원하는 위치에서 별도의 위치 이동 없이 효과적으로 접속시키는 새로운 방법과 구조체를 제공하는 것이다.Accordingly, the problem to be solved by the present invention is to provide a new method and structure for effectively connecting the conductive bumps in a desired position without a separate position movement.
특히, 내부에 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 제공하여, 전도성 범프가 이에 체결되어 기계적 결합 강도를 향상시키는 새로운 방법과 구조체를 제공하는 것이다. In particular, it is to provide a conductive bump receiving structure having a hollow structure having a stepped inside, thereby providing a new method and structure in which the conductive bump is fastened to improve the mechanical bond strength.
본 발명은 상기 과제를 해결하기 위해 다음과 같은 과제 해결 수단을 제공한다. The present invention provides the following means for solving the above problems.
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법으로, 상기 방법은, 기판(10) 상에 전극(12)을 형성하는 단계; 상기 전극(12)을 덮는 제1 포토레지스트층(13)을 패터닝하는 단계; 상기 제1 포토레지스트층(13)을 덮는 제2 포토레지스트층(14)을 형성하는 단계; 상기 제2 포토레지스트층(14)의 일부를 제거하여 제1 공간부(15)를 형성하고, 상기 제1 포토레지스트층(13)을 제거하여 상기 제1 공간부(15)에 연속되는 제2 공간부(16)를 형성하는 단계를 포함하고, 상기 제2 공간부(16)는 상기 제1 공간부(15)와 단차가 형성되도록 제공되는 것을 특징으로 한다. A method for manufacturing a conductive bump accommodating structure having a hollow structure having a step according to the present invention, the method comprising: forming an
이때, 상기 단차는 적어도 두 방향 이상에 형성되는 것을 특징으로 한다. At this time, the step is characterized in that formed in at least two directions or more.
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체에 수용되는 전도성 범프 구조체 제조방법으로, 상기 방법은, 기판(20) 상에 전극 또는 시드층(22)을 형성하는 단계; 상기 전극 또는 시드층(22)을 덮는 포토레지스트층(24)을 형성하는 단계; 상기 포토레지스트층(24)에 상기 전극 또는 시드층(22)이 노출되고, 전도성 범프의 형상을 가지는 공간부(25)가 형성되도록 상기 포토레지스트층(24)의 일부를 제거하는 단계; 상기 공간부(25)에 전도성 재료를 삽입하여 전도성 범프(27)를 형성하는 단계; 상기 포토레지스트층(24)을 제거하는 단계를 포함하는 것을 특징으로 한다.A method for manufacturing a conductive bump structure accommodated in a conductive bump accommodating structure having a hollow structure having a step according to the present invention, the method comprising: forming an electrode or seed layer (22) on a substrate (20); Forming a photoresist layer (24) covering the electrode or seed layer (22); Removing a portion of the
이 경우, 상기 전도성 범프(27)는 주석, 납, 금, 비스무트 및 탈륨으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속 물질을 포함하는 것을 특징으로 한다. In this case, the
또한, 상기 전도성 범프(27)는 전기 도금(electroplate) 공정을 이용하여 형성되는 것을 특징으로 한다. In addition, the
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 이용한 칩간 접속 방법으로, 상기 방법은, 외부로 개구된 제1 공간부(15)와, 상기 제1 공간부(15)의 내측에 연속적으로 형성되고 상기 제1 공간부(15)와 단차를 가지도록 제공되는 제2 공간부(16)가 제공되는 전도성 범프 수용 구조체가 형성된 제1 칩(40)을 제공하는 단계; 상기 제1 공간부(15)에 삽입가능한 전도성 범프(27)가 제1 접속된 제2 칩(30)을 제공하는 단계; 및 상기 제2 칩(30)과 상기 제1 칩(40)을 근접시켜 접속시키는 단계를 포함하고, 여기에서 상기 제2 칩의 전도성 범프(27)는 상기 제1 칩의 전도성 범프 수용 구조체 내부로 수용된 후 상기 제1 칩과 제2 접속되고, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하는 것을 특징으로 한다. A chip-to-chip connection method using a conductive bump accommodating structure in which a hollow structure having a step according to the present invention is formed, the method comprising: a
여기에서, 상기 전도성 범프(27)는 주석, 납, 금, 비스무트 및 탈륨으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속 물질을 포함하는 것을 특징으로 한다. Here, the
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체는, 외부로 개구되고, 전도성 범프(27)가 삽입되는 제1 공간부(15)와, 상기 제1 공간부(15)에 의해서만 외부로 연결되도록 그 내측에 연속적으로 형성되는 제2 공간부(16)를 포함하고, 상기 제2 공간부(16)의 단면이 상기 제1 공간부(15)의 단면보다 크도록 단차가 형성되어 있어, 상기 전도성 범프(27)가 상기 제1 공간부(15)를 관통하여 삽입된 후, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하여 이탈이 방지되는 것을 특징으로 한다. The conductive bump accommodating structure in which the hollow structure having a step according to the present invention is formed is opened only by the
본 발명에 따르면, 두 칩간 접속에 있어서, 칩 기판에 접속된 전도성 범프가 상기 칩에 대향하는 또 다른 칩 기판상의 중공 구조 내로 물리적으로 삽입된 후 접속된다. 따라서, 칩 중간이나 외곽 등의 위치 제한 없이 전도성 범프를 이탈 없이 사용할 수 있고,접착제 등도 원하는 위치에서만 사용할 수 있다. According to the invention, in the connection between two chips, the conductive bumps connected to the chip substrate are physically inserted into the hollow structure on another chip substrate opposite the chip and then connected. Therefore, the conductive bumps can be used without departing from the position restrictions such as the middle or the outside of the chip, and the adhesive can be used only at the desired position.
특히, 내부에 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 제공하여, 전도성 범프가 이에 체결되어 기계적 결합 강도를 향상시킬 수 있다. In particular, by providing a conductive bump receiving structure having a hollow structure having a step therein, the conductive bump can be fastened thereto to improve the mechanical bonding strength.
더 나아가, 다양한 형태로 제조될 수 있는 중공 구조에 의하여, 점(dot) 또는 라인(line) 형태로 전도성 범프를 이용, 칩간 접속을 유도할 수 있다.
Furthermore, by the hollow structure that can be manufactured in various forms, it is possible to induce the chip-to-chip connection by using a conductive bump in the form of a dot (dot) or line (line).
도 1은 본 발명에 따른 전도성 범프 수용 구조체의 제조 방법을 도시한 도면.
도 2는 본 발명에 따른 전도성 범프 수용 구조체의 제조 방법을 도시한 도면.
도 3은 본 발명에 따른 전도성 범프 구조체의 제조 방법을 도시한 도면.
도 4는 본 발명에 따른 전도성 범프 구조체의 제조 방법을 도시한 도면.
도 5는 본 발명에 따른 전도성 범프 수용 구조체 및 전도성 범프 구조체를 이용한 칩간 접속 방법을 설명하는 도면.
도 6은 본 발명에 따른 전도성 범프 수용 구조체 및 전도성 범프 구조체를 이용한 칩간 접속 방법을 설명하는 도면.
도 7은 본 발명에 따른 전도성 범프 수용 구조체 및 전도성 범프 구조체를 이용한 칩간 접속 방법을 설명하는 도면.
도 8은 본 발명에 따른 전도성 범프 수용 구조체 및 전도성 범프 구조체를 이용한 칩간 접속 방법을 설명하는 도면.1 shows a method of manufacturing a conductive bump receiving structure according to the present invention.
Figure 2 illustrates a method of manufacturing a conductive bump receiving structure according to the present invention.
3 is a view showing a method for manufacturing a conductive bump structure according to the present invention.
4 is a view showing a method for manufacturing a conductive bump structure according to the present invention.
5 is a view illustrating a chip-to-chip connection method using a conductive bump receiving structure and a conductive bump structure according to the present invention.
6 is a view illustrating a chip-to-chip connection method using a conductive bump receiving structure and a conductive bump structure according to the present invention.
7 is a view for explaining a chip-to-chip connection method using a conductive bump receiving structure and a conductive bump structure according to the present invention.
8 is a view for explaining a chip-to-chip connection method using a conductive bump receiving structure and a conductive bump structure according to the present invention.
이하, 본 발명의 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 본 명세서 전반에 걸쳐 표시되는 약어는 본 명세서 내에서 별도의 다른 지칭이 없다면 당업계에서 통용되어, 이해되는 수준으로 해석되어야 한다. Hereinafter, the present invention will be described in detail with reference to the drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout. In addition, abbreviations displayed throughout this specification should be interpreted to the extent that they are known and used in the art unless otherwise indicated herein.
먼저 도 1 및 도 2는 본 발명의 일 실시예에 따른 전도성 범프 수용 구조체 제조방법의 단계를 나타내는 도면이다. 1 and 2 are views showing the steps of a method for manufacturing a conductive bump receiving structure according to an embodiment of the present invention.
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조방법으로, 상기 방법은, 기판(10) 상에 전극(12)을 형성하는 단계; 상기 전극(12)을 덮는 제1 포토레지스트층(13)을 패터닝하는 단계; 상기 제1 포토레지스트층(13)을 덮는 제2 포토레지스트층(14)을 형성하는 단계; 상기 제2 포토레지스트층(14)의 일부를 제거하여 제1 공간부(15)를 형성하고, 상기 제1 포토레지스트층(13)을 제거하여 상기 제1 공간부(15)에 연속되는 제2 공간부(16)를 형성하는 단계를 포함하고, 상기 제2 공간부(16)는 상기 제1 공간부(15)와 단차가 형성되도록 제공되는 것을 특징으로 한다. A method for manufacturing a conductive bump accommodating structure having a hollow structure having a step according to the present invention, the method comprising: forming an
상기 단차는 기계적 결합 강도를 향상시키기 위해서 적어도 두 방향 이상에 형성되는 것을 특징으로 한다. The step is characterized in that formed in at least two directions to improve the mechanical bond strength.
도 1을 참조하면, 먼저, 기판(10) 상에 전극(Electrode)(12)을 형성한다. 본 발명의 일 실시예로서는, Si 기판(10) 상에 SiO2 산화층(11)을 형성하고, 그 상부에 전극(12)이 형성된 모습을 도시하고 있다. 다만, 기판의 재료 및 적층 구조가 본 발명의 권리범위를 부당하게 제한해서는 안된다. Referring to FIG. 1, first, an
전극(12)이 형성된 기판(10) 위에 제1 포토레지스트층(13)을 패터닝한다. 제1 포토레지스트층(13)은 도면에는 단순히 2차원적인 모습으로 도시되었으나, 범프의 접속 공간을 형성하는 것으로서 3차원적인 구조로 다양하게 패터닝된다. 제1 포토레지스트층(13)은 아세톤이나 PR 스트리펍(striper)에 의하여 쉽게 제거할 수 있는 Positive 계열 또는 Negative 계열의 포토레지스트가 사용될 수 있다. 도 1에 도시된 바와 같이 제1 포토레지스트층(13)은 전극(12)을 덮는 구조로 제공되는 것이 바람직하다. The first
도 2를 참조하면, 제1 포토레지스트층(13) 위에 원하는 높이의 제2 포토레지스트층(14)을 형성한다. 제2 포토레지스트층(14)은 영구적으로 사용될 부분이므로 SU8이나 PMMA 등 강성(rigid)을 가지고 있으면서 신뢰성이 있는 폴리머 재질을 사용하는 것이 바람직하다. Referring to FIG. 2, a second
UV 리소그래피나 레이저 등을 이용하여 제2 포토레지스트층(14)에 범프가 삽입될 제1 공간부(15)를 형성한다. 제1 공간부(15)는 제1 포토레지스트층(13)을 제거하기 위한 목적으로도 사용되므로, 제1 포토레지스트층(13)이 노출되는 수준까지 형성된다. 다만, 도 2에 도시된 바와 같이 제1 공간부(15)의 단면적은 제1 포토레지스트층(13)의 단면적보다 작게 형성되어야 한다. The
이후, 제1 포토레지스트층(13)을 아세톤이나 PR 스트립을 이용하여 제거하여 제1 공간부(15)와 연결되는 제2 공간부(16)를 형성시킨다. 다만, UV 리소그래피를 사용하여 디벨럽(develop)할 때에 제1 포토레지스트층(13)이 동시에 제거되도록 하는 것이 공정 감소를 가능하게 하므로 더욱 바람직하다. Thereafter, the
제2 공간부(16)는 제1 공간부(15)보다 넓은 단면적을 가지고 있으며, 특히 폭방향 양측으로 더 넓은 공간을 형성하는 것이 바람직하다. 제2 공간부(16)의 상측에 위치하면서 제1 공간부(15)를 형성하는 제2 포토레지스트층(14)의 일부는, 제2 공간부(16)에 채워지는 범프가 걸리게 하는 걸림턱 기능을 수행하여 범프의 이탈을 방지하는 역할을 수행하게 된다. The
최종적으로 제1 기판(30)은 제2 포토레지스트층(14)에 형성된 제1 공간부(15)와, 이에 연결되어 전극(12)이 노출되어 있는 제2 공간부(16)가 제공되는 형상이다. 제1 기판(40)은 전도성 범프 수용 구조체의 기능을 수행한다. Finally, the
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체는, 외부로 개구되고, 전도성 범프(27)가 삽입되는 제1 공간부(15)와, 상기 제1 공간부(15)에 의해서만 외부로 연결되도록 그 내측에 연속적으로 형성되는 제2 공간부(16)를 포함하고, 상기 제2 공간부(16)의 단면이 상기 제1 공간부(15)의 단면보다 크도록 단차가 형성되어 있어, 상기 전도성 범프(27)가 상기 제1 공간부(15)를 관통하여 삽입된 후, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하여 이탈이 방지되는 것을 특징으로 한다. The conductive bump accommodating structure in which the hollow structure having a step according to the present invention is formed is opened only by the
본 명세서에서 전도성 범프 수용 구조체라 함은 기판(10) 상에 형성되는 제2 포토레지스트층(14)이 가지는 형상 구조를 의미하는 것이나, 경우에 따라서는 기판(10)을 포함하는 개념으로 이해될 수도 있다. In the present specification, the conductive bump accommodating structure means a shape structure of the
도 3 및 도 4는 전도성 범프 수용 구조체와 기계적 및 전기적으로 접속하게 되는 전도성 범프 구조체의 기능을 수행하는 제2 기판(40)에 대한 제조 방법을 도시하고 있다. 3 and 4 illustrate a method of manufacturing a
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체에 수용되는 전도성 범프 구조체 제조방법으로, 상기 방법은, 기판(20) 상에 전극 또는 시드층(22)을 형성하는 단계; 상기 전극 또는 시드층(22)을 덮는 포토레지스트층(24)을 형성하는 단계; 상기 포토레지스트층(24)에 상기 전극 또는 시드층(22)이 노출되고, 전도성 범프의 형상을 가지는 공간부(25)가 형성되도록 상기 포토레지스트층(24)의 일부를 제거하는 단계; 상기 공간부(25)에 전도성 재료를 삽입하여 전도성 범프(27)를 형성하는 단계; 상기 포토레지스트층(24)을 제거하는 단계를 포함하는 것을 특징으로 한다.A method for manufacturing a conductive bump structure accommodated in a conductive bump accommodating structure having a hollow structure having a step according to the present invention, the method comprising: forming an electrode or seed layer (22) on a substrate (20); Forming a photoresist layer (24) covering the electrode or seed layer (22); Removing a portion of the
이 경우, 상기 전도성 범프(27)는 주석, 납, 금, 비스무트 및 탈륨으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속 물질을 포함하는 것을 특징으로 한다. In this case, the
또한, 상기 전도성 범프(27)는 전기 도금(electroplate) 공정을 이용하여 형성되는 것을 특징으로 한다. In addition, the
앞에서 설명한 바와 같이, 기판(20)에 전극(22) 또는 시드층(Seed Layer)(22)을 형성하고, 전극 위에 포토레지스트층(24)을 형성한다. 시드층은 전기 도금을 위한 시드 역할을 수행할 수 있다. 이후 전극/시드층(22)이 노출될 수 있고, 원하는 범프의 크기에 맞는 공간부(25)를 형성한다. 이 경우 리소그라피 공정 등을 이용하여 형성할 수 있다. 공간부(25)는 홀(hole) 또는 길이를 가지는 홈의 형상이 될 수도 있다. As described above, the electrode 22 or the seed layer 22 is formed on the
도 4에 도시된 바와 같이, 상기 공간부(25)에 전도성 범프(27)를 형성한다. 이때 전기 도금(electroplate)법을 이용하여 전도성 범프(27)를 형성할 수 있다. 본 발명에서 사용되는 전도성 범프(27)는 압력과 열에 의하여 변형되어야 하기 때문에, 경도(Hardness)가 작고 녹는점이 낮은 Sn, Pb, Au, Bi, TL 등의 물질을 사용하는 것이 바람직하다. As shown in FIG. 4,
전도성 범프(27)가 형성된 후 포토레지스트층(24)을 제거한다. 본 명세서에서 전도성 범프 구조체라 함은 기판(20) 상에 형성되는 전도성 범프(17)가 가지는 형상 구조를 의미하는 것이나, 경우에 따라서는 기판(20)을 포함하는 개념으로 이해될 수도 있다. After the
도 5에는 본 발명에 따라 제조되는 전도성 범프 구조체(30)와 전도성 범프 수용 구조체(40)의 조합이 도시되어 있다. 5 shows a combination of a
전도성 범프 구조체(30)의 전도성 범프(27)의 구조와 전도성 범프 수용 구조체(40)의 제1 공간부(15)는 서로 대응되는 구조로 형성되어야 한다. 즉, 전도성 범프를 원기둥 같은 형태로 하는 경우, 상기 제1 공간부 역시 원기둥 형태가 될 수 있으며, 이와 달리 전도성 범프가 소정 길이를 갖는 경우, 상기 전도성 범프 수용 구조체의 제1 공간부(115) 역시 소정 길이를 가지는 홈 형태일 수 있다. The structure of the
도 6 내지 도 8은 본 발명에 따른 전도성 범프 구조체(30)와 전도성 범프 수용 구조체(40)가 결합되는 과정을 도시하고 있다. 6 to 8 illustrate a process of coupling the
본 발명에 따른 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 이용한 칩간 접속 방법으로, 상기 방법은, 외부로 개구된 제1 공간부(15)와, 상기 제1 공간부(15)의 내측에 연속적으로 형성되고 상기 제1 공간부(15)와 단차를 가지도록 제공되는 제2 공간부(16)가 제공되는 전도성 범프 수용 구조체가 형성된 제1 칩(40)을 제공하는 단계; 상기 제1 공간부(15)에 삽입가능한 전도성 범프(27)가 제1 접속된 제2 칩(30)을 제공하는 단계; 및 상기 제2 칩(30)과 상기 제1 칩(40)을 근접시켜 접속시키는 단계를 포함한다. A chip-to-chip connection method using a conductive bump accommodating structure in which a hollow structure having a step according to the present invention is formed, the method comprising: a
여기에서 상기 제2 칩의 전도성 범프(27)는 상기 제1 칩의 전도성 범프 수용 구조체 내부로 수용된 후 상기 제1 칩과 제2 접속되고, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하는 것을 특징으로 한다. Herein, the
전도성 범프(27)가 제1 공간부(15) 내로 삽입된 후, 전도성 범프(27)가 압력과 열에 의해 변형될 수 있도록 한다. 앞에서 언급한 바와 같이 전도성 범프(27)는 경도(Hardness)가 작고 녹는점이 낮은 Sn, Pb, Au, Bi, TL 등의 물질을 이용하기 때문에, 도 8에 도시된 바와 같이 전극(12)과 접하는 부분에서 변형이 발생하고, 상기 제2 공간부(16)를 채우게 되어 제1 공간부(15)와 제2 공간부(16)가 가지는 단차에 의해 체결턱이 형성된다. 이러한 체결턱은 온도가 낮아지는 경우 다시 경화되어 전도성 범프 구조체(30)가 전도성 범프 수용 구조체(40)로부터 이탈되는 것을 방지하게 된다. After the
본 발명에 따르면, 상기 전도성 범프 수용 구조체의 중공 내로 전도성 범프가 수용되어, 칩간 접속을 유도한다. According to the present invention, a conductive bump is received into the hollow of the conductive bump receiving structure, inducing a chip-to-chip connection.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. It will be possible.
10: 기판 11: 산화층
12 : 전극 13 : 제1 포토레지스트층
14 : 제2 포토레지스트층 15 : 제1 공간부
16 : 제2 공간부 20 : 기판
21 : 산화층 22 : 전극 또는 시드층
24 : 포토레지스트층 25 : 공간부
27 : 전도성 범프 30 : 제2 칩
40 : 제1 칩10: substrate 11: oxide layer
12
14
16: second space portion 20: substrate
21 oxide layer 22 electrode or seed layer
24
27: conductive bump 30: second chip
40: first chip
Claims (8)
기판(10) 상에 전극(12)을 형성하는 단계;
상기 전극(12)을 덮는 제1 포토레지스트층(13)을 패터닝하는 단계;
상기 제1 포토레지스트층(13)을 덮는 제2 포토레지스트층(14)을 형성하는 단계;
상기 제2 포토레지스트층(14)의 일부를 제거하여 제1 공간부(15)를 형성하고, 상기 제1 포토레지스트층(13)을 제거하여 상기 제1 공간부(15)에 연속되는 제2 공간부(16)를 형성하는 단계를 포함하고,
상기 제2 공간부(16)는 상기 제1 공간부(15)와 단차가 형성되도록 제공되는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법.Method for manufacturing a conductive bump receiving structure is formed hollow structure having a step, the method,
Forming an electrode 12 on the substrate 10;
Patterning a first photoresist layer (13) covering the electrode (12);
Forming a second photoresist layer (14) covering the first photoresist layer (13);
A portion of the second photoresist layer 14 is removed to form a first space 15, and a second continuous portion of the first space 15 is removed by removing the first photoresist layer 13. Forming a space portion 16,
The second space 16 is provided to form a step with the first space 15,
A method for producing a conductive bump receiving structure having a hollow structure having a step difference.
상기 단차는 적어도 두 방향 이상에 형성되는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법.The method according to claim 1,
The step is formed in at least two directions,
A method for producing a conductive bump receiving structure having a hollow structure having a step difference.
기판(20) 상에 전극 또는 시드층(22)을 형성하는 단계;
상기 전극 또는 시드층(22)을 덮는 포토레지스트층(24)을 형성하는 단계;
상기 포토레지스트층(24)에 상기 전극 또는 시드층(22)이 노출되고, 전도성 범프의 형상을 가지는 공간부(25)가 형성되도록 상기 포토레지스트층(24)의 일부를 제거하는 단계;
상기 공간부(25)에 전도성 재료를 삽입하여 전도성 범프(27)를 형성하는 단계;
상기 포토레지스트층(24)을 제거하는 단계를 포함하는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체에 수용되는 전도성 범프 구조체 제조 방법.A method for manufacturing a conductive bump structure accommodated in a conductive bump accommodating structure having a hollow structure having a step, manufactured by the manufacturing method according to claim 1, wherein the method includes:
Forming an electrode or seed layer 22 on the substrate 20;
Forming a photoresist layer (24) covering the electrode or seed layer (22);
Removing a portion of the photoresist layer 24 such that the electrode or seed layer 22 is exposed to the photoresist layer 24 and a space portion 25 having a shape of a conductive bump is formed;
Inserting a conductive material into the space 25 to form a conductive bump 27;
Removing the photoresist layer 24,
A conductive bump structure manufacturing method accommodated in a conductive bump receiving structure having a hollow structure having a step difference.
상기 전도성 범프(27)는 주석, 납, 금, 비스무트 및 탈륨으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속 물질을 포함하는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체에 수용되는 전도성 범프 구조체 제조 방법.The method according to claim 3,
The conductive bump 27 includes at least one metal material selected from the group consisting of tin, lead, gold, bismuth and thallium,
A conductive bump structure manufacturing method accommodated in a conductive bump receiving structure having a hollow structure having a step difference.
상기 전도성 범프(27)는 전기 도금(electroplate) 공정을 이용하여 형성되는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체에 수용되는 전도성 범프 구조체 제조 방법.The method according to claim 3,
The conductive bumps 27 are formed using an electroplate process,
A conductive bump structure manufacturing method accommodated in a conductive bump receiving structure having a hollow structure having a step difference.
외부로 개구된 제1 공간부(15)와, 상기 제1 공간부(15)의 내측에 연속적으로 형성되고 상기 제1 공간부(15)와 단차를 가지도록 제공되는 제2 공간부(16)가 제공되는 전도성 범프 수용 구조체가 형성된 제1 칩(40)을 제공하는 단계;
상기 제1 공간부(15)에 삽입가능한 전도성 범프(27)가 제1 접속된 제2 칩(30)을 제공하는 단계; 및
상기 제2 칩(30)과 상기 제1 칩(40)을 근접시켜 접속시키는 단계를 포함하고,
여기에서 상기 제2 칩의 전도성 범프(27)는 상기 제1 칩의 전도성 범프 수용 구조체 내부로 수용된 후 상기 제1 칩과 제2 접속되고, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하는 것을 특징으로 하는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 이용한 칩간 접속 방법.A chip-to-chip connection method using a conductive bump accommodating structure in which a hollow structure having a step is formed, the method comprising:
The first space portion 15 opened to the outside and the second space portion 16 which is continuously formed inside the first space portion 15 and provided to have a step with the first space portion 15. Providing a first chip 40 on which a conductive bump receiving structure is provided;
Providing a second chip (30) to which a conductive bump (27) insertable into the first space (15) is first connected; And
And connecting the second chip 30 and the first chip 40 in close proximity,
Here, the conductive bumps 27 of the second chip are accommodated in the conductive bump receiving structure of the first chip, and are connected to the first chip, and the plastic bumps are subjected to plastic deformation by pressure or heat, thereby fastening the fastening jaw that is applied to the step. Characterized in that,
A chip-to-chip connection method using a conductive bump accommodating structure in which a hollow structure having a step is formed.
상기 전도성 범프(27)는 주석, 납, 금, 비스무트 및 탈륨으로 이루어진 군으로부터 선택된 어느 하나 이상의 금속 물질을 포함하는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체를 이용한 칩간 접속 방법.The method of claim 6,
The conductive bump 27 includes at least one metal material selected from the group consisting of tin, lead, gold, bismuth and thallium,
A chip-to-chip connection method using a conductive bump accommodating structure in which a hollow structure having a step is formed.
상기 제1 공간부(15)에 의해서만 외부로 연결되도록 그 내측에 연속적으로 형성되는 제2 공간부(16)를 포함하고,
상기 제2 공간부(16)의 단면이 상기 제1 공간부(15)의 단면보다 크도록 단차가 형성되어 있어, 상기 전도성 범프(27)가 상기 제1 공간부(15)를 관통하여 삽입된 후, 압력 또는 열에 의해 소성변형되어 상기 단차에 걸리는 체결턱을 형성하여 이탈이 방지되는 것을 특징으로 하는,
단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체.
A first space part 15 which is opened to the outside and in which the conductive bumps 27 are inserted,
And a second space portion 16 continuously formed therein so as to be connected to the outside only by the first space portion 15,
A step is formed such that a cross section of the second space portion 16 is larger than a cross section of the first space portion 15, so that the conductive bumps 27 are inserted through the first space portion 15. After that, the plastic deformation by the pressure or heat to form a fastening jaw to the step is characterized in that the separation is prevented,
A conductive bump receiving structure having a hollow structure having a step difference.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092753A KR101221257B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110092753A KR101221257B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101221257B1 true KR101221257B1 (en) | 2013-01-11 |
Family
ID=47841661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110092753A Expired - Fee Related KR101221257B1 (en) | 2011-09-15 | 2011-09-15 | Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101221257B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538782B2 (en) | 2020-04-09 | 2022-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112212A (en) * | 1992-09-25 | 1994-04-22 | Rohm Co Ltd | Method for forming bump electrode in electronic component |
| KR20090026615A (en) * | 2007-09-10 | 2009-03-13 | 주식회사 하이닉스반도체 | Board for BA package and manufacturing method thereof |
| JP2009184070A (en) | 2008-02-06 | 2009-08-20 | Olympus Corp | MEMS device and method for manufacturing MEMS device |
-
2011
- 2011-09-15 KR KR1020110092753A patent/KR101221257B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112212A (en) * | 1992-09-25 | 1994-04-22 | Rohm Co Ltd | Method for forming bump electrode in electronic component |
| KR20090026615A (en) * | 2007-09-10 | 2009-03-13 | 주식회사 하이닉스반도체 | Board for BA package and manufacturing method thereof |
| JP2009184070A (en) | 2008-02-06 | 2009-08-20 | Olympus Corp | MEMS device and method for manufacturing MEMS device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11538782B2 (en) | 2020-04-09 | 2022-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11887957B2 (en) | 2020-04-09 | 2024-01-30 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103283007B (en) | Not flow underfill glue | |
| TWI763666B (en) | Connecting electronic components to substrates | |
| JP5706794B2 (en) | Interposer with microspring contacts, and method of making and using the interposer | |
| CN100533712C (en) | Photoelectric element chip and manufacturing method thereof | |
| TW201401398A (en) | Substrate stackable package with wire bond interconnect | |
| US20160233188A1 (en) | Contact bumps methods of making contact bumps | |
| TWI553800B (en) | Miniature spring partially embedded in the layer structure | |
| CN102460670A (en) | Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device | |
| US8889483B2 (en) | Method of manufacturing semiconductor device including filling gap between substrates with mold resin | |
| KR101009187B1 (en) | Printed circuit board and manufacturing method thereof | |
| US8227915B2 (en) | Bump structure, chip package structure including the same and method of manufacturing the same | |
| US20170365569A1 (en) | Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices | |
| KR101147115B1 (en) | Chip comprising inclined conductive bump and its fabrication method and fabrication method of electronic application having the same | |
| KR101221257B1 (en) | Method for fabricating receiving structure for conductinve bump with step-hollow configuration, conductinve bump, receiving structure fabricated by the same and method for connecting chips using the same | |
| CN106486457B (en) | Chip carrier, device and method | |
| JP2007508563A (en) | Apparatus, system and electrical element | |
| KR101233486B1 (en) | Method for fabricating receiving structure for conductinve bump with hollow configuration, receiving structure fabricated by the same and method for connecting chips using the same | |
| KR101037744B1 (en) | Chip having conductive bumps and manufacturing method thereof, Electronic component with chip and manufacturing method thereof | |
| KR100801073B1 (en) | Semiconductor chip provided with bump containing electroconductive particle, and its manufacturing method | |
| KR101221180B1 (en) | Conductive bumps for connecting chips, manufacturing method for the same, and method for connecting chips using the same | |
| US9735032B2 (en) | System and method for manufacturing a fabricated carrier | |
| KR20180014903A (en) | Electronic device, mounting method of the same, and method of manufacturing display apparatus having the same | |
| JP2009246265A (en) | Semiconductor package substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20160115 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20200105 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20200105 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |