[go: up one dir, main page]

KR101210138B1 - Wafer level pakage of mems senser and method for manufacturing the same - Google Patents

Wafer level pakage of mems senser and method for manufacturing the same Download PDF

Info

Publication number
KR101210138B1
KR101210138B1 KR1020100115340A KR20100115340A KR101210138B1 KR 101210138 B1 KR101210138 B1 KR 101210138B1 KR 1020100115340 A KR1020100115340 A KR 1020100115340A KR 20100115340 A KR20100115340 A KR 20100115340A KR 101210138 B1 KR101210138 B1 KR 101210138B1
Authority
KR
South Korea
Prior art keywords
glass
mems
forming
wafer level
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100115340A
Other languages
Korean (ko)
Other versions
KR20120054126A (en
Inventor
이용성
이희원
권순명
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020100115340A priority Critical patent/KR101210138B1/en
Publication of KR20120054126A publication Critical patent/KR20120054126A/en
Application granted granted Critical
Publication of KR101210138B1 publication Critical patent/KR101210138B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 멤스 센서 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것으로, 멤스 센서의 밀봉 효과를 최대화하며, 상부 글라스 내에 상부 공동 전극을 형성함으로써 멤스 센서의 내부와 외부의 전기적 연결이 우수한 멤스 센서의 웨이퍼 레벨 패키지를 제공하는 기술이다.
본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지 제조 방법은 하부 글라스 및 상부 글라스 상부에 각각 하부 공동 전극 및 상부 공동 전극을 형성하는 단계와, 상부 글라스 내에 비아홀을 형성하는 단계와, 하부 글라스 상부에 멤스 구조물을 형성하는 단계와, 하부 글라스 상부의 가장자리에 외곽 프레임을 형성하는 단계와, 외곽 프레임 상부에 상기 상부 글라스를 본딩시키는 단계를 포함하는 것을 특징으로 한다.
The present invention relates to a MEMS sensor wafer level package and a method of manufacturing the same, which maximizes the sealing effect of the MEMS sensor and forms an upper cavity electrode in the upper glass, thereby providing excellent electrical connection between the MEMS sensor and the wafer level. The technology to provide a package.
The method of manufacturing a MEMS sensor wafer level package according to the present invention includes forming a lower cavity electrode and an upper cavity electrode on the lower glass and the upper glass, respectively, forming a via hole in the upper glass, and forming a MEMS structure on the lower glass. And forming an outer frame at an edge of an upper portion of the lower glass, and bonding the upper glass to an upper portion of the outer frame.

Description

멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법{WAFER LEVEL PAKAGE OF MEMS SENSER AND METHOD FOR MANUFACTURING THE SAME}Wafer level package of MEMS sensor and its manufacturing method {WAFER LEVEL PAKAGE OF MEMS SENSER AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 상부 공동 전극을 포함하는 멤스 센서의 웨이퍼 레벨 패키지에 관한 것이다.The present invention relates to a wafer level package of a MEMS sensor and a manufacturing method thereof, and more particularly to a wafer level package of a MEMS sensor including an upper cavity electrode.

일반적인 멤스 디바이스 패키지 및 그 제조 방법을 살펴보면 다음과 같다.The general MEMS device package and its manufacturing method are as follows.

먼저, 기판 상에 멤스 디바이스를 실장하고, 밀봉 캡이 부착되는 위치에 지연성 광경화형 에폭시를 도포한다. 그 다음 지연성 광경화형 에폭시에 소정의 광을 조하고, 밀봉 캡을 기판 상에 부착한다. 이어서, 상온에서 지연성 광경화형 에폭시를 완전 경화시키는 공정을 진행하여 멤스 디바이스 패키지를 제조 할 수 있다. First, a MEMS device is mounted on a substrate, and a delayed photocurable epoxy is applied at the position where the sealing cap is attached. Then, predetermined light is applied to the delayed photocurable epoxy, and a sealing cap is attached onto the substrate. Subsequently, the process of completely curing the delayed photocurable epoxy at room temperature may be performed to manufacture a MEMS device package.

또한, 이러한 방법 이외에도 인가되는 구동신호에 상응하는 기계 동작을 수행하는 멤스 소자와 멤스 소자로 구동신호가 전달되는 패턴이 형성된 일면에 멤스 소자가 플립칩 본딩에 의해 장착되는 베이스 기판과 멤스 소자를 외부로부터 차페시키는 박막과 베이스 기판과 박막 사이의 공간을 채우는 광경화형 씰링제를 포함하는 멤스 패키지 소자가 있다. In addition to the above method, the MEMS device for performing a mechanical operation corresponding to the driving signal applied to the MEMS device and the base substrate and the MEMS device on which the MEMS device is mounted by flip chip bonding are formed on one surface of the MEMS device. There is a MEMS package element comprising a thin film to be shielded from and a photocurable sealing agent filling a space between the base substrate and the thin film.

그러나, 상술한 종래 기술에 따른 멤스 센서 패키지는 3차원 멤스 구조물을 감싸고 있는 공동의 상부에 전극을 형성할 수 없고, 밀봉을 유지하기 위해 광경화형 에폭시를 사용하므로 공정의 비용이 비싸다. 그리고, 광경화형 에폭시를 사용하기 때문에 열변형에 의하여 밀봉 패키지의 분열 가능성이 있는 문제점이 있다. However, the MEMS sensor package according to the related art cannot form an electrode on top of the cavity surrounding the 3D MEMS structure, and the process is expensive because the photocurable epoxy is used to maintain the sealing. In addition, since the photocurable epoxy is used, there is a problem that the sealing package may be broken due to heat deformation.

본 발명의 목적은 멤스 패키지의 밀봉 효과를 최대화하며, 상부 글라스 내에 상부 공동 전극을 형성함으로써 멤스 센서의 내부와 외부의 전기적 연결이 우수한 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a wafer level package of a MEMS sensor and a method of manufacturing the MEMS sensor, which maximizes the sealing effect of the MEMS package and has excellent electrical connection between the inside and the outside of the MEMS sensor by forming an upper cavity electrode in the upper glass.

본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지 제조 방법은 하부 글라스 및 상부 글라스 상부에 각각 하부 공동 전극 및 상부 공동 전극을 형성하는 단계와, 상부 글라스 내에 비아홀을 형성하는 단계와, 하부 글라스 상부에 멤스 구조물을 형성하는 단계와, 하부 글라스 상부의 가장자리에 외곽 프레임을 형성하는 단계와, 외곽 프레임 상부에 상부 글라스를 본딩시키는 단계를 포함하는 것을 특징으로 한다. The method of manufacturing a MEMS sensor wafer level package according to the present invention includes forming a lower cavity electrode and an upper cavity electrode on the lower glass and the upper glass, respectively, forming a via hole in the upper glass, and forming a MEMS structure on the lower glass. And forming an outer frame at the edge of the upper portion of the lower glass, and bonding the upper glass to the upper portion of the outer frame.

나아가, 멤스 구조물 상부에 콘택패드를 형성하는 단계를 더 포함하며, 비아홀은 멤스 구조물 상부에 형성된 콘택패드를 노출시키는 것을 특징으로 한다. Further, the method may further include forming a contact pad on the MEMS structure, wherein the via hole exposes the contact pad formed on the MEMS structure.

한편, 본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지는 하부 공동 전극을 포함하는 하부 글라스와, 하부 글라스 상부에 구비된 멤스 구조물과, 멤스 구조물 상부에 구비된 콘택 패드와, 하부 글라스 상부의 가장자리에 구비된 외곽 프레임과, 외곽 프레임에 의해 본딩되며, 상부 공동 전극 및 비아홀을 포함하는 상부 글라스를 포함하는 것을 특징으로 한다. Meanwhile, the MEMS sensor wafer level package according to the present invention includes a lower glass including a lower cavity electrode, a MEMS structure provided on the lower glass, a contact pad provided on the MEMS structure, and an edge of an upper portion of the lower glass. And an upper frame bonded to the outer frame and the outer frame and including an upper cavity electrode and a via hole.

나아가, 비아홀에 의해 멤스 구조물 상부에 구비된 콘택 패드가 노출되는 것을 특징으로 한다.Further, the contact pads provided on the MEMS structure are exposed by the via holes.

이상에서 본 바와 같이 본 발명에 따른 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법은 다음과 같은 효과를 제공한다.As described above, the wafer level package of the MEMS sensor and the method of manufacturing the same according to the present invention provide the following effects.

첫째, 상부 글라스에 구비된 비아홀에 의해 상부 글라스와 멤스 구조물이 전기적으로 연결되어 금속 전극이 직접 공동의 내외부를 관통하지 않도록 할 수 있다. 따라서, 금속 전극이 공동의 내외부를 직접 연결하는 과정에서 생기는 밀봉의 방해 요인을 원천적으로 차단하여 밀봉의 효과를 최대화 할 수 있다.First, the via glass provided in the upper glass may be electrically connected to the upper glass and the MEMS structure so that the metal electrode may not directly penetrate the inside and the outside of the cavity. Therefore, it is possible to maximize the effect of the sealing by blocking the source of the interference caused by the metal electrode directly connecting the inside and outside of the cavity.

둘째, 멤스 구조물을 감싸고 있는 공동의 상부에 상부 공동 전극을 형성할 수 있다. Second, an upper cavity electrode may be formed on the upper part of the cavity surrounding the MEMS structure.

도 1a 내지 도 1e는 본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지 제조 방법을 도시한 단면도들이다.
도 2는 본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지를 도시한 사시도이다.
1A to 1E are cross-sectional views illustrating a method of manufacturing a MEMS sensor wafer level package according to the present invention.
2 is a perspective view illustrating a MEMS sensor wafer level package according to the present invention.

이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e는 본 발명에 따른 멤스 센서 웨이퍼 레벨 패키지 제조 방법을 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a MEMS sensor wafer level package according to the present invention.

먼저, 도 1a에 도시된 바와 같이 하부 글라스(100)에 하부 공동 전극(105)을 형성하는 방법을 설명하면 다음과 같다. 하부 글라스(100) 상부에 공동 하부 전극 영역을 정의하는 감광막 패턴을 형성한 후 이 감광막 패턴을 마스크로 하부 글라스를 일부 식각하여 트렌치를 형성한다. 감광막 패턴은 2 ㎛의 네가티브(Negative) 감광막을 사용하며, 감광막 패턴 형성 시 하드 베이킹(Hard Baking) 공정을 진행하지 않는다. 또한, 트렌치는 6:1 BOE 용액을 사용한 습식 식각 공정을 5 ~ 7분 정도 진행하여 200nm의 깊이로 형성하는 것이 바람직하다. First, as shown in FIG. 1A, a method of forming the lower cavity electrode 105 on the lower glass 100 is as follows. After forming the photoresist pattern defining the cavity lower electrode region on the lower glass 100, the lower glass is partially etched using the photoresist pattern to form a trench. The photosensitive film pattern uses a negative photosensitive film having a thickness of 2 μm, and does not perform a hard baking process when forming the photosensitive film pattern. In addition, the trench is preferably formed at a depth of 200 nm by performing a wet etching process using a 6: 1 BOE solution for about 5 to 7 minutes.

이후, 트렌치 내에 도전층을 형성하고, 습식(Wet)으로 감광막 패턴을 제거하여 하부 공동 전극(105)을 형성한다. 하부 공동 전극(105)은 전기적인 저항을 줄이기 위해 저저항 웨이퍼를 이용하거나 금속을 증착하여 형성할 수 있다. 예컨대, 도전층은 크롬(Cr) 또는 금(Au)을 사용하며, 그 두께는 각각 30 ~ 60nm와 300 ~ 400nm인 것이 바람직하다. 하부 공동 전극(105)을 형성한 후 N2 분위기에서 400도의 온도로 어닐링(annealing) 공정을 진행한다. Thereafter, a conductive layer is formed in the trench, and the lower cavity electrode 105 is formed by removing the photoresist pattern by wet. The lower cavity electrode 105 may be formed by using a low resistance wafer or by depositing a metal to reduce electrical resistance. For example, the conductive layer uses chromium (Cr) or gold (Au), and the thickness thereof is preferably 30 to 60 nm and 300 to 400 nm, respectively. After forming the lower cavity electrode 105, an annealing process is performed at a temperature of 400 degrees in N 2 atmosphere.

다음으로, 도 1b에 도시된 바와 같이 상부 글라스(110)에 상부 공동 전극(115)을 형성한다. 여기서, 상부 글라스(110)에 상부 공동 전극(115)을 형성하는 방법은 상술한 하부 글라스(100) 형성 방법과 동일한 공정을 진행하여 형성하는 것이 바람직하다. 다만, 상부 공동 전극(115)은 하부 공동 전극(105)에 비해 그 선폭이 작게 형성되도록 한다. 그 다음, 도 1c를 참조하면 상부 글라스(110)를 상면과 하면이 뒤집힌 상태에서 상부 글라스(110) 내에 다수의 비아홀(120)을 형성한다. 여기서, 상부 글라스(110)에 비아홀(120)을 형성하는 이유는 기생 저항을 최소화하기 위한 것이며, 이 비아홀(120)들은 멤스 센서 외부에서 병렬 연결될 수 있다. Next, as shown in FIG. 1B, the upper cavity electrode 115 is formed on the upper glass 110. Here, the method of forming the upper cavity electrode 115 on the upper glass 110 is preferably formed by going through the same process as the method of forming the lower glass 100 described above. However, the upper cavity electrode 115 has a smaller line width than the lower cavity electrode 105. Next, referring to FIG. 1C, a plurality of via holes 120 are formed in the upper glass 110 with the upper and lower surfaces of the upper glass 110 turned upside down. Here, the reason for forming the via hole 120 in the upper glass 110 is to minimize parasitic resistance, and the via holes 120 may be connected in parallel outside the MEMS sensor.

그 다음, 도 1d를 참조하면 하부 글라스(100) 상부에 다수의 멤스 구조물(130)을 형성하고, 하부 글라스(100)의 가장자리에는 외곽 프레임(135)을 형성한다. 멤스 구조물(130) 중 일부는 실리콘 기둥으로 형성되며, 이 실리콘 기둥은 하부 공동 전극(105)과 전기적으로 연결되어 하부 공동 전극(105)을 외부로 연결하는 역할을 한다. 즉, 멤스 구조물(130)은 하부 공동 전극(105)의 끝단과 중첩되도록 형성하는 것이 바람직하다. 이후, 멤스 구조물(130) 상부에 콘택 패드(140)를 형성한다. 멤스 구조물(130)은 전극의 종류와 역할에 따라 다양한 형태로 형성할 수 있다. 이때, 콘택 패드(140)은 멤스 구조물(130) 중 일부에 형성한다. Next, referring to FIG. 1D, a plurality of MEMS structures 130 are formed on the lower glass 100, and an outer frame 135 is formed on the edge of the lower glass 100. Some of the MEMS structures 130 are formed of silicon pillars, which are electrically connected to the lower cavity electrodes 105 to connect the lower cavity electrodes 105 to the outside. That is, the MEMS structure 130 is preferably formed to overlap the end of the lower cavity electrode 105. Thereafter, the contact pads 140 are formed on the MEMS structure 130. The MEMS structure 130 may be formed in various forms according to the type and role of the electrode. In this case, the contact pad 140 is formed on a part of the MEMS structure 130.

다음으로, 도 1e를 참조하면 멤스 구조물(130)과 외곽 프레임(135) 상부에 상부 글라스(110)를 본딩 시킨다. 상부 글라스(110)는 상부 공동 전극(115)이 하부 글라스(100)의 방향을 향하도록 뒤집어서 배치한다. 상부 글라스(110)가 외곽 프레임(135)과는 접촉되지만, 멤스 구조물(130)과는 접촉되지 않도록 하는 것이 바람직하다. Next, referring to FIG. 1E, the upper glass 110 is bonded to the MEMS structure 130 and the outer frame 135. The upper glass 110 is disposed upside down such that the upper common electrode 115 faces the direction of the lower glass 100. Although the upper glass 110 is in contact with the outer frame 135, it is preferable not to be in contact with the MEMS structure 130.

상부 글라스(110)를 본딩시키는 공정은 상부 글라스(110)에 700 ~ 900V의 전압을 인가하고, 접촉부위에 300 ~ 450℃의 온도를 제공하는 아노딕 본딩(anodic bonding)방식으로 이들을 양극 접합한다. 양극 접합은 실리콘인 외곽 프레임(135)과 글라스인 상부 글라스(110) 간의 밀봉 접합에서 유용하게 사용되는 방법이다. 이러한 양극 접합 시 실리콘과 하부 공동 전극(105)을 이루는 금속의 공융 온도(Eutectic Temperature) 이상의 온도를 가하여 공융 접합이 이루어질 수 있도록 한다. Bonding the upper glass 110 is applied to the upper glass 110 with a voltage of 700 ~ 900V, and anodized them by an anodic bonding (anodic bonding) method to provide a temperature of 300 ~ 450 ℃ to the contact portion. . Anodic bonding is a method that is usefully used in sealing bonding between the outer frame 135 which is silicon and the upper glass 110 which is glass. In this anodic bonding, the eutectic junction is made by applying a temperature higher than the eutectic temperature of the metal constituting the silicon and the lower cavity electrode 105.

또한, 상부 글라스(110)의 비아홀(120)에 의해 콘택 패드(140)가 노출되도록 하는 것이 바람직하다. 즉, 상부 글라스(110)의 비아홀(120)은 멤스 구조물(130)인 실리콘 전극 기둥으로 완전히 막히도록 설계한다. 이렇게, 비아홀(120)에 의해 상부 글라스(110)와 멤스 구조물(130)이 전기적으로 연결되어 금속 전극이 직접 공동의 내외부를 관통하지 않도록 할 수 있다. 따라서, 금속 전극이 공동의 내외부를 직접 연결하는 과정에서 생기는 밀봉의 망해 요인을 원천적으로 차단하여 밀봉의 효과를 최대화 할 수 있다. In addition, the contact pad 140 may be exposed by the via hole 120 of the upper glass 110. That is, the via hole 120 of the upper glass 110 is designed to be completely blocked by the silicon electrode pillar, which is the MEMS structure 130. As such, the upper glass 110 and the MEMS structure 130 may be electrically connected by the via hole 120 to prevent the metal electrode from directly passing through the inside and the outside of the cavity. Therefore, it is possible to maximize the effect of the sealing by blocking the damaging factors of the sealing caused in the process of connecting the metal electrode directly inside and outside the cavity.

상술한 1a 내지 도 1e의 방법으로 형성된 멤스 센서의 구조체를 도 2에 도시된 사시도를 참조하여 설명하면 다음과 같다. 이때, 도 1a 내지 도 1e와 같은 방법에 한정하지 않고, 이외의 방법으로도 형성할 수 있다.Referring to the perspective view shown in Figure 2 the structure of the MEMS sensor formed by the method of 1a to 1e described above are as follows. At this time, it is not limited to the method similar to FIG. 1A-1E, It can form also in other methods.

도 2를 참조하면, 하부 공동 전극(205)을 포함하는 하부 글라스(200) 상부에 다수의 멤스 구조물(230)이 구비된다. 이때, 다수의 멤스 구조물(230) 중 일부는 실리콘 기둥으로 형성되며, 이 실리콘 기둥은 하부 공동 전극(205)과 전기적으로 연결되어 하부 공동 전극(205)을 외부로 연결하는 역할을 한다. 즉, 멤스 구조물(130)은 하부 공동 전극(205)의 끝단과 중첩되도록 형성하는 것이 바람직하다. Referring to FIG. 2, a plurality of MEMS structures 230 are provided on the lower glass 200 including the lower cavity electrode 205. At this time, some of the plurality of MEMS structures 230 is formed of a silicon pillar, which is electrically connected to the lower cavity electrode 205 and serves to connect the lower cavity electrode 205 to the outside. That is, the MEMS structure 130 is preferably formed to overlap the end of the lower cavity electrode 205.

또한, 멤스 구조물(230) 내부에는 질량체-용수철 구조물과 전기적 연결을 위한 구조물들이 배치되도록 설계할 수 있다. 그리고, 하부 글라스(200) 가장자리를 따라 외곽 프레임(235)가 구비된다. 이 외곽 프레임(235) 구조를 설계하여 밀봉 성능을 확보할 수 있다. In addition, the MEMS structure 230 may be designed such that structures for electrical connection with the mass-spring structure are arranged. The outer frame 235 is provided along the edge of the lower glass 200. The outer frame 235 structure can be designed to ensure sealing performance.

마지막으로, 멤스 구조물(230) 및 외곽 프레임(235) 상부에 상부 공동 전극(215)을 포함하는 상부 글라스(210)가 구비된다. 상부 글라스(210)가 외곽 프레임(235)과는 접촉되지만, 멤스 구조물(230)과는 접촉되지 않도록 하는 것이 바람직하다. 이때, 상부 글라스(210) 내에는 다수의 비아홀(220)이 포함되며, 이 비아홀(220)은 멤스 구조물(230) 상부의 콘택패드(240)가 완전히 노출되도록 하는 것이 바람직하다. 즉, 상부 글라스(210)의 비아홀(120)은 멤스 구조물(230)인 실리콘 전극 기둥으로 완전히 막히도록 설계한다. 이렇게, 비아홀(220)에 의해 상부 글라스(210)와 멤스 구조물(230)이 전기적으로 연결되어 금속 전극이 직접 공동의 내외부를 관통하지 않도록 할 수 있다. 따라서, 금속 전극이 공동의 내외부를 직접 연결하는 과정에서 생기는 밀봉의 망해 요인을 원천적으로 차단하여 밀봉의 효과를 최대화 할 수 있다. Finally, an upper glass 210 including an upper common electrode 215 is provided on the MEMS structure 230 and the outer frame 235. Although the upper glass 210 is in contact with the outer frame 235, it is preferable not to be in contact with the MEMS structure 230. In this case, a plurality of via holes 220 are included in the upper glass 210, and the via holes 220 may be configured to completely expose the contact pads 240 on the MEMS structure 230. That is, the via hole 120 of the upper glass 210 is designed to be completely blocked by the silicon electrode pillar, which is the MEMS structure 230. As such, the upper glass 210 and the MEMS structure 230 may be electrically connected by the via hole 220 to prevent the metal electrode from directly penetrating the inside and the outside of the cavity. Therefore, it is possible to maximize the effect of the sealing by blocking the damaging factors of the sealing caused in the process of connecting the metal electrode directly inside and outside the cavity.

본 발명은 상기 실시 예에만 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 변형될 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형 예는 본 발명의 청구범위에 속한 것이다. The present invention is not limited only to the above embodiments, and various modifications can be made without departing from the spirit and scope of the present invention. It will be apparent to those skilled in the art that such modifications belong to the claims of the present invention. .

Claims (5)

하부 글라스 및 상부 글라스 상부에 각각 하부 공동 전극 및 상부 공동 전극을 형성하는 단계;
상기 상부 글라스 내에 비아홀을 형성하는 단계;
하부 글라스 상부에 멤스 구조물을 형성하는 단계;
상기 하부 글라스 상부의 가장자리에 외곽 프레임을 형성하는 단계; 및
상기 외곽 프레임 상부에 상기 상부 글라스를 본딩시키는 단계
를 포함하는 것을 특징으로 하는 멤스 센서 웨이퍼 레벨 패키지 제조 방법.
Forming a lower cavity electrode and an upper cavity electrode on the lower glass and the upper glass, respectively;
Forming a via hole in the upper glass;
Forming a memes structure on the lower glass;
Forming an outer frame at an edge of an upper portion of the lower glass; And
Bonding the upper glass to the upper portion of the outer frame
MEMS sensor wafer level package manufacturing method comprising a.
청구항 1에 있어서,
상기 멤스 구조물 상부에 콘택패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 멤스 센서 웨이퍼 레벨 패키지 제조 방법.
The method according to claim 1,
The method of claim 1, further comprising forming a contact pad on the MEMS structure.
청구항 2에 있어서,
상기 비아홀은 상기 멤스 구조물 상부에 형성된 상기 콘택패드를 노출시키는 것을 특징으로 하는 멤스 센서 웨이퍼 레벨 패키지 제조 방법.
The method according to claim 2,
The via hole exposes the contact pads formed on the MEMS structure.
삭제delete 삭제delete
KR1020100115340A 2010-11-19 2010-11-19 Wafer level pakage of mems senser and method for manufacturing the same Active KR101210138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100115340A KR101210138B1 (en) 2010-11-19 2010-11-19 Wafer level pakage of mems senser and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115340A KR101210138B1 (en) 2010-11-19 2010-11-19 Wafer level pakage of mems senser and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120054126A KR20120054126A (en) 2012-05-30
KR101210138B1 true KR101210138B1 (en) 2012-12-07

Family

ID=46270052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115340A Active KR101210138B1 (en) 2010-11-19 2010-11-19 Wafer level pakage of mems senser and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101210138B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459977B1 (en) * 2013-12-18 2014-11-07 현대자동차주식회사 Wafer level package of mems senser and method for manufacturing the same
KR20170069806A (en) 2015-12-11 2017-06-21 현대자동차주식회사 Manufacturing method of micro electro mechanical system sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003294451A (en) 2002-03-27 2003-10-15 Samsung Electro Mech Co Ltd Micro inertia sensor and manufacturing method thereof
JP2007163501A (en) 2006-12-25 2007-06-28 Matsushita Electric Works Ltd Semiconductor sensor and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003294451A (en) 2002-03-27 2003-10-15 Samsung Electro Mech Co Ltd Micro inertia sensor and manufacturing method thereof
JP2007163501A (en) 2006-12-25 2007-06-28 Matsushita Electric Works Ltd Semiconductor sensor and manufacturing method therefor

Also Published As

Publication number Publication date
KR20120054126A (en) 2012-05-30

Similar Documents

Publication Publication Date Title
TWI505428B (en) Chip package and method for forming the same
JP5026038B2 (en) Electronic component equipment
CN105502280B (en) MEMS device forming method
TWI569400B (en) Chip package and method of forming same
JP5130440B2 (en) Light emitting device package and manufacturing method thereof
TWI493634B (en) Chip package and method for forming the same
JP2007184931A5 (en)
JP2012069585A (en) Semiconductor device and manufacturing method therefor
KR20140033211A (en) Process for a sealed mems device with a portion exposed to the environment
CN108538801B (en) Semiconductor substrate and semiconductor packaging device, and method for forming a semiconductor substrate
JP2012059832A5 (en)
JP2014192351A (en) Semiconductor device manufacturing method
JP2010052086A (en) Semiconductor device and method for manufacturing the same
CN107591375A (en) Chip package and method for fabricating the same
KR101210138B1 (en) Wafer level pakage of mems senser and method for manufacturing the same
JP4675945B2 (en) Semiconductor device
CN103928410A (en) Encapsulation structure and manufacturing method thereof
KR100618343B1 (en) A manufacturing method of a packaging substrate and a packaging method using the same.
JP5769482B2 (en) Manufacturing method of glass sealed package and optical device
CN106129026B (en) Semiconductor structure and fabrication method thereof
KR101459977B1 (en) Wafer level package of mems senser and method for manufacturing the same
TWI581389B (en) Semiconductor structure and manufacturing method thereof
JP4715260B2 (en) Condenser microphone and manufacturing method thereof
JP5955024B2 (en) MEMS module and manufacturing method thereof
CN108447828B (en) Bonding method of package structure and substrate

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101119

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120327

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171129

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191127

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201126

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20231120

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 13

End annual number: 13