[go: up one dir, main page]

KR101209535B1 - 에칭 프로파일 제어 - Google Patents

에칭 프로파일 제어 Download PDF

Info

Publication number
KR101209535B1
KR101209535B1 KR1020077025012A KR20077025012A KR101209535B1 KR 101209535 B1 KR101209535 B1 KR 101209535B1 KR 1020077025012 A KR1020077025012 A KR 1020077025012A KR 20077025012 A KR20077025012 A KR 20077025012A KR 101209535 B1 KR101209535 B1 KR 101209535B1
Authority
KR
South Korea
Prior art keywords
gas
plasma
dielectric layer
etchant gas
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020077025012A
Other languages
English (en)
Other versions
KR20080005381A (ko
Inventor
카멜리아 루수
지쑹 후앙
무쿤드 스리니바산
에릭 에이 허드슨
아론 에플러
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20080005381A publication Critical patent/KR20080005381A/ko
Application granted granted Critical
Publication of KR101209535B1 publication Critical patent/KR101209535B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

마스크 아래에 배치된, 기판 상의 유전체층을 에칭하는 방법이 제공된다. 기판은 플라즈마 프로세싱 챔버 내에 위치한다. 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스 및 O2를 포함하는 에천트 가스를 플라즈마 챔버로 제공한다. 플라즈마는 에천트 가스로부터 형성된다. 에천트 가스로부터의 플라즈마로 포토레지스트 마스크를 통해 에칭 층으로 피처가 에칭된다.
플라즈마 프로세싱 챔버, 에천트 가스, 포토레지스트 마스크

Description

에칭 프로파일 제어{ETCH PROFILE CONTROL}
본 발명의 배경기술
본 발명은 반도체 디바이스의 제조 중에 마스크를 통해 에칭 층을 에칭하는 것에 관한 것이다. 더 상세하게는, 본 발명은 반도체 디바이스의 제조 중에 포토레지스트 마스크를 통해 유전체층을 에칭하는 것에 관한 것이다.
반도체 웨이퍼 프로세싱 중에, 반도체 디바이스의 피처는 공지의 패터닝 및 에칭 프로세스를 이용하여 웨이퍼에서 정의된다. 이들 프로세스에 있어서, 포토레지스트 (PR) 재료는 웨이퍼 상에 증착될 수도 있고, 이후 레티클에 의해 필터링된 광에 조사된다. 레티클은 광이 레티클을 통해 전파되지 못하도록 차단하는 예시적인 피처 기하형상으로 패터닝되는 투명판일 수도 있다.
레티클을 통과한 후에, 광은 포토레지스트 재료의 표면과 접촉한다. 광은 포토레지스트의 재료의 화학 조성을 변경해서, 현상기가 포토레지스트 재료의 부분을 제거할 수 있게 한다. 포지티브 포토레지스트 재료의 경우에, 노광된 영역이 제거되고, 네거티브 포토레지스트 재료의 경우에는, 비노광된 영역이 제거된다. 이후, 웨이퍼가 에칭되어, 포토레지스트 재료에 의해 더 이상 보호되지 않는 면적으로부터 밑에 있는 재료를 제거함으로써, 웨이퍼에서 원하는 피처를 생성한다.
밀도 증가를 제공하기 위해, 피처 사이즈가 감소된다. 이는 개선된 포토 레지스트 해상도를 요구하는, 피처의 임계 치수 (CD; critical dimension) 를 감소시킴으로써 달성될 수도 있다.
깊고 좁은 개구부 (opening) 의 에칭 시에 측벽 보잉 (sidewall bowing) 이 발생할 수도 있다. 이러한 보잉은 에칭된 피처의 직선 측벽 대신에 곡면의 측벽을 생성한다.
본 발명의 개요
전술한 바를 달성하고 본 발명의 목적에 따라 기판 상에 유전체층을 에칭하고 포토레지스트 마스크 아래에 배치하는 방법이 제공된다. 기판은 플라즈마 프로세싱 챔버 내에 위치한다. 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스 및 O2 를 포함하는 에천트 가스가 플라즈마 챔버에 제공된다. 플라즈마는 에천트 가스로부터 형성된다. 에천트 가스로부터 플라즈마로 포토레지스트 마스크를 통해 에칭 층으로 피처가 에칭된다.
본 발명의 또 다른 명시에 있어서, 유전체층이 기판에 의해 지지되고 에칭 층이 포토레제스트 마스크에 의해 커버되는, 유전체층에 피처를 형성하는 장치가 제공된다. 플라즈마 프로세싱 챔버는, 플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽, 플라즈마 프로세싱 챔버 인클로저 내에서 기판을 지지하는 기판 지지대, 플라즈마 프로세싱 챔버 인클로저의 압력을 조정하는 압력 조정기, 플라즈마를 지속하기 위해 플라즈마 프로세싱 챔버에 전력을 제공하는 하나 이상의 전극, 플라즈마 프로세싱 챔버 인클로저로 가스를 제공하는 가스 인렛, 및 플라즈마 프로 세싱 챔버 인클로저로부터 가스를 배기하는 가스 아웃렛을 포함한다. 가스 소스는 가스 인렛과 유체 연통하고, 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 제공하는 황 성분 가스 소스, 및 O2 소스를 포함한다. 컨트롤러는 가스 소스 및 하나 이상의 전극에 제어가능하게 접속되고, 하나 이상의 프로세서 및 컴퓨터 판독가능 매체를 포함한다. 컴퓨터 판독가능 매체는 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스 및 O2 를 포함하는 에천트 가스를 플라즈마 챔버에 제공하는 컴퓨터 판독가능 코드, 에천트 가스로부터 플라즈마를 형성하는 컴퓨터 판독가능 코드, 및 에천트 가스로부터 플라즈마로 포토레지스트 마스크를 통해 유전체층에 피처의 에칭을 야기하는 플라즈마 조건을 제공하는 컴퓨터 판독가능 코드를 포함한다.
본 발명의 또 다른 명시에 있어서, 포토레지스트 마스크 아래에 배치된, 기판 상의 실리콘 산화물계 유전체층을 에칭하는 방법이 제공된다. 기판은 플라즈마 프로세싱 챔버에 위치한다. 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스, O2 및 불소 성분을 포함하는 에천트 가스가 플라즈마 챔버에 제공되며, 에천트 가스는 에천트 가스 흐름을 가지고 황 성분 가스는 황 성분 흐름을 가지며, 황 성분 흐름은 에천트 가스 흐름의 0.1-10% 사이이다. 플라즈마는 에천트 가스로부터 형성된다. 에천트 가스로부터의 플라즈마로 포토레지스트 마스크를 통해 에칭 층에 피처가 에칭된다.
본 발명의 이들 및 다른 특징은 이하 다음의 도면과 관련하여 본 발명의 상 세한 설명에서 상세히 설명한다.
도면의 간단한 설명
첨부 도면에 있어서, 본 발명은 제한적이 아니라 예시적으로 설명되며, 동일한 참조부호는 유사한 요소를 지칭한다.
도 1 은 본 발명의 실시형태의 흐름도이다.
도 2a 및 도 2b 는 본 발명의 실시형태에서 에칭된 층의 개략도이다.
도 3 은 에칭용으로 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4a 및 도 4b 는 본 발명의 실시형태에서 사용되는 컨트롤러를 구현하는데 적절한 컴퓨터 시스템을 도시한다.
도 5 는 황 함유 성분 없이 에칭된 접촉부의 프로파일이다.
도 6 은 H2S 첨가제로 에칭된 접촉부의 프로파일이다.
도 7 은 COS 첨가제로 에칭된 접촉부의 프로파일이다.
바람직한 실시형태의 상세한 설명
첨부 도면에 도시된 수개의 바람직한 실시형태를 참조하여 본 발명을 상세히 설명한다. 다음의 설명에서, 다수의 세부 사항은 본 발명의 완전한 이해를 제공하기 위해 개시된다. 그러나, 당업자에게는 본 발명이 이들 세부 사항의 일부 또는 전부 없이도 실시할 수도 있다는 것이 명백하다. 다른 예에서, 공지의 프로세스 단계 및/또는 구조는 본 발명을 불필요하게 불명료하지 않게 하기 위해 설명하지 않았다.
이해를 용이하게 하기 위해, 도 1 은 본 발명의 실시형태에서 이용되는 높은 수준의 프로세스 흐름도이다. 유전체층이 있는 기판이 제공된다 (단계 104). 본 발명의 이해를 용이하게 하기 위해, 도 2a 는 유전체층 (220) 이 있는 기판이 제공된 단면도이다 (단계 104). 본 발명의 이 실시형태에 있어서, 기판 (210) 은 실리콘 웨이퍼이고, 유전체층 (220) 은 실리콘 산화물계 저유전율 (low-k) 물질 또는 유기계 저유전체층이다. 바람직한 실시형태에 있어서, 반사방지 코팅 (ARC) 층 (224) 이 에칭 층 (220) 위에 위치한다. 바람직하게는 193 nm 이상인 포토레지스트 마스크 (228) 가 유전체층 (220) 위에 형성된다 (단계 108). 기판 (210) 은 플라즈마 프로세싱 챔버 내에 위치한다 (단계 112).
도 3 은 본 에칭에 이용될 수도 있는 플라즈마 프로세싱 챔버 (300) 의 개략도이다. 플라즈마 프로세싱 챔버 (300) 는 컨파인먼트 링 (302), 상부 전극 (304), 하부 전극 (308), 가스 소스 (310), 및 배기 펌프 (320) 를 포함한다. 플라즈마 프로세싱 챔버 (300) 내에서, 기판 (210) 은 하부 전극 (308) 위에 위치한다. 하부 전극 (308) 은 기판 (210) 을 지지하기 위해 적절한 기판 처킹 메커니즘 (예를 들어, 정전하, 기계식 조임 (mechanical clamping) 등) 과 통합된다. 반응기 상부 (328) 는 하부 전극 (308) 의 바로 반대쪽에 배치된 상부 전극과 통합된다. 상부 전극 (304), 하부 전극 (308) 및 컨파인먼트 링 (302) 은 한정된 플라즈마 볼륨을 정의한다. 한정된 플라즈마 볼륨으로 가스 소스 (310) 에 의해 가스를 공급하고, 컨파인먼트 링 (302) 및 배기 펌프 (320) 의 배기 포트를 통해 한정된 플라즈마 볼륨으로부터 배기된다. 가스를 배기하도록 돕는 것 외에, 배기 펌프 (320) 는 압력을 조절하는 것을 돕는다. 이 실시형태에서, 가스 소스 (310) 는 황 성분 소스 (312), O2 소스 (316), 및 불소 성분 소스 (318) 를 포함한다. 가스 소스 (310) 는 다른 가스 소스를 더 포함할 수도 있다. RF 소스 (348) 는 하부 전극 (308) 에 전기적으로 접속된다. 챔버 벽 (352) 은 컨파인먼트 링 (302), 상부 전극 (304), 및 하부 전극 (308) 을 둘러싼다. 전극에 RF 전력을 접속하는 상이한 조합이 가능하다. 바람직한 실시형태에 있어서, 27 MHz, 및 2 MHz 전원은 하부 전극에 접속된 RF 전원 (348) 을 구성하고, 상부 전극은 접지된다. 컨트롤러 (335) 는 RF 소스 (348), 배기 펌프 (320), 및 가스 소스 (310) 에 제어가능하게 접속된다.
도 4a 및 도 4b 는 본 발명의 실시형태에 사용된 컨트롤러 (335) 를 구현하는데 적절한 컴퓨터 시스템 (800) 을 도시한다. 도 4a 는 컴퓨터 시스템의 하나의 가능한 물리적인 형태를 도시한다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스에서부터 대형 슈퍼 컴퓨터까지 다수의 물리적인 형태를 가질 수도 있다. 컴퓨터 시스템 (800) 은 모니터 (802), 디스플레이 (804), 하우징 (806), 디스크 드라이브 (808), 키보드 (810), 및 마우스 (812) 를 포함한다. 디스크 (814) 는 컴퓨터 시스템 (800) 에 데이터를 전송하거나 이로부터 데이터를 전송하는데 이용되는 컴퓨터-판독가능 매체이다.
도 4b 는 컴퓨터 시스템 (800) 의 블록 다이어그램의 예이다. 매우 다양 한 서브시스템이 시스템 버스 (820) 에 부착된다. 프로세서(들) (822)(중앙 처리 장치, 즉, CPU로도 불림) 이 메모리 (824) 를 포함하는 저장 디바이스에 결합된다. 메모리 (824) 는 랜덤 액세스 메모리 (RAM) 및 읽기 전용 메모리 (ROM) 를 포함한다. 당업계에서 공지된 바와 같이, ROM 은 CPU에 한 방향으로 데이터 및 명령을 전송하는 역할을 하고, RAM 은 통상적으로 2 방향으로 데이터 및 명령을 전송하는데 이용된다. 이러한 유형의 메모리 둘 다는 후술할 컴퓨터-판독가능 매체 중 임의의 적절한 것을 포함할 수도 있다. 고정 디스크 (826) 도 CPU (822) 에 2 방향으로 결합되고; 추가적인 데이터 저장 용량을 제공하고 후술할 컴퓨터-판독가능 매체 중 임의의 것을 포함할 수도 있다. 고정 디스크 (826) 는 프로그램, 데이터 등을 저장하는데 이용될 수도 있고, 통상적으로 1차 저장보다 느린 2차 저장 매체 (예를 들어, 하드 디스크) 이다. 고정 디스크 (826) 내에 보유된 정보는 적절한 경우에 메모리 (824) 내의 가상 메모리로서 표준 방식으로 통합될 수도 있다. 분리성 디스크 (814) 는 후술할 컴퓨터-판독가능 매체의 형태를 취할 수도 있다.
CPU (822) 는 디스플레이 (804), 키보드 (810), 마우스 (812), 및 스피커 (830) 와 같은 다양한 입력/출력 디바이스에도 결합된다. 일반적으로, 입력/출력 디바이스는 비디오 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치스크린 디스플레이, 트랜스듀서 카드 리더, 마그네틱 또는 페이퍼 테이프 리더, 태블릿, 스타일러스, 보이스 또는 핸드라이팅 리코그나이저 (voice or handwriting recognizer), 바이오메트릭 리더 (biometrics reader), 또는 다른 컴퓨터 중 임의 의 것일 수도 있다. CPU (822) 는 임의적으로 네트워크 인터페이스 (840) 를 이용하여 또 다른 컴퓨터 또는 텔레커뮤니케이션 네트워크에 결합될 수도 있다. 이러한 네트워크 인터페이스를 이용하여, CPU는 상술한 방법 단계를 수행하는 중에 네트워크로부터 정보를 수신하거나, 또는 네트워크로 정보를 출력할 수도 있다. 또한, 본 발명의 방법 실시형태는 CPU (822) 상에서 단독으로 실행할 수도 있거나, 또는 프로세싱의 부분을 공유하는 리모트 CPU 와 연계하여 인터넷과 같은 네트워크를 통해 실행할 수도 있다.
게다가, 본 발명의 실시형태는 또한 다양한 컴퓨터-구현 동작을 수행하기 위해 컴퓨터 코드를 가지는, 컴퓨터-판독가능 매체를 갖는 컴퓨터 저장 제품에 관련된다. 미디어 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계 및 구성된 것일 수도 있고, 또는 컴퓨터 소프트웨어 업계에서 당업자에 공지되고 이용가능한 종류일 수도 있다. 컴퓨터-판독가능 매체의 예는 하드 디스크, 플로피 디스크 및 마그네틱 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플롭티컬 디스크와 같은 자기-광학 매체; 및 주문형 반도체 (ASIC), 프로그램가능 로직 디바이스 (PLD) 및 ROM 및 RAM 디바이스와 같은 프로그램 코드를 저장 및 실행하도록 특별히 구성된 하드웨어 디바이스를 포함한다. 컴퓨터 코드의 예는 컴파일러에 의해 생산되는 기계어 코드, 및 인터프리터를 이용하여 컴퓨터에 의해 실행되는 고수준 코드를 포함한 파일을 포함한다. 컴퓨터 판독가능 매체도 반송파에 내장된 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령어의 시퀀스를 재표시하는 컴퓨터 코드일 수도 있다.
에천트 가스는 O2, H2S와 하나 이상의 탄소 황 결합을 함유한 성분 중 하나 이상을 포함하는 황 성분 가스, 불소 성분, 및 Ar, Xe, 또는 He 와 같은 불활성 가스를 포함한다. 하나 이상의 탄소황 결합을 함유한 화합물은 COS 또는 CS2 에 의해 제공될 수도 있다. 에천트 가스의 예는 100-300 sccm Ar, 10-30 sccm C4F6, 8-30 sccm O2, 및 4 sccm H2S 일 수도 있다. 본 발명의 바람직한 실시형태에 있어서, 황 성분 가스는 에천트 가스 흐름의 총 부피 중에서 0.1 -10% 사이에 있는 체적 가스 흐름을 가진다. 더 바람직한 실시형태에 있어서, 황 성분은 에천트 가스 흐름의 총 체적 중 0.5-5% 사이에 있는 체적 가스 흐름을 가진다. 가장 바람직한 실시형태에 있어서, 황 성분은 에천트 가스 흐름의 총 체적 중 1-5% 사이에 있는 체적 가스 흐름을 가진다.
에천트 가스는 플라즈마로 전환된다 (단계 120). 이 실시예에서, 플라즈마 챔버의 압력은 25 mTorr로 설정된다. RF 소스는 27 MHz에서 1200 Watt이고 2 MHz에서 1200 Watt를 제공한다. 에천트 가스로부터의 플라즈마는 도 2b 에 도시된 바와 같이 피처 (232) 로 유전체층 (220) 을 에칭하는데 사용된다. 잔여 포토레지스트 마스크를 제거하는데 에싱 (ashing) 프로세스가 이용될 수도 있으며, 기판은 플라즈마 프로세싱 챔버 내에 있다 (단계 128).
이 실시형태는 실리콘 산화물 및 OSG (organo silicate glass) 와 같은 실리콘 산화물계 유전 물질을 에칭하는데 사용될 수도 있다. 실리콘 산화물계 유전체 재료를 에칭하기 위해, 불소 성분이 에천트 가스에서 사용된다. 본 발명의 또 다른 명시에 있어서, 본 발명은 유기계 또는 실리콘 산화물계일 수도 있는 저유전체를 에칭하는데 이용될 수도 있다. 본 발명에 의해서 에칭될 수도 있는 유기계 저유전체의 예는 SiLK 이다. 본 발명에 의해 에칭될 수도 있는 실리콘 산화물 저유전체의 예는 OSG이다.
바람직하게는, 본 발명은 193 nm 이상의 포토레지스트를 이용한다. 이러한 포토레지스트는 탄소 대 수소 비 (C/H ratio) 가 낮은 경향이 있고, 에칭에 덜 저항적이다.
이 실시예에 있어서, 피처 (232) 는 종횡비가 높은 피처이다. 본 명세서 및 청구항에서, 종횡비가 높은 피처는 적어도 5:1 의 높이 대 폭 비를 갖는 피처이다.
황 성분이 H2S 이면, 플루오로카본 또는 하이드로플루오로카본과 같은 탄소 소스는 탄소 황 결합을 형성하기 위해 탄소를 제공하는 것이 바람직하다.
테스트 결과
H2S 없는 Ar/C4F6/O2 화학의 에천트 가스를 이용하는 플라즈마 화학을 이용한 에칭이 수행되며, 실리콘 산화물계 유전체층을 에칭하기 위한 H2S를 추가한 Ar/C4F6/O2 화학의 에천트 가스로 에칭되는 것과 비교한다. 도 5 는 H2S 없는 상기의 에천트 가스를 이용하여 에칭되는 접촉부 (504) 의 프로파일 (508) 을 도시한다.
도 6 은 H2S와 Ar/C4F6/O2 를 이용하여 에칭되는 접촉부 (604) 의 프로파일 (608) 을 도시한다. 에칭 프로파일 (608) 의 직선인 측벽에 의해 H2S 가 프로세스에 첨가되면서, 보우 CD 의 상당한 감소가 관측된다.
도 7 은 COS 첨가제와 Ar/C4F6/O2 화학을 이용하여 에칭된 접촉부 (704) 의 프로파일 (708) 을 도시한다. COS 가 프로세스에 첨가되면서, 보우 CD의 상당한 감소가 관측된다. 비교적 불활성 화학 물질인 CO2 와 전자가가 같기 때문에, COS 첨가는 플루오로카본계 플라즈마 에칭 프로세스의 선택성 또는 ER의 시프트를 유도하지 않는다. 황 함유 플루오로카본 플라즈마 에칭 화학의 프로파일 제어의 이익이 획득된다.
원리에 구속되는 것을 바라지 않고, 피처가 형성되면서 피처의 측벽을 보호하도록 폴리머가 형성되며, 폴리머 측벽은 보잉을 감소시키는 것을 돕는다. 플루오로카본 또는 하이드로플루오로카본 성분은 측벽 폴리머를 제공하는데 이용될 수도 있다. 종횡비가 높은 에칭 중에, 보호 폴리머 측벽은 보잉을 야기하는 이온 충돌에 의해 다양한 부분에서 떨어져서 에칭된다. 프로세스 중에 형성되거나, 예를 들어, H2S 및 플루오로카본, 플라즈마에 직접 첨가되는, 예를 들어, COS인, 탄소에 결합된 황은 측벽 폴리머로 통합되어, 측벽 폴리머가 더 에칭되지 않도록 한다.
본 발명은 산소 황 결합, 예를 들어, SO2 를 가지는 성분 가스를 이용하지 않는다. 탄소 황 결합이 있는 화합물 또는 H2S 을 이용하면 산소 황 결합을 가진 성분 가스, 예를 들어, SO2 를 이용하는 것보다 장점이 있다. SO2 는 포토레지스트 선택성의 손실 및 언더층의 선택성의 손실과 같은 바람직하지 않은 효과를 야기한다고 알려진다. 또한, 본 발명에 의해 실시되는 황 성분의 이용 외에 목적을 위해 SO2 가 사용된다고 믿어지기 때문에, 몇몇 SO2 프로세스는 고농도의 SO2를 이용한다. H2S 와 황에 결합된 탄소 중 적어도 하나의 황 성분 가스의 이용은 산소에 결합된 황을 피하는데 도움이 된다.
본 발명의 다른 실시형태에 있어서, 에칭 층은 도프되지 않거나 또는 도프된 실리콘 이산화물 (예를 들어, TEOS, BPSG, FSG 등), OSG, 또는 다공성 OSG 일 수도 있다.
본 발명이 접촉 에칭 프로세스에 적용될 수 있는 많은 방법이 있다. 일 방법은 전체 에칭 지속시간 중에 소량의 H2S 를 CxFy 및/또는 CxHyFz, O2, 및 불활성 가스 플라즈마 에칭 프로세스를 첨가하는 것이다. 또 다른 방법은 기초 화학 (플루오로카본 및/또는 하이드로플루오로카본 화학) 이 수정되지 않는다는 가정하에, 에칭 프로세스 중에 H2S 흐름을 펄스화하는 것이다. H2S 흐름, H2S 펄스 주기와 주파수는 에칭 어려움의 정도의 함수로서 조절될 수 있다. 또 다른 방법은 황 비함유 플라즈마 화학으로 다른 황 함유 플라즈마 화학을 교체하는 것이다. 제 3 방법과 펄스화 방법의 차이는 기초 플루오로카본 및/또는 하이드로플루오 로카본 화학이 프로세스의 상이한 단계들 사이에서 매우 상이할 수 있는 것이다. 이들 제안된 프로세스의 상이한 편성은 에칭되어야 하는 특정 피처의 특수성: 종횡비, CD 등에 대해 맞춰질 수 있다.
프로세스 챔버는 CCP (capacitive coupled plasma) 반응기 또는 ICP (inductive coupled plasma) 반응기일 수 있다.
본 발명은 수개의 바람직한 실시형태의 관점에서 설명하였지만, 본 발명의 범위 내인 변경, 편성 변경, 및 다양한 치환의 균등물이 있다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 다른 방법이 있을 수 있다는 것을 이해하여야 한다. 따라서, 다음의 청구범위는 본 발명의 사상 및 범위 내인 이러한 변경, 편성 변경, 및 다양한 치환의 균등물을 포함하는 것으로 해석되어야 한다.

Claims (18)

  1. 포토레지스트 마스크 아래에 배치된, 기판 상의 유전체층을 에칭하는 방법으로서,
    상기 기판을 플라즈마 프로세싱 챔버 내에 위치시키는 단계;
    상기 플라즈마 챔버 내부로 , 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스, 불소 성분 및 O2를 포함하는 에천트 가스를 제공하는 단계;
    상기 에천트 가스로부터 플라즈마를 형성하는 단계; 및
    상기 에천트 가스로부터의 상기 플라즈마로 상기 포토레지스트 마스크를 통해 상기 유전체층에 피처를 에칭하는 단계를 포함하며,
    상기 유전체층은 실리콘 산화물계 유전체층인, 유전체층 에칭 방법.
  2. 제 1 항에 있어서,
    상기 에천트 가스는 에천트 가스 유량 (flow) 을 가지고, 상기 황 성분 가스는 황 성분 유량을 가지며,
    상기 황 성분 유량은 상기 에천트 가스 유량의 0.1-10% 사이인, 유전체층 에칭 방법.
  3. 제 2 항에 있어서,
    상기 황 성분 가스는 H2S, COS, 및 CS2 중 하나 이상을 포함하는, 유전체층 에칭 방법.
  4. 삭제
  5. 제 2 항에 있어서,
    상기 불소 성분은 하이드로플루오로카본 및 플루오로카본 중 하나 이상인, 유전체층 에칭 방법.
  6. 제 5 항에 있어서,
    상기 실리콘 산화물계 유전체층은 OSG인, 유전체층 에칭 방법.
  7. 제 1 항에 있어서,
    상기 황 성분 가스는 펄스화되는, 유전체층 에칭 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 불소 성분은 하이드로플루오로카본 및 하이드로카본 중 하나 이상인, 유전체층 에칭 방법.
  10. 제 1 항에 있어서,
    상기 실리콘 산화물계 유전체층은 OSG인, 유전체층 에칭 방법.
  11. 유전체층에 피처를 형성하는 장치로서,
    상기 유전체층은 기판에 의해 지지되고, 에칭 층은 포토레지스트 마스크에 의해 커버되고,
    플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽; 상기 플라즈마 프로세싱 챔버 인클로저 내에서 기판을 지지하는 기판 지지대; 상기 플라즈마 프로세싱 챔버 인클로저의 압력을 조정하는 압력 조정기; 플라즈마를 지속하기 위해 상기 플라즈마 프로세싱 챔버 인클로저에 전력을 제공하는 하나 이상의 전극; 상기 플라즈마 프로세싱 챔버 인클로저에 가스를 제공하는 가스 인렛; 및 상기 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배기하는 가스 아웃렛을 포함하는 플라즈마 프로세싱 챔버;
    상기 가스 인렛과 유체 연통하고,
    하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 제공하는 황 성분 가스 소스; 및 O2 소스를 포함하는 가스 소스; 및
    상기 가스 소스와 하나 이상의 전극에 제어가능하게 접속되고,
    하나 이상의 프로세서; 및 컴퓨터 판독가능 매체를 포함하는 컨트롤러를 포함하며,
    상기 컴퓨터 판독가능 매체는,
    상기 플라즈마 챔버 내부로 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스 및 O2를 포함하는 에천트 가스를 제공하는 컴퓨터 판독가능 코드;
    상기 에천트 가스로부터 플라즈마를 형성하는 컴퓨터 판독가능 코드; 및
    상기 에천트 가스로부터의 상기 플라즈마로 상기 포토레지스트 마스크를 통해 상기 유전체층에 피처를 에칭하는 플라즈마 조건을 제공하는 컴퓨터 판독가능 코드를 포함하는, 피처 형성 장치.
  12. 제 11 항에 있어서,
    상기 플라즈마 챔버 내부로 O2 및 황 성분 가스를 포함하는 에천트 가스를 제공하는 상기 컴퓨터 판독가능 코드는, 상기 에천트 가스를 유속으로 제공하고 상기 황 성분 가스를 유속으로 제공하며 상기 황 성분 가스의 유속을 상기 에천트 가스 유속의 0.1-10% 사이로 유지하는 컴퓨터 판독가능 코드를 포함하는, 피처 형성 장치.
  13. 제 12 항에 있어서,
    상기 황 성분 가스는 H2S, COS 및 CS2 중 하나 이상을 포함하는, 피처 형성 장치.
  14. 제 12 항에 있어서,
    상기 유전체층은 실리콘 산화물계 유전체층이고,
    상기 플라즈마 챔버 내부로 O2 및 황 성분 가스를 포함하는 에천트 가스를 제공하는 상기 컴퓨터 판독가능 코드는 불소 성분을 더 제공하는, 피처 형성 장치.
  15. 제 14 항에 있어서,
    상기 불소 성분은 하이드로플루오로카본 및 하이드로카본 중 하나 이상인, 피처 형성 장치.
  16. 포토레지스트 마스크 아래에 배치된, 기판 상의 실리콘 산화물계 유전체층을 에칭하는 방법으로서,
    상기 기판을 플라즈마 프로세싱 챔버 내에 위치시키는 단계;
    상기 플라즈마 챔버 내부로 하나 이상의 탄소 황 결합을 포함하는 화합물과 H2S 중 하나 이상을 포함하는 황 성분 가스, 불소 성분, 및 O2를 포함하는 에천트 가스를 제공하는 단계;
    상기 에천트 가스로부터 플라즈마를 형성하는 단계; 및
    상기 에천트 가스로부터의 상기 플라즈마로 상기 포토레지스트 마스크를 통해 상기 유전체층에 피처를 에칭하는 단계를 포함하며,
    상기 에천트 가스는 에천트 가스 흐름을 가지고 상기 황 성분 가스는 황 성분 흐름을 가지고, 상기 황 성분 흐름은 상기 에천트 가스 흐름의 0.1-10% 인, 유전체층 에칭 방법.
  17. 제 16 항에 있어서,
    상기 황 성분 가스는 H2S, COS, 및 CS2 중 하나 이상을 포함하는, 유전체층 에칭 방법.
  18. 제 17 항에 있어서,
    상기 불소 성분은 하이드로플루오로카본 및 플루오로카본 중 하나 이상인, 유전체층 에칭 방법.
KR1020077025012A 2005-03-30 2006-03-07 에칭 프로파일 제어 Active KR101209535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/095,932 2005-03-30
US11/095,932 US7645707B2 (en) 2005-03-30 2005-03-30 Etch profile control

Publications (2)

Publication Number Publication Date
KR20080005381A KR20080005381A (ko) 2008-01-11
KR101209535B1 true KR101209535B1 (ko) 2012-12-07

Family

ID=36926321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025012A Active KR101209535B1 (ko) 2005-03-30 2006-03-07 에칭 프로파일 제어

Country Status (5)

Country Link
US (1) US7645707B2 (ko)
KR (1) KR101209535B1 (ko)
CN (1) CN101185157B (ko)
TW (1) TWI437629B (ko)
WO (1) WO2006107495A1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
KR20100028544A (ko) * 2007-05-03 2010-03-12 램 리써치 코포레이션 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
KR100898590B1 (ko) * 2007-08-13 2009-05-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101809721B (zh) * 2007-09-27 2013-03-06 朗姆研究公司 电介质蚀刻中的形貌控制
KR101562408B1 (ko) * 2007-09-27 2015-10-21 램 리써치 코포레이션 Ａｒｃ 레이어 개방을 이용한 라인 폭 거칠기 제어
WO2009085672A2 (en) 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
SG187508A1 (en) * 2008-02-01 2013-02-28 Lam Res Corp Reducing damage to low-k materials during photoresist stripping
JP2009200080A (ja) * 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
WO2010138999A1 (en) * 2009-06-01 2010-12-09 The Australian National University Plasma etching of chalcogenides
KR200457758Y1 (ko) * 2009-08-28 2012-01-03 세진텔레시스 주식회사 소켓에 전원피씨비가 구비된 발광 다이오드를 이용한 형광등
EP2990718B1 (en) 2010-04-27 2019-06-05 Cooper Technologies Company Linkable linear light emitting diode system
WO2011139768A2 (en) 2010-04-28 2011-11-10 Cooper Technologies Company Linear led light module
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
DE102013200354A1 (de) * 2013-01-14 2014-07-17 Robert Bosch Gmbh Verfahren und Vorrichtung zum Herstellen eines Multilagenelektrodensystems
TWI642809B (zh) 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10386829B2 (en) * 2015-09-18 2019-08-20 Kla-Tencor Corporation Systems and methods for controlling an etch process
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
CN109997212B (zh) 2016-11-29 2023-06-13 朗姆研究公司 在有机层蚀刻中生成竖直轮廓的方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
KR102504833B1 (ko) 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
US10553492B2 (en) 2018-04-30 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Selective NFET/PFET recess of source/drain regions
US11270889B2 (en) * 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus
JP7649749B2 (ja) 2019-02-28 2025-03-21 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング
US12224177B2 (en) * 2022-02-08 2025-02-11 American Air Liquide, Inc. Method of running an etch process in higher selectivity to mask and polymer regime by using a cyclic etch process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032162A1 (fr) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JP3220992B2 (ja) 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
FR2673763A1 (fr) 1991-03-06 1992-09-11 Centre Nat Rech Scient Procede de gravure anisotrope des polymeres par plasma.
JPH04354331A (ja) 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
WO1997024750A1 (en) 1995-12-29 1997-07-10 Trikon Technologies, Inc. Method for etching silicon dioxide using unsaturated fluorocarbons
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000277494A (ja) 1999-03-26 2000-10-06 Sony Corp 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
JP3913145B2 (ja) 2002-08-28 2007-05-09 松下電器産業株式会社 パターン形成方法
JP2004363150A (ja) * 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd パターン形成方法
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032162A1 (fr) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration

Also Published As

Publication number Publication date
US20060226120A1 (en) 2006-10-12
WO2006107495A1 (en) 2006-10-12
KR20080005381A (ko) 2008-01-11
CN101185157A (zh) 2008-05-21
TW200707572A (en) 2007-02-16
TWI437629B (zh) 2014-05-11
CN101185157B (zh) 2011-02-02
US7645707B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
KR101209535B1 (ko) 에칭 프로파일 제어
JP5165306B2 (ja) 多孔質低ｋ誘電体層内に特徴を形成するための装置
US8268118B2 (en) Critical dimension reduction and roughness control
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
KR101711669B1 (ko) 측벽 형성 공정
US8394722B2 (en) Bi-layer, tri-layer mask CD control
US7491647B2 (en) Etch with striation control
CN100580891C (zh) 晶片斜面聚合物去除
KR20060126909A (ko) 피쳐 임계 치수의 감소
KR20100106501A (ko) 고 식각율 레지스트 마스크를 이용한 식각
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
US8470715B2 (en) CD bias loading control with ARC layer open
WO2009042438A1 (en) Line width roughness control with arc layer open
KR20100124289A (ko) 희가스 플라즈마를 이용한 선폭 거칠기 개선
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
KR101155843B1 (ko) 균일성 제어에 의한 에칭
KR20060020621A (ko) 개선된 이중층 포토레지스트 패턴을 제공하는 방법
KR101345923B1 (ko) 피처 프로파일을 제어하기 위한 마스크 프로파일 제어
US20090311871A1 (en) Organic arc etch selective for immersion photoresist

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20071029

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110209

Comment text: Request for Examination of Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151123

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161123

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171124

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181122

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191126

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201124

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211123

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221122

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241121

Start annual number: 13

End annual number: 13