[go: up one dir, main page]

KR101203721B1 - Apparatus and method of frame detection and automatic gain control for burst mode communication systems - Google Patents

Apparatus and method of frame detection and automatic gain control for burst mode communication systems Download PDF

Info

Publication number
KR101203721B1
KR101203721B1 KR1020080117083A KR20080117083A KR101203721B1 KR 101203721 B1 KR101203721 B1 KR 101203721B1 KR 1020080117083 A KR1020080117083 A KR 1020080117083A KR 20080117083 A KR20080117083 A KR 20080117083A KR 101203721 B1 KR101203721 B1 KR 101203721B1
Authority
KR
South Korea
Prior art keywords
value
signal
correlation
sample
burst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080117083A
Other languages
Korean (ko)
Other versions
KR20100058324A (en
Inventor
함영권
송윤정
이수인
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080117083A priority Critical patent/KR101203721B1/en
Publication of KR20100058324A publication Critical patent/KR20100058324A/en
Application granted granted Critical
Publication of KR101203721B1 publication Critical patent/KR101203721B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2656Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법에 관한 것이다.

본 발명은 버스트 방식의 통신 수신 시스템에서 다른 사용자로부터 수신되는 버스트마다 신호 크기가 일정치 않은 상황에서 안정적으로 정확한 프레임 동기를 수행할 수 있으며, 프레임 동기가 이루어진 뒤의 크기가 일정한 버스트 신호를 이용하여 버스트당 정확한 자동 이득 제어를 수행할 수 있다.

Figure R1020080117083

버스트 방식, 프레임 동기, 코릴레이션 상대값, 자동 이득 제어

The present invention relates to a frame synchronization device and method of a burst communication receiving system.

The present invention can stably perform accurate frame synchronization in a situation where the signal size is not constant for each burst received from another user in a burst communication communication system, by using a burst signal having a constant size after frame synchronization is performed. Accurate automatic gain control can be performed per burst.

Figure R1020080117083

Burst, Frame Sync, Correlation Relative, Automatic Gain Control

Description

버스트 통신 수신 시스템의 프레임 동기 장치 및 방법{Apparatus and method of frame detection and automatic gain control for burst mode communication systems}Apparatus and method of frame detection and automatic gain control for burst mode communication systems

본 발명은 버스트 방식 환경에서의 통신 수신 시스템에 관한 것으로, 보다 상세하게는 버스트 통신 수신 시스템의 프레임 동기 장치 및 이를 이용한 프레임 동기 획득과 자동 이득 제어 방법에 관한 것이다.The present invention relates to a communication receiving system in a burst environment, and more particularly, to a frame synchronization device of a burst communication receiving system and a frame synchronization acquisition and automatic gain control method using the same.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-005-01, 과제명: HFC 망에서의 IP 기반 초고속 멀티미디어 전송기술 개발].The present invention is derived from the research conducted as part of the IT growth engine technology development project of the Ministry of Knowledge Economy and the Ministry of Information and Telecommunications Research and Development. Development of Multimedia Transmission Technology].

버스트 방식의 통신은 송신부에서 버스트가 전송되는 시작부분에 짧은 프리엠블을 붙여 프레임을 전송한다. 수신부에서는 프리엠블을 이용하여 버스트 단위로 프레임 동기, 타이밍 동기, 주파수/위상 동기, 복조/디코딩 등을 수행한다.In burst type communication, a frame is transmitted by attaching a short preamble to the beginning of a burst transmission at a transmitter. The receiver performs frame synchronization, timing synchronization, frequency / phase synchronization, demodulation / decoding, etc. on a burst basis using the preamble.

이와 같은 버스트 방식의 통신 모드에서는 프레임에 신호가 없이 잡음만 있는 구간이 있을 수 있고, 버스트마다 다른 사용자로부터 프레임이 수신될 수도 있다. 따라서, 수신 신호의 크기가 프레임마다 다를 수 있다. 특히 레인징 구간에서 의 수신 신호의 크기는 제각각일 수 있다.In such a burst communication mode, there may be a section in which no noise exists in the frame and a frame may be received from another user for each burst. Therefore, the size of the received signal may vary from frame to frame. In particular, the magnitude of the received signal in the ranging period may be different.

따라서 신호에 대하여 동기 및 복조를 제대로 수행하기 위해서는, 버스트 신호의 신호 레벨과 상관없이 프레임 동기를 수행할 수 있어야 한다. 이를 위해, 종래에는 프레임 동기를 얻기 위하여 입력 신호와 이미 알고 있는 신호열과의 코릴레이션(correlation)을 구하고, 이 값이 임계값을 넘으면 프레임의 시작점으로 설정하였다. 그러나, 입력신호 레벨이 변할 경우, 임계값을 설정하는데 어려움이 있다.Therefore, in order to properly perform synchronization and demodulation on a signal, it is necessary to be able to perform frame synchronization regardless of the signal level of the burst signal. To this end, conventionally, in order to obtain frame synchronization, a correlation between an input signal and a known signal sequence is obtained, and when this value exceeds a threshold, it is set as a start point of a frame. However, when the input signal level changes, it is difficult to set the threshold.

그러므로, 버스트 통신 모드에서 매치 필터 뒤 그리고 프레임 동기 앞에 자동 이득 제어(AGC: Automatic Gain Control)를 위치시키는 것은, 잡음 구간도 원하는 기준 레벨로 증폭시키는 결과를 가져온다. 이에 따라 버스트 신호와 잡음 구간의 경계 지점을 명확하지 않게 하여, 프레임 동기를 포함한 이후의 동작에 오류를 발생시킬 가능성을 높여준다.Therefore, placing Automatic Gain Control (AGC) after the match filter and before frame synchronization in burst communication mode results in amplifying the noise section to the desired reference level. This makes the boundary between the burst signal and the noise section unclear, increasing the likelihood of error in subsequent operations, including frame synchronization.

따라서, 본 발명은 수신되는 버스트마다 수신 신호의 크기가 일정치 않은 상황에서, 안정적인 프레임 동기와 정확한 자동 이득 제어를 수행할 수 있는 프레임 동기 장치 및 방법을 제공한다.Accordingly, the present invention provides a frame synchronization device and method capable of performing stable frame synchronization and accurate automatic gain control in a situation in which the magnitude of a received signal is not constant for each burst received.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 하나의 특징인 버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 수신 신호의 프레임을 동기화하는 장치는,An apparatus for synchronizing a frame of a received signal input to a receiving system in a burst type communication environment which is one feature of the present invention for achieving the technical problem of the present invention,

미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 상기 샘플 단위의 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 코릴레이션 계산기; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 각각 계산하는 코릴레이션 상대값 계산기; 상기 복수의 코릴레이션 상대값과 미리 설정한 기준 임계값을 비교하여, 상기 기준 임계값보다 큰 값을 나타내는 복수의 코릴레이션 상대값에 대한 신호들을 추출하는 임계치 초과 신호 추출기; 상기 추출한 신호들 중 가장 큰 값을 갖는 신호를 탐색하는 최대 샘플 신호 탐색기; 및 상기 최대 샘플 신호 탐색기에서 탐색한 신호를 토대로 상기 수신 신호의 프레임 동기 시작점을 선택하여 상기 샘플 단위의 수신 신호를 동기화한 후 출력하는 신호 선택기를 포함한다.A correlation calculator which calculates a plurality of correlation values between the received signal and the sequence of the sample unit inputted in a sample unit after being oversampled by a preset multiple; A correlation relative value calculator that calculates a plurality of correlation relative values using the plurality of correlation values, respectively; A threshold exceeding signal extractor which compares the plurality of correlation relative values with a preset reference threshold and extracts signals for a plurality of correlation relative values representing a value greater than the reference threshold; A maximum sample signal searcher for searching for a signal having the largest value among the extracted signals; And a signal selector that selects a frame synchronization start point of the received signal based on the signal searched by the maximum sample signal searcher, synchronizes the received signal in the sample unit, and outputs the synchronized signal.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 또 다른 특징인 버 스트 방식의 통신 환경에서 수신 시스템으로 입력되는 신호의 프레임을 동기화하는 방법은,In another aspect of the present invention, a method of synchronizing a frame of a signal input to a receiving system in a burst type communication environment for achieving the technical problem of the present invention,

미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 샘플 단위의 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 단계; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 계산하는 단계; 상기 복수의 코릴레이션 상대값 중 미리 설정한 기준 임계값을 초과하는 복수의 코릴레이션 상대값에 대한 신호를 추출하는 단계; 및 기준 임계값을 초과하는 상기 보수의 코릴레이션 상대값 중 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호를 추출하고, 추출한 샘플 신호를 이용하여 수신 신호를 동기화하는 단계를 포함한다.Calculating a plurality of correlation values between a received signal and a sequence of a sample unit inputted in a sample unit after being oversampled by a preset multiple; Calculating a plurality of correlation relative values using the plurality of correlation values; Extracting a signal for a plurality of correlation relative values exceeding a preset reference threshold value among the plurality of correlation relative values; And extracting a sample signal for a correlation relative value representing a maximum value among the correlation relative values of the complement exceeding a reference threshold value, and synchronizing the received signal using the extracted sample signal.

따라서 본 발명은 버스트 방식의 통신 시스템의 수신부에서 버스트마다 신호 크기가 일정치 않은 상황에서 안정적으로 정확한 프레임 동기를 수행할 수 있다. 또한, 프레임 동기가 이루어진 뒤의 크기가 일정한 버스트 신호를 이용하여 버스트당 정확한 자동 이득 제어를 수행할 수 있다.Accordingly, the present invention can stably and accurately perform frame synchronization in a situation where a signal size is not constant for each burst in a receiver of a burst communication system. In addition, accurate automatic gain control per burst can be performed using a burst signal having a constant magnitude after frame synchronization is performed.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사 한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted for simplicity of explanation, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise. Also, the terms " part, "" module," and " module ", etc. in the specification mean a unit for processing at least one function or operation and may be implemented by hardware or software or a combination of hardware and software have.

이하 도면을 참조로 하여, 본 발명의 실시예에 따른 수신 시스템과 그에 따른 프레임 동기 및 이득 제어 방법에 대하여 상세히 설명하기로 한다.Hereinafter, a reception system and a frame synchronization and gain control method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 버스트 통신 수신 시스템의 구조도이다.1 is a structural diagram of a burst communication receiving system according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 수신 시스템은 전 디지털형 피드포워드(All digital feedforward)의 구조를 가지며, RF 수신부(100), 아날로그 디지털 변환부(200), 매치 필터부(300), 프레임 동기부(400), 자동 이득 제어부(500), 심볼 타이밍 동기부(600), 주파수/위상 보상부(700) 및 복조/디코더부(800)를 포함한다.As shown in FIG. 1, the reception system has a structure of all digital feedforward, and includes an RF receiver 100, an analog-digital converter 200, a match filter unit 300, and a frame synchronizer. 400, an automatic gain controller 500, a symbol timing synchronizer 600, a frequency / phase compensator 700, and a demodulator / decoder 800.

RF 수신부(100)는 송신 시스템으로부터 송출된 아날로그 고주파 신호에서, 수신 시스템이 원하는 대역의 고주파 신호를 기저대역(Baseband) 신호로 하향 변환(down conversion)한다. 이때 송신 시스템으로부터 송출된 아날로그 고주파 신호는 버스트 단위로 수신 시스템으로 수신되며, 이하 수신 신호를 버스트 신호라고도 지칭한다.The RF receiver 100 down-converts a high frequency signal of a band desired by the reception system to a baseband signal from an analog high frequency signal transmitted from a transmission system. In this case, the analog high frequency signal transmitted from the transmission system is received by the reception system in burst units, hereinafter, the received signal is also referred to as a burst signal.

아날로그 디지털 변환부(ADC: Analog to Digital Conversion)(200)는 RF 수 신부(100)에서 기저대역 신호로 하향 변환되어 출력된 아날로그 신호를 일정 주기로 샘플링하여 디지털 신호로 변환한다. 여기서 일정 주기는 시스템 설계시마다 달리 적용될 수 있다. 그리고 본 발명의 실시예에서는 일정 주기를 심볼 주기의 4배라고 가정하여 설명하기로 한다. 즉, 하나의 심볼 내에 4개의 샘플 값이 존재하며, 이를 샘플 단위의 신호 즉, 샘플 신호라 지칭한다.The analog-to-digital conversion unit (ADC) 200 is down-converted to the baseband signal by the RF receiver 100 to sample the output analog signal at regular intervals and convert the analog signal into a digital signal. Here, a certain period may be applied differently every time the system is designed. In the embodiment of the present invention, a predetermined period is assumed to be four times the symbol period. That is, four sample values exist in one symbol, and this is called a signal in a sample unit, that is, a sample signal.

매치 필터부(300)는 아날로그 디지털 변환부(200)에서 변환된 디지털 신호를 수신하여 인접 심볼 간섭(ISI: Inter Symbol Interference)을 줄여 신호의 신호대 잡음비(SNR: Signal to Noise Ratio)가 개선된 디지털 신호를 출력한다.The match filter unit 300 receives the digital signal converted by the analog-to-digital converter 200 to reduce adjacent symbol interference (ISI) to improve the signal-to-noise ratio (SNR) of the signal. Output the signal.

프레임 동기부(400)는 매치 필터부(300)에서 출력된 신호대 잡음비가 개선된 버스트 단위의 디지털 신호를 수신하고, 이를 토대로 버스트 신호의 시작 위치를 찾는다. 이를 위해, 프레임 동기부(400)에서는 버스트 단위의 디지털 신호로부터 코릴레이션 상대값을 계산한다. 이에 대해서는 이후 상세히 설명하기로 한다.The frame synchronizer 400 receives a digital signal in burst units having an improved signal-to-noise ratio output from the match filter unit 300, and finds a start position of the burst signal based on this. To this end, the frame synchronizer 400 calculates a correlation relative value from a digital signal in burst units. This will be described later in detail.

그리고, 자동 이득 제어부(500)는 프레임 동기부(400)에서 출력된 버스트 단위의 수신 신호의 크기를 일정하게 유지시켜준다. In addition, the automatic gain controller 500 maintains a constant magnitude of the received signal in burst units output from the frame synchronizer 400.

심볼 타이밍 동기부(600)는 프레임 동기부(400)와 자동 이득 제어부(500)를 통해 수신 신호의 시작점이 찾아지고 크기가 일정 레벨로 유지된 수신 신호의 정확한 타이밍을 찾는다.The symbol timing synchronizer 600 finds the starting point of the received signal through the frame synchronizer 400 and the automatic gain controller 500 and finds the exact timing of the received signal whose magnitude is maintained at a constant level.

주파수/위상 보상부(700)는 버스트 단위의 데이터 내에 포함되어 있으며 수신 시스템이 미리 알고 있는 프리앰블 데이터열을 이용하여, 송수신 주파수/위상 옵셋을 추정하고 보상한다.The frequency / phase compensator 700 estimates and compensates a transmission / reception frequency / phase offset using a preamble data sequence included in burst data and known to the reception system.

복조/디코더부(800)는 버스트 단위의 수신 신호의 심볼을 복조하고, 오류가 포함된 결과에 대해서는 전방오류수정(FEC: Forward Error Correction)에 의해 디코딩 과정을 거쳐 오류가 보정된 최종 데이터를 얻는다.The demodulation / decoder unit 800 demodulates a symbol of a received signal in units of bursts, and obtains final data in which errors are corrected through a decoding process by forward error correction (FEC) on a result including an error. .

다음은 상기에서 설명한 프레임 동기부(400)의 구조에 대하여 도 2를 참조로 상세히 설명하기로 한다. 도 2를 설명하기 앞서, 본 발명의 실시예는 송신 시스템에서 전송되는 신호의 프레임 동기를 위해, 송신 시스템은 송신 신호의 앞 부분에 프리앰블(Preamble)를 두어 전송한다. Next, the structure of the frame synchronizer 400 described above will be described in detail with reference to FIG. 2. Before describing FIG. 2, in the embodiment of the present invention, in order to frame synchronization of a signal transmitted from a transmission system, the transmission system transmits a preamble in front of the transmission signal.

이때 프리앰블은 이미 수신 시스템에 저장되어 있는 CAZAC(Constant Amplitude Zero Auto-Correlation) 시퀀스와 동일한 것을 보내는 것으로 가정한다. 본 발명의 실시예에서는 CAZAC 시퀀스를 이용하는 것을 예로 하여 설명하나, CAZAC 시퀀스의 성질과 비슷한 성질을 가지는 어떠한 시퀀스(예를 들어, M-Sequence 등)를 사용해도 무방하다. 여기서 버스트 신호는 아날로그 디지털 변환부(200)에서 심볼 주기의 4배로 샘플링되었기 때문에, 심볼당 4배 오버 샘플되어 입력된 샘플 신호가 된다.In this case, it is assumed that the preamble sends the same as a constant amplitude zero auto-correlation (CAZAC) sequence already stored in the receiving system. In the embodiment of the present invention, a CAZAC sequence is used as an example, but any sequence having a property similar to that of the CAZAC sequence (for example, M-Sequence) may be used. In this case, since the burst signal is sampled at four times the symbol period in the analog-to-digital converter 200, the burst signal is oversampled four times per symbol to become an input sample signal.

도 2는 본 발명의 실시예에 따른 프레임 동기부의 구조도이다.2 is a structural diagram of a frame synchronizer according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 프레임 동기부(400)는 코릴레이션 계산기(410), 코릴레이션 상대값 계산기(420), 임계치 초과 신호 추출기(430), 최대 샘플 신호 탐색기(440) 및 신호 선택기(450)를 포함한다.As shown in FIG. 2, the frame synchronizer 400 includes a correlation calculator 410, a correlation relative value calculator 420, an over-threshold signal extractor 430, a maximum sample signal searcher 440, and a signal selector ( 450).

코릴레이션 계산기(410)는 샘플 단위로 입력되는 버스트 신호와 CAZAC 시퀀스간에 코릴레이션 값을 구한다. 그리고 구한 코릴레이션 값을 이용하여 샘플 단위 의 코릴레이션 상대값을 구한다. 그리고 나서, 코릴레이션 상대값과 기준 임계값과 비교하고, 미리 설정한 임계값보다 큰 임계값을 보이는 코릴레이션 상대값들에 대한 신호들을 검출한다.The correlation calculator 410 calculates a correlation value between the burst signal input in the sample unit and the CAZAC sequence. Then, the correlation value in the unit of sample is obtained using the obtained correlation value. Then, the correlation relative value and the reference threshold value are compared, and signals for correlation relative values showing a threshold value larger than a preset threshold value are detected.

그리고 검출된 신호들 중 가장 큰 신호를 구하면, 구한 신호가 발생한 시점이 샘플 단위의 프레임 동기 시점이 된다. 코릴레이션 계산기(410)에 대해 도 3을 참조로 상세히 설명하기로 한다.When the largest signal among the detected signals is obtained, a time point at which the obtained signal occurs is a frame synchronization time point in samples. The correlation calculator 410 will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 코릴레이션 계산기의 예시도이다.3 is an exemplary diagram of a correlation calculator according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 코릴레이션 계산기(410)는 복수의 곱셈기(411-1 ~ 411-16), 덧셈기(412) 및 절대값 계산기(413)를 포함한다. As shown in FIG. 3, the correlation calculator 410 includes a plurality of multipliers 411-1 to 411-16, an adder 412, and an absolute value calculator 413.

복수의 곱셈기(411-1 ~ 411-16)는 샘플 단위로 입력된 버스트 신호(이하, 입력 샘플 신호라 지칭)와 이미 저장하고 있는 각각 CAZAC 시퀀스를 곱한다. 입력 샘플 신호는 4배로 오버 샘플링된 신호이며, x로 표기한다. 곱셈기(411-1 ~ 411-16)는 CAZAC 시퀀스의 엘리먼트 수(예를 들어, 16개) 만큼 존재하며, 첫 번째 곱셈기(411-1)는 입력 샘플 신호 xk와 CAZAC 시퀀스 C15를 곱하고, 두 번째 곱셈기(411-2)는 입력 샘플 신호 xk -4와 CAZAC 시퀀스 C14를 곱한다. The multipliers 411-1 to 411-16 multiply the burst signal (hereinafter, referred to as an input sample signal) input in units of samples with each CAZAC sequence already stored. The input sample signal is a four times oversampled signal, denoted by x. The multipliers 411-1 to 411-16 exist as many as the number of elements of the CAZAC sequence (eg, 16), and the first multiplier 411-1 multiplies the input sample signal x k by the CAZAC sequence C 15 , The second multiplier 411-2 multiplies the input sample signal x k -4 with the CAZAC sequence C 14 .

덧셈기(412)는 복수의 곱셈기(411-1 ~ 411-16)에서 입력 샘플 신호와 CAZAC 시퀀스가 각각 곱해져 출력된 16개의 값을 더하고, 절대값 계산기(413)는 덧셈기(412)에서 더해져 출력된 값에 절대값을 계산하여 입력 샘플 신호에 대한 코릴레이션 값으로 출력한다. 이때 코릴레이션 값으로 출력되는 값은 다음 수학식 1과 같 이 표현할 수 있으며, 샘플 단위가 된다.The adder 412 adds 16 values output by multiplying the input sample signal and the CAZAC sequence by the multipliers 411-1 to 411-16, respectively, and the absolute value calculator 413 is added by the adder 412 to output the result. The absolute value of the calculated value is calculated and output as a correlation value for the input sample signal. In this case, a value output as a correlation value may be expressed as in Equation 1 below, and is a sample unit.

Figure 112008080958226-pat00001
Figure 112008080958226-pat00001

이와 같이 절대값 계산기(413)에서 출력된 코릴레이션 값은 상기 도 2의 코릴레이션 상대값 계산기(420)로 입력된다. 코릴레이션 상대값 계산기(420)는 코릴레이션 계산기(410)에서 계산된 코릴레이션 값을 이용하여 코릴레이션 상대값을 계산하며, 다음 수학식 2를 이용하여 계산한다.The correlation value output from the absolute value calculator 413 is input to the correlation relative value calculator 420 of FIG. 2. The correlation relative value calculator 420 calculates a correlation relative value using the correlation value calculated by the correlation calculator 410 and calculates the value using Equation 2 below.

Figure 112008080958226-pat00002
Figure 112008080958226-pat00002

여기서 k는 임의의 샘플 시점을 의미하고, N은 임의의 기간을 의미한다. 그리고 Window는 윈도우 크기를 의미한다. 여기서 N 값과 Window 값은 시스템 설계자에 의해 다양하게 바뀔 수 있으며, 본 발명의 실시예에서는 N을 3이라 가정하여 설명한다. Where k means any sample time point and N means any time period. And Window means the window size. Here, the N value and the Window value may be variously changed by the system designer, and in the embodiment of the present invention, it is assumed that N is 3.

임의의 샘플 시점 k에 대한 코릴레이션 상대값은 이 시점의 코릴레이션 값을 이 시점의 샘플보다 임의의 기간(N) 뒤의 일정 윈도우 내에 들어오는 샘플 신호들의 코릴레이션 값의 평균으로 나누어 구한다. 이때, 본 발명의 실시예에서 코릴레이션 상대값을 구하는 이유는 CAZAC 시퀀스의 코릴레이션 값을 기준 임계값과 바로 비교하기에는 어려움이 있기 때문이다.The correlation relative value for any sample time point k is obtained by dividing the correlation value at this time point by the average of the correlation values of the sample signals coming in a certain window after a certain period N after the sample at this time point. In this case, the reason for obtaining the correlation relative value in the embodiment of the present invention is because it is difficult to directly compare the correlation value of the CAZAC sequence with the reference threshold value.

즉, 다른 사용자로부터 입력되는 버스트의 신호 레벨에 따라 CAZAC 시퀀스의 코릴레이션 절대값이 크게 변화하기 때문에, 적당한 임계값을 잡을 수 없게 된다. 그러나, 코릴레이션 상대값은 입력되는 버스트의 신호 레벨에 거의 무관한 값을 갖는다. 여기서 N 값은 CAZAC 시퀀스의 자기 상관 값의 천이 영역을 피하고 작은 값으로 안정화되기 시작하는 시점을 고려하여 선택한다.That is, since the absolute value of the correlation of the CAZAC sequence changes greatly according to the signal level of the burst input from another user, it is impossible to obtain an appropriate threshold value. However, the correlation relative value is almost independent of the signal level of the burst input. Here, the value of N is selected in consideration of the time point to start to stabilize the small value avoiding the transition region of the autocorrelation value of the CAZAC sequence.

그리고 윈도우의 크기는 잡음효과를 줄이고 CAZAC 시퀀스의 자기상관 값이 계속 나타나는 영역이 선택될 수 있도록 설정한다. 이는 CAZAC 시퀀스 코릴레이션 특성을 고려한 것이다.The window size is set to reduce the noise effect and to select an area where the autocorrelation value of the CAZAC sequence continues. This takes into account the CAZAC sequence correlation characteristics.

임계치 초과 신호 추출기(430)는 CAZAC 시퀀스의 자기상관 값의 특성을 고려하여 임계치를 설정한다. 여기서 자기상관 값의 특성을 고려하여 임계치를 설정하는 방법에 대해서는 이미 알려진 사항으로, 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다. 그리고 프레임 검출률이 충분히 높도록 임계치를 설정하므로, 심볼 구간 동안 몇 개의 샘플이 임계치를 넘을 수는 있다.The threshold exceeded signal extractor 430 sets a threshold in consideration of characteristics of autocorrelation values of the CAZAC sequence. Here, the method for setting the threshold value in consideration of the characteristics of the autocorrelation value is already known, and detailed descriptions thereof will be omitted in the embodiments of the present invention. In addition, since the threshold is set so that the frame detection rate is sufficiently high, some samples may cross the threshold during the symbol period.

최대 샘플 신호 탐색기(440)는 임계치 초과 샘플 지점의 앞뒤 일정 구간 샘플들(예를 들어, 앞뒤로 2개의 샘플)의 코릴레이션 상대값 중 최대값을 가지는 샘플을 찾는다. 이는 샘플 단위의 정확도를 가진 프레임 동기를 위해서다. 여기서 일정 구간으로 앞뒤 2개의 샘플을 살피는 것은, 본 발명의 실시예에서는 4배 오버 샘플링을 예로 하였기 때문이다. The maximum sample signal searcher 440 finds the sample having the maximum value among the correlation relative values of the interval interval samples (eg, two samples before and after the threshold value) of the sample point above the threshold. This is for frame synchronization with sample accuracy. In this case, the two samples are searched in a predetermined interval because the four-fold over sampling is taken as an example of the present invention.

신호 선택기(450)는 최대 샘플 신호 탐색기(440)에서 찾은 최대 코릴레이션 상대값에 해당하는 동기 지점을 토대로 CAZAC 신호의 길이 등을 고려하여, 입력 샘 플 신호의 프레임의 시작점을 선택한다. 즉, 버스트 신호의 시작점을 찾아 이 시작점으로부터 이후의 샘플들을 자동 이득 제어부(500)로 출력한다.The signal selector 450 selects the start point of the frame of the input sample signal in consideration of the length of the CAZAC signal and the like based on the synchronization point corresponding to the maximum correlation relative value found by the maximum sample signal searcher 440. That is, the start point of the burst signal is found and the subsequent samples are output to the automatic gain controller 500 from this start point.

다음은 본 발명의 실시예에 따른 자동 이득 제어부(500)에 대하여 도 4를 참조로 상세히 설명하기로 한다.Next, the automatic gain control unit 500 according to the embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 자동 이득 제어부의 예시도이다.4 is an exemplary view of an automatic gain control unit according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 자동 이득 제어부(500)는 샘플 신호 평균 크기값 출력기(510), 이득 계산기(520) 및 곱셈기(530)를 포함한다.As shown in FIG. 4, the automatic gain control unit 500 includes a sample signal average magnitude value output unit 510, a gain calculator 520, and a multiplier 530.

샘플 신호 평균 크기값 출력기(510)는 어느 시점의 레벨 값 즉, 샘플 신호 평균 크기값을 계산하여 이득 계산기(520)로 출력한다. 여기서 샘플 신호 평균 크기값 출력기(510)에서 출력되는 레벨 값은 다음 수학식 3과 같이 구할 수 있다. 그리고 도 4에 도시된 샘플 신호 평균 크기값 출력기(510)의 구성 요소들의 동작 방법은 이미 알려진 사항으로, 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다.The sample signal average magnitude value output unit 510 calculates a level value, that is, a sample signal average magnitude value at a point in time, and outputs it to the gain calculator 520. Here, the level value output from the sample signal average magnitude output unit 510 may be obtained as shown in Equation 3 below. In addition, the method of operating the components of the sample signal average magnitude value output unit 510 shown in FIG. 4 is already known, and a detailed description thereof will be omitted in the exemplary embodiment of the present invention.

Figure 112008080958226-pat00003
Figure 112008080958226-pat00003

이득 계산기(520)는 자동 이득 제어의 이득(이하, ‘AGC_gain’라 지칭)을 다음 수학식 4와 같이 구한다.The gain calculator 520 calculates the gain of the automatic gain control (hereinafter referred to as 'AGC_gain') as shown in Equation 4 below.

Figure 112008080958226-pat00004
Figure 112008080958226-pat00004

수학식 4는 원하는 기준 전력 값(ref_power)을 AGC를 적용할 시점보다 뒤에 입력될 일정 윈도우 내의 신호들의 평균 전력을 나눈 결과임을 의미한다. Equation 4 means that the desired reference power value (ref_power) is the result of dividing the average power of the signals in the predetermined window to be input after the time of applying the AGC.

여기서 AGC를 적용할 시점보다 뒤에 입력될 일정 윈도의 내의 신호들의 평균 전력값을 이용하는 이유는 프레임 동기 이전의 신호를 이용하지 않기 위함이다. 즉, 프레임이 시작되기 전의 잡음 구간과 같은 구간이 신호의 평균 레벨 계산에 사용되지 않기 위함이다. 이는 하나의 버스트 내의 신호 레벨의 변화가 거의 없는 경우에 유리하다.In this case, the reason for using the average power value of the signals in the predetermined window to be input after the time of applying the AGC is to not use the signal before frame synchronization. That is, the same interval as the noise section before the start of the frame is not used for calculating the average level of the signal. This is advantageous when there is little change in signal level in one burst.

자동 이득 제어를 위한 계산은 통신 채널의 성격에 따라 AGC_gain을 구할 때에 사용한 윈도우 크기의 블록 단위로 계산할 수도 있다. 또한, 하나의 버스트 내에서는 페이딩이 없는 경우, 처음에 구한 AGC_gain을 버스트 최종까지 사용할 수도 있다.The calculation for automatic gain control may be calculated in units of window size used to obtain AGC_gain according to the nature of the communication channel. In addition, when there is no fading within one burst, the AGC_gain obtained first may be used until the burst end.

곱셈기(530)는 프레임 동기부(400)에서 출력된 입력 샘플 신호와 이득 계산기(520)에서 계산된 AGC_gain 값을 곱(xk * AGC_gain)하고, 그 결과인 일정 크기의 입력 샘플 신호를 상기 도 1의 심볼 타이밍 동기부(600)로 전달한다.The multiplier 530 multiplies (x k * AGC_gain) the input sample signal output from the frame synchronizer 400 with the AGC_gain value calculated by the gain calculator 520, and shows the input sample signal having a predetermined magnitude as the result. The signal is transmitted to the symbol timing synchronizer 600 of 1.

다음은 상기 도 3 및 도 4에서 설명한 프레임 동기부(400)와 자동 이득 제어부(500)를 이용하여 프레임을 동기화하고 자동 이득 제어하는 방법에 대하여 도 5를 참조로 설명하기로 한다.Next, a method of synchronizing frames and controlling automatic gain using the frame synchronizer 400 and the automatic gain controller 500 described with reference to FIGS. 3 and 4 will be described with reference to FIG. 5.

도 5는 본 발명의 실시예에 따른 버스트 통신 수신 시스템에서의 프레임 동기 및 자동 이득 제어 방법에 대한 흐름도이다.5 is a flowchart illustrating a frame synchronization and automatic gain control method in a burst communication receiving system according to an embodiment of the present invention.

도 5에 도시된 바와 같이, 샘플 단위의 디지털 신호(이하 ‘샘플 신호’라 지칭)가 프레임 동기부(400)로 입력되면(S100), 코릴레이션 계산기(410)는 입력된 샘플 신호와 CAZAC 시퀀스간 코릴레이션을 계산한다. 이때, 샘플 신호는 4배로 오버샘플링 된 신호라 가정하며, 프레임 동기부(400)로 입력되는 샘플 신호가 생성되기까지의 과정은 이미 알려진 사항으로 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다..As illustrated in FIG. 5, when a digital signal (hereinafter, referred to as a “sample signal”) in units of samples is input to the frame synchronizer 400 (S100), the correlation calculator 410 may input the input sample signal and the CAZAC sequence. Calculate liver correlation. At this time, it is assumed that the sample signal is a four times oversampled signal, and the process until the sample signal input to the frame synchronizer 400 is generated is already known, and detailed description thereof will be omitted. ..

코릴레이션 계산기(410)가 입력된 샘플 신호와 CAZAC 시퀀스간 코릴레이션을 계산하면(S110), 코릴레이션 상대값 계산기(420)는 계산된 코릴레이션 결과를 이용하여 샘플단위의 코릴레이션 상대값을 구한다(S120). 코릴레이션 상대값 계산기(420)가 코릴레이션 상대값을 구하면 임계치 초과 신호 추출기(430)는 임의로 설정한 임계치를 초과하는 모든 신호를 추출한다(S130). When the correlation calculator 410 calculates a correlation between the input sample signal and the CAZAC sequence (S110), the correlation relative value calculator 420 calculates a correlation relative value of a sample unit using the calculated correlation result. (S120). When the correlation relative value calculator 420 obtains the correlation relative value, the threshold exceeded signal extractor 430 extracts all signals exceeding a predetermined threshold (S130).

그리고 최대값 샘플 신호 탐색기(440)는 추출된 임계치를 초과하는 모든 신호 중에 가장 큰 값을 나타내는 최대값 샘플 신호를 탐색한다(S140). S140 단계에서 탐색된 샘플 신호는 프레임 동기를 위한 기준 시점으로 사용된다. 신호 선택기(450)는 최대값 샘플 신호 탐색기(440)에서 탐색한 최대 코릴레이션 상대값에 해당하는 동기 지점을 토대로 프레임 동기부(400)로 입력된 입력 샘플 신호의 버스트 시작점을 선택하여, 이 점을 시작점으로 입력 샘플 신호를 자동 이득 제어부(500)로 출력한다(S150). 그러면 자동 이득 제어부(500)는 S150 단계에서 프레임 동기가 수행되어 출력된 신호에 대하여 자동 이득 제어를 수행하여 출력한다(S160).The maximum sample signal searcher 440 searches for the maximum sample signal representing the largest value among all the signals exceeding the extracted threshold (S140). The sample signal found in step S140 is used as a reference time point for frame synchronization. The signal selector 450 selects a burst start point of the input sample signal input to the frame synchronizer 400 based on the synchronization point corresponding to the maximum correlation relative value searched by the maximum value sample signal searcher 440, thereby At step S150, the input sample signal is output to the automatic gain control unit 500 as a starting point. Then, the automatic gain control unit 500 performs automatic gain control on the signal output by performing frame synchronization in step S150 and outputs it (S160).

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. The embodiments of the present invention described above are not only implemented by the apparatus and method but may be implemented through a program for realizing the function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded, The embodiments can be easily implemented by those skilled in the art from the description of the embodiments described above.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

도 1은 본 발명의 실시예에 따른 버스트 통신 수신 시스템의 구조도이다.1 is a structural diagram of a burst communication receiving system according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 프레임 동기부의 구조도이다.2 is a structural diagram of a frame synchronizer according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 코릴레이션 계산기의 예시도이다.3 is an exemplary diagram of a correlation calculator according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 자동 이득 제어부의 예시도이다.4 is an exemplary view of an automatic gain control unit according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 버스트 통신 수신 시스템에서의 프레임 동기 및 자동 이득 제어 방법에 대한 흐름도이다.5 is a flowchart illustrating a frame synchronization and automatic gain control method in a burst communication receiving system according to an embodiment of the present invention.

Claims (11)

버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 수신 신호의 프레임을 동기화하는 장치에 있어서,An apparatus for synchronizing a frame of a received signal input to a receiving system in a burst communication environment, 미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 코릴레이션 계산기;A correlation calculator for calculating a plurality of correlation values between a received signal and a sequence input after being oversampled by a preset multiple and input in a sample unit; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 각각 계산하는 코릴레이션 상대값 계산기;A correlation relative value calculator that calculates a plurality of correlation relative values using the plurality of correlation values, respectively; 상기 복수의 코릴레이션 상대값과 미리 설정한 기준 임계값을 비교하여, 상기 기준 임계값보다 큰 값을 나타내는 복수의 코릴레이션 상대값에 대한 신호들을 추출하는 임계치 초과 신호 추출기;A threshold exceeding signal extractor which compares the plurality of correlation relative values with a preset reference threshold and extracts signals for a plurality of correlation relative values representing a value greater than the reference threshold; 상기 추출한 신호들 중 가장 큰 값을 갖는 신호를 탐색하는 최대 샘플 신호 탐색기; 및A maximum sample signal searcher for searching for a signal having the largest value among the extracted signals; And 상기 최대 샘플 신호 탐색기에서 탐색한 신호를 토대로 상기 수신 신호의 프레임 동기 시작점을 선택하여 상기 샘플 단위의 수신 신호를 동기화한 후 출력하는 신호 선택기A signal selector which selects a frame synchronization start point of the received signal based on the signal searched by the maximum sample signal searcher and synchronizes the received signal in the sample unit 를 포함하는 프레임 동기 장치.Frame synchronization device comprising a. 제1항에 있어서,The method of claim 1, 상기 코릴레이션 계산기는,The correlation calculator, 상기 샘플 단위의 수신 신호와 시퀀스를 곱하여 상기 시퀀스의 엘리먼트 수만큼의 값을 출력하는 곱셈기;A multiplier for multiplying a received signal by the sample unit and a sequence and outputting a value equal to the number of elements of the sequence; 상기 곱셈기에서 출력되는 상기 시퀀스 엘리먼트 수 만큼의 값을 더하여 출력하는 덧셈기; 및An adder for adding and outputting values equal to the number of sequence elements output from the multiplier; And 상기 덧셈기에서 출력된 값에 절대값을 계산하여 상기 코릴레이션 값으로 출력하는 절대값 계산기Absolute value calculator that calculates an absolute value to the value output from the adder and outputs it as the correlation value 를 포함하는 프레임 동기 장치.Frame synchronization device comprising a. 제1항에 있어서,The method of claim 1, 상기 코릴레이션 상대값 계산기는 미리 설정한 시점의 코릴레이션 값을, 상기 미리 설정한 시점에 대한 샘플 신호보다 미리 설정한 기간 뒤의 설정 값 내에 포함된 샘플 신호들의 코릴레이션 값의 평균으로 나누어 상기 코릴레이션 상대값을 계산하는 프레임 동기 장치.The correlation relative value calculator divides the correlation value at a preset time point by the average of the correlation values of sample signals included in a set value after a preset time period from a sample signal for the preset time point. Frame synchronizer for calculating relation relative values. 제3항에 있어서,The method of claim 3, 상기 미리 설정한 기간은 시퀀스의 자기 상관값의 천이 영역을 피하고 미리 설정한 값으로 안정화되기 시작하는 시점을 고려하여 설정한 기간이고, 상기 설정 값은 상기 시퀀스의 자기 상관 값이 지속적으로 나타나는 영역을 고려하여 설정한 값인 프레임 동기 장치.The predetermined period is a period set in consideration of a time point at which the transition of the autocorrelation value of the sequence is avoided and starts to stabilize to a preset value. Frame synchronizer which is the value set in consideration. 제1항에 있어서,The method of claim 1, 상기 신호 선택기에서 출력된 프레임이 동기화된 상기 버스트 신호를 수신하여, 상기 버스트 신호의 크기가 일정 크기로 유지되도록 제어하는 자동 이득 제어 장치Automatic gain control device for receiving the burst signal synchronized with the frame output from the signal selector, so that the magnitude of the burst signal is maintained at a constant size 를 더 포함하는 프레임 동기 장치.Frame synchronization device further comprising. 제5항에 있어서,The method of claim 5, 상기 자동 이득 제어 장치는,The automatic gain control device, 샘플 신호 평균 크기값을 계산하는 샘플 신호 평균 크기값 출력기;A sample signal average magnitude value output unit for calculating a sample signal average magnitude value; 상기 계산한 샘플 신호 평균 크기값과 미리 설정한 기준 전력 값을 이용하여 이득 값을 계산하는 이득 계산기; 및A gain calculator for calculating a gain value using the calculated sample signal average magnitude and a preset reference power value; And 상기 샘플 단위의 수신 신호와 상기 이득 계산기에서 계산된 이득 값을 곱하여, 미리 설정한 크기의 샘플 신호로 출력하는 곱셈기A multiplier for multiplying the received signal in the sample unit and the gain value calculated by the gain calculator and outputting the sample signal having a predetermined size. 를 포함하는 프레임 동기 장치.Frame synchronization device comprising a. 버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 신호의 프레임을 동기화하는 방법에 있어서,In a method of synchronizing frames of a signal input to a receiving system in a burst communication environment, 미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 단계;Calculating a plurality of correlation values between a received signal and a sequence input after being oversampled by a preset multiple and input in a sample unit; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 계산하 는 단계;Calculating a plurality of correlation relative values using the plurality of correlation values; 상기 복수의 코릴레이션 상대값 중 미리 설정한 기준 임계값을 초과하는 복수의 코릴레이션 상대값에 대한 신호를 추출하는 단계; 및Extracting a signal for a plurality of correlation relative values exceeding a preset reference threshold value among the plurality of correlation relative values; And 기준 임계값을 초과하는 상기 복수의 코릴레이션 상대값 중 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호를 추출하고, 추출한 샘플 신호를 이용하여 수신 신호를 동기화하는 단계Extracting a sample signal for a correlation relative value representing a maximum value among the plurality of correlation relative values exceeding a reference threshold value and synchronizing a received signal using the extracted sample signal; 를 포함하는 동기화 방법.Synchronization method comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호의 시점은 상기 수신 신호에 대한 프레임 동기를 맞추는 기준 시점인 동기화 방법.And a time point of the sample signal with respect to the correlation relative value indicating the maximum value is a reference time point for frame synchronization with respect to the received signal. 제7항에 있어서,The method of claim 7, wherein 동기화한 수신 신호의 크기가 미리 설정한 일정 크기를 유지하도록 자동 이득 제어를 수행하는 단계Performing automatic gain control so that the size of the synchronized received signal maintains a predetermined predetermined size 를 포함하는 동기화 방법.Synchronization method comprising a. 제9항에 있어서,10. The method of claim 9, 상기 자동 이득 제어를 수행하는 단계는,Performing the automatic gain control, 상기 동기화한 수신 신호를 이용하여, 상기 수신 신호에 대한 평균 크기 값을 계산하여 출력하는 단계; Calculating and outputting an average magnitude value of the received signal by using the synchronized received signal; 상기 출력된 평균 크기 값과 상기 기준 전력 값을 이용하여 이득 값을 계산하여 출력하는 단계; 및Calculating and outputting a gain value using the outputted average magnitude value and the reference power value; And 상기 수신 신호에 상기 출력된 이득 값을 곱하여 자동 이득 제어를 수행하는 단계;Performing automatic gain control by multiplying the received gain by the output gain value; 를 포함하는 동기화 방법.Synchronization method comprising a. 제10항에 있어서,The method of claim 10, 상기 이득 값은 미리 설정된 기준 전력값을, 자동 이득 제어를 적용할 시점보다 뒤에 입력될 설정 값 내의 신호들의 평균 전력으로 나누어 계산된 값인 동기화 방법.The gain value is a value calculated by dividing a preset reference power value by the average power of signals in a set value to be input after a time to apply automatic gain control.
KR1020080117083A 2008-11-24 2008-11-24 Apparatus and method of frame detection and automatic gain control for burst mode communication systems Active KR101203721B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080117083A KR101203721B1 (en) 2008-11-24 2008-11-24 Apparatus and method of frame detection and automatic gain control for burst mode communication systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117083A KR101203721B1 (en) 2008-11-24 2008-11-24 Apparatus and method of frame detection and automatic gain control for burst mode communication systems

Publications (2)

Publication Number Publication Date
KR20100058324A KR20100058324A (en) 2010-06-03
KR101203721B1 true KR101203721B1 (en) 2012-11-21

Family

ID=42359991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117083A Active KR101203721B1 (en) 2008-11-24 2008-11-24 Apparatus and method of frame detection and automatic gain control for burst mode communication systems

Country Status (1)

Country Link
KR (1) KR101203721B1 (en)

Also Published As

Publication number Publication date
KR20100058324A (en) 2010-06-03

Similar Documents

Publication Publication Date Title
US7729414B2 (en) Guard interval analysis method and apparatus
US20060233225A1 (en) Frequency synchronization apparatus and frequency synchronization method
JP5038630B2 (en) Receiving method of orthogonal frequency division multiplexing transmission signal having repetitive preamble signal
US6522706B1 (en) Delay spread estimation for multipath fading channels
JP2003069546A (en) Demodulation timing generation circuit and demodulator
US7616723B2 (en) Method for symbol timing synchronization and apparatus thereof
EP2517384B1 (en) Delay, gain and phase estimation for measurement receivers
US8401125B2 (en) Receiving apparatus and method with no oversampling analog to digital conversion
JP2000151546A (en) OFDM communication apparatus and method
KR100555709B1 (en) Symbol timing error detection device and channel timing error detection method using channel profile of digital receiver
JP4373469B2 (en) Digital broadcast receiver and synchronization detection method
US8040990B2 (en) Method and apparatus for estimating sampling frequency offset, and sampling timing recovery loop including the apparatus
EP1079579A1 (en) OFDM frame synchronisation
JP4574658B2 (en) Wireless device
KR100929776B1 (en) Recursive Demodulation Apparatus and Method
GB2353681A (en) OFDM symbol synchronisation
KR101203721B1 (en) Apparatus and method of frame detection and automatic gain control for burst mode communication systems
KR20040106847A (en) Multi carrier receiver and a method signal processing thereof
KR100584475B1 (en) Digital TV Timing Offset Compensation Algorithm
US8503586B2 (en) Receiving apparatus and method with clock drift estimation and compensation
US20110206168A1 (en) Channel estimator
KR100720582B1 (en) Synchronizer and Method of Digital Broadcast Receiver
JP3892855B2 (en) Receiver and frequency drift reduction circuit
JP3683860B2 (en) Demodulator circuit
JP2005323077A (en) Orthogonal frequency division multiplex receiver

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081124

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111216

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20120321

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151113

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171019

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180911

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190903

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200902

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210901

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230515

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20231130

Start annual number: 12

End annual number: 12