KR101201116B1 - Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth - Google Patents
Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth Download PDFInfo
- Publication number
- KR101201116B1 KR101201116B1 KR1020100079546A KR20100079546A KR101201116B1 KR 101201116 B1 KR101201116 B1 KR 101201116B1 KR 1020100079546 A KR1020100079546 A KR 1020100079546A KR 20100079546 A KR20100079546 A KR 20100079546A KR 101201116 B1 KR101201116 B1 KR 101201116B1
- Authority
- KR
- South Korea
- Prior art keywords
- detector
- current
- loop band
- output signal
- detector stage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 52
- 230000001360 synchronised effect Effects 0.000 title claims description 20
- 230000008859 change Effects 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 7
- 238000005086 pumping Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명에 따른 동적 루프 대역을 갖는 위상고정루프는 기준신호와 출력신호 간의 위상차를 감지하여, 출력신호를 기준신호에 동기화시키기 위한 펄스를 생성하는 위상 주파수 비교기, 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 동적으로 조절하는 루프 대역 제어기, 루프 대역 제어기에서 조절된 루프 대역에 따라 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 전하펌프 및 전하펌프의 전류를 기준으로 제어 전압을 변동하여 출력신호를 생성하는 전압 제어 발진기를 포함한다.
본 발명에 따른 위상고정루프는 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 조절하는 루프 대역 제어기를 갖고, 전하펌프에 공급되는 전류를 조절하여 효율적인 동기화가 수행된다.A phase locked loop having a dynamic loop band according to the present invention senses a phase difference between a reference signal and an output signal, and corresponds to a phase frequency comparator and a pulse generated by a phase frequency comparator to generate a pulse for synchronizing the output signal with the reference signal. The loop band controller dynamically adjusts the loop band, and the control voltage based on the charge pump and the charge pump current in which an up current or a down current is dynamically output according to the loop band controlled by the loop band controller. It includes a voltage controlled oscillator for varying the output signal to generate an output signal.
The phase locked loop according to the present invention has a loop band controller for adjusting a loop band to correspond to a pulse generated by a phase frequency comparator, and an efficient synchronization is performed by adjusting a current supplied to a charge pump.
Description
본 발명은 위상고정루프(Phase Locked Loop: PLL)에 관한 것이다. 특히 본 발명은 동적 루프 대역을 이용하여 주파수 동기화가 효율적으로 이루어지는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법에 관한 것이다.The present invention relates to a phase locked loop (PLL). In particular, the present invention relates to a method for generating an output signal synchronized with a reference signal using a phase locked loop and a dynamic loop band in which frequency synchronization is efficiently performed using a dynamic loop band.
반도체 집적 회로가 점점 더 고속화 되어 가는 추세에 따라 외부 클럭의 주파수가 점점 더 높아지고 있고, 그에 따라 내부 클럭의 주파수 또한 높아지고 있다. 따라서 고주파 클럭에 대한 적응성을 향상시키기 위하여 DLL(Delay Locked Loop) 회로 대신에 PLL 회로를 사용하는 반도체 집적 회로가 증가하고 있다. 상기 PLL 회로는 RF를 포함한 유무선 통신 시스템 등 여러 분야에서 적용이 가능하며, 위상 조절기, 주파수 합성기 및 시분할 시스템 등으로 활용되고 있다.As semiconductor integrated circuits become faster and faster, the frequency of the external clock is increasing, and so is the frequency of the internal clock. Therefore, in order to improve adaptability to high frequency clocks, semiconductor integrated circuits using PLL circuits instead of delay locked loop (DLL) circuits are increasing. The PLL circuit can be applied to various fields such as wired and wireless communication systems including RF, and is used as a phase adjuster, a frequency synthesizer, a time division system, and the like.
PLL 회로는 외부에서 입력되는 기준신호에 동기화되는 내부 출력신호를 생성하기 위한 회로이다. PLL의 전체 동작 특성은 전체 루프의 대역에 의해 결정된다. The PLL circuit is a circuit for generating an internal output signal synchronized with a reference signal input from the outside. The overall operating characteristic of the PLL is determined by the band of the entire loop.
루프의 대역이 넓게 설계된 회로는 초기동작시 또는 위상 오차 발생시 기준신호에 대한 주파수 동기화가 신속히 이루어지는 장점을 갖지만 대역폭의 증가로 인해 외부의 잡음에 대한 민감도 또한 증가하기 때문에 위상고정 후의 전체적인 지터(jitter)가 좋지 않다는 문제점이 있었다.The circuit designed for the wide band of the loop has the advantage that the frequency synchronization for the reference signal is quick during initial operation or phase error, but the sensitivity of external noise is also increased due to the increase of the bandwidth, so that the overall jitter after phase locking There was a problem that is not good.
반대로 루프대역이 좁게 설계된 PLL 경우는 위상이 고정된 상태에서 잡음에 의한 지터 발생은 억제할 수 있지만, 한번 발생된 위상 오차의 수정에는 더 많은 시간이 소요되고, 특히 초기 위상이 동기화되는데 더 많은 시간이 소요되기 때문에 효율이 떨어지는 문제점이 있었다.Conversely, in the case of a PLL designed with a narrow loop band, it is possible to suppress jitter generation due to noise while the phase is fixed, but it takes more time to correct the phase error generated once, in particular, more time for the initial phase to be synchronized. There was a problem that the efficiency is lowered because it takes.
본 발명에 따른 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법은 다음과 같은 해결과제를 목적으로 한다.A method for generating an output signal synchronized with a reference signal using a phase locked loop and a dynamic loop band having a dynamic loop band according to the present invention aims to solve the following problems.
첫째, 동적인 루프 대역 사용하여 기준신호에 동기하는 출력신호 생성에 대한 효율을 높이고자 한다.First, the efficiency of output signal generation in synchronization with a reference signal is improved by using a dynamic loop band.
둘째, 초기에 넓은 대역폭을 이용하여 초기 주파수 동기화가 조속하게 이루어지도록 한다.Secondly, initial frequency synchronization is performed quickly by using a wide bandwidth initially.
셋째, 기준신호와 출력신호 간 위상차가 크지 않은 경우는 좁은 대역폭을 사용하여 지터 발생을 줄이고자 한다.Third, when the phase difference between the reference signal and the output signal is not large, the narrow bandwidth is used to reduce jitter.
넷째, 동적 루프 대역을 사용하여, 초기 및 위상이 고정된 상태에서도 주파수 동기화도 효율적으로 이루어지게 한다. Fourth, using the dynamic loop band, frequency synchronization can be efficiently performed even when the initial and phase are fixed.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.The solution to the problem of the present invention is not limited to those mentioned above, and other solutions not mentioned can be clearly understood by those skilled in the art from the following description.
본 발명에 따른 위상고정루프(Phase Locked Loop)는 기준신호와 출력신호 간의 위상차를 감지하여, 출력신호를 기준신호에 동기화시키기 위한 펄스를 생성하는 위상 주파수 비교기, 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 동적으로 조절하는 루프 대역 제어기, 루프 대역 제어기에서 조절된 루프 대역에 따라 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 전하펌프 및 전하펌프의 전류를 기준으로 제어 전압을 변동하여 출력신호를 생성하는 전압 제어 발진기를 포함한다.Phase locked loop according to the present invention detects the phase difference between the reference signal and the output signal, and corresponds to a phase frequency comparator, a pulse generated by the phase frequency comparator for generating a pulse for synchronizing the output signal with the reference signal The loop band controller dynamically adjusts the loop band, and the control voltage based on the charge pump and the charge pump current in which an up current or a down current is dynamically output according to the loop band controlled by the loop band controller. It includes a voltage controlled oscillator for varying the output signal to generate an output signal.
본 발명에 따른 위상고정루프 전하 펌프와 전압 제어 발진기 사이에 배치되어, 제어 전압의 노이즈를 제거하는 루프 필터를 더 포함한다.It further comprises a loop filter disposed between the phase-locked loop charge pump and the voltage controlled oscillator according to the present invention to remove noise of the control voltage.
본 발명에 따른 루프 대역 제어기는 위상 주파수 비교기에서 생성된 펄스신호의 폭을 측정하는 펄스폭 측정기를 포함한다.The loop band controller according to the present invention includes a pulse width measuring device for measuring the width of the pulse signal generated by the phase frequency comparator.
본 발명에 따른 펄스폭 측정기는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 한다.The pulse width measuring device according to the present invention includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal.
본 발명에 따른 펄스폭 측정기가 하나의 감지기단만을 포함하는 경우, 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 감지기단은 복수 개인 것을 특징으로 한다.When the pulse width measuring device according to the present invention includes only one detector stage, a plurality of detectors included in one detector stage and all detector stages include only one detector are characterized in that a plurality of detector stages are provided. .
본 발명에 따른 감지기단이 복수 개인 경우, 각 감지기단은 펄스폭을 감지하는 작동순서가 서로 상이하고, 서로 다른 감지기단에 포함된 감지기는 서로 다른 지연값을 갖는 것을 특징으로 한다.When there are a plurality of detector stages according to the present invention, each detector stage has a different operation sequence for detecting a pulse width, and detectors included in different detector stages have different delay values.
본 발명에 따른 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 것을 특징으로 한다.The operation sequence of the detector stage according to the present invention is characterized in that the delay values of the detectors included in the respective detector stages operate in the order of increasing magnitude.
본 발명에 따른 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 작은 순서대로 작동하는 것을 특징으로 한다.The operation sequence of the detector stage according to the present invention is characterized in that the delay value of the detector included in each detector stage operates in the order of the smallest.
본 발명에 따른 감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 어느 하나의 감지기 다음에 작동하는 감지기는 지연값 만큼의 시간 간격을 갖고 작동하는 것을 특징으로 한다.When there are a plurality of detectors included in the detector stage according to the present invention, any one detector and a detector operating after any one detector may be operated at a time interval equal to a delay value.
본 발명에 따른 어느 하나의 감지기단과 어느 하나의 감지기단 다음에 작동하는 감지기단은 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 다음에 작동하는 감지기단에 포함된 감지기의 지연값 만큼의 시간 간격을 갖고 작동하는 것을 특징으로 한다.The detector stage operating after any one detector stage and any one detector stage according to the present invention has a time equal to the delay value of the detector included in any one detector stage or the delay value of the detector included in the next detector stage. It is characterized by operating at intervals.
본 발명에 따른 루프 대역 제어기는 전류의 변화로 인한 이상 위상차 유발을 막기 위한 전류제어기를 더 포함하는 것을 특징으로 한다.The loop band controller according to the present invention may further include a current controller for preventing an abnormal phase difference caused by a change in current.
본 발명에 따른 전류제어기는 기준 주기 동안의 루프 대역 제어기의 출력에 대한 가중 이동 평균법을 이용하여 전류의 급격한 변화를 막는 것을 특징으로 한다.The current controller according to the present invention is characterized by preventing a sudden change in current by using a weighted moving average method for the output of the loop band controller during the reference period.
본 발명에 따른 전하펌프는 복수 개의 전류원 및 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함한다.The charge pump according to the present invention includes a plurality of current sources and a plurality of switches for applying current from the current source to an up current line or a down current line.
본 발명에 따른 복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력되는 것을 특징으로 한다.The plurality of current sources and the plurality of switches according to the present invention are characterized in that one of the plurality of current values is output according to the dynamically controlled loop band.
본 발명에 따른 복수 개의 전류원은 각각 단일 전류원으로 작용하거나, 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 조합된 전류값이 출력되는 것을 특징으로 한다.A plurality of current sources according to the present invention is characterized in that each of the acting as a single current source, or a plurality of current sources are connected in parallel and the current value combined with the switch is output.
본 발명에 따른 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법은 기준신호와 출력신호 간의 위상차가 감지되고, 출력신호를 기준신호에 동기화시키기 위한 펄스가 생성되는 S1 단계를 포함한다.The method for generating an output signal synchronized with a reference signal using the dynamic loop band according to the present invention includes a step S1 of detecting a phase difference between the reference signal and the output signal and generating a pulse for synchronizing the output signal with the reference signal. do.
본 발명에 따른 동적 루프 대역을 사용하여 기준신호에 동기화된 출력신호를 생성하는 방법은 S1 단계에서 생성된 펄스에 대응되게 루프대역 출력이 동적으로 조절되는 S2 단계를 포함한다.The method for generating an output signal synchronized with a reference signal using the dynamic loop band according to the present invention includes a step S2 in which the loop band output is dynamically adjusted to correspond to the pulse generated in step S1.
본 발명에 따른 동적 루프 대역을 사용하여 기준신호에 동기화된 출력신호를 생성하는 방법 S2 단계에서 조절된 루프 대역에 따라 전하펌프에서 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 S3 단계를 포함한다.Method of generating an output signal synchronized to the reference signal using the dynamic loop band according to the present invention S3 in which the up current or down current is dynamically output from the charge pump according to the loop band adjusted in step S2 Steps.
본 발명에 따른 동적 루프 대역을 사용하여 기준신호에 동기화된 출력신호를 생성하는 방법은 S3 단계에서 출력된 전류를,기준으로 제어 전압을 변동하여 출력신호가 생성되는 S4 단계를 포함한다.The method for generating an output signal synchronized to a reference signal using the dynamic loop band according to the present invention includes a step S4 of generating an output signal by varying a control voltage based on a current output in step S3.
본 발명에 따른 S4 단계는 루프 필터를 이용하여 제어 전압에서 노이즈를 제거한 후에 수행되는 것을 특징으로 한다.Step S4 according to the present invention is performed after removing noise from the control voltage using a loop filter.
본 발명에 따른 S2 단계는 펄스폭 측정기를 이용하여 S1 단계에서 생성된 펄스폭을 측정하는 S2-1 단계를 포함한다.Step S2 according to the present invention includes the step S2-1 of measuring the pulse width generated in the step S1 using a pulse width measuring instrument.
본 발명에 따른 펄스폭 측정기는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 한다.The pulse width measuring device according to the present invention includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal.
본 발명에 따른 펄스폭 측정기가 하나의 감지기단만을 포함하는 경우, 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 감지기단은 복수 개인 것을 특징으로 한다.When the pulse width measuring device according to the present invention includes only one detector stage, a plurality of detectors included in one detector stage and all detector stages include only one detector are characterized in that a plurality of detector stages are provided. .
본 발명에 따른 감지기단이 복수 개인 경우, 각 감지기단은 펄스폭을 감지하는 작동순서가 서로 상이하고, 서로 다른 감지기단에 포함된 감지기는 서로 다른 지연값을 갖는 것을 특징으로 한다.When there are a plurality of detector stages according to the present invention, each detector stage has a different operation sequence for detecting a pulse width, and detectors included in different detector stages have different delay values.
본 발명에 따른 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 것을 특징으로 한다.The operation sequence of the detector stage according to the present invention is characterized in that the delay values of the detectors included in the respective detector stages operate in the order of increasing magnitude.
본 발명에 따른 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 작은 순서대로 작동하는 것을 특징으로 한다.The operation sequence of the detector stage according to the present invention is characterized in that the delay value of the detector included in each detector stage operates in the order of the smallest.
본 발명에 따른 감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 어느 하나의 감지기 다음에 작동하는 감지기는 지연값 만큼의 시간 간격을 갖고 작동하는 것을 특징으로 한다.When there are a plurality of detectors included in the detector stage according to the present invention, any one detector and a detector operating after any one detector may be operated at a time interval equal to a delay value.
본 발명에 따른 어느 하나의 감지기단과 어느 하나의 감지기단 다음에 작동하는 감지기단은 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 다음에 작동하는 감지기단에 포함된 감지기의 지연값 만큼의 시간 간격을 갖고 작동하는 것을 특징으로 한다.The detector stage operating after any one detector stage and any one detector stage according to the present invention has a time equal to the delay value of the detector included in any one detector stage or the delay value of the detector included in the next detector stage. It is characterized by operating at intervals.
본 발명에 따른 S2 단계는 전류제어기를 이용하여 전류의 변화로 인한 이상 위상차 유발을를 막는 S2-2 단계를 더 포함하는 것을 특징으로 한다.S2 step according to the invention is characterized in that it further comprises a step S2-2 to prevent the occurrence of the abnormal phase difference due to the change of current by using a current controller.
본 발명에 따른 전류제어기는 기준 주기 동안의 S2 단계에서 조절된 대역폭 출력에 대한 가중 이동 평균법을 이용하여 전류의 급격한 변화를 막는 것을 특징으로 한다.The current controller according to the present invention is characterized by preventing a sudden change in the current by using a weighted moving average method for the adjusted bandwidth output in the step S2 during the reference period.
본 발명에 따른 S3 단계의 전하펌프는 복수 개의 전류원 및 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함하는 것을 특징으로 한다.Charge pump of the step S3 according to the invention is characterized in that it comprises a plurality of current sources and a plurality of switches for applying a current from the current source to the up (up) or down (down) current line.
본 발명에 따른 복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력되는 것을 특징으로 한다.The plurality of current sources and the plurality of switches according to the present invention are characterized in that one of the plurality of current values is output according to the dynamically controlled loop band.
본 발명에 따른 복수 개의 전류원은 각각 단일 전류원으로 작용하거나, 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 다양한 조합의 전류값이 출력되는 것을 특징으로 한다.A plurality of current sources according to the present invention is characterized in that each of the acting as a single current source, or a plurality of current sources are connected in parallel to output various combinations of current values with the switch.
본 발명에 따른 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법은 위상 주파수 비교기(21)에서 생성된 펄스에 따라 루프 대역이 조절되므로, 주파수가 동기화되는 시점에 관계없이 효율적인 동기화가 수행된다.In the method for generating an output signal synchronized with the reference signal using the phase locked loop and the dynamic loop band having the dynamic loop band according to the present invention, the loop band is adjusted according to the pulse generated by the phase frequency comparator 21, so that the frequency Efficient synchronization is performed regardless of the time point at which the synchronization is performed.
본 발명에 따른 위상고정루프는 위상 주파수 비교기(21)에서 생성된 펄스에 대응되게 루프 대역을 조절하는 루프 대역 제어기(22)를 갖고, 전하펌프(23)에 공급되는 전류를 조절하여 효율적인 동기화가 수행된다.The phase locked loop according to the present invention has a
본 발명에 따른 위상고정루프는 전류제어기를 사용하여 전하펌프(23)에 공급되는 전류가 급격하게 변하지 않도록 한다. 이는 급격한 전류 변화에 따른 노이즈 발생을 억제한다.The phase locked loop according to the present invention uses a current controller so that the current supplied to the charge pump 23 does not change rapidly. This suppresses the occurrence of noise due to a sudden current change.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 종래의 위상고정루프의 주요 구성을 도시한 블록다이어그램이다.
도 2는 본 발명에 따른 위상고정루프의 주요 구성을 도시한 블록다이어그램이다.
도 3은 본 발명에서 동적으로 변경되는 대역폭의 개념을 설명하기 위한 도면이다.
도 4는 본 발명의 펄스폭 측정기에 대한 일 실시예로서, 2개의 감지단을 포함하는 펄스폭 측정기를 도시한 개략적인 회로구성도이다.
도 5(a) 및 도 5(b)는 본 발명의 펄스폭 측정기를 통해 위상 주파수 비교기(21)에서 생성된 펄스가 샘플링되는 일 예를 도시한다.
도 6은 펄스폭 측정기에 대한 다른 실시예를 도시한 개략적인 회로구성도이다.
도 7은 본 발명 루프 대역 제어기의 전류 제어기 작동 원리를 도시하는 블록다이어그램이다.
도 8은 본 발명의 루프 대역 제어기 신호에 따라 출력되는 전류가 조절 가능한 전하펌프의 개략적인 구성도이다.
도 9는 본 발명의 방법에 따라 출력신호가 동기화되는 단계를 도시한 순서도이다.1 is a block diagram showing the main configuration of a conventional phase locked loop.
2 is a block diagram showing the main configuration of a phase locked loop according to the present invention.
3 is a view for explaining the concept of a dynamically changed bandwidth in the present invention.
FIG. 4 is a schematic circuit diagram illustrating a pulse width meter including two sensing stages as an example of the pulse width meter of the present invention.
5 (a) and 5 (b) show an example in which the pulse generated by the phase frequency comparator 21 is sampled through the pulse width measuring instrument of the present invention.
6 is a schematic circuit diagram showing another embodiment of the pulse width measuring instrument.
7 is a block diagram showing the principle of the current controller operation of the loop band controller of the present invention.
8 is a schematic configuration diagram of a charge pump capable of adjusting a current output according to a loop band controller signal of the present invention.
9 is a flow chart illustrating steps in which output signals are synchronized in accordance with the method of the present invention.
이하에서는 도면을 참조하면서 본 발명에 따른 동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법에 관하여 구체적으로 설명하겠다.Hereinafter, a method of generating an output signal synchronized with a reference signal using a phase locked loop and a dynamic loop band having a dynamic loop band according to the present invention will be described in detail with reference to the drawings.
도 1은 종래의 위상고정루프의 주요 구성을 도시한 블록다이어그램이다. 기존의 위상 동기 루프(10)는 위상 주파수 비교기(11), 전하펌프(13), 전압 제어 발진기(15) 및 루프필터(17)로 구성된다. 위상 동기 루프의 동기화 특성은 루프대역(Loop Bandwidth)에 의하여 결정되는데, 도 1에 도시된 기존의 위상 동기 루프(10)의 루프대역은 설계시에 결정되어 고정된다. 이와 같이, 루프대역이 고정되는 경우에는 주파수 동기화 속도와 지터를 동시에 개선하는 것이 어렵다.1 is a block diagram showing the main configuration of a conventional phase locked loop. The existing phase locked
루프 대역에 따른 위상 동기 루프의 동작 특성을 구체적으로 기술하면, 다음과 같다. 루프대역을 넓게 설계하면, 전압 제어 발진기(15)에서 출력되는 출력신호의 기준신호에 대한 응답속도는 빨라진다. 그러므로 동기화 초기의 주파수 동기화 동작은 신속히 수행될 수 있다. 그러나, 이 경우에는 주파수 동기화 동작을 수행한 후에, 입력되는 기준신호의 지터(jitter)까지도 내부 출력신호에 나타나게 된다.The operation characteristics of the phase locked loop according to the loop band will be described in detail as follows. When the loop band is designed to be wide, the response speed to the reference signal of the output signal output from the voltage controlled oscillator 15 is increased. Therefore, the frequency synchronization operation at the beginning of synchronization can be performed quickly. However, in this case, even after performing the frequency synchronization operation, even jitter of the input reference signal appears in the internal output signal.
그리고 루프대역을 좁게 설계하면, 내부 출력신호의 지터(jitter)는 제거된다. 그러나, 이 경우에는 위상 동기 루프가 동기화 초기의 주파수 동기화를 수행하는데 소요되는 시간이 증가하게 된다.When the loop band is narrowly designed, jitter of the internal output signal is eliminated. In this case, however, the time taken for the phase locked loop to perform frequency synchronization in the initial stage of synchronization is increased.
따라서, 전술한 바와 같이 종래의 위상 동기 루프는 신속한 주파수 동기화 수행과 내부 출력신호의 지터 감소라는 목적이 상충하는 문제점이 있다. Therefore, as described above, the conventional phase locked loop has a problem in that the purpose of performing fast frequency synchronization and reducing jitter of the internal output signal is conflicted.
상기 문제를 해결하고자 본 발명은 동적으로 대역폭이 조절 가능한 위상고정루프를 제공한다. PLL의 루프 대역은 전하펌프의 전류량, 루프 필터의 수동소자의 크기, 전압 제어 발진기의 이득 등에 의해 제어되는데, 본 발명은 전하펌프의 전류량을 조절하여 대역폭을 조절한다.In order to solve the above problem, the present invention provides a phase locked loop whose bandwidth is dynamically adjustable. The loop band of the PLL is controlled by the amount of current of the charge pump, the size of the passive element of the loop filter, the gain of the voltage controlled oscillator, etc. The present invention adjusts the bandwidth by adjusting the amount of current of the charge pump.
도 2는 본 발명에 따른 위상고정루프의 주요 구성을 도시한 블록다이어그램이다.2 is a block diagram showing the main configuration of a phase locked loop according to the present invention.
본 발명에 따른 동적 루프 대역을 갖는 위상고정루프(20)는 기준신호와 출력신호 간의 위상차를 감지하여, 출력신호를 기준신호에 동기화시키기 위한 펄스를 생성하는 위상 주파수 비교기(21), 위상 주파수 비교기(21)에서 생성된 펄스에 대응되게 루프 대역을 동적으로 조절하는 루프 대역 제어기(22), 루프 대역 제어기(22)에서 조절된 루프 대역에 따라 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 전하펌프(23) 및 전하펌프(23)의 전류를 기준으로 제어 전압을 변동하여 출력신호를 생성하는 전압 제어 발진기(25)를 포함한다.Phase locked
위상 주파수 비교기(Phase-Frequency Detector: PFD)는 입력되는 기준신호(Reference Clock: REF_CLK)와 피드백 신호(Feedback Clock: FB_CLK)의 위상 차이를 검출하여, 출력신호(Output Clock: OUT_CLK)를 기준신호(REF_CLK)에 동기화시키기 위한 펄스를 생성한다.The Phase-Frequency Detector (PFD) detects the phase difference between the input reference signal (Reference Clock: REF_CLK) and the feedback signal (Feedback Clock: FB_CLK) and converts the output signal (Output Clock: OUT_CLK) into a reference signal ( Generate a pulse to synchronize to REF_CLK).
전하펌프(23)는 업 제어신호(UP)와 다운 제어신호(DOWN)에 따라 펌핑 전류를 출력한다. 업 제어신호(UP)가 전달되면 업 전류가 출력되고, 다운 제어신호(DOWN)가 전달되면 다운 전류가 출력된다. 전압의 관점에서 살펴보면 업 제어신호(UP)가 전달되는 경우 펌핑 전압의 전위가 상승되고, 다운 제어신호(DOWN)가 전달되는 경우 펌핑 전압의 전위가 하강된다. 루프 대역 제어기(22)를 통한 출력 전류의 동적 제어는 후술한다.The charge pump 23 outputs a pumping current according to the up control signal UP and the down control signal DOWN. The up current is output when the up control signal UP is transmitted, and the down current is output when the down control signal DOWN is transmitted. In terms of voltage, the potential of the pumping voltage is increased when the up control signal UP is transmitted, and the potential of the pumping voltage is lowered when the down control signal DOWN is transmitted. Dynamic control of the output current through the
전하펌프(23)와 전압 제어 발진기(25) 사이에 배치되어, 제어 전압의 노이즈를 제거하는 루프 필터(24)를 더 포함할 수 있다. 루프 필터(24)는 전하펌프(23)에 출력된 전압을 저장하고, 노이즈 성분을 제거하여 안정적인 레벨의 제어전압을 출력한다.A
전압 제어 발진기(25)는 제어전압의 전위에 따라 설정된 주파수의 출력신호(OUT_CLK)를 생성한다. 나아가 주파수 분주기(Frequency Divider; 26)는 출력신호(OUT_CLK)의 주파수를 일정한 비율로 나누어 피드백 신호(FB_CLK)를 생성한다.The voltage controlled oscillator 25 generates an output signal OUT_CLK of a frequency set according to the potential of the control voltage. Furthermore, the frequency divider 26 divides the frequency of the output signal OUT_CLK by a constant ratio to generate the feedback signal FB_CLK.
루프 대역 제어기(22)는 위상 주파수 비교기(21)에서 생성된 펄스폭을 측정하는 펄스폭 측정기(221)를 포함한다. 루프 대역 제어기(22)는 위상 주파수 비교기(21)에서 생성된 펄스폭을 아날로그 전압레벨이 아닌 디지털 코드로 변환하는 회로를 사용하여 전류를 조절하게 된다.The
본 발명에서 동적으로 전류가 조절될 수 있는 것은, 위상 주파스 비교기에서 생성된 펄스를 측정하여 전하펌프(23)의 전류량을 동적으로 조절하기 때문이다. 도 3은 본 발명에서 동적으로 변동가능한 대역폭의 개념을 설명하기 위한 것이다. 즉 루프 대역 제어기(22)는 위상 주파수 비교기(21)에서 생성되는 업 펄스 또는 다운 펄스의 폭을 감지하여 PLL의 동작상태를 판단하고 그에 따른 전류량을 결정한다.The current can be dynamically adjusted in the present invention because the pulse generated by the phase frequency comparator is measured to dynamically adjust the amount of current in the charge pump 23. 3 is for explaining the concept of a dynamically variable bandwidth in the present invention. That is, the
도 3에서 ① 구역과 같이 펄스의 폭이 매우 큰 경우 초기 동작 상태라고 판단하고 전류량을 크게 증가시키면 초기 동작시 필요한 시간을 줄일 수 있다. 또한 펄스의 폭이 점점 좁아지면 이에 대응하게 전류량도 점점 감소시키고, 완전히 위상이 고정되어 발생하는 펄스의 폭이 매우 작은 ④ 구역의 경우에는 매우 작은 양의 전류로 전하펌프(23)를 구동하여 외부잡음에 의한 지터의 발생을 억제한다. In FIG. 3, when the pulse width is very large as in the
펄스폭 측정기(221)는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 하되, 펄스폭 측정기(221)가 하나의 감지기단만을 포함하는 경우, 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 감지기단은 복수 개인 것을 특징으로 한다.The pulse width meter 221 includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal, wherein the pulse width meter 221 includes only one detector stage. In this case, when there are a plurality of detectors included in one detector stage, and all detector stages include only one detector, the detector stage may be plural.
감지기단이 복수 개인 경우, 각 감지기단은 펄스폭을 감지하는 작동순서가 서로 상이하고, 서로 다른 감지기단에 포함된 감지기는 서로 다른 지연값을 갖는 것을 특징으로 한다.When there are a plurality of detector stages, each detector stage has a different operation sequence for detecting a pulse width, and detectors included in different detector stages have different delay values.
본 발명의 펄스폭 측정기(221)가 위상 주파수 비교기(21)에서 생성된 펄스신호의 폭을 측정하기위해서 펄스를 감지하는 감지기가 필요하다. 하나의 감지기단은 하나 이상의 감지기로 구성되고, 전체 펄스폭 측정기(221)는 하나 이상의 감지기단으로 구성된다.In order for the pulse width measuring device 221 of the present invention to measure the width of the pulse signal generated by the phase frequency comparator 21, a detector for detecting a pulse is required. One detector stage consists of one or more detectors, and the entire pulse width meter 221 consists of one or more detector stages.
다만, 펄스폭 측정기(221)가 효과적으로 작동하기 위해서는 감지기단 소속 여부에 관계없이, 전체 감지기가 복수 개인 것이 바람직하다. 펄스를 감지하는 하나의 감지기만으로는 펄스의 폭을 측정하기 어렵기 때문이다.However, in order for the pulse width measuring instrument 221 to operate effectively, it is preferable that a plurality of the entire detectors are provided regardless of whether they belong to the detector stage. This is because it is difficult to measure the width of a pulse with only one sensor that detects the pulse.
감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 어느 하나의 감지기 다음에 작동하는 감지기는 지연값만큼의 시간 간격을 갖고 작동한다.When there are a plurality of detectors included in the detector stage, one detector and a detector that operates after one detector operate at a time interval equal to the delay value.
본 발명에서는 어느 하나의 감지기단에 포함된 감지기는 동일한 특정 지연값을 갖는 것으로 정의한다. 지연값이란 하나의 감지기가 작동한 후에 다음에 작동하는 감지기가 일정한 지연시간 간격 후에 작동한다는 의미이다. 서로 다른 감지기단에 속한 감지기는 서로 다른 지연값을 갖게 된다.In the present invention, the detector included in any one detector stage is defined as having the same specific delay value. The delay value means that after one detector is activated, the next detector is activated after a certain delay interval. Detectors in different detector stages have different delay values.
이러한 구성을 통해 다양한 지연값을 갖고 작동하는 감지기의 조합이 가능하다. 일예로서, 펄스폭 측정기(221)가 하나의 감지기단만을 갖는다면 2개 이상의 감지기를 통해 펄스폭을 측정한다. 이 경우 펄스폭을 효과적으로 측정하기 위해서는 감지기의 지연값을 고려하여 감지기 개수를 설정해야 한다.This configuration allows the combination of detectors to operate with various delay values. As an example, if the pulse width measuring device 221 has only one detector stage, the pulse width is measured through two or more detectors. In this case, in order to measure the pulse width effectively, the number of detectors should be set in consideration of the delay value of the detector.
다른 실시예로서, 복수 개의 감지기단이 각각 하나의 감지기만을 포함할 수도 있다. 이 경우 역시 각 감지기의 지연값에 따라 감지기단의 개수를 정해야 할 것이다.As another example, the plurality of detector stages may each include only one detector. In this case, too, the number of detector stages should be determined according to the delay value of each detector.
이와 같이 감지기단의 개수, 각 감지기단에 포함된 감지기의 개수, 각 감지기의 지연값 등을 통해 다양한 형태의 펄스폭 측정기(221)가 구현될 수 있다. As such, various types of pulse width measuring instruments 221 may be implemented through the number of detector stages, the number of detectors included in each detector stage, a delay value of each detector, and the like.
감지기의 지연값은 각각의 감지기 앞에 버퍼를 배치하여 설정할 수 있다. 또한 버퍼의 크기를 하드웨어적 또는 전기 신호를 통해 조절하여 지연값을 제어할 수있다.The delay of the detector can be set by placing a buffer in front of each detector. The delay can also be controlled by adjusting the size of the buffer through hardware or electrical signals.
감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 것이 바람직하겠으나, 지연값이 작은 순서대로 작동하여도 펄스폭 측정이 불가능한 것은 아니다.It is preferable to operate the detector stages in the order of the delay values of the detectors included in each detector stage, but pulse width measurement is not impossible even if the delay values are operated in the order of smallest delay values.
최초로 작동하는 감지기단 경우 지연값없이 입력되는 펄스를 그대로 측정하여 펄스의 폭이 측정되는 시점을 저장하는 것이 바람직하다. 펄스가 시작되는 지점이 사전에 검출된다면, 최초로 작동하는 감지기단의 감지기 역시 지연값을 갖고 작동될 수도 있다.For the first detector stage, it is desirable to store the time when the width of the pulse is measured by measuring the input pulse without delay. If the point where the pulse begins is detected beforehand, the detector at the first stage of operation may also be operated with a delay value.
감지기단 사이의 지연값도 다양한 형태를 가질 수 있다. 다만 어느 하나의 감지기단과 어느 하나의 감지기단 다음에 작동하는 감지기단은 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 다음에 작동하는 감지기단에 포함된 감지기의 지연값만큼의 시간 간격을 갖고 작동하는 것이 바람직하다. 감지기단 사이의 지연값 역시 버퍼를 조절하여 제어될 수 있다.Delay values between detector stages can also take various forms. Only one detector stage and the detector stage operating after one detector stage have a time interval equal to the delay value of the detector included in one detector stage or the delay value of the detector included in the next detector stage. It is desirable to work. The delay between the detector stages can also be controlled by adjusting the buffer.
감지기 간 및 감지기단 간의 지연값은 설계 공정에서 결정될 수 있다. 즉 정밀한 감지기인 경우 지연값이 작을수록 더 정밀한 조작이 가능하므로 공정에서 사용가능한 최소 지연값을 갖게 만드는 것이다.The delay value between the detectors and between the detector stages can be determined in the design process. In other words, in the case of precise detectors, the smaller the delay value, the more precise the operation can be.
거친(coarse) 감지기의 경우는 충분한 지연값을 갖도록 설계하는 것이 바람직하며, 거친 지연값 전체의 합은 루프 대역폭 조절의 시작 시점을 결정하기 때문에, 기준신호(REF_CLK)의 1/4 이하가 되는 것이 바람직하다. 즉, 기준신호(REF_CLK)과 피드백 신호(FB_CLK)의 차이가 전체 주기의 1/4 이하로 줄어들면 어느정도 로킹(locking)이 되고 있다고 판단하여, 루프대역폭(전류)을 감소시키는 것이 바람직하다.In the case of coarse detectors, it is desirable to design them with sufficient delay values, and since the sum of the coarse delay values determines the start point of the loop bandwidth adjustment, it should be less than 1/4 of the reference signal REF_CLK. desirable. In other words, when the difference between the reference signal REF_CLK and the feedback signal FB_CLK decreases to 1/4 or less of the entire period, it is determined that the locking is performed to some extent, and it is preferable to reduce the loop bandwidth (current).
도 4는 본 발명의 펄스폭 측정기(221)에 대한 일 실시예로서, 2개의 감지단을 갖는 펄스폭 측정기(221)에 대한 개략적인 회로 구성도이다.Figure 4 is an embodiment of the pulse width measuring instrument 221 of the present invention, two sensing stages It is a schematic circuit block diagram of the pulse width measuring instrument 221 which has.
도 4의 펄스폭 측정기(221)는 제1 기준 지연값을 갖는 하나 이상의 제1 감지기를 포함하는 제1 감지기단 및 제1 감지기의 지연값보다 큰 지연값인 제2 기준 지연값을 갖는 하나 이상의 제2 감지기를 포함하는 제2 감지기단을 포함하고, 제1 감지기 및 제2 감지기는 펄스폭 감지신호를 생성한다.The pulse width measuring instrument 221 of FIG. 4 may include one or more first detector stages including one or more first detectors having a first reference delay value, and one or more second delay values that are larger than a delay value of the first detector. And a second detector stage comprising a second detector, wherein the first detector and the second detector generate a pulse width sensing signal.
구체적으로 도 4는 제1 감지기단이 6개의 제1 감지기로 구성되고, 제2 감지기단은 2개의 제2 감지기로 구성된 실시예를 보인다. 제1 감지기단 경우 입력되는 펄스신호(INB)가 최초 전달되는 D0 감지기부터 시작하여, 최후에 전달되는 D5 감지기를 포함하고, 제2 감지기단 경우 펄스신호가 최초 전달되는 D6 및 최후에 전달되는 D7을 포함한다.In detail, FIG. 4 illustrates an embodiment in which the first detector stage includes six first detectors and the second detector stage includes two second detectors. In the case of the first detector stage, the input pulse signal INB starts from the D0 detector which is first transmitted, and includes the D5 detector which is transmitted last, and in the second detector stage, D6 is initially transmitted and D7 is finally transmitted. It includes.
제1 감지기단 및 제2 감지기단으로 구성된 펄스폭 측정기(221)는 제1 감지기단이 정밀하게 펄스폭을 감지할 수 있고 제2 감지기단은 비교적 폭이 넓은 펄스폭을 감지할 수 있다.In the pulse width measuring device 221 including the first and second detector stages, the first detector stage can accurately detect the pulse width, and the second detector stage can sense the relatively wide pulse width.
이러한 차이는 감지기단에 속한 감지기의 지연값(Delay)의 차이 때문이다. 도 4에는 도시되어 있지 않지만, 각각의 감지기 앞에 버퍼를 배치하여 지연값을 설정할 수 있다.This difference is due to the difference in the delay values of the detectors belonging to the detector stage. Although not shown in FIG. 4, a buffer may be placed in front of each detector to set a delay value.
설명의 편의를 위해 2개의 감지기단을 예로 들었으나, 본 발명의 다른 실시예로서, 3개 이상의 감지기단을 포함하는 펄스 측정기가 이용될 수도 있다. 오히려 3개 이상의 감지기단을 갖는 것이 보다 정밀한 펄스폭 측정이 가능하다.Although two detector stages are taken as examples for convenience of description, as another embodiment of the present invention, a pulse meter including three or more detector stages may be used. Rather, having more than two detector stages enables more accurate pulse width measurements.
각 감지기단은 하나 이상의 감지기를 포함하고, 포함된 감지기는 각 감지기단 마다 지연값이 다르다. 동작의 원리를 간략하게 설명하면, 위상 주파수 비교기(21)에서 생성된 펄스의 폭을 가장 정밀하게 감지(Fine Detection)할 수 있는 감지기단이 가장 먼저 작동하고, 최후에는 가장 폭이 넓은 펄스를 감지(Coarse Detection)하기에 적당한 감지기단이 작동하는 것이 바람직하다. 감지기의 지연값이 작을수록 정밀한 측정이 가능하며, 지연값이 클수록 폭이 넓은(Coarse) 펄스 측정에 적당하다.Each detector stage includes one or more detectors, and the included detectors have different delay values for each detector stage. Briefly explaining the principle of operation, a detector stage capable of finely detecting the width of the pulse generated by the phase frequency comparator 21 operates first, and finally the widest pulse is detected. It is desirable to operate a detector stage suitable for coarse detection. The smaller the delay value of the detector, the more accurate the measurement. The larger the delay value, the better the coarse pulse measurement.
도 5(a) 및 도 5(b)는 본 발명의 펄스폭 측정기(221)를 통해 위상 주파수 비교기(21)에서 생성된 펄스가 샘플링되는 일 예를 도시한다. 도 4와 같은 구조를 가진 펄스폭 측정기(221)를 사용하여 샘플링되는 예이다.5 (a) and 5 (b) show an example in which the pulse generated by the phase frequency comparator 21 is sampled through the pulse width measuring instrument 221 of the present invention. An example is sampled using the pulse width measuring instrument 221 having the structure as shown in FIG. 4.
도 5(a)는 위상 주파수 비교기(21)에서 생성된 펄스가 비교적 폭이 좁은 경우이다. 펄스폭 측정기(221)에 입력된 펄스 신호(INB)는 펄스 방향이 반전되어 감지기에 전달된다. D0 에서 D5는 전술한 제1 감지기단에 속한 제1 감지기들이고, D6 및 D7은 제2 감지기단에 속한 제2 감지기들이다. 5A illustrates a case where a pulse generated by the phase frequency comparator 21 is relatively narrow. The pulse signal INB input to the pulse width measuring instrument 221 is inverted in the pulse direction and transmitted to the detector. D0 to D5 are first detectors belonging to the first detector stage described above, and D6 and D7 are second detectors belonging to the second detector stage.
D0 에서 D5가 생성하는 펄스폭 감지신호는 각각 f0 에서 f5이고(f: fine), D6 및 D7이 생성하는 펄스폭 감지신호는 각각 c0 및 c1 이다(c: coarse). 펄스폭 감지신호의 값은 0 또는 1이다. 0은 작동한 감지기에서 펄스가 감지되지 않은 상태를 의미하고, 1은 펄스가 감지된 상태를 의미한다.The pulse width detection signals generated by D0 to D5 are f0 to f5 (f: fine), respectively, and the pulse width detection signals generated by D6 and D7 are c0 and c1 (c: coarse), respectively. The value of the pulse width detection signal is zero or one. 0 means no pulse is detected in the activated detector, 1 means pulse is detected.
입력되는 펄스신호(INB)의 말단을 기준으로 각각의 감지기에서 펄스가 검출되는지 여부에 따라 펄스폭 감지신호를 생성하게 된다. 도 5(a)를 살펴보면, D0 부터 D4에서 펄스가 감시되었고, 이에 따라 펄스폭 감지신호 f0 부터 f4까지가 1의 값을 갖고, 나머지 f5, c0 및 c1은 0의 값을 갖는다.The pulse width detection signal is generated according to whether a pulse is detected at each detector based on the end of the input pulse signal INB. Referring to Figure 5 (a), the pulses are monitored from D0 to D4, so that the pulse width detection signal f0 to f4 has a value of 1, the remaining f5, c0 and c1 has a value of zero.
도 5(b)는 위상 주파수 비교기(21)에서 생성된 펄스가 비교적 폭이 넓은 경우이다. 감지기 D0 부터 D6까지 펄스신호를 감지하여, 펄스폭 감지신호 f0, f1, f2, f3, f4, f5, c0 까지가 1의 값을 갖고, c1만 0의 값을 갖는다.5B illustrates a case where the pulse generated by the phase frequency comparator 21 is relatively wide. By detecting the pulse signal from detectors D0 to D6, the pulse width detection signals f0, f1, f2, f3, f4, f5, c0 have a value of 1, and only c1 has a value of 0.
도 5(a) 및 도 5(b)는 위상 주파수 비교기(21)에서 생성된 펄스의 폭이 정상적으로 측정된 경우를 도시하였으나, 최후에 작동하는 감지기에서 생성된 펄스폭 감지신호까지 1의 값을 갖는다면, 펄스폭 측정이 실패한 경우라고 하겠다. 이러한 경우에는 펄스폭 측정기(221)에 포함된 감지기단 또는 감지기의 지연값을 조절하여 재차 측정할 수도 있다. 즉, 펄스의 폭이 측정될 때까지 지연값을 크게 하면서 측정하는 것이다.5 (a) and 5 (b) show a case where the width of the pulse generated by the phase frequency comparator 21 is normally measured, but a value of 1 is applied to the pulse width detection signal generated by the last operating detector. If so, the pulse width measurement has failed. In this case, the measurement may be performed again by adjusting the delay value of the detector stage or the detector included in the pulse width measuring instrument 221. In other words, the measurement is made while increasing the delay value until the width of the pulse is measured.
펄스폭 측정기(221)에 위상 주파수 비교기(21)에서 생성된 펄스의 폭이 측정되면, 전하펌프(23)로 대응된 양의 전류를 전달하게 된다. 이를 통해 대역폭을 동적으로 조절하여, PLL이 작동하는 초기에는 조속한 시간 내에 기준신호에 대해 동기하는 출력신호가 생성되고, 위상이 고정된 후에는 잡음없이 PLL이 작동하게 된다.When the width of the pulse generated by the phase frequency comparator 21 is measured in the pulse width meter 221, the corresponding amount of current is transferred to the charge pump 23. This dynamically adjusts the bandwidth so that the output signal is synchronized to the reference signal within a fast time at the beginning of the PLL, and the PLL operates without noise after the phase is locked.
도 6은 본 발명에 따른 펄스 측정기 구서의 다른 실시예를 도시한 회로구성도이다. 앞쪽 감지기단은 지연값이 작은 복수의 감지기를 포함하고, 뒤쪽 스테이지의 감지기단은 하나의 감지기를 포함하는 구성을 도시한다.Figure 6 is a circuit diagram showing another embodiment of the pulse measuring instrument according to the present invention. The front detector stage includes a plurality of detectors with a small delay value, and the detector stage of the rear stage includes a single detector.
일반적으로 정밀한 펄스의 폭 감지를 위해 다수의 작은 지연값을 갖는 버퍼의 딜레이(Delay) 체인을 길게 늘여놓은 형태로 설계를 한다. 본 발명의 PLL에서 사용될 펄스폭 측정기(221)는 로킹(locking)된 상태에서 정밀한 감지가 필요하고, 로킹 초반 과정에서는 정밀한 감지 및 전류의 조절이 필요하지 않기 때문에 뒤쪽 스테이지의 버퍼의 지연값을 크게하여 전체적인 딜레이 체인의 길이를 감소시킬 수 있고, 이렇게 구성하면 전력 소모 및 칩 내부 면적 소모를 줄일 수 있다.In general, it is designed to lengthen the delay chain of a buffer having a large number of small delay values for precise pulse width detection. The pulse width measuring instrument 221 to be used in the PLL of the present invention requires precise sensing in the locked state, and does not require precise sensing and current adjustment in the early stage of locking. The overall delay chain length can be reduced, and this configuration can reduce power consumption and chip internal area consumption.
펄스폭 측정기(221)에서 측정된 펄스의 폭에 따라 일정한 출력값을 전하펌프(23)로 전달하는데, 이때 출력된 값으로 직접 전하펌프(23)의 전류를 조절하게 되면, 갑작스러운 잡음이 발생가능하다. 또한 출력값이 급격히 증가할 경우, 전하펌프(23)의 전류 또한 증가하면서 더욱 큰 위상차를 유발할 수 있다. 따라서 시스템의 성능을 하락시킬 수 있는 급격한 전류 변경을 방지할 필요가 있다.The pulse width measuring instrument 221 transmits a constant output value according to the width of the pulse measured by the charge pump 23. At this time, if the current of the charge pump 23 is directly adjusted to the output value, sudden noise may be generated. Do. In addition, when the output value increases rapidly, the current of the charge pump 23 also increases, which may cause a larger phase difference. Thus, there is a need to prevent sudden current changes that can degrade system performance.
이를 위해 루프 대역 제어기(22)는 급격한 전류의 변화를 막기 위한 전류 제어기(222)를 더 포함할 수 있다. 도 7은 본 발명의 전류 제어기(222)의 작동원리를 도시한다. 본 발명에 따른 전류제어기는 직전의 N 주기 동안의 출력값에 대한 이동 평균값을 이용하여 전류의 급격한 변화를 막는다.To this end, the
도 7을 살펴보면, 기준신호(REF_CLK)가 펄스폭 감지기로 전달되는 것으로 도시되어 있다. 이는 쉬프트 레지스터는 기준신호의 주기에 맞추어 동기화된 동작을 수행하기 때문이다. 즉 기준신호 펄스에 따라 저장된 값을 하나씩 시프트하는 것이다.Referring to FIG. 7, the reference signal REF_CLK is shown to be transmitted to the pulse width detector. This is because the shift register performs a synchronized operation in accordance with the period of the reference signal. That is, the stored values are shifted one by one according to the reference signal pulse.
이를 통해 펄스폭 감지기의 출력값이 N 비트를 갖는 시프트 레지스터(shift register)에 저장된다. REF_CLK이 저장될 때마다 하나씩 이동하면서, N 주기 동안의 이동 평균을 연산하여, 전하펌프(23)로 전달되는 최종 출력값을 결정하게 된다. 이 출력값을 전하펌프(23) 전류신호라고 하겠다.This stores the output of the pulse width detector in a shift register with N bits. Each time REF_CLK is stored, it moves one by one, calculating a moving average for N periods to determine the final output value delivered to the charge pump 23. This output value will be referred to as the charge pump 23 current signal.
전하펌프(23) 전류신호(PUMP_CLK)는 펄스폭 측정기(221)에서 측정된 펄스의 폭에 따라, 크게 정밀(fine) 전류신호와 거친(coarse) 전류신호로 분류된다. 측정된 펄스의 폭이 좁은 경우는 정밀 전류신호를 전달하게 되고, 측정된 펄스의 폭이 넓은 경우는 거친 전류신호를 전달한다. The charge pump 23 current signal PUMP_CLK is classified into a fine current signal and a coarse current signal according to the width of the pulse measured by the pulse width measuring instrument 221. When the width of the measured pulse is narrow, the precision current signal is transmitted. When the width of the measured pulse is wide, the rough current signal is transmitted.
정밀 전류신호 및 거친 전류신호는 몇 가지 종류로 나누어질 수 있다. 즉, 거친 전류신호도 전하펌프(23)에서 출력되어야 하는 전류값에 따라 다양한 값을 가질 수 있다. 정밀 전류신호 또한 출력되어야 하는 전류값에 따라 다양한 값을 가질 수 있다.Precision current signal and rough current signal can be divided into several types. That is, the rough current signal may also have various values depending on the current value to be output from the charge pump 23. The precision current signal may also have various values depending on the current value to be output.
도 8은 본 발명의 루프 대역 제어기(22)의 신호(전류제어기를 갖는 경우 PUMP_CLK)에 따라 출력되는 전류가 조절 가능한 전하펌프(23)의 구성도이다.8 is a configuration diagram of a charge pump 23 in which a current outputted according to a signal (PUMP_CLK in the case of having a current controller) of the
전하펌프(23)는 복수 개의 전류원 및 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함한다. 도 8에 도시된 바와 같이, 전하펌프(23)는 전류제어기의 정밀 전류신호를 전달받아 작동되는 정밀 전류 발생부 및 전류제어기의 거친 전류신호를 전달받아 작동되는 거친 전류 발생부를 포함한다.The charge pump 23 includes a plurality of current sources and a plurality of switches for applying current from the current source to an up current line or a down current line. As shown in FIG. 8, the charge pump 23 includes a precision current generator operated by receiving a precision current signal of the current controller and a rough current generator operated by receiving a rough current signal of the current controller.
복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력된다.The plurality of current sources and the plurality of switches output one of the plurality of current values according to the dynamically controlled loop band.
복수 개의 전류원은 각각 단일 전류원으로 작용하거나, 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 다양한 조합의 전류값이 출력될 수도 있다.Each of the plurality of current sources may serve as a single current source, or may be connected in parallel with a plurality of current sources to output various combinations of current values together with the switch.
도 8의 전하펌프(23)는 정밀 전류 발생부는 복수의 전류원(1X)으로 구성되어 있고, 거친 전류 발생부는 정밀 전류 발생부의 전류원 보다 전류값이 큰 복수의 전류원(4X, 8X, 16X)로 구성된 예이다.In the charge pump 23 of FIG. 8, the precision current generator includes a plurality of
전류원에 표시된 X는 배수를 의미한다. 예를들어 1X가 10u를 의미한다고하면, 정밀(fine) 디지털 코드가 한 비트(bit) 변화할 때마다 전하펌프(23)에 흐르는 전류값은 1X에 해당하는 10u씩 변화한다. 1X는 정밀한 전류조절에서의 해상도를 의미하고, 4X, 8X, 16X는 거친 디지털 코드의 변환시에 사용되는 것으로 각각 정밀한 조절의 4배, 8배, 16배의 전류변화를 의미한다.The X on the current source means a multiple. For example, if 1X means 10u, each time the fine digital code changes by one bit, the current flowing through the charge pump 23 changes by 10u corresponding to 1X. 1X means resolution in precise current control, and 4X, 8X, and 16X are used for the conversion of coarse digital codes, and 4 times, 8 times, and 16 times the current change of fine control, respectively.
전류원이 스위치 온/오프와 함께 그대로 출력전류로 작용하는 단일 전류원일 수도 있지만, 전류원이 병렬로 연결되어 스위치 온/오프와 함께 다양한 레벨의 전류를 출력할 수 있는 것이 바람직하다. 예를 들어 1 암페어 전류원이 5개 병렬로 연결되어 있다면 1에서 5 암페어까지 선택적으로 출력이 가능하다. Although the current source may be a single current source which acts as an output current as it is with the switch on / off, it is preferable that the current sources can be connected in parallel to output various levels of current with the switch on / off. For example, if 1 amp current source is connected in parallel, the output can be selectively selected from 1 to 5 amps.
전하펌프(23)의 출력 전류는 당업자가 통상의 지식으로 구현할 수 있는 다양한 전류원 조합 방법으로도 구현될 수 있음은 자명하다고 하겠다.It will be apparent that the output current of the charge pump 23 may also be implemented by various current source combination methods that can be implemented by those skilled in the art.
이하 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법에 관하여 설명한다. 전술한 동적 루프 대역을 갖는 위상고정루프와 공통된 내용은 생략하고 방법 특허에 있어 특징적인 부분만을 설명하기로 한다.Hereinafter, a method of generating an output signal synchronized with a reference signal using the dynamic loop band will be described. The description common to the phase-locked loop having the above-described dynamic loop band will be omitted and only the characteristic parts of the method patent will be described.
도 9는 본 발명에 따른 동적 루프 대역을 사용하여 기준 신호에 동기하는 출력신호를 생성하는 방법에 대한 순서도이다.9 is a flowchart of a method for generating an output signal synchronized with a reference signal using the dynamic loop band according to the present invention.
본 발명에 따른 방법은 기준신호와 출력신호 간의 위상차가 감지한 후, 출력신호를 기준신호에 동기화시키기 위한 펄스가 생성되는 S1 단계, S1 단계에서 생성된 펄스에 대응되게 루프대역 출력이 동적으로 조절되는 S2 단계, S2 단계에서 조절된 루프 대역에 따라 전하펌프(23)에서 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 S3 단계 및 S3 단계에서 출력된 전류를 기준으로 제어 전압을 변동하여 출력신호가 생성되는 S4 단계를 포함한다.In the method according to the present invention, after detecting the phase difference between the reference signal and the output signal, the loop band output is dynamically adjusted to correspond to the pulse generated in step S1 and step S1 in which a pulse for synchronizing the output signal with the reference signal is generated. The control voltage is based on the current output in the steps S3 and S3 in which the up current or the down current is dynamically output from the charge pump 23 according to the loop band adjusted in the step S2 and the step S2. A step S4 of fluctuating and generating an output signal is included.
S4 단계는 루프 필터(24)를 이용하여 제어 전압에서 노이즈를 제거한 후에 수행되는 것이 바람직하다.Step S4 is preferably performed after removing noise from the control voltage using the
S2 단계는 펄스폭 측정기(221)를 이용하여 S1 단계에서 생성된 펄스폭을 측정하는 S2-1 단계를 포함한다. The step S2 includes the step S2-1 of measuring the pulse width generated in the step S1 using the pulse width measuring instrument 221.
펄스폭 측정기(221)는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 하되, 펄스폭 측정기(221)가 하나의 감지기단만을 포함하는 경우, 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 감지기단은 복수 개인 것이 바람직하다.The pulse width meter 221 includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal, wherein the pulse width meter 221 includes only one detector stage. In this case, when there are a plurality of detectors included in one detector stage, and all detector stages include only one detector, it is preferable that there are a plurality of detector stages.
감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 하거나, 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 작은 순서대로 작동하는 것을 특징으로 한다. 나아가 지연값의 순서에 관계없이, 무작위적인 순서로 배치된다고 해도 펄스폭을 측정하지 못하는 것은 아니다. 다만, 빠르고 효과적인 측정을 위해서는 일정한 순서를 갖는 것이 바람직하다.The operation order of the detector stages is that the delay values of the detectors included in each detector stage operate in the order of the larger value, or the operation sequence of the detector stages operates in the order of the smaller delay values of the detectors included in each detector stage. It is done. Furthermore, regardless of the order of the delay values, even if they are arranged in random order, the pulse width cannot be measured. However, it is desirable to have a certain order for fast and effective measurement.
감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 어느 하나의 감지기 다음에 작동하는 감지기는 지연값만큼의 시간 간격을 갖고 작동하는 것이 바람직하다.When there are a plurality of detectors included in the detector stage, it is preferable that any one of the detectors and the detectors operating after the one detector operate at a time interval equal to the delay value.
어느 하나의 감지기단과 어느 하나의 감지기단 다음에 작동하는 감지기단은 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 다음에 작동하는 감지기단에 포함된 감지기의 지연값만큼의 시간 간격을 갖고 작동하는 것이 바람직하다.A detector stage operating after one detector stage and one detector stage operates with a time interval equal to the delay value of the detector included in one detector stage or the delay value of the detector included in the next detector stage. It is desirable to.
펄스폭 측정기(221)는 전술한 동적 루프 대역을 갖는 위상고정루프에서 설명한 것과 동일한 것을 사용하므로, 자세한 설명은 생략하기로 한다.Since the pulse width measuring instrument 221 uses the same one as described in the above-described phase locked loop having the dynamic loop band, a detailed description thereof will be omitted.
또한 S2 단계는 전류제어기를 이용하여 전류의 변화로 인한 이상 위상차 유발을 막는 S2-2 단계를 더 포함하는 것이 바람직하다.In addition, the step S2 preferably further comprises a step S2-2 to prevent the occurrence of the abnormal phase difference due to the change of current using the current controller.
전류제어기는 기준 주기 동안의 S2 단계에서 조절된 대역폭 출력에 대한 가중 이동 평균법을 이용하여 전류의 급격한 변화를 막는 것으로 전술한 동적 루프 대역을 갖는 위상고정루프에서 설명한 것과 동일한 것이다.The current controller prevents abrupt changes in current by using a weighted moving average method for the adjusted bandwidth output in the step S2 during the reference period, which is the same as described in the phase locked loop with the dynamic loop band described above.
S3 단계의 전하펌프(23)는 복수 개의 전류원 및 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함한다.The charge pump 23 of step S3 includes a plurality of current sources and a plurality of switches for applying current from the current source to an up current line or a down current line.
복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력되는 것이다.The plurality of current sources and the plurality of switches output one of the plurality of current values according to the dynamically controlled loop band.
복수 개의 전류원은 각각 단일 전류원으로 작용할 수도 있지만, 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 다양한 조합의 전류값이 출력되는 것이 바람직하다.Although the plurality of current sources may each function as a single current source, it is preferable that the plurality of current sources are connected in parallel to output various combinations of current values together with the switch.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.The embodiments and drawings attached to this specification are merely to clearly show some of the technical ideas included in the present invention, and those skilled in the art can easily infer within the scope of the technical ideas included in the specification and drawings of the present invention. Modifications that can be made and specific embodiments will be apparent that all fall within the scope of the present invention.
10: 종래의 위상고정루프
20: 본 발명에 따른 위상고정루프 21: 위상 주파수 비교기
22: 루프 대역 제어기 221: 펄스폭 측정기
222: 전류 제어기 23: 전하펌프
24: 루프 필터 25: 전압 제어 발진기
26: 주파수 분주기10: conventional phase locked loop
20: phase locked loop 21: phase frequency comparator according to the present invention
22: loop band controller 221: pulse width measuring instrument
222: current controller 23: charge pump
24: loop filter 25: voltage controlled oscillator
26: frequency divider
Claims (28)
상기 기준신호와 상기 출력신호 간의 위상차를 감지하여, 상기 출력신호를 상기 기준신호에 동기화시키기 위한 펄스를 생성하는 위상 주파수 비교기;
상기 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 동적으로 조절하는 루프 대역 제어기;
상기 루프 대역 제어기에서 조절된 루프 대역에 따라 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 전하펌프; 및
상기 전하펌프의 전류를 기준으로 제어 전압을 변동하여 출력신호를 생성하는 전압 제어 발진기를 포함하되,
상기 루프 대역 제어기는
상기 위상 주파수 비교기에서 생성된 펄스신호의 폭을 측정하는 펄스폭 측정기를 포함하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.In a phase locked loop for generating an output signal synchronized with a received reference signal,
A phase frequency comparator for detecting a phase difference between the reference signal and the output signal and generating a pulse for synchronizing the output signal with the reference signal;
A loop band controller for dynamically adjusting a loop band corresponding to a pulse generated by the phase frequency comparator;
A charge pump for dynamically outputting an up current or a down current according to the loop band adjusted by the loop band controller; And
Including a voltage controlled oscillator for generating an output signal by varying the control voltage based on the current of the charge pump,
The loop band controller
And a pulse width measuring device measuring a width of the pulse signal generated by the phase frequency comparator.
상기 전하 펌프와 상기 전압 제어 발진기 사이에 배치되어, 제어 전압의 노이즈를 제거하는 루프 필터를 더 포함하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 1,
And a loop filter disposed between the charge pump and the voltage controlled oscillator to remove noise of the control voltage.
상기 펄스폭 측정기는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 하되,
상기 펄스폭 측정기가 하나의 감지기단만을 포함하는 경우, 상기 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 상기 감지기단은 복수 개인 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 1,
The pulse width measuring device includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal.
When the pulse width measuring device includes only one detector stage, the plurality of detectors included in the one detector stage, and when all the detector stage includes only one detector, the detector stage is a plurality of dynamic Phase locked loop with loop band.
상기 감지기단이 복수 개인 경우, 각 감지기단은 펄스폭을 감지하는 작동순서가 서로 상이하고, 서로 다른 감지기단에 포함된 감지기는 서로 다른 지연값을 갖는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.5. The method of claim 4,
When there are a plurality of detector stages, each detector stage has a different operation sequence for detecting a pulse width, and detectors included in different detector stages have different delay values. Loop.
상기 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 5,
The operation sequence of the detector stage is a phase locked loop having a dynamic loop band, characterized in that the delay value of the detector included in each detector stage is operated in the order of the larger.
상기 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 작은 순서대로 작동하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 5,
The operation sequence of the detector stage is a phase-locked loop having a dynamic loop band, characterized in that the delay value of the detector included in each detector stage operates in the order of the smallest.
상기 감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 상기 어느 하나의 감지기 다음에 작동하는 감지기는 상기 지연값만큼의 시간 간격을 갖고 작동하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 5,
When there are a plurality of detectors included in the detector stage, any one of the detectors and a detector which operates after the one of the detectors operate with a time interval equal to the delay value. Loop.
어느 하나의 감지기단과 상기 어느 하나의 감지기단 다음에 작동하는 감지기단은 상기 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 상기 다음에 작동하는 감지기단에 포함된 감지기의 지연값만큼의 시간 간격을 갖고 작동하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 5,
A detector stage and a detector stage operating after the one detector stage may have a time interval equal to the delay value of the detector included in the one detector stage or the delay value of the detector included in the next detector stage. A phase locked loop with a dynamic loop band, characterized in that it operates with
상기 루프 대역 제어기는 전류의 변화로 인한 이상 위상차 유발을 막기 위한 전류제어기를 더 포함하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 1,
The loop band controller further includes a current controller for preventing an abnormal phase difference caused by a change in current.
상기 전류제어기는 기준 주기 동안의 상기 루프 대역 제어기의 출력에 대한 가중 이동 평균법을 이용하여 전류의 급격한 변화를 막는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 10,
And the current controller prevents abrupt changes in current by using a weighted moving average method for the output of the loop band controller during a reference period.
상기 전하펌프는 복수 개의 전류원 및 상기 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함하는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 1,
And the charge pump includes a plurality of current sources and a plurality of switches for applying current from the current source to an up current line or a down current line.
상기 복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력되는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 12,
And the plurality of current sources and the plurality of switches output one of a plurality of current values according to a dynamically controlled loop band.
상기 복수 개의 전류원은 각각 단일 전류원으로 작용하거나, 상기 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 조합된 전류값이 출력되는 것을 특징으로 하는 동적 루프 대역을 갖는 위상고정루프.The method of claim 13,
Each of the plurality of current sources acts as a single current source, or a plurality of current source is connected in parallel is a phase locked loop having a dynamic loop band, characterized in that the combined current value is output with the switch.
상기 기준신호와 상기 출력신호 간의 위상차가 감지한 후, 상기 출력신호를 상기 기준신호에 동기화시키기 위한 펄스가 생성되는 S1 단계;
상기 S1 단계에서 생성된 펄스에 대응되게 루프대역 출력이 동적으로 조절되는 S2 단계;
상기 S2 단계에서 조절된 루프 대역에 따라 전하펌프에서 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 S3 단계; 및
상기 S3 단계에서 출력된 전류를 기준으로 제어 전압을 변동하여 출력신호가 생성되는 S4 단계를 포함하되,
상기 S2 단계는 펄스폭 측정기를 이용하여 상기 S1 단계에서 생성된 펄스폭을 측정하는 S2-1 단계를 포함하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.In the method for generating an output signal synchronized with the reference signal using a phase locked loop,
Step S1 of generating a pulse for synchronizing the output signal with the reference signal after detecting a phase difference between the reference signal and the output signal;
A step S2 in which the loopband output is dynamically adjusted to correspond to the pulse generated in the step S1;
An S3 step of dynamically outputting an up current or a down current from the charge pump according to the loop band adjusted in the step S2; And
S4 step of generating an output signal by varying the control voltage based on the current output in the step S3,
And the step S2 comprises a step S2-1 of measuring the pulse width generated in the step S1 using a pulse width measuring instrument.
상기 S4 단계는 루프 필터를 이용하여 제어 전압에서 노이즈를 제거한 후에 수행되는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.16. The method of claim 15,
The step S4 is performed after the noise is removed from the control voltage using a loop filter to generate an output signal synchronized with the reference signal using the dynamic loop band.
상기 펄스폭 측정기는 하나 이상의 감지기를 포함하는 하나 이상의 감지기단을 포함하고, 각 감지기는 펄스폭 감지신호를 생성하는 것을 특징으로 하되,
상기 펄스폭 측정기가 하나의 감지기단만을 포함하는 경우, 상기 하나의 감지기단에 포함된 감지기는 복수 개이고, 모든 감지기단이 하나의 감지기만을 포함하는 경우, 상기 감지기단은 복수 개인 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.16. The method of claim 15,
The pulse width measuring device includes one or more detector stages including one or more detectors, and each detector generates a pulse width sensing signal.
When the pulse width measuring device includes only one detector stage, the plurality of detectors included in the one detector stage, and when all the detector stage includes only one detector, the detector stage is a plurality of dynamic A method of generating an output signal in synchronization with a reference signal using a loop band.
상기 감지기단이 복수 개인 경우, 각 감지기단은 펄스폭을 감지하는 작동순서가 서로 상이하고, 서로 다른 감지기단에 포함된 감지기는 서로 다른 지연값을 갖는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.19. The method of claim 18,
When there are a plurality of detector stages, each detector stage has a different operation sequence for detecting a pulse width, and detectors included in different detector stages have different delay values. A method of generating an output signal in synchronization with a signal.
상기 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 큰 순서대로 작동하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.20. The method of claim 19,
The operation sequence of the detector stage is a method for generating an output signal in synchronization with the reference signal using a dynamic loop band, characterized in that the delay value of the detector included in each detector stage operates in order.
상기 감지기단의 작동 순서는 각각의 감지기단에 포함된 감지기의 지연값이 작은 순서대로 작동하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.20. The method of claim 19,
The operation sequence of the detector stage is a method for generating an output signal in synchronization with a reference signal using a dynamic loop band, characterized in that the delay value of the detector included in each detector stage operates in the order of the smallest.
상기 감지기단에 포함된 감지기가 복수 개인 경우, 어느 하나의 감지기와 상기 어느 하나의 감지기 다음에 작동하는 감지기는 상기 지연값만큼의 시간 간격을 갖고 작동하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.20. The method of claim 19,
When there are a plurality of detectors included in the detector stage, any one of the detectors and a detector operating next to the one detector operate with a time interval equal to the delay value. A method of generating an output signal in synchronization with a signal.
어느 하나의 감지기단과 상기 어느 하나의 감지기단 다음에 작동하는 감지기단은 상기 어느 하나의 감지기단에 포함된 감지기의 지연값 또는 상기 다음에 작동하는 감지기단에 포함된 감지기의 지연값만큼의 시간 간격을 갖고 작동하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.20. The method of claim 19,
A detector stage and a detector stage operating after the one detector stage may have a time interval equal to the delay value of the detector included in the one detector stage or the delay value of the detector included in the next detector stage. And a method for generating an output signal in synchronization with a reference signal using a dynamic loop band characterized in that it operates with:
상기 S2 단계는 전류제어기를 이용하여 전류의 변화로 인한 이상 위상차 유발을 막는 S2-2 단계를 더 포함하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.16. The method of claim 15,
The step S2 further comprises the step S2-2 of preventing the occurrence of an abnormal phase difference due to the change of current by using the current controller.
상기 전류제어기는 기준 주기 동안의 상기 S2 단계에서 조절된 대역폭 출력에 대한 가중 이동 평균법을 이용하여 전류의 급격한 변화를 막는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.25. The method of claim 24,
The current controller generates an output signal in synchronization with the reference signal using a dynamic loop band, by using a weighted moving average method for the bandwidth output adjusted in the step S2 during the reference period. Way.
상기 S3 단계의 전하펌프는 복수 개의 전류원 및 상기 전류원으로부터 업(up)전류 라인 또는 다운(down)전류 라인으로 전류를 인가하기 위한 복수 개의 스위치를 포함하는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.16. The method of claim 15,
The charge pump of step S3 includes a plurality of current sources and a plurality of switches for applying current from the current source to an up current line or a down current line. A method of generating an output signal in synchronization with a signal.
상기 복수 개의 전류원 및 복수 개의 스위치는 동적으로 조절되는 루프 대역에 따라 복수 개의 전류값 중 하나가 출력되는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.The method of claim 26,
And a plurality of current sources and a plurality of switches output one of a plurality of current values according to a dynamically adjusted loop band.
상기 복수 개의 전류원은 각각 단일 전류원으로 작용하거나, 상기 복수 개의 전류원인 병렬로 연결되어 스위치와 함께 다양한 조합의 전류값이 출력되는 것을 특징으로 하는 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법.28. The method of claim 27,
Each of the plurality of current sources acts as a single current source, or the plurality of current sources are connected in parallel to output an output signal synchronized with a reference signal using a dynamic loop band, characterized in that various combinations of current values are output together with a switch. How to produce.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100079546A KR101201116B1 (en) | 2010-08-17 | 2010-08-17 | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100079546A KR101201116B1 (en) | 2010-08-17 | 2010-08-17 | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120016976A KR20120016976A (en) | 2012-02-27 |
| KR101201116B1 true KR101201116B1 (en) | 2012-11-13 |
Family
ID=45839088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100079546A KR101201116B1 (en) | 2010-08-17 | 2010-08-17 | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101201116B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102366952B1 (en) * | 2015-07-14 | 2022-02-23 | 주식회사 엘엑스세미콘 | Delay locked loop based clock recovery device and receive device including the same |
| CN119232145A (en) * | 2024-11-29 | 2024-12-31 | 四川艾瑞维尔科技有限公司 | A charge pump leakage compensation circuit, method and phase-locked loop |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049255A (en) | 1998-06-05 | 2000-04-11 | Telefonaktiebolaget Lm Ericsson | Tuning the bandwidth of a phase-locked loop |
| US6940875B2 (en) | 1997-03-12 | 2005-09-06 | Interdigital Technology Corporation | Continuously adjusted-bandwidth discrete-time phase-locked loop |
| US20100073051A1 (en) * | 2008-09-22 | 2010-03-25 | Prism Circuits, Inc | Low jitter large frequency tuning lc pll for multi-speed clocking applications |
| US7884676B1 (en) | 2009-08-03 | 2011-02-08 | Panasonic Corporation | PLL/FLL circuit with gain control |
-
2010
- 2010-08-17 KR KR1020100079546A patent/KR101201116B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940875B2 (en) | 1997-03-12 | 2005-09-06 | Interdigital Technology Corporation | Continuously adjusted-bandwidth discrete-time phase-locked loop |
| US6049255A (en) | 1998-06-05 | 2000-04-11 | Telefonaktiebolaget Lm Ericsson | Tuning the bandwidth of a phase-locked loop |
| US20100073051A1 (en) * | 2008-09-22 | 2010-03-25 | Prism Circuits, Inc | Low jitter large frequency tuning lc pll for multi-speed clocking applications |
| US7884676B1 (en) | 2009-08-03 | 2011-02-08 | Panasonic Corporation | PLL/FLL circuit with gain control |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120016976A (en) | 2012-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12212328B2 (en) | Phase detectors with extrapolation of timing events | |
| US7728754B2 (en) | Integrating analog to digital converter | |
| KR100721349B1 (en) | Spread Spectrum Clock Generator Circuit and Method for Controlling Spread Spectrum Clock Generator | |
| US7936193B2 (en) | Multi-phase clock system | |
| US10523219B2 (en) | Phase locked loop and control method therefor | |
| US7391353B2 (en) | Analog/digital converter | |
| US10868562B1 (en) | Loop gain auto calibration using loop gain detector | |
| US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
| KR20090056593A (en) | Duty detector and duty cycle corrector having it | |
| US20070296396A1 (en) | Phase Difference Measurement Circuit | |
| JP4070725B2 (en) | Electronic equipment with noise detection function | |
| JP5333439B2 (en) | Frequency synthesizer and oscillation frequency control method of oscillator | |
| JP2012005124A (en) | Phase locked loop and operation method of the same | |
| KR101201116B1 (en) | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth | |
| KR101851215B1 (en) | An all-digital phase-aligning frequency multiplier for fractional-ratio frequency multiplication | |
| KR101297413B1 (en) | Adaptive clock generating apparatus and method thereof | |
| US9985639B2 (en) | Detection and mitigation of non-linearity of phase interpolator | |
| JP2531269B2 (en) | Sync detection method | |
| JP6469474B2 (en) | PLL circuit and control method thereof | |
| US20050282511A1 (en) | Frequency multiply circuit using SMD, with arbitrary multiplication factor | |
| JP2005049233A (en) | Jitter measurement method, jitter measurement circuit, and oscillation circuit including the same | |
| CN112514256A (en) | Semiconductor integrated circuit having a plurality of transistors | |
| JP2006270739A (en) | Pll lock detecting circuit | |
| KR20070036579A (en) | Digitally controlled phase locked loop circuit | |
| JP2008147967A (en) | Pll out-of-synchronism detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100817 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120323 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20121025 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20121107 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20121107 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20151109 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151109 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20180818 |