[go: up one dir, main page]

KR101198848B1 - Semiconductor Device and Fabricating Method thereof - Google Patents

Semiconductor Device and Fabricating Method thereof Download PDF

Info

Publication number
KR101198848B1
KR101198848B1 KR20100132704A KR20100132704A KR101198848B1 KR 101198848 B1 KR101198848 B1 KR 101198848B1 KR 20100132704 A KR20100132704 A KR 20100132704A KR 20100132704 A KR20100132704 A KR 20100132704A KR 101198848 B1 KR101198848 B1 KR 101198848B1
Authority
KR
South Korea
Prior art keywords
electrode layer
substrate
semiconductor device
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20100132704A
Other languages
Korean (ko)
Other versions
KR20120071102A (en
Inventor
남기명
송태환
전영철
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR20100132704A priority Critical patent/KR101198848B1/en
Publication of KR20120071102A publication Critical patent/KR20120071102A/en
Application granted granted Critical
Publication of KR101198848B1 publication Critical patent/KR101198848B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에서는 방열 효율을 높일 수 있는 반도체 디바이스 및 그 제조 방법이 개시된다.
일 예로, 본 발명에 따른 반도체 디바이스는 알루미늄 또는 알루미늄 합금으로 형성된 기판 부재와, 상기 기판 부재의 상면에 아노다이징되어 형성된 절연층과, 상기 절연층의 상부에 형성된 전극층을 포함하는 기판; 상기 기판의 상부에 형성된 반도체 칩; 상기 반도체 칩의 전극을 상기 전극 단자와 연결하는 도전성 부재를 포함하는 반도체 디바이스가 개시된다.Disclosed is a semiconductor device and a method of manufacturing the same, which can improve heat dissipation efficiency.
For example, a semiconductor device according to the present invention may include a substrate including a substrate member formed of aluminum or an aluminum alloy, an insulating layer formed by being anodized on an upper surface of the substrate member, and an electrode layer formed on the insulating layer; A semiconductor chip formed on the substrate; Disclosed is a semiconductor device including a conductive member connecting an electrode of the semiconductor chip with the electrode terminal.

Description

반도체 디바이스 및 그 제조 방법{Semiconductor Device and Fabricating Method thereof}Semiconductor device and fabrication method

본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor device and a method of manufacturing the same.

최근의 전자 제품들은 크기는 작을 것이 요구되면서도, 성능은 높을 것이 요구되고 있다. 그 결과, 전자 제품에 필수 구성인 반도체 디바이스 역시 소형화 및 고성능이 요구된다.Modern electronic products are required to be small in size but high in performance. As a result, semiconductor devices, which are essential components for electronic products, also require miniaturization and high performance.

그런데 이러한 반도체 디바이스는 반도체 집적 기술이 향상됨에 따라 소형화 추세에 있으나, 성능을 높이기 위해서는 필수적으로 방열 기능이 향상될 것이 요구된다. 반도체 디바이스의 칩에서 발생하는 열을 용이하게 방열하지 못하는 경우에는 반도체 디바이스의 성능이 저하되거나 반도체 칩이 파손될 염려가 있기 때문이다. 특히, 전력용 반도체 디바이스의 경우, 많은 양의 전류가 흐르기 때문에 방열이 더욱 중요하다.
By the way, the semiconductor device has been miniaturized as the semiconductor integrated technology is improved, but in order to increase the performance, the heat dissipation function is required to be improved. This is because if the heat generated from the chip of the semiconductor device cannot be easily radiated, the performance of the semiconductor device may be degraded or the semiconductor chip may be damaged. In particular, in the case of power semiconductor devices, heat radiation is more important because a large amount of current flows.

본 발명은 방열 효율을 높일 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
The present invention provides a semiconductor device and a method of manufacturing the same that can improve heat dissipation efficiency.

본 발명에 따른 반도체 디바이스는 알루미늄 또는 알루미늄 합금으로 형성된 기판 부재와, 상기 기판 부재의 상면에 아노다이징되어 형성된 절연층과, 상기 절연층의 상부에 형성된 전극층을 포함하는 기판; 상기 기판의 상부에 형성된 반도체 칩; 상기 반도체 칩의 전극을 상기 전극 단자와 연결하는 도전성 부재를 포함할 수 있다.A semiconductor device according to the present invention includes a substrate comprising a substrate member formed of aluminum or an aluminum alloy, an insulating layer formed by anodizing on an upper surface of the substrate member, and an electrode layer formed on the insulating layer; A semiconductor chip formed on the substrate; It may include a conductive member for connecting the electrode of the semiconductor chip with the electrode terminal.

여기서, 상기 기판은 상기 전극층의 가장자리를 감싸는 솔더 레지스트를 더 포함할 수 있다.Here, the substrate may further include a solder resist surrounding the edge of the electrode layer.

그리고 상기 도전성 부재는 상기 전극층과 반도체 칩의 사이에 형성되어, 상기 반도체 칩의 전극 중 하나와 전기적으로 연결된 전극 단자를 포함하여 형성될 수 있다.The conductive member may be formed between the electrode layer and the semiconductor chip to include an electrode terminal electrically connected to one of the electrodes of the semiconductor chip.

또한, 상기 도전성 부재는 상기 반도체 칩의 다른 전극에 연결된 전극 리드를 더 포함하여 형성될 수 있다.The conductive member may further include an electrode lead connected to another electrode of the semiconductor chip.

또한, 상기 도전성 부재는 상기 반도체 칩과 상기 전극층을 연결하는 도전성 와이어를 포함하여 형성될 수 있다.The conductive member may include a conductive wire connecting the semiconductor chip and the electrode layer.

또한, 상기 기판의 하부에는 방열판이 더 결합될 수 있다.In addition, a heat sink may be further coupled to the lower portion of the substrate.

또한, 상기 방열판은 상기 기판과 볼트를 통해 결합될 수 있다.In addition, the heat sink may be coupled to the substrate through a bolt.

또한, 상기 방열판의 상부에는 상부 전극층이 더 형성되어 상기 기판의 하부에 솔더를 통해 결합될 수 있다.In addition, an upper electrode layer may be further formed on an upper portion of the heat sink to be coupled to the lower portion of the substrate through soldering.

또한, 상기 기판의 하부에는 하부 전극층이 더 형성되어, 상기 방열판의 상부에 솔더를 통해 결합될 수 있다.In addition, a lower electrode layer is further formed on the lower portion of the substrate, and may be coupled to the upper portion of the heat sink through solder.

또한, 상기 기판의 하면에는 상기 기판의 내부로 음각되어 형성된 복수개의 방열핀이 형성될 수 있다.
In addition, the bottom surface of the substrate may be formed with a plurality of heat radiation fins engraved into the interior of the substrate.

더불어, 본 발명에 따른 반도체 디바이스의 제조 방법은 알루미늄 또는 알루미늄 합금으로 형성된 기판 부재를 구비하는 기판 부재 구비 단계; 상기 기판 부재의 상면을 아노다이징하여 절연층을 형성하는 절연층 형성 단계; 상기 절연층의 상부에 스프레이법, 페이스트법, 잉크 프린팅법, 전해 도금 및 무전해 도금중에서 선택된 적어도 어느 하나의 방법을 이용하여 전극층을 형성하는 전극층 형성 단계; 및 상기 전극층의 상부에 반도체 칩을 형성하는 반도체 칩 형성 단계; 상기 반도체 칩의 전극과 상기 전극층을 도전성 부재를 통해 연결하는 도전성 부재 형성 단계를 포함할 수 있다.In addition, the method of manufacturing a semiconductor device according to the present invention comprises the steps of: providing a substrate member having a substrate member formed of aluminum or an aluminum alloy; Forming an insulating layer by anodizing an upper surface of the substrate member; An electrode layer forming step of forming an electrode layer on the insulating layer by using at least one method selected from a spray method, a paste method, an ink printing method, an electrolytic plating and an electroless plating; And a semiconductor chip forming step of forming a semiconductor chip on the electrode layer. A conductive member forming step of connecting the electrode of the semiconductor chip and the electrode layer through a conductive member may be included.

여기서, 상기 전극층 형성 단계는 상기 전극층을 구리, 은, 니켈, 금, 주석, 알루미늄, 팔라듐 중에서 선택된 적어도 어느 하나 또는 그 조합으로 형성되는 것일 수 있다.Here, the electrode layer forming step may be formed of at least one or a combination of the electrode layer selected from copper, silver, nickel, gold, tin, aluminum, palladium.

그리고 상기 전극층 형성 단계의 이후에는 상기 기판 부재의 하부에 방열판을 형성하는 방열판 결합 단계가 더 이루어질 수 있다.After the electrode layer forming step, a heat sink coupling step of forming a heat sink under the substrate member may be further performed.

또한, 상기 방열판 결합 단계는 상기 방열판을 볼트를 통해 상기 기판 부재와 결합하는 것일 수 있다.In addition, the heat sink coupling step may be to combine the heat sink with the substrate member through a bolt.

또한, 상기 방열판 결합 단계는 상기 기판 부재와 상기 방열판을 솔더를 통해 결합하는 것일 수 있다.In addition, the heat sink coupling step may be to combine the substrate member and the heat sink through a solder.

또한, 상기 기판 부재 구비 단계는 상기 기판 부재를 하부에 음각되어 형성된 적어도 하나의 방열핀을 갖도록 구비하는 것일 수 있다.
In addition, the providing of the substrate member may include providing the substrate member to have at least one heat dissipation fin formed by being engraved below.

본 발명에 의한 반도체 디바이스는 기판을 형성하는 기판 부재를 알루미늄 또는 알루미늄 합금으로 형성하고, 기판 부재를 아노다이징하여 상부에 절연층을 형성하고, 그 상부에 형성된 전극층을 형성함으로써, 기판의 상부에 형성된 반도체 칩의 열이 방열판을 통해 용이하게 방열될 수 있도록 한다.
The semiconductor device according to the present invention is a semiconductor formed on an upper portion of a substrate by forming a substrate member for forming a substrate from aluminum or an aluminum alloy, anodizing the substrate member to form an insulating layer thereon, and forming an electrode layer formed thereon. The heat of the chip can be easily dissipated through the heat sink.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명한 플로우챠트이다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
2 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
3 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
4 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
6A to 6H are diagrams for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to an embodiment of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 단면도이다.1 is a cross-sectional view of a semiconductor device 100 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 기판(110), 방열판(120), 결합 부재(130), 제 1 도전성 부재(140), 반도체 칩(150), 제 2 도전성 부재(160)를 포함한다.
Referring to FIG. 1, a semiconductor device 100 according to an embodiment of the present invention may include a substrate 110, a heat sink 120, a coupling member 130, a first conductive member 140, a semiconductor chip 150, The second conductive member 160 is included.

상기 기판(110)은 기판 부재(111), 상기 기판 부재(111)의 상부에 형성된 절연층(112), 상기 절연층(112)의 상부에 형성된 전극층(113), 상기 전극층(113)의 가장자리를 감싸는 솔더 레지스트(114)를 포함한다.
The substrate 110 includes a substrate member 111, an insulating layer 112 formed on the substrate member 111, an electrode layer 113 formed on the insulating layer 112, and edges of the electrode layer 113. It includes a solder resist 114 surrounding the.

상기 기판 부재(111)는 일 방향으로 형성된 판상으로 이루어진다. 또한, 상기 기판 부재(111)는 금속으로 형성되어 우수한 열전도성을 갖는다. 상기 기판 부재(111)는 알루미늄 또는 알루미늄 합금으로 이루어질 수 있으며, 알루미늄 또는 알루미늄 합금의 열 전달 계수는 대략 130 내지 250[W/m.K]으로 상기 기판(111)의 열전도도가 높음을 확인할 수 있다. 따라서, 상기 기판 부재(111)는 이후 상부에 실장되는 상기 반도체 칩(150)의 열을 외부로 용이하게 방열할 수 있다.
The substrate member 111 is formed in a plate shape formed in one direction. In addition, the substrate member 111 is formed of a metal and has excellent thermal conductivity. The substrate member 111 may be made of aluminum or an aluminum alloy, and the heat transfer coefficient of the aluminum or aluminum alloy may be about 130 to 250 [W / mK], indicating that the thermal conductivity of the substrate 111 is high. Therefore, the substrate member 111 can easily dissipate heat to the outside of the semiconductor chip 150 mounted thereon.

상기 절연층(112)은 상기 기판 부재(111)의 상부에 형성된다. 상기 절연층(121)은 상기 기판 부재(111)의 상부 전면에 걸쳐서 형성된다. 상기 절연층(112)은 상기 기판 부재(111)의 상면을 아노다이징(anodizing)하여 형성될 수 있다. 즉, 상기 절연층(112)은 상기 기판 부재(111)를 양극 산화하여 형성될 수 있다. 이 때, 상기 기판 부재(111)가 알루미늄 또는 알루미늄 합금으로 이루어진 경우, 상기 절연층(112)은 산화 알루미늄(Al2O3)으로 형성될 수 있다. 또한, 상기 절연층(112)은 상기 기판 부재(111)의 상부에 산화 알루미늄(Al2O3)이나 산화 이트륨(Y2O3)의 세라믹을 플라즈마 아크 스프레이법으로 용사하여 형성될 수도 있다. 또한, 상기 절연층(112)은 상기 애노다이징과 스프레이법을 혼합하여, 상기 기판(110)의 상면에 애노다이징을 수행한 이후, 그 상부에 다시 용사를 수행함으로써 형성되는 것도 가능하다.
The insulating layer 112 is formed on the substrate member 111. The insulating layer 121 is formed over the entire upper surface of the substrate member 111. The insulating layer 112 may be formed by anodizing an upper surface of the substrate member 111. That is, the insulating layer 112 may be formed by anodizing the substrate member 111. In this case, when the substrate member 111 is made of aluminum or an aluminum alloy, the insulating layer 112 may be formed of aluminum oxide (Al 2 O 3 ). In addition, the insulating layer 112 may be formed by spraying a ceramic of aluminum oxide (Al 2 O 3 ) or yttrium oxide (Y 2 O 3 ) on the substrate member 111 by a plasma arc spray method. In addition, the insulating layer 112 may be formed by mixing the anodizing and spraying methods, and performing anodizing on the upper surface of the substrate 110, and then spraying on the upper portion of the insulating layer 112.

상기 전극층(113)은 상기 절연층(112)의 상부에 형성된다. 상기 전극층(113)은 플라즈마 아크 스프레이법, 콜드 스프레이법, 페이스트법, 잉크 프린팅법, 전해 도금법 및 무전해 도금 중에서 선택된 적어도 어느 하나 또는 이들의 조합을 이용하여, 상기 절연층(112)의 상부에 형성된다. 이 때, 상기 잉크 프린팅법을 이용한 방법은 먼저 미세한 크기(대략 나노 사이즈)의 은 또는 구리와 같은 금속 성분을 준비하고, 이를 분산제 등과 혼합하여 일정한 금속 잉크로 구비한다. 그리고 상기 금속 잉크를 상기 절연층(112)의 상부에 분사하고 일정한 시간 동안 일정한 열을 가하여 경화시킴으로써 상기 전극층(113)을 형성할 수 있다. 상기 전극층(113)은 구리(Cu), 은(Ag), 니켈(Ni), 금(Au), 주석(Sn), 알루미늄(Al) 및 팔라듐(Pd) 중에서 선택된 적어도 어느 하나 또는 이들의 조합을 이용하여 형성된다.
The electrode layer 113 is formed on the insulating layer 112. The electrode layer 113 is formed on top of the insulating layer 112 by using at least one or a combination of plasma arc spraying, cold spraying, paste, ink printing, electrolytic plating and electroless plating. Is formed. At this time, the method using the ink printing method first prepares a metal component such as silver or copper of a fine size (approximately nano size), and mixes it with a dispersant or the like to provide a constant metal ink. In addition, the electrode layer 113 may be formed by spraying the metal ink on the insulating layer 112 and applying a predetermined heat for a predetermined time. The electrode layer 113 may include at least one selected from copper (Cu), silver (Ag), nickel (Ni), gold (Au), tin (Sn), aluminum (Al), and palladium (Pd). It is formed using.

상기 솔더 레지스트(114)는 상기 기판 부재(111)의 상부에 형성된다. 상기 솔더 레지스트(114)는 상기 전극층(113)의 가장자리를 감싸도록 형성된다. 상기 솔더 레지스트(114)는 상기 전극층(113)의 가장자리를 절연하여 외부로 노출되지 않도록 한다. 상기 솔더 레지스트(114)는 상기 전극층(113)의 노출된 상부에만 상기 반도체 칩(150)를 결합하기 위한 솔더(151)가 형성될 수 있도록 한다.
The solder resist 114 is formed on the substrate member 111. The solder resist 114 is formed to surround the edge of the electrode layer 113. The solder resist 114 insulates the edge of the electrode layer 113 so as not to be exposed to the outside. The solder resist 114 allows the solder 151 for coupling the semiconductor chip 150 only to the exposed upper portion of the electrode layer 113.

상기 방열판(120)은 상기 기판(110)의 하부에 형성된다. 상기 방열판(120)은 상기 기판(110)에 물리적으로 부착되어 상기 기판(110)에 전달된 상기 반도체 칩(150)의 열을 하부로 방열한다. 상기 방열판(120)은 하부에 복수개의 방열핀(121)을 구비한다. 따라서, 상기 방열판(120)은 공기와의 접촉 면적을 증가시켜서, 열을 보다 용이하게 방열할 수 있다.
The heat sink 120 is formed under the substrate 110. The heat sink 120 is physically attached to the substrate 110 to radiate heat of the semiconductor chip 150 transferred to the substrate 110 to the bottom. The heat dissipation plate 120 includes a plurality of heat dissipation fins 121 at a lower portion thereof. Therefore, the heat sink 120 may increase the contact area with the air, thereby more easily dissipating heat.

상기 결합 부재(130)는 상기 기판(110)과 방열판(120)을 결합시킨다. 상기 결합 부재(130)는 상기 기판(110)의 상면으로부터 관통되어 상기 방열판(120)까지 연장된 볼트의 형태로 구비된다. 상기 결합 부재(130)는 상기 기판(110)의 복수개의 영역에 결합되어 상기 기판(110)이 상기 방열판(120)에서 위치가 고정되도록 한다.
The coupling member 130 couples the substrate 110 and the heat sink 120. The coupling member 130 is provided in the form of a bolt penetrating from an upper surface of the substrate 110 and extending to the heat sink 120. The coupling member 130 is coupled to a plurality of regions of the substrate 110 so that the substrate 110 is fixed at the heat sink 120.

상기 제 1 도전성 부재(140)는 상기 기판(110)의 전극층(113)의 상부에 형성된다. 상기 제 1 도전성 부재(140)는 전극 단자의 형태로 구비되어, 일단이 상기 전극층(113)과 솔더(141)를 통해 결합된다. 상기 제 1 도전성 부재(140)는 상기 반도체 칩(150)의 전극 중 하나 및 전극층(113)과 전기적으로 연결된다. 또한, 상기 제 1 도전성 부재(140)는 타단이 외부 회로와 연결되어 상기 반도체 칩(150)과 외부 회로 간의 전기적 경로를 형성한다. 또한, 상기 제 1 도전성 부재(140)는 상기 반도체 칩(150)에서 발생한 열의 이동 경로를 형성한다. 상기 제 1 도전성 부재(140)는 상기 반도체 칩(150)의 열을 상기 전극층(113), 절연층(112), 기판 부재(111) 및 방열판(120)을 통해 방출한다.
The first conductive member 140 is formed on the electrode layer 113 of the substrate 110. The first conductive member 140 is provided in the form of an electrode terminal, and one end is coupled through the electrode layer 113 and the solder 141. The first conductive member 140 is electrically connected to one of the electrodes of the semiconductor chip 150 and the electrode layer 113. In addition, the other end of the first conductive member 140 is connected to an external circuit to form an electrical path between the semiconductor chip 150 and the external circuit. In addition, the first conductive member 140 forms a movement path of heat generated in the semiconductor chip 150. The first conductive member 140 emits heat of the semiconductor chip 150 through the electrode layer 113, the insulating layer 112, the substrate member 111, and the heat sink 120.

상기 반도체 칩(150)은 상기 전극층(113)의 상부에 형성된다. 상기 반도체 칩(150)은 상기 복수개의 전극을 갖도록 형성된다. 상기 반도체 칩(150)은 일반적인 FET나 BJT와 같은 소신호 반도체 소자로 구성될 수도 있고, 다이오드나 JFET, IGBT와 같은 전력 반도체 소자로 구성될 수도 있다. 특히, 전력 반도체 소자인 경우, 상기 반도체 칩(150)의 발열량은 증가하게 되며, 이 경우, 상기 반도체 칩(150)의 열의 상당 부분은 상기 제 1 도전성 부재(140)를 통해 상기 방열판(120)으로 빠져나갈 수 있다.
The semiconductor chip 150 is formed on the electrode layer 113. The semiconductor chip 150 is formed to have the plurality of electrodes. The semiconductor chip 150 may be formed of a small signal semiconductor device such as a general FET or a BJT, or may be composed of a power semiconductor device such as a diode, a JFET, or an IGBT. In particular, in the case of a power semiconductor device, the heat generation amount of the semiconductor chip 150 increases, and in this case, a substantial portion of the heat of the semiconductor chip 150 passes through the first conductive member 140 through the heat sink 120. You can exit.

상기 제 2 도전성 부재(160)는 상기 반도체 칩(150)의 전극의 하나를 외부 회로와 연결한다. 상기 제 2 도전성 부재(160)는 리드의 형태로 구비될 수 있다. 또한, 상기 제 2 도전성 부재(160)는 솔더(161)를 통해 상기 반도체 칩(150)의 전극에 연결될 수 있다.
The second conductive member 160 connects one of the electrodes of the semiconductor chip 150 with an external circuit. The second conductive member 160 may be provided in the form of a lead. In addition, the second conductive member 160 may be connected to the electrode of the semiconductor chip 150 through the solder 161.

상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 기판(110)을 형성하는 기판 부재(111)를 알루미늄 또는 알루미늄 합금으로 형성하고, 기판 부재(111)를 아노다이징하여 상부에 절연층(112)을 형성하고, 그 상부에 형성된 전극층(113)을 형성함으로써, 기판(110)의 상부에 형성된 반도체 칩(150)의 열이 방열판(120)을 통해 용이하게 방열될 수 있도록 한다.
As described above, in the semiconductor device 100 according to the exemplary embodiment of the present invention, the substrate member 111 forming the substrate 110 may be formed of aluminum or an aluminum alloy, and the substrate member 111 may be anodized on the top. By forming the insulating layer 112 and the electrode layer 113 formed thereon, the heat of the semiconductor chip 150 formed on the substrate 110 can be easily radiated through the heat sink 120. .

이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to another embodiment of the present invention will be described.

도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다. 앞선 실시예와 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였으며, 이하에서는 차이점을 중심으로 설명하기로 한다.2 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention. Parts having the same configuration and operation as those of the foregoing embodiment are denoted by the same reference numerals, and will be described below with emphasis on differences.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 기판(210), 방열판(220), 결합 부재(230), 제 1 도전성 부재(140), 반도체 칩(150), 제 2 도전성 부재(160)를 포함한다.
2, a semiconductor device 200 according to another embodiment of the present invention may include a substrate 210, a heat sink 220, a coupling member 230, a first conductive member 140, a semiconductor chip 150, The second conductive member 160 is included.

상기 기판(210)은 기판 부재(111), 절연층(112), 전극층(113), 솔더 레지스트(114), 하부 전극층(215)을 포함한다.The substrate 210 includes a substrate member 111, an insulating layer 112, an electrode layer 113, a solder resist 114, and a lower electrode layer 215.

상기 하부 전극층(215)은 상기 기판 부재(111)의 하면에 형성된다. 상기 하부 전극층(215)은 니켈(Ni) 또는 주석(Sn) 중에서 선택된 적어도 어느 하나로 형성될 수 있다. 상기 하부 전극층(215)은 상기 기판 부재(111)의 하면에 플레이팅되어 형성될 수 있다. 상기 하부 전극층(215)은 상기 기판 부재(111)와 결합 부재(230)의 사이에 형성되어 양자간의 결합이 용이하게 이루어지도록 하는 중간층 역할을 수행한다. 또한, 상기 하부 전극층(215)은 열 전도율이 좋아서, 상기 기판 부재(111)에 전달된 반도체 칩(150)의 열을 상기 방열판(120)까지 용이하게 전달할 수 있다.
The lower electrode layer 215 is formed on the bottom surface of the substrate member 111. The lower electrode layer 215 may be formed of at least one selected from nickel (Ni) and tin (Sn). The lower electrode layer 215 may be plated on the bottom surface of the substrate member 111. The lower electrode layer 215 is formed between the substrate member 111 and the coupling member 230 to serve as an intermediate layer to facilitate the coupling between the lower electrode layer 215. In addition, the lower electrode layer 215 has a good thermal conductivity, so that the heat of the semiconductor chip 150 transferred to the substrate member 111 can be easily transferred to the heat sink 120.

상기 방열판(220)은 하부에 형성된 복수의 방열핀(121), 상부에 형성된 상부 전극층(222)을 포함한다.The heat dissipation plate 220 includes a plurality of heat dissipation fins 121 formed at the bottom and an upper electrode layer 222 formed at the top.

상기 상부 전극층(222)은 상기 기판(210)의 하부 전극층(215)와 동일하게 니켈 또는 주석 중에서 선택된 적어도 어느 하나를 이용하여 형성될 수 있다. 상기 상부 전극층(222)은 바람직하게는 상기 하부 전극층(215)과 동일한 재질로 형성되는 것이 바람직하다. 상기 상부 전극층(222)은 상기 결합 부재(230)와 방열판(220)의 사이에 형성되어 양자 간의 결합이 용이하게 이루어지도록 하고, 반도체 칩(150)의 열이 상기 방열판(220)까지 용이하게 전달되도록 한다.
The upper electrode layer 222 may be formed using at least one selected from nickel or tin in the same manner as the lower electrode layer 215 of the substrate 210. The upper electrode layer 222 is preferably formed of the same material as the lower electrode layer 215. The upper electrode layer 222 is formed between the coupling member 230 and the heat dissipation plate 220 to facilitate the coupling between the upper electrode layer 222 and the heat of the semiconductor chip 150 to the heat dissipation plate 220. Be sure to

상기 결합 부재(230)는 상기 기판(210)과 방열판(220)의 사이에 형성된다. 상기 결합 부재(230)는 솔더 재질로 형성된다. 상기 결합 부재(230)는 상기 기판(210)의 하부 전극층(215) 및 상기 방열판(220)의 상부 전극층(222)와 결합되므로, 안정적으로 결합될 수 있다. 따라서, 상기 결합 부재(230)는 상기 기판(210) 및 방열판(220)과 치밀하게 결합되므로, 상기 반도체 칩(150)의 열을 용이하게 전달할 수 있다.
The coupling member 230 is formed between the substrate 210 and the heat sink 220. The coupling member 230 is formed of a solder material. Since the coupling member 230 is coupled to the lower electrode layer 215 of the substrate 210 and the upper electrode layer 222 of the heat sink 220, the coupling member 230 may be stably coupled. Therefore, since the coupling member 230 is tightly coupled to the substrate 210 and the heat sink 220, the coupling member 230 may easily transfer heat of the semiconductor chip 150.

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 3은 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.3 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.

도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)는 기판(310), 방열판(120), 결합 부재(130), 반도체 칩(150), 제 2 도전성 부재(360)를 포함한다. 본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)에서 제 1 도전성 부재는 반드시 구비될 필요가 없는 바, 별도로 기재하지는 않았으나, 경우에 따라서는 구비될 수도 있다.
Referring to FIG. 3, a semiconductor device 300 according to another embodiment of the present invention may include a substrate 310, a heat sink 120, a coupling member 130, a semiconductor chip 150, and a second conductive member 360. It includes. In the semiconductor device 300 according to another exemplary embodiment of the present invention, the first conductive member does not necessarily have to be provided. However, the first conductive member is not described separately, but may be provided in some cases.

상기 기판(310)은 기판 부재(111), 절연층(112), 전극층(313), 솔더 레지스트(314)를 포함한다.The substrate 310 includes a substrate member 111, an insulating layer 112, an electrode layer 313, and a solder resist 314.

상기 전극층(313)은 상기 절연층(112)의 상부에 형성된다. 이 경우, 상기 전극층(313)은 앞의 실시예들과 달리 상기 절연층(112)의 상부에서 단일한 구조로 형성되지 않고, 복수개로 구비되어 패턴을 이루면서 형성된다. 상기 전극층(313)의 패턴은 상기 전극층(313) 형성시 마스크를 통해 형성될 수 있다. 상기 전극층(313)은 상기 제 2 도전성 부재(360)에 의해 상기 반도체 칩(150)과 전기적으로 연결될 수 있다.The electrode layer 313 is formed on the insulating layer 112. In this case, unlike the previous embodiments, the electrode layer 313 is not formed as a single structure on the upper portion of the insulating layer 112, but is provided in plural to form a pattern. The pattern of the electrode layer 313 may be formed through a mask when the electrode layer 313 is formed. The electrode layer 313 may be electrically connected to the semiconductor chip 150 by the second conductive member 360.

상기 솔더 레지스트(314)는 상기 전극층(313)의 가장자리를 감싸면서 형성된다. 상기 솔더 레지스트(314)는 상기 전극층(313)의 패턴에 대응되는 패턴을 구비하는 것 이외에는 앞의 실시예에서와 동일하다.
The solder resist 314 is formed surrounding the edge of the electrode layer 313. The solder resist 314 is the same as in the previous embodiment except for providing a pattern corresponding to the pattern of the electrode layer 313.

상기 제 2 도전성 부재(360)는 상기 반도체 칩(150)의 전극과 상기 전극층(313)을 전기적으로 연결한다. 상기 제 2 도전성 부재(360)는 도전성 와이어로 형성된다. 상기 제 2 도전성 부재(360)는 통상 금, 은 또는 알루미늄 등으로 구성됨이 일반적이다. 다만, 상기 제 2 도전성 부재(360)는 상기 전극층(313)과의 결합력을 높이기 위해, 상기 전극층(313)과 동일한 재질로 형성될 수 있다.
The second conductive member 360 electrically connects the electrode of the semiconductor chip 150 and the electrode layer 313. The second conductive member 360 is formed of a conductive wire. The second conductive member 360 is generally composed of gold, silver or aluminum. However, the second conductive member 360 may be formed of the same material as the electrode layer 313 to increase the bonding force with the electrode layer 313.

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 4는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.4 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.

도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(400)는 기판(410), 제 1 도전성 부재(140), 반도체 칩(150), 제 2 도전성 부재(160)를 포함한다.Referring to FIG. 4, a semiconductor device 400 according to another embodiment of the present invention includes a substrate 410, a first conductive member 140, a semiconductor chip 150, and a second conductive member 160. .

상기 기판(410)은 기판 부재(411), 절연층(112), 전극층(113), 솔더 레지스트(114)를 포함한다.
The substrate 410 includes a substrate member 411, an insulating layer 112, an electrode layer 113, and a solder resist 114.

상기 기판 부재(411)는 알루미늄 또는 알루미늄 합금으로 구비된다. 상기 기판 부재(411)는 하면에 음각되어 형성된 복수의 방열핀(411a)을 구비하여 형성된다. 즉, 별도의 방열판을 구비하지 않더라도, 상기 기판 부재(411)의 방열핀(411a)을 통해 공기와의 접촉 면적을 증가시켜, 상기 반도체 칩(150)의 열을 용이하게 방열할 수 있다.The substrate member 411 is made of aluminum or an aluminum alloy. The substrate member 411 is formed with a plurality of heat radiation fins 411a formed by being engraved on a lower surface thereof. That is, even if a separate heat sink is not provided, the contact area with air may be increased through the heat radiation fins 411a of the substrate member 411 to easily dissipate heat of the semiconductor chip 150.

또한, 상기 절연층(112)은 상기 기판 부재(411)의 상부 또는 전체 외주연에 형성될 수 있다. 따라서, 상기 기판 부재(411) 및 절연층(112)의 상부에 반도체 칩(150)이 형성되므로, 전체적인 방열 구조를 단순화시킬 수 있다. 따라서, 상기 반도체 칩(150)의 방열 특성을 향상시킬 수 있다.
In addition, the insulating layer 112 may be formed on the upper or entire outer circumference of the substrate member 411. Therefore, since the semiconductor chip 150 is formed on the substrate member 411 and the insulating layer 112, the overall heat dissipation structure can be simplified. Therefore, heat dissipation characteristics of the semiconductor chip 150 may be improved.

이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described.

도 5는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명한 플로우챠트이다. 도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.5 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. 6A to 6H are diagrams for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법은 기판 부재 구비 단계(S1), 절연층 형성 단계(S2), 전극층 형성 단계(S3), 솔더 레지스트 도포 단계(S4), 방열판 결합 단계(S5), 제 1 도전성 부재 형성 단계(S6), 반도체 칩 형성 단계(S7), 제 2 도전성 부재 형성 단계(S8)를 포함한다. 이하에서는 도 5의 각 단계들을 도 6a 내지 도 6h를 함께 참조하여 설명하도록 한다.
Referring to FIG. 5, a method of manufacturing a semiconductor device 100 according to an embodiment of the present invention may include a substrate member providing step S1, an insulating layer forming step S2, an electrode layer forming step S3, and a solder resist applying step. S4, a heat sink coupling step S5, a first conductive member forming step S6, a semiconductor chip forming step S7, and a second conductive member forming step S8. Hereinafter, each step of FIG. 5 will be described with reference to FIGS. 6A to 6H.

도 5 및 도 6a를 참조하면, 상기 기판 부재 구비 단계(S1)는 금속으로 이루어진 기판 부재(111)를 구비하는 단계이다. 상기 기판 부재(111)는 평평한 플레이트의 형상으로 구비된다. 상기 기판 부재(111)는 열 전도성이 좋은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.
5 and 6A, the step S1 of providing a substrate member includes a substrate member 111 made of metal. The substrate member 111 is provided in the shape of a flat plate. The substrate member 111 may be made of aluminum or an aluminum alloy having good thermal conductivity.

도 5 및 도 6b를 참조하면, 상기 절연층 형성 단계(S2)는 상기 기판 부재(111)의 상면에 절연층(112)을 형성하는 단계이다. 상기 절연층(112)은 상기 기판 부재(111)를 아노다이징(anodizing)하여 수행될 수 있다. 따라서, 상기 기판 부재(111)가 알루미늄 또는 알루미늄 합금으로 이루어진 경우, 상기 절연층(112)은 산화 알루미늄(Al2O3)으로 형성될 수 있다. 또한, 상기 절연층(112)은 상기 기판 부재(111)의 상부에 산화 알루미늄(Al2O3)이나 산화 이트륨(Y2O3)의 세라믹을 플라즈마 아크 스프레이법으로 용사하여 형성될 수도 있다. 또한, 상기 절연층(112)은 상기 아노다이징과, 플라즈마 아크 스크레이법을 통한 세라믹 용사를 조합하여 형성되는 것도 가능하다.
5 and 6B, the insulating layer forming step S2 is a step of forming the insulating layer 112 on the upper surface of the substrate member 111. The insulating layer 112 may be performed by anodizing the substrate member 111. Therefore, when the substrate member 111 is made of aluminum or an aluminum alloy, the insulating layer 112 may be formed of aluminum oxide (Al 2 O 3 ). In addition, the insulating layer 112 may be formed by spraying a ceramic of aluminum oxide (Al 2 O 3 ) or yttrium oxide (Y 2 O 3 ) on the substrate member 111 by a plasma arc spray method. In addition, the insulating layer 112 may be formed by combining the anodizing and ceramic thermal spraying through a plasma arc scrap method.

도 5 및 도 6c를 참조하면, 상기 전극층 형성 단계(S3)는 상기 절연층(112)의 상부에 전극층(113)을 형성하는 단계이다. 상기 전극층(113)은 구리(Cu), 은(Ag), 니켈(Ni), 금(Au), 주석(Sn), 알루미늄(Al) 및 팔라듐(Pd) 중에서 선택된 적어도 어느 하나 또는 이들의 조합을 이용하여 형성될 수 있다.5 and 6C, the electrode layer forming step S3 is a step of forming the electrode layer 113 on the insulating layer 112. The electrode layer 113 may include at least one selected from copper (Cu), silver (Ag), nickel (Ni), gold (Au), tin (Sn), aluminum (Al), and palladium (Pd). It can be formed using.

상기 전극층(113)은 상기 절연층(112)의 상부에 플라즈마 아크 스프레이법 또는 콜드 스프레이법을 이용하여 형성될 수 있다. 즉, 상기 절연층(112)의 상부에 상기 전극층(113)을 이루는 금속 물질을 분말 또는 용융액 상태로 용사하여 형성될 수 있다. 스프레이법을 통해 분말 형태의 금속 입자를 용사하면, 금속 입자가 절연층(112)의 표면과 충돌한다. 그리고 물리적 충격으로 인해 상기 절연층(112)의 표면의 일부가 파괴되며, 동시에 상기 금속 분말과 섞이게 된다. 그리고 상기 금속 분말은 순간적으로 금속 입자간 결합을 하여 상기 절연층(112)과 상기 전극층(113)간의 밀착력이 증가되며, 그 결과 상기 전극층(113)이 상기 절연층(112)의 상부에 용이하게 형성될 수 있다.The electrode layer 113 may be formed on the insulating layer 112 by using a plasma arc spray method or a cold spray method. That is, the metal material forming the electrode layer 113 may be sprayed on the insulating layer 112 in a powder or melt state. When the metal particles in powder form are sprayed through the spray method, the metal particles collide with the surface of the insulating layer 112. In addition, a part of the surface of the insulating layer 112 is destroyed by the physical impact, and at the same time mixed with the metal powder. In addition, the metal powder instantly bonds between metal particles, thereby increasing adhesion between the insulating layer 112 and the electrode layer 113. As a result, the electrode layer 113 is easily formed on the insulating layer 112. Can be formed.

또한, 별도로 도시하지는 않았지만, 상기 금속 분말로부터 상기 아노다이징된 층을 물리적으로 보호하고, 표면 거칠기(roughness)를 통해 상기 금속 분말과 용이하게 결합할 수 있다. 또한, 이와 같은 원리로, 상기 절연층(112)을 형성하는 아노다이징에 봉공(sealing) 처리를 하여 표면의 미세한 기공을 막고, 다시 그 상부에 수산화물층을 형성하여, 상기 스프레이 공정에서 상기 아노다이징에 가해지는 열적, 물리적 충격을 최소화시킬 수도 있다.In addition, although not separately shown, the anodized layer may be physically protected from the metal powder, and may be easily combined with the metal powder through surface roughness. In addition, in the same principle, the anodizing forming the insulating layer 112 is sealed to prevent fine pores on the surface, and a hydroxide layer is formed on the upper portion thereof, and then applied to the anodizing in the spray process. Loss of thermal and physical impact can also be minimized.

상기 전극층(113)은 페이스트법을 통해 형성될 수 있다. 이 경우, 상기 전극층(113)을 형성하는 페이스트에 상기 절연층(112)과 높은 접착력을 갖는 본딩 물질을 혼합하여, 상기 절연층(112)의 상부에 상기 전극층(113)을 형성할 수 있다.The electrode layer 113 may be formed through a paste method. In this case, the electrode layer 113 may be formed on the insulating layer 112 by mixing a bonding material having high adhesion with the insulating layer 112 to a paste forming the electrode layer 113.

상기 전극층(113)은 잉크 프린팅법을 통해 형성될 수도 있다. 이 경우, 상기 잉크 프린팅법에서는 먼저 미세한 크기(대략 나노 사이즈)의 은 또는 구리와 같은 금속 성분을 준비하고, 이를 분산제 등과 혼합하여 일정한 금속 잉크로 구비한다. 그리고 상기 금속 잉크를 상기 절연층(112)의 상부에 분사하고 일정한 시간 동안 일정한 열을 가하여 경화시킴으로써 상기 전극층(113)을 형성할 수 있다.The electrode layer 113 may be formed by ink printing. In this case, in the ink printing method, a metal component such as silver or copper having a fine size (approximately nano size) is prepared first, and then mixed with a dispersant or the like and provided as a constant metal ink. In addition, the electrode layer 113 may be formed by spraying the metal ink on the insulating layer 112 and applying a predetermined heat for a predetermined time.

또한, 상기 전극층(113)은 무전해 도금법을 통해 형성되는 것도 가능하다. 또한, 상기 전극층(113)이 상기 스프레이법, 페이스트법 또는 잉크 프린팅법을 통해 형성된 이후에는, 그 상부에 추가적으로 솔더와 결합력이 좋은 니켈(Ni) 또는 주석(Sn) 재질을 전해 도금 또는 무전해 도금으로 더 형성하는 것도 가능하다. 즉, 상기 전극층(113)은 스프레이법, 페이스트법, 잉크 프린팅법, 전해 도금 및 무전해 도금 중에서 선택된 적어도 어느 하나 또는 이들의 조합을 통해 형성될 수 있다.
In addition, the electrode layer 113 may be formed through an electroless plating method. In addition, after the electrode layer 113 is formed through the spray method, the paste method, or the ink printing method, an electrolytic plating or an electroless plating of nickel (Ni) or tin (Sn) material having good bonding strength with the solder is additionally formed thereon. It is also possible to form more. That is, the electrode layer 113 may be formed through at least one selected from the spray method, the paste method, the ink printing method, the electrolytic plating and the electroless plating, or a combination thereof.

도 5 및 도 6d를 참조하면, 상기 솔더 레지스트 도포 단계(S4)는 상기 기판 부재(111)의 상부에 솔더 레지스트(114)를 도포하는 단계이다. 상기 솔더 레지스트는 상기 전극층(113)의 가장자리를 감싸도록 형성되어, 상기 전극층(113) 중에서 이후 솔더가 형성되는 영역만을 노출시키도록 형성된다.
5 and 6D, the solder resist coating step S4 is a step of applying the solder resist 114 on the substrate member 111. The solder resist is formed to surround the edge of the electrode layer 113, so as to expose only the region where the solder is formed later in the electrode layer 113.

도 5 및 도 6e를 참조하면, 상기 제 1 도전성 부재 형성 단계(S5)는 상기 전극층(113)의 상부에 솔더(141)를 도포하여 제 1 도전성 부재(140)를 형성하는 단계이다. 이 경우, 상기 솔더(141)는 상기 솔더 레지스트(114)에 의해 노출된 상기 전극층(113)의 상부에만 형성될 수 있다. 그리고 상기 제 1 도전성 부재(140)는 전극 단자로 형성되어, 외부 회로와 연결될 수 있다.
5 and 6E, the first conductive member forming step (S5) is a step of forming the first conductive member 140 by applying the solder 141 on the electrode layer 113. In this case, the solder 141 may be formed only on the upper portion of the electrode layer 113 exposed by the solder resist 114. In addition, the first conductive member 140 may be formed as an electrode terminal to be connected to an external circuit.

도 5 및 도 6f를 참조하면, 상기 반도체 칩 형성 단계(S6)는 상기 제 1 도전성 부재 형성 단계(S6)의 상부에 반도체 칩(150)를 형성하는 단계이다. 이 경우, 상기 반도체 칩(150)은 하부에 솔더(151)를 이용하여 상기 제 1 도전성 부재(140)와 물리적 전기적으로 연결된다.
5 and 6F, the semiconductor chip forming step S6 is a step of forming the semiconductor chip 150 on the first conductive member forming step S6. In this case, the semiconductor chip 150 is physically and electrically connected to the first conductive member 140 by using a solder 151 thereunder.

도 5 및 도 6g를 참조하면, 상기 제 2 도전성 부재 형성 단계(S7)는 상기 반도체 칩(150)의 전극을 제 2 도전성 부재(160)를 통해 연결하는 단계이다. 상기 제 2 도전성 부재(160)는 솔더(161)를 통해 상기 반도체 칩(150)의 전극과 연결될 수 있고, 그 연장된 단부는 외부 회로와 연결될 수 있다.
5 and 6G, the second conductive member forming step (S7) is a step of connecting the electrode of the semiconductor chip 150 through the second conductive member 160. The second conductive member 160 may be connected to an electrode of the semiconductor chip 150 through a solder 161, and an extended end thereof may be connected to an external circuit.

또한, 상기 제 1 도전성 부재 형성 단계(S5) 내지 제 2 도전성 부재 형성 단계(S7)에서 사용되는 솔더(141, 151, 161)는 각각의 단계에서 리플로우될 수도 있고, 상기 제 1 도전성 부재(150), 반도체 칩(150), 제 2 도전성 부재(160)가 모두 형성된 이후 한꺼번에 리플로우되는 것도 가능하다.
In addition, the solders 141, 151, and 161 used in the first conductive member forming step S5 to the second conductive member forming step S7 may be reflowed in each step, and the first conductive member ( 150, the semiconductor chip 150, and the second conductive member 160 may be all reflowed at once.

도 5 및 도 6h를 참조하면, 상기 방열판 결합 단계(S8)는 상기 기판 부재(111), 절연층(112), 전극층(113) 및 솔더 레지스트(114)를 포함하는 기판(110)을 결합 부재(130)를 통해 관통하여 방열판(120)을 결합하는 단계이다. 상기 방열판(120)은 하부에 다수개의 방열핀(121)을 구비하여, 방열 면적을 증가시킨다. 또한, 상기 결합 부재(130)는 볼트로 형성되어, 상기 기판(110)을 상기 방열판(120)과 물리적으로 결합시킬 수 있다. 이 경우, 상기 방열판(120)은 상기 기판(110)의 하부와 사이에 틈이 생기지 않도록 밀착되어 결합되는 것이 바람직하다. 상기 기판(110)과 밀착될수록 공기층이 줄어들어서 상기 방열판(120)에 대한 상기 기판(110)의 열 전달이 용이하기 때문이다.
Referring to FIGS. 5 and 6H, the heat sink coupling step S8 may include a substrate 110 including the substrate member 111, the insulating layer 112, the electrode layer 113, and the solder resist 114. Through the 130 is a step of coupling the heat sink 120. The heat dissipation plate 120 includes a plurality of heat dissipation fins 121 at the bottom thereof to increase the heat dissipation area. In addition, the coupling member 130 may be formed of a bolt to physically couple the substrate 110 to the heat sink 120. In this case, it is preferable that the heat sink 120 is tightly coupled so as not to form a gap between the lower portion of the substrate 110. This is because the air layer is reduced as the substrate 110 is in close contact with the substrate 110, thereby facilitating heat transfer of the substrate 110 to the heat sink 120.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법을 실시하기 위한 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
What has been described above is only an embodiment for carrying out the semiconductor device and the method of manufacturing the same according to the present invention, and the present invention is not limited to the above embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the scope of the present invention, any person having ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

100, 200, 300, 400; 반도체 디바이스
110, 310, 410; 기판 111, 411; 기판 부재
112; 절연층 113, 313; 전극층
114, 314; 솔더 레지스트 120; 방열판
130, 230; 결합 부재 140; 제 1 도전성 부재
150; 반도체 칩 160, 360; 제 2 도전성 부재100, 200, 300, 400; Semiconductor device
110, 310, 410; Substrates 111 and 411; Board member
112; Insulating layers 113, 313; Electrode layer
114, 314; Solder resist 120; Heat sink
130, 230; Coupling member 140; First conductive member
150; Semiconductor chips 160 and 360; Second conductive member

Claims (18)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 알루미늄 또는 알루미늄 합금으로 형성된 기판 부재를 구비하는 기판 부재 구비 단계;
상기 기판 부재의 상면을 양극 산화하여 아노다이징 절연층을 형성하는 절연층 형성 단계;
상기 아노다이징 절연층의 상부에 스프레이법, 페이스트법, 잉크 프린팅법, 전해 도금 및 무전해 도금중에서 선택된 적어도 어느 하나의 방법을 이용하여 전극층을 형성하는 전극층 형성 단계;
상기 전극층의 가장자리를 감싸는 솔더 레지스트를 도포하는 단계;
상기 전극층의 상부에 반도체 칩을 형성하는 반도체 칩 형성 단계 및
상기 반도체 칩의 전극과 상기 전극층을 도전성 부재를 통해 연결하는 도전성 부재 형성 단계를 포함하는 반도체 디바이스의 제조 방법.Providing a substrate member comprising a substrate member formed of aluminum or an aluminum alloy;
An insulating layer forming step of anodizing an upper surface of the substrate member to form an anodizing insulating layer;
Forming an electrode layer on the anodizing insulating layer by using at least one method selected from among a spray method, a paste method, an ink printing method, an electrolytic plating and an electroless plating;
Applying a solder resist surrounding the edge of the electrode layer;
A semiconductor chip forming step of forming a semiconductor chip on the electrode layer;
And a conductive member forming step of connecting the electrode of the semiconductor chip and the electrode layer through a conductive member. 삭제delete 삭제delete 삭제delete 제 12 항에 있어서,
상면에 니켈 또는 주석 중 적어도 하나로 이루어진 상부 전극층이 형성된 방열판을 준비하는 단계;
상기 기판 부재의 하면에 니켈 또는 주석 중 적어도 하나로 이루어진 하부 전극층을 형성하는 단계 및
상기 방열판과 상기 기판 부재를 솔더링하여 결합하는 단계를 더 구비한 것을 특징으로 하는 반도체 디바이스의 제조 방법.13. The method of claim 12,
Preparing a heat sink having an upper electrode layer formed of at least one of nickel and tin on an upper surface thereof;
Forming a lower electrode layer formed of at least one of nickel and tin on a lower surface of the substrate member; and
And soldering and bonding the heat sink and the substrate member. 제 12 항에 있어서,
상기 기판 부재 구비 단계는 상기 기판 부재를 하부에 음각되어 형성된 적어도 하나의 방열핀을 갖도록 구비하는 반도체 디바이스의 제조 방법.13. The method of claim 12,
The method of manufacturing a semiconductor device comprising the step of providing the substrate member to have at least one heat radiation fin formed by engraving the substrate member below. 제 12 항, 제 16항 및 제 17 항 중 어느 하나의 제조 방법으로 제조된 반도체 디바이스.The semiconductor device manufactured by the manufacturing method of any one of Claims 12, 16, and 17.
KR20100132704A 2010-12-22 2010-12-22 Semiconductor Device and Fabricating Method thereof Expired - Fee Related KR101198848B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100132704A KR101198848B1 (en) 2010-12-22 2010-12-22 Semiconductor Device and Fabricating Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100132704A KR101198848B1 (en) 2010-12-22 2010-12-22 Semiconductor Device and Fabricating Method thereof

Publications (2)

Publication Number Publication Date
KR20120071102A KR20120071102A (en) 2012-07-02
KR101198848B1 true KR101198848B1 (en) 2012-11-07

Family

ID=46706234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100132704A Expired - Fee Related KR101198848B1 (en) 2010-12-22 2010-12-22 Semiconductor Device and Fabricating Method thereof

Country Status (1)

Country Link
KR (1) KR101198848B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711098B2 (en) * 2016-04-15 2020-06-17 オムロン株式会社 Heat dissipation structure of semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203942A (en) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd Power semiconductor module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203942A (en) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd Power semiconductor module

Also Published As

Publication number Publication date
KR20120071102A (en) 2012-07-02

Similar Documents

Publication Publication Date Title
US7393771B2 (en) Method for mounting an electronic part on a substrate using a liquid containing metal particles
KR101900352B1 (en) Semiconductor device and fabrication method for same
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
US8324722B2 (en) Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity
KR101546081B1 (en) Leadless power quad flat semiconductor die packages with isolated heatsinks for high voltage, high power applications, systems using the same, and methods of making same
KR20190018812A (en) Semiconductor package and electronic device having the same
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JP7483955B2 (en) Power module substrate and power module
JP4610414B2 (en) Electronic component storage package, electronic device, and electronic device mounting structure
JP2015005681A (en) Semiconductor device and method of manufacturing the same
EP3384539B1 (en) Led metal pad configuration for optimized thermal resistance, solder reliability, and smt processing yields
KR102352342B1 (en) Semiconductor package and method of manufacturing the same
KR101198848B1 (en) Semiconductor Device and Fabricating Method thereof
JP6046421B2 (en) Wiring board and electronic device
JP2017204589A (en) Heat dissipation chip and heat dissipation structure
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2019106422A (en) Substrate for power module and power module
EP1995777A1 (en) Transistor package with wafer level dielectric isolation
JPH11307694A (en) Semiconductor device and manufacture thereof
JP2001210737A (en) Semiconductor chip package and method of manufacturing the same
CN119767906A (en) High-heat-dissipation LED device and preparation method
WO2019221242A1 (en) Power semiconductor module
KR20130141175A (en) Chip package and manufacturing method therfor
KR101473356B1 (en) Grounding method of heat-slug
TWI580084B (en) Light-emitting component and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101222

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111230

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120829

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150819

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160817

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170818

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180828

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191008

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210812