[go: up one dir, main page]

KR101192072B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101192072B1
KR101192072B1 KR1020050089011A KR20050089011A KR101192072B1 KR 101192072 B1 KR101192072 B1 KR 101192072B1 KR 1020050089011 A KR1020050089011 A KR 1020050089011A KR 20050089011 A KR20050089011 A KR 20050089011A KR 101192072 B1 KR101192072 B1 KR 101192072B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
pixel region
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050089011A
Other languages
English (en)
Other versions
KR20070034382A (ko
Inventor
김유진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050089011A priority Critical patent/KR101192072B1/ko
Publication of KR20070034382A publication Critical patent/KR20070034382A/ko
Application granted granted Critical
Publication of KR101192072B1 publication Critical patent/KR101192072B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

불량화소를 리페어 할 수 있는 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 인접하는 제 1 및 제 2 화소영역-상기 각 화소영역은 박막트랜지스터와 이에 연결된 화소전극을 포함하고, 상기 제 1 및 제 2 화소영역 간에 형성된 리페어 패드부를 포함한다.
리페어(repair), 불량화소

Description

액정표시장치{Liquid crystal display device}
도 1은 종래 액정표시장치의 액정패널을 상세히 나타낸 도면.
도 2는 도 1의 액정패널의 일부를 확대한 도면.
도 3은 본 발명의 제 1 실시예에 따른 액정패널의 일부분을 나타낸 도면.
도 4는 도 3의 A ~ A` 따라 절단한 도면.
도 5는 도 3에 도시된 액정패널에 불량화소가 발생한 경우 리페어(repair) 처리를 한 액정패널을 나타낸 도면.
도 6은 도 5의 B ~ B' 따라 절단한 도면.
도 7a 내지 도 7d는 도 6의 단면도를 제조공정 순서로 나열한 도면.
도 8은 본 발명의 제 2 실시예에 따른 액정패널의 일부분을 나타낸 도면.
도 9는 도 8의 C ~ C' 따라 절단한 도면.
도 10은 도 8에 도시된 액정패널에 불량화소가 발생한 경우 리페어(repair) 처리를 한 액정패널을 나타낸 도면.
도 11은 도 10의 D ~ D'따라 절단한 도면.
<도면의 주요부분에 대한 간단한 설명>
101, 201:기판 112, 212:게이트 전극
113, 213:게이트라인 114a, 214a:소스전극
114b, 214b:드레인 전극 115, 215:게이트라인
116, 216:액티브층 117a, 217a:제 1 화소전극
117a, 117b:제 2 화소전극 119, 219:스토리지 전극
120, 220:게이트 절연층 121, 221:리페어(repair) 패드부
122, 222:보호층
본 발명은 액정표시장치에 관한 것으로, 특히 불량화소를 리페어(repair) 할 수 있는 구조를 갖는 액정표시장치에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다.
일반적으로, 액정을 디스플레이에 이용하려면 액정표시장치를 제작해야 한다. 상기 액정표시장치는 2개의 유리기판 또는 투명한 플라스틱 기판사이에 액정을 채운 구조로 되어 있다. 상기 액정에 전압을 인가할 수 있도록 기판에는 투명전극(공통전극, 화소전극)이 형성되어 있다.
즉, 액정표시장치는 상기 투명전극에 인가되는 전압에 의해 액정이 변위되고 이와 같이 변위된 액정에 의해 광 투과율이 조절되어 화상이 표시된다. 이러한 액정표시장치 중에서도, 각 화소(pixel) 별로 전압의 온/오프를 조절할 수 있는 스위칭 소자가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목을 받고 있다.
도 1은 종래 액정표시장치의 액정패널을 상세히 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래의 액정패널은 블랙매트릭스(6)와 서브 컬러필터(R, G, B)(8)를 포함한 컬러필터(7)와, 상기 컬러필터(7) 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)상에 형성된 화소전극(17)과 박막트랜지스터(T)를 포함한 어레이 배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 상기 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 투명한 기판 상에 형성된 게이트라인(13)과 데이터라인(15) 및 그 교차부에 형성된 박막트랜지스터(T)로 이루어진 화소영역(P)을 표시한다. 상기 박막트랜지스터(T)는 스위칭 소자로 상기 게이트라인(13)과 전기적으로 연결되어 있고 상기 게이트라인(13)으로부터 공급된 스캔신호 즉, 게이트 하이 전압(VGH)에 의해 제어된다.
즉, 상기 게이트라인(13)으로부터 게이트 하이 전압(VGH)이 공급되면, 상기 박막트랜지스터(T)는 턴-온(turn-on)되고, 상기 게이트라인(13)으로부터 게이트 로우 전압(VGL)이 공급되면, 상기 박막트랜지스터(T)는 턴-오프(turn-off)된다. 또한, 상기 박막트랜지스터(T)가 턴-온(turn-on)되면, 상기 데이터라인(17)을 통해 데이터 전압이 상기 화소전극(17)으로 공급된다. 연속하여 상기 박막트랜지스터(T)가 턴-오프(turn-off)되면, 상기 화소전극(17)은 다음 프레임까지 상기 데이터 전압을 유지한다.
이러한 액정패널을 구비한 액정표시장치는 박막트랜지스터(T) 및 화소전극 (17)을 형성하는 어레이 기판 제조공정과 컬러필터 및 공통전극을 형성하는 컬러필터 기판 제조공정을 거친 기판을 이용하여, 상기 두 기판 사이에 액정을 주입하는 액정셀 공정을 거쳐 완성된다.
상기 액정셀 공정은 어레이 공정이나 컬러필터 공정에 비해 상대적으로 반복되는 공정이 거의 없는 것이 특징이라고 할 수 있다. 전체 공정은 액정 분자의 배향을 위한 배향막 형성공정과 셀 갭 형성공정, 셀 절단 공정, 액정 주입공정으로 크게 나눌 수 있고, 이러한 공정을 거친 액정셀은 품질검사를 통해 선별된 액정패널의 외측에 각각 편광판을 부착한 후, 구동회로를 연결하면 액정표시장치가 완성된다.
도 2는 도 1의 액정패널의 일부를 확대한 도면이다.
도 2에 도시된 바와 같이, 투명한 기판(미도시) 상에 게이트라인(13)과 데이터라인(15)이 교차로 형성되어 그 교차부에 박막트랜지스터(T)가 형성되어 있다. 상기 박막트랜지스터(T)는 상기 게이트라인(13)과 일체로 형성된 게이트 전극(12)과, 상기 게이트 전극(12) 상에 형성된 액티브층(16)과, 상기 액티브층(16) 상에 형성되어 소정간격 이격된 소스전극(14a)과 드레인 전극(14b)으로 이루어져 있다.
상기 소스전극(14a) 및 드레인 전극(14b)은 상기 데이터라인(15)과 동일한 재질로 이루어져 있고 동일한 공정을 통해 형성된다. 상기 드레인 전극(14b)은 드레인 컨택홀(H)을 통해 화소전극(17)과 전기적으로 연결되어 있다.
상기 게이트라인(13)과 일체로 형성되고 상기 화소전극(17)과 오버랩되어 소정의 캐패시턴스를 형성하는 스토리지 전극(19)이 구비되어 있다.
이와 같은 구성을 갖는 액정패널은 완제품으로 출시되기 전까지 몇가지의 검사과정을 거치게된다. 액정패널의 검사 과정에서는 액정패널의 화면에 테스트 패턴을 띄우고 불량화소의 유무를 탐지하여 불량화소가 발견되었을때 이에 대한 리페어(repair) 작업을 행하게 된다.
상기 액정패널의 불량에는 화소별 색상불량, 휘점(향상 켜져 있는 셀), 암점(항상 꺼져 있는 셀)등의 점 결함과, 인접한 데이터라인(15)과의 단락으로 인해 발생하는 선 결함등이 있다. 이러한 불량은 완성된 액정패널에 테스트 패턴들을 띄웠을때 작업자의 눈에 확연히 드러나게 되고, 작업자는 불량 화소의 위치를 파악하여 이 후에 그 부분에 대한 리페어(repair) 작업을 행하게 된다.
특히, 휘점을 리페어(repair) 하는 방법에는 레이져 용접으로 상기 박막트랜지스터(T)의 드레인 전극(14b)과 상기 스토리지 전극(19)을 쇼트(단락) 시켜 암점으로 만드는 것이 일반적이다.
그러나, 암점은 위에서 설명한 바와 같이, 항상 꺼져 있는 셀을 의미하므로, 실제 완제품으로 출시된 액정패널에서 암점에 해당하는 화소가 오히려 불량화소로 나타날 수 있다. 즉, 암점으로 만들어진 화소가 포함된 액정패널이 완제품으로 출시될때, 흰색 계조를 표시하는 전체화면에서 검은 계조가 표시되는 부분 즉, 암점으로 이루어진 화소가 발생하게 되면 암점으로 리페어(repair) 한 화소를 오히려 불량화소로 사용자가 인식하는 문제점이 발생하게 된다. 이미 완제품으로 출시된 액정패널을 다시 리페어(repair) 함에 따라 작업량이 증가되고 생산비용 또한 증가하게 된다. 또한, 상기 리페어(repair)를 수행하는 과정에서 먼지 등과 같은 미세 한 물질이 부착되는 등의 오염을 발생시킬 수 있다.
본 발명은 화소영역 상에 리페어 패드부를 구비하여 불량화소를 용이하게 리페어(repair) 할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는 인접하는 제 1 및 제 2 화소영역-상기 각 화소영역은 박막트랜지스터와 이에 연결된 화소전극을 포함하고, 상기 제 1 및 제 2 화소영역 간에 형성된 리페어 패드부를 포함한다.
상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치는 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 게이트라인과 데이터라인의 교차부에 형성되어 게이트전극과 소스 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극과 일체로 형성되어 전기적으로 연결된 리페어 패드부 및 상기 리페어 패드부의 소정부분과 중첩되어 상기 드레인 전극과 전기적으로 연결된 화소전극을 포함한다.
상기 목적을 달성하기 위한 본 발명의 제 3 실시예에 따른 액정표시장치는 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 게이트라인과 데이터라인의 교차부에 형성되고 상기 게이트라인과 일체로 형성된 게이트 전극과 상기 데이터라인과 일체로 형성된 소스 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 드레인 전극과 소정 간격 이격되어 상기 드레인 전극과 전기적으로 연결된 리페어 패드부 및 상기 리페어 패드부와 오버랩되어 상기 드레인 전극과 전기적으로 연결된 화소전극을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정패널의 일부분을 나타낸 도면이다.
도 3에 도시된 바와 같이, 투명한 기판(미도시) 상에 게이트라인(113)과 데이터라인(115)이 교차로 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 화소영역을 정의하고 있다. 상기 박막트랜지스터(T)는 상기 게이트라인(113)과 일체로 형성된 게이트 전극(112)과, 상기 게이트 전극(112) 상에 형성된 액티브층(116)과, 상기 액티브층(116) 상에 형성되어 소정 간격 이격된 소스전극(114a) 및 드레인 전극(114b)으로 구성된다.
상기 드레인 전극(114b)은 제 1 컨택홀(H1)을 통해 투명한 도전성 재질로 이루어진 제 1 화소전극(117a)과 전기적으로 연결되어 있다. 일예로, 상기 제 1 화소전극(117a)은 제 2 게이트라인(113)과 제 1 데이터라인(115)이 배열되어 정의하는 제 1 화소영역(P1) 상에 형성된다.
또한, 상기 드레인 전극(114b)은 리페어(repair) 패드부(121)와 일체로 형성되어 있는데, 상기 드레인 전극(114b)과 상기 리페어(repair) 패드부(121)는 상기 데이터라인(115)과 동일한 재질로 이루어져 있고 동일한 공정을 통해 형성된다.
또한, 상기 제 2 게이트라인(113, GL2)은 제 2 화소전극(117b)과 오버랩되어 소정의 캐패시턴스를 형성하는 스토리지 전극(119)과 일체로 형성되어 있다. 상기 제 2 화소전극(117b)은 제 3 게이트라인(미도시)과 상기 제 1 데이터라인(115)이 배열되어 정의하는 제 2 화소영역(P2) 상에 형성된다.
위에서 언급한 바와 같이, 상기 박막트랜지스터(T)는 스위칭 소자로써, 상기 게이트라인(113)을 통해 공급된 전압에 따라 제어된다. 즉, 상기 박막트랜지스터(T)는 상기 게이트라인(113)과 전기적으로 연결되어 있어 상기 게이트라인(113)으로부터 스캔신호 즉, 게이트 하이 전압(VGH)이 공급되면 턴-온(turn-on)된다.
또한, 상기 박막트랜지스터(T)는 상기 게이트라인(113)으로부터 게이트 로우 전압(VGL)이 공급되면 턴-오프(turn-off)된다. 상기 박막트랜지스터(T)가 턴-온(turn-on)될때 상기 데이터라인(115)을 통해 데이터 전압이 상기 제 1 화소전극(117a)으로 공급된다. 연속하여, 상기 박막트랜지스터(T)가 턴-오프(turn-off) 되면, 상기 제 1 화소전극(117a)과 스토리지 전극(119) 사이에 형성된 캐패시턴스에 의해 상기 데이터 전압이 다음 프레임이 시작될때까지 유지하게 된다.
상기 제 1 화소영역(P1) 상에 형성된 제 1 화소전극(117a)과 상기 제 2 화소영역(P2) 상에 형성된 제 2 화소전극(117b)은 상기 리페어(repair) 패드부(121)와 소정부분 중첩된다.
도 4는 도 3의 A ~ A` 따라 절단한 도면이다.
도 3 및 도 4에 도시된 바와 같이, 투명한 기판(101) 상에 게이트라인(113)과 일체로 형성된 게이트 금속(112) 및 스토리지 전극(119)이 형성되고, 상기 게이트 금속(112) 및 스토리지 전극(119) 상에 게이트 절연층(120)이 형성되고, 상기 게이트 절연층(120) 상에 액티브층(116)이 상기 게이트 전극(112)과 대응되어 형성 되고, 상기 액티브층(116) 상에 소스전극(114a) 및 드레인 전극(114b)이 형성되고, 동시에 상기 스토리지 전극(119)과 대응되어 리페어(repair) 패드부(121)가 형성된다.
또한, 상기 소스 및 드레인 전극(114a, 114b)과 리페어(repair) 패드부(121) 상에 보호층(122)이 형성되고, 상기 보호층(122) 상에 상기 드레인 전극(114b)과 대응되는 제 1 컨택홀(H1)이 형성되고, 상기 제 1 컨탤홀(H1)을 통해 상기 드레인 전극(114b)이 제 1 화소전극(117a)과 연결되고, 이와 동시에 상기 보호층(122) 상에 상기 리페어(repair) 패드부(121)의 일부가 제 2 화소전극(117b)에 중첩되어 형성된다.
도 5는 도 3에 도시된 액정패널에 불량화소가 발생한 경우 리페어(repair) 처리를 한 액정패널을 나타낸 도면이다. 위에서 설명한 내용과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
도 5에 도시된 바와 같이, 상기 리페어(repair) 패드부(121) 상에 제 2 컨택홀(H2)이 형성되어 있다. 이로인해, 상기 데이터라인(115)을 통해 공급된 데이터 전압이 상기 제 1 컨택홀(H1)을 통해 제 1 화소전극(117a)과 상기 리페어(repair) 패드부(121)로 공급된다. 또한, 상기 리페어(repair) 패드부(121)로 공급된 데이터 전압은 상기 제 2 컨택홀(H2)을 통해 상기 제 2 화소전극(117b)으로 공급된다.
결국, 상기 데이터라인(115)을 통해 공급된 데이터 전압은 제 1 및 제 2 컨택홀(H1, H2)을 통해 상기 제 1 및 제 2 화소전극(117a, 117b)으로 공급된다.
제 2 화소전극(117b)이 포함되는 화소영역이 불량으로 인해 암점으로 표시되 는 경우 상기 리페어(repair) 패드부(121)에 레이저를 이용하여 제 2 컨택홀(H2)을 형성한다. 상기 레이저는 상기 제 2 화소전극(117b)과 상기 리페어 패드부(121) 사이에 존재하는 보호층(미도시)을 녹여 상기 제 2 화소전극(117b)과 상기 리페어 패드부(121)가 전기적으로 연결되도록 한다.
이로인해, 상기 제 1 데이터라인(115)으로부터 공급된 데이터 전압이 상기 제 2 화소전극(117b)으로 공급되도록 한다. 따라서, 불량이었던 화소영역에 소정의 데이터 전압이 공급됨에 따라 일정한 계조를 표현하게 된다.
도 6은 도 5의 B ~ B' 따라 절단한 도면이다.
도 6에 도시된 바와 같이, 투명한 기판(101) 상에 게이트라인(113)과 일체로 형성된 게이트 금속(112) 및 스토리지 전극(119)이 형성되고, 상기 게이트 금속(112) 및 스토리지 전극(119) 상에 게이트 절연층(120)이 형성되고, 상기 게이트 절연층(120) 상에 액티브층(116)이 상기 게이트 전극(112)과 대응되어 형성되고, 상기 액티브층(116) 상에 소스전극(114a) 및 드레인 전극(114b)이 형성되고, 동시에 상기 스토리지 전극(119)과 대응되어 리페어(repair) 패드부(121)가 형성된다.
또한, 상기 소스전극(114a)과 드레인 전극(114b) 및 리페어(repair) 패드부(121) 상에 보호층(122)이 형성되고, 상기 보호층(122) 상에 상기 드레인 전극(114b)상의 보호층(122)에 제 1 컨택홀(H1)이 형성되고, 상기 리페어(repair) 패드부(121) 와 대응되는 제 2 컨택홀(H2)이 형성된다. 상기 제 1 컨탤홀(H1) 상에 제 1 화소전극(117a)이 형성되고, 이와 동시에 상기 보호층(122) 상에 상기 제 2 컨택홀(H2) 상에 제 2 화소전극(117b)이 형성된다.
이러한 단면을 갖는 상기 액정패널이 완제품으로 출시되기 전에 불량화소를 검사하는 과정에서 불량화소가 발생하게 되면, 레이저를 이용하여 상기 리페어(repair) 패드부(121) 상에 컨택홀을 형성한다. 이때, 레이저를 이용하여 형성된 컨택홀은 상기 제 2 컨택홀(H2)을 의미한다.
상기 게이트 전극(112)과 액티브층(116)과 소스 및 드레인 전극(114a, 114b)으로 구성된 박막트랜지스터(T)가 턴-온(turn-on)되면, 상기 데이터라인(도 5의 115, DL1)으로부터 데이터 전압이 공급된다. 상기 데이터 전압은 상기 소스 및 드레인 전극(114a, 114b)을 거쳐 상기 제 1 컨택홀(H1)을 통해 상기 제 1 화소전극(117a)으로 공급된다. 또한, 상기 데이터 전압은 상기 드레인 전극(114b)과 일체로 형성된 리페어(repair) 패드부(121)로 공급되고, 상기 리페어(repair) 패드부(121)로 공급된 데이터 전압은 상기 제 2 컨택홀(H2)을 통해 상기 제 2 화소전극(117b)으로 공급된다.
위에서 언급한 바와 같이, 데이터라인(115, DL1)을 통해 공급된 데이터 전압은 상기 리페어(repair) 패드부(121) 상에 형성된 제 2 컨택홀(H2)을 통해 불량화소로 감지된 제 2 화소전극(117b)으로 공급된다. 이로인해, 상기 제 2 화소전극(117b)으로 소정의 데이터 전압이 공급됨에 따라 암점으로 표시된 제 2 화소전극(117b)은 소정의 계조를 표시하게 된다.
도 7a 내지 도 7d는 도 6의 단면도를 제조공정 순서로 나열한 도면이다.
도 7a에 도시된 바와 같이, 투명한 기판(101) 상에 게이트라인(도 5의 113)과 동일한 재질로 이루어지고 동일한 공정으로 게이트 전극(112)과 스토리지 전극 (119)이 형성되고, 상기 게이트 전극(112) 및 스토리지 전극(119) 상에 절연 역할을 하는 게이트 절연층(120)이 형성된다. 상기 게이트 절연층(120) 상에 상기 게이트 전극(112)과 대응되어 액티브층(116)이 형성된다.
상기 액티브층(116)이 형성된 게이트 절연층(120) 상에 도 7b에 도시된 바와 같이, 상기 데이터라인(도 5의 115)과 동일한 재질로 이루어지고 동일한 공정으로 소스전극(114a)과 드레인 전극(114b)이 형성되고, 동시에 상기 드레인 전극(114b)과 일체로 이루어진 리페어(repair) 패드부(121)가 형성된다.
상기 소스 및 드레인 전극(114a, 114b)과 리페어(repair) 패드부(121) 상에 도 7c에 도시된 바와 같이, 소자의 보호를 위한 보호층(122)이 형성된다. 상기 보호층(122) 상에 제 1 컨택홀(H1)이 형성된다. 상기 제 1 컨택홀(H1)은 상기 드레인 전극(114b)이 노출될때까지 식각하여 형성한다.
또한, 상기 제 1 컨택홀(H1)이 형성된 보호층(122) 상에 제 1 화소전극(117a) 및 제 2 화소전극(117b)이 형성된다. 이와 같이 완성된 액정패널에 불량화소 검사를 실시했을때, 불량화소가 상기 제 2 화소전극(117b) 상에 발생한 경우 상기 제 2 화소전극(117b) 상에 레이저를 이용하여 도 7d에 도시된 바와 같이, 제 2 컨택홀(H2)을 형성한다. 상기 제 2 컨택홀(H2)은 상기 제 2 화소전극(117b)과 상기 리페어(repair) 패드부(121)를 전기적으로 연결하는 역할을 한다.
일예로, 상기 제 1 화소전극(117a)은 제 1 게이트라인(113)과 제 1 데이터라인(115)으로 정의된 제 1 화소영역 상에 형성되고, 상기 제 2 화소전극(117b)은 제 2 게이트라인(미도시)과 제 1 데이터라인(115)으로 정의된 제 2 화소영역 상에 형 성된다. 상기 제 2 화소영역이 불량화소 검사하는 과정에서 불량으로 감지된 경우 특히, 상기 제 2 화소영역이 암점으로 감지된 경우, 상기 제 1 데이터라인(115)으로부터 공급된 데이터 전압을 상기 제 2 화소전극(117b)으로 공급하여 소정의 데이터가 표시되도록 한다.
상기 제 1 데이터라인(115)으로부터 공급된 데이터 전압은 상기 드레인 전극(114b)과 전기적으로 연결된 리페어(repair) 패드부(121)로 공급되고, 상기 리페어(repair) 패드부(121)로 공급된 데이터 전압은 상기 제 2 컨택홀(H2)을 통해 상기 제 2 화소전극(117b)로 공급된다.
예를 들어, 흰색 계조로 전체화면을 표시하는 경우 상기 제 2 화소영역(P2)에서 암점이 감지될때, 상기 제 1 화소영역(P1)의 제 1 화소전극(117a)으로 공급된 흰색 계조에 해당하는 데이터 전압을 상기 제 2 화소전극(117b)으로 공급한다. 이를 위해, 상기 제 1 화소영역(P1)상에 형성된 드레인 전극(114b)과 연결된 상기 리페어(repair) 패드부(121) 상에 레이저로 제 2 컨택홀(H2)을 형성한다.
상기 제 2 컨택홀(H2)은 상기 제 1 데이터라인(115)으로부터 공급된 데이터 전압이 상기 제 2 화소전극(117b)으로 공급되도록 하는 역할을 한다. 이로인해, 암점으로 감지되어 불량화소로 인식된 제 2 화소영역(P2)은 상기 제 1 화소영역(P1)으로부터 소정의 데이터 전압을 공급받아서 소정의 계조를 표시할수 있다.
본 발명에 따른 액정표시장치는 전단 화소영역의 드레인 전극과 전기적으로 연결된 리페어(repair) 패드부를 다음 화소영역의 스토리지 전극 상에 형성함으로써, 암점으로 감지된 불량화소에 소정의 데이터 전압을 공급하여 소정의 계조가 표 시되록 할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 액정패널의 일부분을 나타낸 도면이다.
도 8에 도시된 바와 같이, 투명한 기판(미도시) 상에 게이트라인(213)과 데이터라인(215)이 교차로 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 화소영역을 정의하고 있다. 상기 박막트랜지스터(T)는 상기 게이트라인(213)과 일체로 형성된 게이트 전극(212)과, 상기 게이트 전극(212) 상에 형성된 액티브층(216)과, 상기 액티브층(216) 상에 형성되어 소정 간격 이격된 소스전극(214a) 및 드레인 전극(214b)으로 구성된다.
상기 드레인 전극(214b)은 제 1 컨택홀(H1)을 통해 투명한 도전성 재질로 이루어진 제 1 화소전극(217a)과 전기적으로 연결되어 있다. 상기 제 1 화소전극(217a)은 제 2 게이트라인(213)과 제 1 데이터라인(215)으로 정의된 제 1 화소영역(P1) 상에 위치한다. 상기 드레인 전극(214b)과 동일한 재질로 이루어지고, 동일한 공정으로 리페어(repair) 패드부(221)가 형성된다. 상기 리페어(repair) 패드부(221)는 상기 제 1 화소전극(217a)와 제 2 화소전극(217b)과 오버랩되어 형성된다.
상기 제 2 화소전극(217b)은 제 3 게이트라인(미도시)과 제 1 데이터라인(215)으로 정의된 제 2 화소영역(P2) 상에 위치한다. 또한, 상기 제 1 게이트라인(213)은 상기 제 1 화소전극(217a)과 오버랩되어 소정의 캐패시턴스를 형성하는 스토리지 전극(219)과 일체로 형성되어 있다.
위에서 언급한 바와 동일한 설명은 생략하기로 한다.
상기 리페어(repair) 패드부(221)는 상기 제 1 화소영역(P1)과 제 2 화소영역(P2)을 거쳐 오버랩되어 있다. 정확히 표현하면, 상기 리페어(repair) 패드부(221) 상에 상기 제 1 화소전극(217a)과 제 2 화소전극(217b)이 오버랩되어 형성된다.
도 9는 도 8의 C ~ C' 따라 절단한 도면이다.
도 8 및 도 9에 도시된 바와 같이, 투명한 기판(201) 상에 게이트라인(213)과 일체로 형성된 게이트 금속(212) 및 스토리지 전극(219)이 형성되고, 상기 게이트 금속(212) 및 스토리지 전극(219) 상에 게이트 절연층(220)이 형성되고, 상기 게이트 절연층(220) 상에 액티브층(216)이 상기 게이트 전극(212)과 대응되어 형성되고, 상기 액티브층(216) 상에 소스전극(214a) 및 드레인 전극(214b)이 형성되고, 동시에 게이트라인(213)에 인접하는 제 1 화소영역(P1)과 제 2 화소영역(P2)에 걸쳐 리페어(repair) 패드부(221)가 형성된다. 즉, 상기 리페어(repair) 패드부(221)는 제 1 화소영역(P1)의 일부와 중첩되는 동시에 제 2 화소영역(P2)의 일부와 중첩된다.
또한, 상기 소스전극(214a)과 드레인 전극(214b) 및 리페어(repair) 패드부(221) 상에 보호층(222)이 형성되고, 상기 보호층(222) 상에 상기 드레인 전극(214b)상의 보호층(222) 상에 제 1 컨택홀(H1)이 형성되고, 상기 제 1 컨탤홀(H1)을 통해 상기 드레인 전극(214b) 상에 제 1 화소전극(217a)이 형성된다. 이와 동시에 상기 보호층(222) 상에 상기 리페어(repair) 패드부(121) 상의 보호층(222)에 제 2 컨택홀(H2)이 형성되고, 상기 제 2 컨택홀(H2)을 통해 제 2 화소전극(217b)이 형성된다.
상기 제 1 및 제 2 컨택홀(H1, H2)은 동일한 공정을 통해 형성된다. 상기 제 1 컨택홀(H1)은 상기 드레인 전극(214b)이 노출될때까지 식각하여 형성되고, 상기 제 2 컨택홀(H2)은 상기 리페어(repair) 패드부(221)가 노출될때까지 식각하여 형성된다. 이때, 상기 리페어(repair) 패드부(221)는 제 2 컨택홀(H2)을 통해 제 1 화소전극(217a)과 연결되어 있지만 상기 제 2 화소전극(217b)과는 연결되어 있지 않다.
이런 구조를 갖는 액정패널이 불량화소의 유무를 판단하는 검사과정에서 상기 제 2 화소영역(P2)이 암점으로 감지되면, 다음과 같은 공정을 수행하게 된다.
도 10은 도 8에 도시된 액정패널에 불량화소가 발생한 경우 리페어(repair) 처리를 한 액정패널을 나타낸 도면이다.
도 10에 도시된 바와 같이, 제 2 화소전극(217b)에 중첩된 상기 리페어(repair) 패드부(221) 상에 제 3 컨택홀(H3)을 형성하게 된다. 상기 제 3 컨택홀(H3)은 상기 불량화소의 유무를 판단하는 검사과정에서 상기 제 2 화소영역(P2)이 암점으로 감지되면, 레이저를 이용하여 상기 제 2 화소영역(P2)과 오버랩된 상기 리페어(repair) 패드부(221) 상에 형성된다.
이로인해, 상기 제 1 데이터라인(215)을 통해 공급된 데이터 전압이 상기 제 1 및 제 2 컨택홀(H1, H2)을 통해 제 1 화소전극(217a)과 상기 리페어(repair) 패드부(221)로 공급된다. 또한, 상기 리페어(repair) 패드부(221)로 공급된 데이터 전압은 상기 제 3 컨택홀(H3)을 통해 상기 제 2 화소전극(217b)으로 공급된다.
결국, 상기 제 1 데이터라인(215)을 통해 공급된 데이터 전압은 제 1 내지 제 3 컨택홀(H1 ~ H3)을 통해 상기 제 1 및 제 2 화소전극(217a, 217b)으로 공급된다. 즉, 제 2 화소전극(217b)이 포함되는 제 2 화소영역(P2)이 암점으로 표시된 경우 상기 리페어(repair) 패드부(221)에 제 3 컨택홀(H3)을 형성하여 상기 제 1 화소전극(217a)으로 공급된 데이터 전압이 상기 제 2 화소전극(217b)으로 공급되도록 한다. 이로인해, 불량이었던 제 2 화소영역(P2)에 소정의 데이터 전압이 공급됨에 따라 일정한 계조를 표현하게 된다.
도 11은 도 10의 D ~ D'따라 절단한 도면이다.
도 10 및 도 11에 도시된 바와 같이, 투명한 기판(201) 상에 상기 제 2 게이트라인(213)과 동일한 재질로 이루어지고 동일한 공정을 통해 게이트 전극(212)과 스토리지 전극(219)이 형성되고, 상기 게이트 전극(212)과 스토리지 전극(219) 상에 게이트 절연층(220)이 형성되고, 상기 게이트 절연층(220) 상에 상기 게이트 전극(212)과 대응하여 액티브층(216)이 형성된다.
또한, 상기 액티브층(216)이 형성된 게이트 전극(212) 상에 상기 제 1 데이터라인(215)과 동일한 재질로 이루어지고 동일한 공정을 통해 소스 및 드레인 전극(214a, 214b)과 리페어(repair) 패드부(221)가 형성되고, 상기 소스 및 드레인 전극(214a, 214b)과 리페어(repair) 패드부(221) 상에 보호층(222)이 형성된다. 상기 보호층(222) 상에 상기 드레인 전극(214b)과 대응되는 제 1 컨택홀(H1)이 형성되고, 상기 리페어(repair) 패드부(221)와 대응되는 제 2 컨택홀(H2)이 형성된다.
상기 제 1 및 제 2 컨택홀(H1, H2)이 형성된 보호층(222) 상에 상기 제 1 및 제 2 컨택홀(H1, H2)와 대응되도록 상기 제 1 화소전극(217a)이 형성된다. 또한, 상기 리페어(repair) 패드부(221) 상에 제 2 화소전극(217b)이 형성된다.
이와 같이 완제품으로 형성된 액정패널에 있어서 상기 제 2 화소영역(P2)에서 불량화소가 발생하여 암점으로 표시되는 경우, 상기 제 2 화소전극(217b) 상에 레이저를 이용하여 제 3 컨택홀(H3)을 형성하여 상기 제 2 화소전극(217b)과 상기 리페어(repair) 패드부(221)를 전기적으로 연결되도록 한다.
즉, 상기 제 3 컨택홀(H3)은 상기 액정패널이 완성된 후 불량화소를 검사하는 과정에서, 암점으로 표시된 상기 제 2 화소영역(P2)에 소정의 계조가 표시되도록 하기 위해 레이저를 이용하여 상기 리페어(repair) 패드부(221)와 제 2 화소전극(217b)이 전기적으로 연결되도록 하기 위한 형성된 것이다.
상기 제 1 데이터라인(215)으로부터 공급된 데이터 전압은 상기 박막트랜지스터(T)가 턴-온(turn-on) 될때, 상기 소스 및 드레인 전극(214a, 214b)과 제 1 컨택홀(H1)을 통해 상시 제 1 화소전극(217a)으로 공급된다. 또한, 상기 제 1 화소전극(217a)으로 공급된 데이터 전압은 상기 제 2 컨택홀(H2)을 통해 상기 리페어(repair) 패드부(221)로 공급된다. 상기 리페어(repair) 패드부(221)로 공급된 데이터 전압은 레이저를 이용하여 형성된 제 3 컨택홀(217b)을 통해 상기 제 2 화소영역(P2) 상에 형성된 제 2 화소전극(217b)으로 공급된다.
결국, 상기 제 1 데이터라인(215)으로부터 공급된 데이터 전압은 상기 제 1 내지 제 3 컨택홀(H1 ~ H3)과 상기 리페어(repair) 패드부(221)를 통해 상기 제 1 및 제 2 화소전극(217a, 271b)으로 공급된다. 즉, 상기 제 1 화소전극(217a)은 상 기 제 1 내지 제 3 컨택홀(H1 ~ H3)과 상기 리페어(repair) 패드부(221)를 통해 전기적으로 연결되어 상기 제 1 화소전극(217a)으로 공급된 데이터 전압이 상기 제 2 화소전극(217b)으로 공급된다.
이로인해, 암점으로 감지된 불량화소인 제 2 화소영역(P2)이 상기 제 3 컨택홀(H3)과 리페어(repair) 패드부(221)를 통해 상기 제 1 화소영역(P1)으로부터 소정의 데이터 전압을 공급받아 소정의 계조를 표시할 수 있게된다.
본 발명에 따른 액정표시장치는 전단 화소영역의 드레인 전극과 컨택홀을 통해 전기적으로 연결된 리페어(repair) 패드부를 다음 화소영역의 스토리지 전극 상에 형성함으로써, 암점으로 감지된 불량화소에 소정의 데이터 전압을 공급하여 소정의 계조가 표시되도록 할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정패널은 완제품으로 출시되기 전에 불량화소의 유무를 판단하는 검사과정에서 암점으로 감지된 불량화소를 리페어(repair) 패드부를 구비하여 암점으로 감지된 불량화소에 소정의 데이터 전압을 공급함으로서 소정의 계조가 표시되도록 할 수 있다. 또한, 본 발명에 따른 액정패널은 내부에 상기 리페어(repair) 패드부를 구비함으로서 상기 불량화소에 대한 리페어(repair)를 용이하게 할 수 있다.

Claims (14)

  1. 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 대응되는 부분에 형성된 반도체층과, 상기 반도체층 상에 형성된 소스 및 드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터 및 제1 컨택홀을 통해 상기 박막트랜지스터의 드레인 전극과 접속된 화소전극을 포함하는 제1 화소영역;
    상기 제1 화소영역과 인접한 제2 화소영역;
    상기 소스 전극에 접속되어 데이터 전압을 상기 박막트랜지스터로 제공하는 데이터라인과 함께 상기 제1 및 제2 화소영역을 정의하는 게이트라인;
    상기 제1 화소영역의 게이트라인과 일체로 형성되며 상기 제2 화소영역의 화소전극과 중첩되는 스토리지 전극; 및
    상기 제1 화소영역의 드레인 전극과 일체로 형성되고 상기 드레인 전극으로부터 연장되어 상기 제1 화소영역의 화소전극 및 스토리지 전극과 중첩되는 리페어 패드부;를 포함하고,
    상기 제2 화소영역에 불량이 발생할 경우, 상기 스토리지 전극과 중첩되는 리페어 패드부에 제2 컨택홀을 형성하여 상기 리페어 패드부가 상기 제2 화소영역의 화소전극과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 화소영역의 데이터라인으로부터 제공된 데이터 전압은 상기 리페어 패드부를 통해 상기 제2 화소영역의 화소전극으로 제공되는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 리페어 패드부는 상기 드레인 전극을 통해 상기 제1 화소영역의 화소전극과 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 리페어 패드부는 상기 박막트랜지스터의 드레인 전극과 동일한 재질로 형성되는 것을 특징으로 하는 액정표시장치.
  9. 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 대응되는 부분에 형성된 반도체층과, 상기 반도체층 상에 형성된 소스 및 드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터 및 제1 컨택홀을 통해 상기 박막트랜지스터의 드레인 전극에 접속된 화소전극을 포함하는 제1 화소영역;
    상기 제1 화소영역과 인접하며 상기 박막트랜지스터 및 화소전극을 포함하는 제2 화소영역;
    상기 소스 전극에 접속되어 데이터 전압을 상기 박막트랜지스터로 제공하는 데이터라인과 함께 상기 제1 및 제2 화소영역을 정의하는 게이트라인;
    상기 제1 화소영역의 게이트라인과 일체로 형성되며 상기 제2 화소영역의 화소전극과 중첩되는 스토리지 전극; 및
    상기 제1 화소영역의 드레인 전극과 이격되며 상기 제1 화소영역의 화소전극 및 스토리지 전극과 중첩되고 제2 컨택홀을 통해 상기 제1 화소영역의 화소전극과 전기적으로 접속되는 리페어 패드부;를 포함하고,
    상기 제2 화소영역에 불량이 발생할 경우, 상기 스토리지 전극과 중첩되는 리페어 패드부에 제3 컨택홀을 형성하여 상기 리페어 패드부가 상기 제2 화소영역의 화소전극과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  10. 삭제
  11. 제 9항에 있어서,
    상기 제1 화소영역의 데이터라인을 통해 화소전극으로 제공된 데이터 전압은 상기 제2 및 제3 컨택홀을 통해 상기 화소전극과 전기적으로 접속된 리페어 패드부에 의해 상기 제2 화소영역의 화소전극으로 제공되는 것을 특징으로 하는 액정표시장치.
  12. 제 9항에 있어서,
    상기 리페어 패드부는 상기 박막트랜지스터의 드레인 전극과 동일한 재질로 형성되는 것을 특징으로 하는 액정표시장치.
  13. 삭제
  14. 삭제
KR1020050089011A 2005-09-23 2005-09-23 액정표시장치 Expired - Fee Related KR101192072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089011A KR101192072B1 (ko) 2005-09-23 2005-09-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089011A KR101192072B1 (ko) 2005-09-23 2005-09-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070034382A KR20070034382A (ko) 2007-03-28
KR101192072B1 true KR101192072B1 (ko) 2012-10-17

Family

ID=47559849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089011A Expired - Fee Related KR101192072B1 (ko) 2005-09-23 2005-09-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR101192072B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350655B1 (ko) 2007-05-28 2014-01-13 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그의 형성방법과 리페어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350655B1 (ko) 2007-05-28 2014-01-13 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그의 형성방법과 리페어 방법

Also Published As

Publication number Publication date
KR20070034382A (ko) 2007-03-28

Similar Documents

Publication Publication Date Title
US7995184B2 (en) Display substrate, liquid crystal display device including the same, and method of repairing the same
US7612863B2 (en) Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode
US20110057679A1 (en) Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof
JP2007298791A (ja) 液晶表示装置及びその欠陥修復方法
US8525969B2 (en) Repair structure for liquid crystal display panel and repairing method thereof
KR20040060047A (ko) 액정표시장치의 게이트 라인 오픈 리페어 방법
KR20100006460A (ko) 액정표시패널의 불량셀 리페어방법
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
KR101192072B1 (ko) 액정표시장치
JP2004219706A (ja) 表示素子及び表示素子の駆動電圧検出方法
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
KR101165469B1 (ko) 액정표시장치
KR101695025B1 (ko) 액정표시장치와 그 리페어 방법
KR101741261B1 (ko) Ｍｐｓ 검사용 어레이 기판
JP2002277896A (ja) 液晶表示装置及び画面表示応用装置
KR20080056830A (ko) 액정표시장치 및 이의 리페어 방법
KR20080082145A (ko) 액정표시장치 및 리페어 방법
KR100671522B1 (ko) 액정 디스클리네이션 방지 장치
JP2013246250A (ja) Ｔｆｔアレイ基板およびそれを備える液晶パネル
JPH0437823A (ja) アクティブマトリクス型表示装置
KR20050068379A (ko) 액정표시장치
JPH0830826B2 (ja) アクティブマトリクス型表示装置の製造方法
JPH0778673B2 (ja) マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
KR20060020474A (ko) 리던던시 구조를 구비한 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191011

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191011