[go: up one dir, main page]

KR101191402B1 - 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법 - Google Patents

포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR101191402B1
KR101191402B1 KR1020050067479A KR20050067479A KR101191402B1 KR 101191402 B1 KR101191402 B1 KR 101191402B1 KR 1020050067479 A KR1020050067479 A KR 1020050067479A KR 20050067479 A KR20050067479 A KR 20050067479A KR 101191402 B1 KR101191402 B1 KR 101191402B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
gate
photoresist
copper
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050067479A
Other languages
English (en)
Other versions
KR20070013111A (ko
Inventor
박홍식
김시열
정종현
신원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050067479A priority Critical patent/KR101191402B1/ko
Priority to TW095121467A priority patent/TWI452445B/zh
Priority to CN2006101035111A priority patent/CN1904742B/zh
Priority to US11/493,225 priority patent/US7820368B2/en
Publication of KR20070013111A publication Critical patent/KR20070013111A/ko
Application granted granted Critical
Publication of KR101191402B1 publication Critical patent/KR101191402B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법이 제공된다. 포토레지스트 스트리퍼 조성물은 부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함한다.
포토레지스트, 스트리퍼, 박막 트랜지스터, 구리

Description

포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법{Stripper composite for photoresist and method for fabricating interconnection line and method for fabricating thin film transistor substrate using the same}
도 1 내지 도 3은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이고,
도 4는 본 발명의 일 실시예에 따른 방법으로 형성된 배선의 단면도이고,
도 5는 본 발명의 일 실시예에 따른 방법으로 형성된 배선의 평면 사진이고,
도 6a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a의 B - B'선을 따라 절단한 단면도이고,
도 7a, 도 9a, 도 10a 및 도 11a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 7b 및 도 8은 도 7a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 9b, 도 10b 및 도 11b는 각각 도 9a, 도 10a 및 도 11a의 B - B'선을 따라 절단한 단면도들이고,
도 12a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 변형예의 배 치도이고,
도 12b는 도 12a의 B - B'선을 따라 절단한 단면도이고,
도 13a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 13b 및 도 13c는 각 각 도 13a의 B - B'선 및 C - C'선을 따라 절단한 단면도들이고,
도 14a, 도 15a, 도 16a, 도 17a, 도 18a 및 도 19a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 14b, 도 15b, 도 16b, 도 17b, 도 18b 및 도 19b는 각 각 도 14a, 도 15a, 도 16a, 도 17a, 도 18a 및 도 19a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 14c, 도 15c, 도 16c, 도 17c, 도 18c 및 도 19c는 도 14a, 도 15a, 도 16a, 도 17a, 도 18a 및 도 19a의 C - C'선을 따라 절단한 공정 단계별 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
24: 게이트 끝단 26: 게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 40: 반도체층
55, 56: 저항성 접촉층 62: 데이터선
65: 소스 전극 66: 드레인 전극
67: 드레인 전극 확장부 68: 데이터 끝단
70: 보호막 82: 화소 전극
본 발명은 포토레지스트 스트리퍼 조성물에 관한 것으로서, 보다 상세하게는 구리 배선 형성용 포토레지스트 스프리퍼 조성물, 이를 이용하는 구리 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
현대 사회에서 반도체 집적 회로, 반도체 소자, 반도체 장치 등의 역할은 갈수록 중요해지고 있으며, 다양한 산업 분야에서 광범위하게 사용되고 있다. 특히, 정보화 사회가 가속화됨에 따라 전자 디스플레이 분야가 발전을 거듭하여 정보화 사회에서 요구하는 다양한 기능을 수행할 수 있는 새로운 기능의 전자 디스플레이 장치가 개발되고 있다.
종래 이러한 전자 디스플레이 분야를 주도한 것으로 음극선관(cathode ray tube)을 들 수 있다. 그러나 음극선관은 무거운 중량, 큰 용적 및 높은 소비 전력 등에서 한계를 지니고 있어, 액정 표시 장치(liquid crystal display), 유기 EL 장치(organic electroluminescent display), 플라즈마 디스플레이 패널(plasma display panel) 등의 평판 표시 장치가 음극선관을 대체할 만한 것으로 각광받고 있다.
이중 액정 표시 장치와 유기 EL 장치는 스위칭 소자 및/또는 구동 소자로서 박막 트랜지스터를 채용하고 있으며, 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선 및 데이터선을 구비하고 있다. 이러한 박막 트랜지스터, 게이트선 및 데이터선은 미세한 정밀 패턴을 요구하며, 통상 포토레지스트를 이용한 사진 식각 공정으로 형성된다.
한편, 표시 장치의 면적이 점점 대형화됨에 따라 신호 지연의 문제가 발생하데, 이러한 문제를 방지하게 위해 저저항 배선을 채용하는 것이 바람직하다. 저저항 배선으로서 각광받는 물질로는 구리(Cu), 은(Ag) 등이 있으며, 특히 구리의 경우 은과 비저항이 유사할 뿐만 아니라 가격 경쟁력 측면에서 유리하다. 그러나 구리는 하부 구조물과의 접착력이 좋지 않아 쉽게 들뜨거나 벗겨질 뿐만 아니라, 일단 접착하였다 하더라도 내화학성이 좋지 않기 때문에, 패터닝 공정에서 포토레지스트막의 박리시 포토레지스트 스트리퍼에 노출됨으로써 산화 또는 부식되게 쉽다. 이러한 구리 도전막의 산화 또는 부식은 전체 배선의 저항 상승을 유발하여 저저항 배선으로서의 이점을 감소시킨다. 상기한 바와 같은 부식을 방지하기 위해서는 포토레지스트 스트리퍼를 희석하여 사용하거나, 노출 시간을 줄이는 등의 방법이 모색될 수 있다. 그러나 이러한 방법들은 포토레지스트 스트리퍼의 포토레지스트 박리 능력을 감소시켜 포토레지스트막을 잔류시킬 수 있으며, 배선의 신뢰성을 저하시킨다.
따라서, 구리 도전막의 산화 및 부식을 억제하면서도, 박리 능력이 우수한 포토레지스트 스트리퍼 조성물이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 산화 및 부식을 억제하면서도 박리 능력이 우수한 포토레지스트 스트리퍼 조성물을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 조성물을 이용하는 배선 형성 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 조성물을 이용하는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물은 부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 배선 형성 방법은 하부 구조물 상에 구리를 포함하는 도전막을 적층하는 단계와, 상기 도전막 상에 배선을 정의하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 도전막을 식각하는 단계 및 부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함하는 포토레지스트 스트리퍼 조성물을 이용하여 상기 포토레지스트 패턴을 박리하는 단계를 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 상에 제1 방향으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와, 상기 절연 기판 상에 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하며, 상기 게이트 배선과 절연되어 있는 데이터 배선을 형성하는 단계와, 상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되, 상기 게이트 배선 및/또는 상기 데이터 배선을 형성하는 단계는, 하부 구조물 상에 구리를 포함하는 도전막을 적층하는 단계와, 상기 도전막 상에 상기 배선을 정의하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 도전막을 식각하는 단계 및 부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함하는 포토레지스트 스트리퍼 조성물을 이용하여 상기 포토레지스트 패턴을 박리하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라, 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 배선 형성 방법을 설명한다. 도 1 내지 도 3은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이다.
도 1을 참조하면, 먼저 배선(2) 등이 형성되는 면을 제공하는 하부 구조물(lower structure)(1)을 준비한다. 하부 구조물(1)은 상부에 형성되는 배선(2)과는 다른 구성을 가지며, 복수의 구성요소, 소자, 층 등이 조합되어 있는 복합물(complex) 뿐만 아니라, 하나의 구성요소, 소자, 층 등으로 이루어진 단일 구조물일 수 있다. 예를 들어 유리 등으로 이루어진 절연 기판, 비정질 규소 등으로 이루어진 반도체, 절연막, 플라스틱일 수 있으며, 이에 제한되지 않는다.
이어서, 하부 구조물(1) 위에 구리를 포함하는 도전막(이하 '구리 도전막'이라 함)을 적층한다. 여기서 구리 도전막은 예컨대 구리 또는 구리 합금으로 이루어진 단일막, 구리 또는 구리 합금으로 이루어진 막의 상부 및/또는 하부에 다른 물질로 이루어진 막이 추가로 적층된 구조를 갖는 다중막일 수 있다. 본 실시예에서는 이러한 구리 도전막의 예로서 몰리브덴(Mo) 또는 몰리브덴과 텅스텐(W), 네오디뮴(Nd), 니오브(Nb) 등의 합금인 몰리브덴 합금으로 이루어지는 도전층(2a)(이하 '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금을 포함하는 도전층(2b)(이하, '구리층'이라 함) 및 질화몰리브덴(MoN)을 포함하는 도전층(2c)(이하, '질화몰리브덴층'이라 함)으로 이루어지는 삼중막(2)의 예를 들어 설명할 것이다. 그러나 이에 제한되는 것은 아니고, 삼중막 구조 또는 삼중막을 구성하는 물질 자체의 특성에 기인한 것이 아닌 한, 다른 구조 또는 구성의 구리 도전막에도 동일하게 적용될 수 있음은 물론이다.
몰리브덴층, 구리층 및 질화몰리브덴층의 삼중막은 예컨대 스퍼터링(sputtering)으로 형성할 수 있다. 즉, 하부 구조물을 아르곤(Ar) 기체가 충진되어 있는 스퍼티링 챔버에 넣고 몰리브덴 타겟에만 파워를 인가하여 기판(1) 위에 몰리브덴층(2a)을 증착한다. 이어서 몰리브덴 타겟에 인가되는 파워를 오프(off)한 후, 구리 타겟에 파워를 인가하여 구리층(2b)을 증착한다. 이어서, 동일한 방법으로 구리 타겟에 인가되는 파워를 오프(off)한 후, 몰리브덴 타겟에 파워를 인가하고, 반응 챔버 내에 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3) 등과 같은 질소 공급 기체를 공급하면, 몰리브덴(Mo)과 질소(N)가 상호 반응하여 질화몰리브덴(MoN)(2c)층이 증착된다. 이때, 질소 공급 기체를 단독으로 공급할 수도 있으나, 바람직하기로는 아르곤 기체(Ar)와 질소 공급 기체를 예컨대 약 40:60의 비율로 혼합하여 공급할 수 있다.
이어서, 도 2에 도시된 바와 같이 삼중막(2) 위에 노블락계 또는 아크릴계의 수지(resin), PAC(Photo Active Compound), 유기 용제 및 기타 첨가제 등으로 이루어지는 포토레지스트막을 도포한다. 포토레지스트막을 도포하는 방법은 스핀 코팅(spin coating), 프린트 코팅(print coating), 딥 코팅(dip coating), 롤 코팅(roll coating), 블레이드 코팅(blade coating) 등이 있으며, 바람직하기로는 스핀 코팅이 사용된다.
이어서, 상기 포토레지스트막을 약 90 내지 120℃의 온도로 1차 열처리하여 포토레지스트막의 유기 용제를 휘발시킨다. 이어서, 배선을 정의하는 광마스크를 포토레지스트막에 정렬한 후, 자외선 등의 빛을 조사하고 현상하여 배선을 정의하는 포토레지스트 패턴(3)을 형성한다. 이어서, 포토레지스트 패턴(3)이 형성된 하부 구조물(1)을 건조하고, 포토레지스트 패턴(3)을 경화시키기 위해 약 110 내지 130℃의 온도로 2차 열처리한다. 이때, 열처리 온도가 너무 높으면, 후속하는 포토레지스트 패턴(3)의 박리가 용이하지 않으므로, 130℃를 넘지 않는 것이 바람직하다.
이어서, 도 3에 도시된 바와 같이 포토레지스트막 패턴(3)을 식각 마스크로 사용하여 삼중막(2)을 식각한다. 여기서 삼중막(2)에 대한 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 이때 상기 식각액으로는 예를 들어, 과산화수소를 포함하는 식각액을 사용할 수 있으며, 구리 도전막이 들뜨거나 벗겨지는 것을 방지하고, 식각시 구리 도전막이 부식되는 것을 방지하며, 형성되는 배선이 양호한 측면 프로파일을 갖도록 하기 위해 바람직하기로는 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸계 화합물 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 식각액을 사용할 수 있다.
이어서, 도 4에 도시된 바와 같이 포토레지스트 스트리퍼 조성물을 이용하여 포토레지스트 패턴(3)을 박리한다. 이때 박리가 용이하며, 박리 과정에서 삼중막(2)이 부식되는 것을 방지하기 위해 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물이 사용된다. 이하 본 발명의 일 실시예에 따른 포토레지스트 스트리 퍼 조성물에 대해 상세히 설명한다.
본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물은 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함한다.
부틸 디글리콜(butyl diglycol)은 박리 공정에서 스트리퍼 조성물이 휘발하는 것을 억제하고, 공정 중 조성 변화를 최소화하는 역할을 한다. 또, 스트리퍼의 녹는점을 강하시켜 저장시 안정성을 확보하는 기능이 있다. 상기 기능을 충분히 나타내는 부틸 디글리콜의 함량 범위는 50 내지 70중량%이다.
알킬 피롤리돈(alkyl pyrrolidone)은 포토레지스트를 용해하는 용제 역할을 하며, 스트리퍼 조성물의 표면 장력을 저하시켜 포토레지스트막에 대한 습윤성을 향상시킨다. 알킬 피롤리돈의 함량은 상기 기능을 충분히 수행하기 위해 20중량% 이상일 수 있으며, 경제성 및 타성분의 농도 희석 방지 관점에서 40중량% 이하일 수 있다. 알킬 피롤리돈으로는 이에 제한되는 것은 아니지만, n-메틸 피롤리돈(n-methyl pyrrolidone), n-에틸 피롤리돈(n-ehtyl pyrrolidone), n-프로필 피롤리돈(n-propyl pyrrolidone), n-옥틸 피롤리돈(n-octyl pyrrolidone), n-싸이클로헥실 피롤리돈(n-cyclohexyl pyrrolidone), n-도데실 피롤리돈(n-dodecyl pyrrolidone), 2-피롤리디논(2- pyrrolidone), 1-하이드록시에틸-2-피롤리돈(1-hydroxyethyl-2-pyrrolidone), 1-하이드로프로필-2-피롤리돈(1-hydropropyl-2-pyrrolidone) 등을 사용할 수 있으며, 바람직하기로는 n-메틸 피롤리돈을 사용한다.
유기 아민 화합물은 포토레지스트를 박리시키는 역할을 한다. 유기 아민 화 합물의 함량은 충분한 박리 효과를 나타내기 위해 1중량% 이상일 수 있으며, 구리를 비롯한 삼중막의 부식을 억제하고, 첨가 함량에 대한 박리 효과의 효율성 관점에서 10중량% 이하일 수 있다. 이러한 유기 아민 화합물로는 이에 제한되는 것은 아니지만, 모노에탄올 아민(monoethanol amine), 모노이소프로판올 아민(monoisopropanol amine), 디에탄올 아민(diethanol amine), 2-아미노-1-프로판올(2-amino-1-propanol), 3-아미노-1-프로판올(3-amino-1-propanol), 2-아미노-1-부탄올(2-amino-1-propanol), n-메틸 에탄올 아민(n-methyl ethanol amine), 3-에톡시프로필 아민(3-ethoxy propyl amine), 2-(2-아미노에톡시) 에탄올(2-(2-aminoethoxy) ethanol), 디에틸렌 트리아민(diethylene triamine), 트리에틸렌 테트라아민(triethylene tetramine), 싸이클로 헥실아민(cyclo hexylamine), 하이드록실 아민(hydroxyl amine), 헤테로 싸이클릭 아민(hetero cyclic amine), 트리에탄올 아민(triethanol amine), 디프로판올 아민(dipropanol amine), 트리프로판올 아민(tripropanol amine), 2-(2-아미노에톡시아미노) 에탄올(2-(2-aminoethoxyamino) ethanol, 2-(2-아미노에톡시아미노) 에틸아민(2-(2-aminoethoxyamino) ethyl amine) 등의 지방족 아민 또는 방향족 아민을 사용할 수 있으며, 바람직하기로는 디에탄올 아민을 사용할 수 있다.
아미노 프로필 모르폴린(amino propyl morpholine)은 1 내지 5중량% 포함될 수 있으며, 포토레지스트의 PAC과 결합하여 이를 박리하는 역할을 한다.
머캅토(mercapto) 화합물은 R-SH로 표시되며, SH기에 의해 구리 도전막의 부식을 방지하는 역할을 한다. 여기서 R은 알킬기일 수 있다. 머캅토 화합물은 바람 직하기로는 전체 조성물 대비 약 0.01 내지 0.5중량%의 함량을 갖는다.
상기한 바와 같은 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물은 포토레지스트막의 박리 능력이 우수할 뿐만 아니라, 부식 등 구리 도전막 어택(attack) 능력이 약하기 때문에, 양호한 프로파일을 가지며, 저저항 배선으로서의 구리 배선을 패터닝시 포토레지스트막을 제거하는데 사용될 수 있다.
이하, 상기 포토레지스트 스트리퍼 조성물을 사용한 포토레지스트막 박리 공정을 설명한다. 도 4를 참조하면, 먼저 삼중막(2) 배선 상에 형성되어 있는 포토레지스트 패턴(3)에 본 실시예에 따른 포토레지스트 스트리퍼 조성물을 접촉시킨다. 여기서, 포토레지스트 패턴(3)에 포토레지스트 스트리퍼 조성물을 접촉시키는 방법으로는 포토레지스트 패턴(3)이 형성된 하부 구조물(1)을 포토레지스트 스트리퍼 조성물에 디핑(dipping)하는 방법, 포토레지스트 스트리퍼 조성물을 분사하는 방법 등이 있다. 경제성 및 효율성 관점에서 분사 방식으로 진행되는 것이 바람직하다.
이때, 접촉 시간은 포토레지스트의 박리 정도, 구리 도전막의 부식 정도 등을 감안하여 적절하게 조절되는데, 충분한 박리를 위해 60초 이상 진행되는 것이 바람직하다. 또, 부식 방지 및 공정 시간 단축을 위해 180초 이하로 진행될 수 있다. 이때 접촉 온도는 약 70℃를 유지할 수 있다.
한편, 포토레지스트 패턴(3)의 박리 후에도 삼중막 배선(2) 또는 하부 구조물(1) 상에 포토레지스트가 잔류할 수 있는데, 이러한 포토레지스트 패턴(3) 잔류물 및 포토레지스트 스트리퍼 조성물을 제거하기 위해 세척 공정이 진행될 수 있다. 일반적으로 상기 세척 공정은 포토레지스트 스트리퍼 조성물의 아민 성분이 물 과 반응할 경우 강한 알칼리의 하이드록시드 이온이 생성되어 구리 도전막의 부식을 유발할 수 있기 때문에 이소프로판올(isopropanol) 등을 사용한 제1 세척 공정을 먼저 거친 뒤 초순수를 사용한 제2 세척 공정을 진행한다. 그러나 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물은 머캅토 화합물을 비롯한 성분들의 조합에 의해 구리 부식을 방지할 수 있으므로, 이소프로판올에 의한 제1 세척 공정 없이 곧바로 초순수에 의한 세척을 할 수 있다. 세척 공정은 약 약 70℃의 온도에서 약 60 내지 180초 동안 초순수 분사 방식으로 진행될 수 있다. 이로써 도 4에 도시된 바와 같이 포토레지스트 패턴이 제거된 배선 패턴이 완성된다.
도 5는 본 발명의 일 실시예에 따라 형성된 구리 배선의 평면 사진이다. 도 5에 나타난 바와 같이 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 사용하여 상기한 바와 같은 방법으로 구리 배선을 형성한 결과, 포토레지스트 패턴 박리가 우수할 뿐만 아니라, 포토레지스트 패턴의 제거 후에도 구리 부식이 일어나지 않고 배선의 직선성이 우수한 것을 확인할 수 있다.
상기한 바와 같은 배선 형성 방법은 반도체 소자, 반도체 장치, 평판 표시 장치, 기타 미세 패턴이 요구되는 전자 소자 또는 장치 등에 적용될 수 있다. 이하, 적용예로서 본 발명의 일 실시예에 따른 배선 형성 방법이 적용된, 액정 표시 장치 및 유기 EL 등에 사용되는 박막 트랜지스터 기판의 제조 방법을 설명하지만, 이에 제한되지 않음은 물론이다. 본 명세서에서 사용되는 용어인 "박막 트랜지스터 기판"은 박막 트랜지스터를 적어도 하나 포함하는 기판을 말하며, 박막 트랜지스터와 기판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제하지 않는다.
설명의 편의상 본 발명의 일 실시예에 따른 방법에 의해 제조된 박막 트랜지스터 기판의 구조에 대해 먼저 설명한다. 도 6a는 본 발명의 일 실시예에 따른 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 6b는 도 6a의 B - B' 선을 따라 절단한 단면도이다.
도 6a 및 도 6b를 참조하면, 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
게이트 배선(22, 24, 26, 27)은 몰리브덴층(221, 241, 261, 271), 구리층(222, 242, 262, 272) 및 질화몰리브덴층(223, 243, 263, 273)의 삼중막(22, 24, 26, 27, 28)으로 형성되어 있다. 또한 도면에 직접 도시되지는 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 24, 26, 27)과 동일한 삼중막의 구조를 갖는다. 이하에서 설명되는 삼중막 구조의 게이트 배선에는 유지 전극선(28)도 포함된다.
기판(10), 게이트 배선(22, 24, 26, 27, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 몰리브덴층(621, 651, 661, 671, 681), 구리층(622, 652, 662, 672, 682) 및 질화몰리브덴층(623, 653, 663, 673, 683)의 삼중막(62, 65, 66, 67, 68)으로 형성되어 있다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적 어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다.
여기서 게이트 전극(26), 그 위에 형성된 반도체층(40), 저항성 접촉층(55, 56) 및 소스 전극(65)과 드레인 전극(66)이 박막 트랜지스터를 구성하며, 이때 반도체층(40)은 박막 트랜지스터의 채널부를 이룬다. 본 실시예에서는 게이트 전극(26)이 채널부를 포함하는 반도체층(40)의 하부에 존재하는 이른바 "바텀 게이트(bottom gate)" 방식의 박막 트랜지스터가 채용되어 있다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전 극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
이상과 같은 구조를 갖는 박막 트랜지스터 기판의 본 발명의 일 실시예에 따른 제조 방법에 대하여 도 6a 및 도 6b와, 도 7a 내지 도 10b를 참조하여 상세히 설명한다. 본 실시예에서는 본 발명의 일 실시예에 따른 배선 형성 방법이 박막 트랜지스터 기판의 게이트 배선 및 데이터 배선을 형성하는 방법에 적용되어 있으며, 본 실시예가 당업자에게 명확하게 유추 또는 이해될 수 있는 범위 내에서 설명을 생략하거나 간략화한다.
먼저 도 7a 및 도 7b에 도시된 바와 같이, 절연 기판(10) 상에 스퍼터링 등의 방법으로 몰리브덴 또는 그 합금, 구리 또는 그 합금 및 질화몰리브덴을 순차적으로 적층하여 각각 몰리브덴층, 구리층 및 질화몰리브덴층의 게이트 삼중막을 형성한다. 이어서 게이트 삼중막 상에 포토레지스트막을 도포하고 노광 및 현상하여 게이트 배선을 정의하는 포토레지스트 패턴(200)을 형성한다.
이어서, 포토레지스트 패턴(200)을 식각 마스크로 하여 게이트 삼중막을 식각한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다.
이어서, 도 8을 참조하면, 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함하는 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 이용하여 포토레지스트 패턴(200)을 제거한다. 이어서, 잔류하는 포토레지스트 조성물 및 포토레지스트를 초순수 등을 분사하여 세척함으로써, 도 7a 및 도 8에 도시된 바와 같이, 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)을 형성한다. 여기서, 본 발명의 일 실시예에 따른 포토레지스트 조성물은 포토레지스트 패턴 박리가 우수할 뿐만 아니라 구리를 포함하는 삼중막을 부식하지 않는다. 따라서 이를 이용하여 형성된 게이트 배선(22, 24, 26, 27, 28)은 도 5를 통해 설명한 바와 같이 포토레지스트 패턴의 제거 후에도 구리 부식이 일어나지 않아 저저항이 유지되며, 배선의 직선성이 우수하다.
계속해서, 도 9a 및 도 9b에 도시된 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층 및 도핑된 비정질 규소층을 예컨대, 화학 기상 증착법을 이용하여 연속 증착하고, 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
이어서, 도 10a 및 도 10b에 도시된 바와 같이, 게이트 절연막(30), 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 스퍼터링 등의 방법으로 몰리브덴층, 구리층 및 질화몰리브덴층을 차례로 적층한 데이터 삼중막을 형성한다.
이어서, 전술한 게이트 배선에서와 마찬가지로 상기 데이터 삼중막에 포토레 지스트막을 도포하고 노광 및 현상하여 데이터 배선을 정의하는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴을 이용하여 데이터 삼중막을 식각한다. 이어서, 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함하는 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 이용하여 상기 포토레지스트 패턴을 제거하고, 초순수 등을 분사하여 세척한다. 이로써, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)을 포함하는 데이터 배선(62, 65, 66, 67, 68)이 형성된다. 여기서, 본 발명의 일 실시예에 따른 포토레지스트 조성물은 포토레지스트 패턴 박리가 우수할 뿐만 아니라 구리를 포함하는 삼중막을 부식하지 않기 때문에 이를 이용하여 형성된 데이터 배선(62, 65, 66, 67, 68)은 도 5를 통해 설명한 바와 같이 포토레지스트 패턴의 제거 후에도 구리 부식이 일어나지 않아 저저항이 유지되며, 배선의 직선성이 우수하다.
계속해서, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다.
이어서, 도 11a 및 도 11b에 도시된 바와 같이 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(70)을 형성한다.
이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 끝단(24), 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 컨택홀(74, 77, 78)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 컨택홀을 형성할 수 있다.
이어서, 마지막으로 도 6a 및 도 6b에 도시된 바와 같이, ITO막을 증착하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 컨택홀(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)을 형성한다.
본 실시예에서는 반도체층과 데이터 배선을 각각 서로 다른 마스크를 이용한 사진 식각 공정으로 형성한 것을 예시하였으나, 반도체층과 데이터 배선을 하나의 마스크를 이용하여 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 동일하게 적용할 수 있다. 이러한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 12a 및 도 12b를 참조하여 설명한다. 도 12a는 본 발명의 다른 실시예에 따라 제조된 박막 트랜지스터 기판의 배치도이다. 도 12b는 도 12a의 B - B'선을 따라 절단한 단면도이다.
도 12a 및 도 12b에 도시된 바와 같이 본 발명의 다른 실시예에 따라 제조된 박막 트랜지스터 기판은 반도체층(42, 44, 48)과 저항성 접촉층(52, 55, 56, 58)이 데이터 배선(62, 65, 66, 67, 68)과 대체로 동일한 패턴의 선형으로 형성되어 있는 것을 제외하고는 도 6a 및 도 6b에서와 대체로 동일한 구조를 갖는다. 단, 저항성 접촉층(52, 55, 56, 58)은 데이터 배선(62, 65, 66, 67, 68)과 실질적으로 동일한 패턴이지만 반도체층(44)은 채널부에서 분리되지 않고 연결되어 있는 점이 다르다.
상기한 바와 같은 박막 트랜지스터 기판의 제조 방법을 살펴보면, 게이트 배선의 형성 방법은 도 6a 내지 도 11b의 실시예에서와 동일하지만, 데이터 배선의 형성 방법에서는 서로 다른 마스크를 사용하여 반도체층과 데이터 배선을 형성한 도 6a 내지 도 11b의 실시예서와는 달리 슬릿 또는 반투과막을 포함하는 하나의 마스크를 사용하여 데이터 배선과 반도체층과 데이터 배선을 형성한다. 이때에도 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 사용하며, 본 발명의 일 실시예에 따른 배선 형성 방법이 실질적으로 동일하게 적용된다. 기타 다른 공정은 본 발명의 일 실시예에 따른 제조 방법과 실질적으로 동일하며, 당업자의 입장에서 용이하게 이해 또는 실시할 수 있기 때문에 구체적인 설명을 생략한다.
다음으로, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대해 설명한다. 본 발명의 또 다른 실시예에 따라 제조된 박막 트랜지스터 기판은 유기 EL 표시 장치 등에 사용되는 것이다.
먼저, 도 13a 내지 도 13c를 참조하여 본 발명의 또 다른 실시예에 따라 제조된 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 13a는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 13b 및 도 13c는 각각 도 13a의 B - B'선 및 C - C'선을 따라 절단한 단면도들이다.
절연 기판(10) 위에 산화 규소 또는 질화 규소 등으로 이루어진 차단층(11)이 형성되어 있고, 차단층(11) 위에 다결정 규소 등으로 이루어진 제1 및 제2 반도체층(40a, 40b)이 형성되어 있다. 제2 반도체층(40b)에는 다결정 규소 등으로 이루어진 축전기용 반도체층(40c)이 연결되어 있다. 제1 반도체층(40a)은 제1 박막 트랜지스터부(405a, 406a, 402a)를 포함하고 있으며, 제2 반도체층(40b)은 제2 박막 트랜지스터부(405b, 406b, 402b)를 포함한다. 제1 박막 트랜지스터부(405a, 406a, 402a)의 소스 영역(405a; 이하 '제1 소스 영역'이라 함)과 드레인 영역(406a; 이하 '제1 드레인 영역'이라 함)은 n형 불순물로 도핑되어 있고, 제2 박막 트랜지스터부(405b, 406b, 402b)의 소스 영역(405b; 이하 '제2 소스 영역'이라 함)과 드레인 영역(406b; 이하 '제2 드레인 영역'이라 함)은 p형 불순물로 도핑되어 있다. 구동 조건에 따라서는 제1 소스 영역(405a) 및 드레인 영역(406a)이 p형 불순물로 도핑되고 제2 소스 영역(405b) 및 드레인 영역(406b)이 n형 불순물로 도핑될 수도 있다.
반도체층(40a, 40b, 40c) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)에 연결되어 돌기 형태로 형성되며 제1 박막 트랜지스터의 채널부(402a)와 중첩하는 제1 게이트 전극(26a), 게이트선(22)과는 분리되어 형성되며 제2 박막 트랜지스터의 채널부(402b)와 중첩하는 제2 게이트 전극(26b) 및 제2 게이트 전극에 연 결되며, 하부의 축전기용 반도체층(40c)과 중첩되어 있는 유지 전극(27)을 포함하는 게이트 배선(22, 26a, 26b, 27)이 형성되어 있다.
게이트 배선(22, 26a, 26b, 27)은 몰리브덴층(261a, 261b, 271), 구리층(262a, 262b, 272) 및 질화몰리브덴층(263a, 263b, 273)의 삼중막으로 형성되어 있다. 또한 도면에 직접 도시되지는 않았지만, 게이트선(22)도 다른 게이트 배선(26a, 26b, 27)과 동일한 다중막의 구조를 갖는다. 이하에서 설명되는 다중막 구조의 게이트 배선에는 게이트선(22)도 포함되며, 다른 게이트 배선(26a, 26b, 27)의 다층 구조상 특징이 동일하게 적용된다.
게이트 배선(22, 26a, 26b, 27)이 형성되어 있는 게이트 절연막(30) 위에는 제1 층간 절연막(71)이 형성되어 있다.
제1 층간 절연막(71) 위에는 데이터 배선(62, 63, 65a, 65b, 66a, 66b)이 형성되어 있다. 데이터 배선(62, 63, 65a, 65b, 66a, 66b)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 구동 전압을 공급하는 구동 전압선(63), 데이터선(62)의 분지로서 컨택홀(75a)을 통하여 제1 소스 영역(405a)과 연결되어 있는 제1 소스 전극(65a), 제1 소스 전극(65a)과 이격되어 위치하며 제1 드레인 영역(406a)에 연결되어 있는 제1 드레인 전극(66a), 구동 전압선(63)의 분지이며 컨택홀(75b)을 통하여 제2 소스 영역(406a)과 연결되어 있는 제2 소스 전극(65b), 제2 소스 전극(65b)과 이격되어 위치하며 제2 드레인 영역(406b)과 연결되어 있는 제2 드레인 전극(66b)을 포함한다. 제1 드레인 전극(66a)은 제1 층간 절연막(71)과 게이트 절연막(30)을 관통하고 있는 컨택홀(76a, 73)을 통하여 제1 드레인 영역(406a) 및 제2 게이트 전극(26b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(66b)은 제1 층간 절연막(71)과 게이트 절연막(30)을 관통하고 있는 컨택홀(76b)를 통하여 제2 드레인 영역(406b)과 연결되어 있다.
이러한 데이터 배선(62, 63, 65a, 65b, 66a, 66b)은 게이트 배선(22, 26a, 26b, 27)에서와 같이 몰리브덴층(621, 631, 651a, 651b, 661a, 661b), 구리층(622, 632, 652a, 652b, 662a, 662b) 및 질화몰리브덴층(623, 633, 653a, 653b, 663a, 663b)의 삼중막 구조로 되어 있다.
여기서 반도체층(40a, 40b), 제1 및 제2 게이트 전극(26a, 26b), 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)이 각각 제1 및 제2 박막 트랜지스터를 구성한다. 제1 박막 트랜지스터는 스위칭 박막 트랜지스터이고 제2 박막 트랜지스터는 구동 박막 트랜지스터이다. 본 실시예에서는 게이트 전극(26a, 26b)이 채널부(402a, 402b)를 포함하는 반도체층(40a, 40b)의 상부에 존재하는 이른바 "탑 게이트(top gate)" 방식의 박막 트랜지스터가 채용되어 있다.
데이터 배선(62, 63, 65a, 65b, 66a, 66b) 위에는 질화 규소, 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(72)이 형성되어 있으며, 제2 층간 절연막(72)은 제2 드레인 전극(66b)을 드러내는 컨택홀(72b)을 구비한다.
제2 층간 절연막(72) 상부에는 컨택홀(72b)을 통하여 제2 드레인 전극(66b)과 연결되어 있는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 알루미늄(또는 그 합금) 또는 은(또는 그 합금) 등의 반사성이 우수한 물질로 형성할 수 있다. 또 , 필요에 따라서는 화소 전극(82)을 ITO 또는 IZO 등의 투명한 도전성 물질로 형성할 수도 있다. 상기와 같은 화소 전극(82)을 구성하는 물질은 표시 장치가 박막 트랜지스터 기판의 아래 방향으로 화상을 표시하는 바텀 방출(bottom emission) 방식인지 또는 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식인지 여부에 따라 적절하게 선택될 수 있다.
제2 층간 절연막(72) 상부에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(91)이 형성되어 있다. 격벽(91)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(91)에 둘러싸인 화소 전극(82) 위의 영역에는 유기 발광층(92)이 형성되어 있다. 유기 발광층(92)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(92)이 순서대로 반복적으로 배치되어 있다.
유기 발광층(92)과 격벽(91) 위에는 버퍼층(95)이 형성되어 있다. 버퍼층(95)은 필요에 따라 생략될 수도 있다.
버퍼층(95) 위에는 공통 전극(100)이 형성되어 있다. 공통 전극(100)은 ITO 또는 IZO 등의 투명한 도전성 물질로 이루어져 있다. 만약 화소 전극(82)이 ITO 또는 IZO 등의 투명한 도전성 물질로 이루어지는 경우에는 공통 전극(100)은 알루미늄(또는 그 합금) 또는 은(또는 그 합금) 등의 반사성이 좋은 금속으로 이루어질 수 있다.
상기한 바와 같은 본 발명의 또 다른 실시예에 따라 제조된 박막 트랜지스터 기판은 유기 EL 표시 장치 등에 적용될 수 있다.
이상과 같은 구조를 갖는 박막 트랜지스터 기판의 제조 방법에 대하여 도 13a 내지 도 13c 및 도 14a 내지 도 19c를 참조하여 상세히 설명한다. 본 실시예에서 게이트 배선 및 데이터 배선의 형성 방법은 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용되며, 본 실시예가 당업자에게 명확하게 유추 또는 이해될 수 있는 범위 내에서 설명을 생략하거나 간략화한다.
도 14a 내지 도 14c를 참조하면, 기판(10)의 상부에 산화 규소 등을 증착하여 차단층(11)을 형성하고, 차단층(11) 위에 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 등의 방법으로 비정질 규소를 증착하고 패터닝한다. 이어서, 예컨대 레이저를 조사하거나 열을 가하여 다결정 규소로 결정화한다. 이로써 다결정 규소로 이루어진 반도체층(40a, 40b, 40c)이 형성된다.
도 15a 내지 도 15c를 참조하면, 반도체층(40a, 40b, 40c)이 형성된 차단층(11) 상에 질화 규소 등을 예컨대, CVD를 이용하여 증착하여 게이트 절연막(30)을 형성한다.
이어서 게이트 절연막(30) 위에 스퍼터링 등의 방법으로 몰리브덴 또는 그 합금, 구리 또는 그 합금 및 질화몰리브덴을 순차적으로 적층하여 각각 몰리브덴층, 구리층 및 질화몰리브덴층의 게이트 삼중막을 형성한다.
이어서, 상기 게이트 다중막의 상부에 이어서, 상기 게이트 다중막의 상부에 제1 게이트 전극(26a) 및 게이트선(22)을 정의하는 제1 포토레지스트 패턴을 형성 한다. 이때 제2 박막 트랜지스터의 채널부(402b) 영역을 포함하여 제2 게이트 전극(26b) 및 유지 전극(27)이 형성될 영역은 상기 제1 포토레지스트막에 덮여 보호된다. 이어서 상기 제1 포토레지스트 패턴을 식각 마스크로 하여 몰리브덴층(263a), 구리층(262a) 및 질화몰리브덴층(261a)을 순차적으로 또는 일괄적으로 식각한다.
이어서 제1 박막 트랜지스터부의 반도체층(40a)에 n형 불순물 이온을 주입하여 제1 게이트 전극(26a) 하부의 채널부(402a)를 정의하고 제1 소스 영역(405a) 및 제1 드레인 영역(406a)을 형성한다. 이어서, 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함하는 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 이용하여 상기 제1 포토레지스트 패턴을 제거하고, 초순수 등을 분사하여 세척한다. 이로써 게이트선(22), 제1 게이트 전극(26a) 및 채널부(402a), 제1 소스 영역(405a)과 제1 드레인 영역(406a)을 구비하는 반도체층(40a)이 완성된다.
이어서, 제2 게이트 전극(26b) 및 유지 전극(27)을 정의하는 제2 포토레지스트 패턴을 형성한다. 이때 제1 박막 트랜지스터 채널부(402a) 영역을 포함하여 제1 게이트 전극(26a) 및 게이트선(22) 영역이 상기 제2 포토레지스트막에 덮여 보호된다. 이어서 상기 제2 포토레지스트 패턴을 식각 마스크로 하여 몰리브덴층(263b, 273), 구리층(262b, 272) 및 질화몰리브덴층(261b, 271)을 순차적으로 또는 일괄적으로 식각한다.
이어서 제2 박막 트랜지스터부의 반도체층(40b)에 p형 불순물을 주입하여 제2 게이트 전극(26b) 하부의 채널부(402b)를 정의하고 제2 소스 영역(405b) 및 제2 드레인 영역(406b)을 형성한다. 이어서, 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함하는 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 이용하여 상기 제1 포토레지스트 패턴을 제거하고, 초순수 등을 분사하여 세척한다. 이로써 제2 게이트 전극(26b), 유지 전극(27) 및 채널부(402b), 제2 소스 영역(405b)과 제2 드레인 영역(406b)을 구비하는 반도체층(40b)이 완성된다.
여기서, 본 발명의 일 실시예에 따른 포토레지스트 조성물은 포토레지스트 패턴 박리가 우수할 뿐만 아니라 구리를 포함하는 삼중막을 부식하지 않기 때문에 이를 이용하여 형성된 게이트 배선(22, 26a, 26b, 27)은 도 5를 통해 설명한 바와 같이 포토레지스트 패턴의 제거 후에도 구리 부식이 일어나지 않아 저저항이 유지되며, 배선의 직선성이 우수하다.
도 16a 내지 도 16c를 참조하면, 게이트 배선(22, 26a, 26b, 27)이 형성되어 있는 게이트 절연막(30) 위에 제1 층간 절연막(71)을 적층하고, 게이트 절연막(30)과 함께 사진 식각하여 제1 소스 영역(405a), 제1 드레인 영역(406a), 제2 소스 영역(405b) 및 제2 드레인 영역(406b)을 각각 노출시키는 컨택홀(75a, 76a, 75b, 76b)과 제2 게이트 전극(26b)의 일부를 노출시키는 컨택홀(73)을 형성한다.
도 17a 내지 도 17c를 참조하면, 이어서, 제1 층간 절연막(71) 및 컨택홀(75a, 76a, 75b, 76b)에 의해 노출된 반도체층(40a, 40b) 위에 스퍼터링 등의 방법으로 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층한 데이터 다중막을 형성한다. 이어서, 상기 데이터 다중막의 상부에 포토레지스트막을 도포하고 노광 및 형상하여 데이터 배선(62, 63, 65a, 65b, 66a, 66b)을 정의하는 포토레지스트 패턴을 형성한다.
이어서, 상기 포토레지스트 패턴을 식각 마스크로 하여 데이터 삼중막을 순차적으로 또는 일괄적으로 식각한다. 이어서, 부틸 디글리콜, 알킬 피롤리돈, 유기 아민 화합물, 아미노프로필 모르폴린 및 머캅토 화합물을 포함하는 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물을 이용하여 상기 제1 포토레지스트 패턴을 제거하고, 초순수 등을 분사하여 세척한다. 이로써 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 구동 전압을 공급하는 구동 전압선(63), 데이터선(62)의 분지로서 컨택홀(75a)을 통하여 제1 소스 영역(405a)과 연결되어 있는 제1 소스 전극(65a), 제1 소스 전극(65a)과 이격되어 위치하며 컨택홀(76a)을 통해 제1 드레인 영역(406a)에 연결되어 있는 제1 드레인 전극(66a), 구동 전압선(63)의 분지이며 컨택홀(75b)을 통하여 제2 소스 영역(406a)과 연결되어 있는 제2 소스 전극(65b), 제2 소스 전극(65b)과 이격되어 위치하며 컨택홀(76b)을 통해 제2 드레인 영역(406b)과 연결되어 있는 제2 드레인 전극(66b)을 포함하는 데이터 배선(62, 63, 65a, 65b, 66a, 66b)이 형성된다. 여기서, 본 발명의 일 실시예에 따른 포토레지스트 조성물은 포토레지스트 패턴 박리가 우수할 뿐만 아니라 구리를 포함하는 삼중막을 부식하지 않는다. 따라서 이를 이용하여 형성된 게이트 배선(22, 24, 26, 27, 28)은 도 5를 통해 설명한 바와 같이 포토레지스트 패턴의 제거 후에도 구리 부식이 일어나지 않아 저저항이 유지되며, 배선의 직선성이 우수하다.
이로써 반도체층(40a, 40b), 그 위에 형성된 게이트 전극(26a, 26b) 및 소스 전극(65a, 65b)과 드레인 전극(66a, 66b)으로 구성되며, 게이트 전극(26a, 26b)이 반도체층(40a, 40b)의 상부에 존재하는 탑 게이트 방식의 제1 및 제2 박막 트랜지스터가 완성된다.
이어서, 도 18a 내지 도 18c에 도시된 바와 같이 제2 층간 절연막(72)을 적층하고 패터닝하여 제2 드레인 전극(66b)을 드러내는 컨택홀(72b)을 형성한다.
이어서, 도 19a 내지 도 19c에 도시된 바와 같이 알루미늄(또는 그 합금) 또는 은(또는 그 합금)과 같은 반사성이 우수한 금속을 적층하고 패터닝하여 화소 전극(82)을 형성한다.
이어서, 도 13a 내지 도 13c 에 도시된 바와 같이 화소 전극(82)이 형성되어 있는 제2 층간 절연막(72) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 유기 발광 공간을 제외한 영역에 채워져 있는 격벽(91)을 형성한다. 이어서 유기 발광 공간에는 증착 또는 잉크젯 프린팅 등의 방법으로 유기 발광층(92)을 형성한다.
이어서, 격벽(91) 및 유기 발광층(92) 위에 전도성 유기 물질을 도포하여 버퍼층(95)을 형성하고, 버퍼층(95) 위에 ITO 또는 IZO를 증착하여 공통 전극(100)을 형성한다. 여기서 화소 전극(82)은 ITO, IZO 등의 투명한 또는 도전 물질로 형성할 수 있으며, 이 경우 공통 전극(100)은 알루미늄(또는 그 합금) 또는 은(또는 그 합금)과 같은 반사성이 우수한 금속으로 형성한다.
이상 설명한 본 발명의 실시예들에 따른 박막 트랜지스터 기판의 제조 방법 에서는 게이트 배선과 데이터 배선이 본 발명의 일 실시예에 따른 배선 형성 방법을 적용하여 형성된 예를 들었지만, 이 중 어느 하나에만 상기 배선 형성 방법이 적용되어도 무방하다. 또, 게이트 배선과 데이터 배선이 몰리브덴/구리/질화몰리브덴의 다중막으로 이루어진 경우를 예시하였지만, 구리를 포함하는 단일막, 이중막, 기타 다른 다중막 등에도 동일하게 적용할 수 있음은 물론이다.
또, 본 발명의 일 실시예 및 다른 실시예에 따라 제조된 박막 트랜지스터 기판은 바텀 게이트 방식을 채용하고 있으며, 액정 표시 장치에 사용될 수 있는 경우를 예시하였지만, 이에 제한되지 않으며, 유기 EL 발광 장치에도 적용될 수 있다. 이 경우 바텀 게이트 방식의 박막 트랜지스터가 화소당 스위치용과 구동용의 2개씩 구비될 수 있다. 또한 본 발명의 또 다른 실시예에 따라 제조된 박막 트랜지스터 기판은 탑 게이트 방식의 박막 트랜지스터를 채용하며, 유기 EL 발광 장치에 적용된 경우를 예시하였지만, 화소당 하나의 박막 트랜지스터를 구비하는 액정 표시 장치용 박막 트랜지스터 기판에도 동일하게 적용할 수 있다. 이러한 탑 게이트 방식의 액정 표시 장치는 바람직하기로는 반사형 액정 표시 장치에 사용될 수 있다. 이때, 박막 트랜지스터가 액정 표시 장치용으로 사용될 경우에는 유기 발광층, 격벽 등을 형성하지 않으며, 유기 EL용으로 사용될 경우에는 유기 발광층, 격벽 등을 형성할 수 있음은 물론이다. 그 밖에도 다양한 다른 박막 트랜지스터 기판에 적용될 수 있으며, 이에 대한 구체적인 설명은 본 발명이 모호하게 해석되는 것을 방지하기 위해 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명 은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 포토레지스트 스트리퍼 조성물은 포토레지스트 박리 능력이 우수하며, 구리에 대한 산화 및 부식력이 약하다. 또, 상기 포토레지스트 스트리퍼를 이용한 본 발명의 일 실시예에 따른 배선 형성 방법에 의하면, 포토레지스트막이 잔류 포토레지스트 없이 완전히 제거되며, 구리 도전막의 산화 및 부식이 억제됨으로써, 배선의 신뢰성을 확보할 수 있다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 하부 구조물 상에 구리를 포함하는 도전막을 적층하는 단계;
    상기 도전막 상에 배선을 정의하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 도전막을 식각하는 단계; 및
    부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함하는 포토레지스트 스트리퍼 조성물을 이용하여 상기 포토레지스트 패턴을 박리하는 단계를 포함하는 배선 형성 방법.
  4. 제3 항에 있어서,
    상기 알킬 피롤리돈은 N-메틸 피롤리돈이고, 상기 유기 아민 화합물은 디에 탄올 아민인 배선 형성 방법.
  5. 제3 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계는 상기 포토레지스트 패턴에 대한 상기 포토레지스트 스트리퍼 조성물의 분사 방식으로 진행되는 배선 형성 방법.
  6. 제3 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계는 60 내지 180초 동안 진행되는 배선 형성 방법.
  7. 제3 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계 후에 상기 포토레지스트 패턴의 잔류물을 제거하는 단계를 더 포함하는 배선 형성 방법.
  8. 제7 항에 있어서,
    상기 포토레지스트 패턴의 잔류물을 제거하는 단계는 초순수를 분사하여 상기 포토레지스트 패턴의 잔류물을 세척하는 단계인 배선 형성 방법.
  9. 제3 항에 있어서,
    상기 구리를 포함하는 도전막은 몰리브덴/구리/질화몰리브덴 다중막이고, 상 기 배선은 몰리브덴/구리/질화몰리브덴 다중 배선인 배선 형성 방법.
  10. 제3 항에 있어서,
    상기 하부 구조물은 절연 물질 또는 반도체를 포함하는 배선 형성 방법.
  11. 절연 기판 상에 제1 방향으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 절연 기판 상에 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하며, 상기 게이트 배선과 절연되어 있는 데이터 배선을 형성하는 단계;
    상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되,
    상기 게이트 배선 및/또는 상기 데이터 배선을 형성하는 단계는,
    하부 구조물 상에 구리를 포함하는 도전막을 적층하는 단계;
    상기 도전막 상에 상기 배선을 정의하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 도전막을 식각하는 단계; 및
    부틸 디글리콜 50 내지 70중량%, 알킬 피롤리돈 20 내지 40중량%, 유기 아민 화합물 1 내지 10중량%, 아미노프로필 모르폴린 1 내지 5중량% 및 머캅토 화합물 0.01 내지 0.5중량%를 포함하는 포토레지스트 스트리퍼 조성물을 이용하여 상기 포 토레지스트 패턴을 박리하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11 항에 있어서,
    상기 알킬 피롤리돈은 N-메틸 피롤리돈이고, 상기 유기 아민 화합물은 디에탄올 아민인 박막 트랜지스터 기판의 제조 방법.
  13. 제11 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계는 상기 포토레지스트 패턴에 대한 상기 포토레지스트 스트리퍼 조성물의 분사 방식으로 진행되는 박막 트랜지스터 기판의 제조 방법.
  14. 제11 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계는 60 내지 180초 동안 진행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제11 항에 있어서,
    상기 포토레지스트 패턴을 박리하는 단계 후에 상기 포토레지스트 패턴의 잔류물을 제거하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  16. 제15 항에 있어서,
    상기 포토레지스트 패턴의 잔류물을 제거하는 단계는 초순수를 분사하여 상기 포토레지스트 패턴의 잔류물을 세척하는 단계인 박막 트랜지스터 기판의 제조 방법.
  17. 제11 항에 있어서,
    상기 구리를 포함하는 도전막은 몰리브덴/구리/질화몰리브덴 다중막이고, 상기 게이트 배선 및/또는 상기 데이터 배선은 몰리브덴/구리/질화몰리브덴 다중 배선인 박막 트랜지스터 기판의 제조 방법.
KR1020050067479A 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법 Expired - Lifetime KR101191402B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050067479A KR101191402B1 (ko) 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
TW095121467A TWI452445B (zh) 2005-07-25 2006-06-15 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
CN2006101035111A CN1904742B (zh) 2005-07-25 2006-07-19 光刻胶去除剂组合物以及用该组合物形成布线结构和制造薄膜晶体管基片的方法
US11/493,225 US7820368B2 (en) 2005-07-25 2006-07-25 Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067479A KR101191402B1 (ko) 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070013111A KR20070013111A (ko) 2007-01-30
KR101191402B1 true KR101191402B1 (ko) 2012-10-16

Family

ID=37674029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067479A Expired - Lifetime KR101191402B1 (ko) 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법

Country Status (4)

Country Link
US (1) US7820368B2 (ko)
KR (1) KR101191402B1 (ko)
CN (1) CN1904742B (ko)
TW (1) TWI452445B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846301B2 (ja) * 2004-08-30 2011-12-28 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板の製造方法及びストリッピング組成物
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8012883B2 (en) * 2006-08-29 2011-09-06 Rohm And Haas Electronic Materials Llc Stripping method
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
US20090042388A1 (en) * 2007-08-10 2009-02-12 Zhi-Qiang Sun Method of cleaning a semiconductor substrate
KR101333779B1 (ko) * 2007-08-20 2013-11-29 주식회사 동진쎄미켐 티에프티 엘시디용 칼라 레지스트 박리액 조성물
KR101098207B1 (ko) * 2008-04-25 2011-12-23 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
KR20100070087A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 포토레지스트 박리제 조성물 및 박막 트랜지스터 어레이 기판의 제조 방법
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
KR102412493B1 (ko) * 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN107419282B (zh) * 2016-11-29 2019-04-30 广东剑鑫科技股份有限公司 一种金属剥离剂及其制备方法
KR20190070380A (ko) * 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
KR102067248B1 (ko) * 2018-05-11 2020-01-16 한국자재산업 주식회사 에어로졸 타입의 도막 또는 가스켓 제거용 조성물
CN110277428B (zh) * 2019-03-29 2022-05-20 云谷（固安）科技有限公司 一种柔性有机发光显示面板及显示装置
CN110634795B (zh) * 2019-10-23 2022-12-02 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050096237A1 (en) * 2003-10-30 2005-05-05 Nissan Chemical Industries, Ltd. Maleic acid and ethylene urea containing formulation for removing residue from semiconductor substrate and method for cleaning wafer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
DE60108286T2 (de) * 2000-03-27 2005-12-29 Shipley Co., L.L.C., Marlborough Entfernungsmittel für Polymer
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8236485B2 (en) * 2002-12-20 2012-08-07 Advanced Technology Materials, Inc. Photoresist removal
KR100544888B1 (ko) 2003-05-15 2006-01-24 주식회사 엘지화학 구리 배선용 포토레지스트 스트리퍼 조성물
KR100964801B1 (ko) * 2003-06-26 2010-06-22 동우 화인켐 주식회사 포토레지스트 박리액 조성물 및 이를 이용한 포토레지스트박리방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050096237A1 (en) * 2003-10-30 2005-05-05 Nissan Chemical Industries, Ltd. Maleic acid and ethylene urea containing formulation for removing residue from semiconductor substrate and method for cleaning wafer

Also Published As

Publication number Publication date
TWI452445B (zh) 2014-09-11
CN1904742B (zh) 2011-08-10
US7820368B2 (en) 2010-10-26
KR20070013111A (ko) 2007-01-30
TW200707131A (en) 2007-02-16
US20070020910A1 (en) 2007-01-25
CN1904742A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR101191402B1 (ko) 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7262085B2 (en) Display device
KR102121805B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN100562998C (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN102117826B (zh) 有机发光显示装置及其制造方法
US7553710B2 (en) Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same
JP4970857B2 (ja) エッチング液及びこれを用いた液晶表示装置の製造方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101124569B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20060097648A (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
US20060163741A1 (en) TFT array panel and fabricating method thereof
JP2007027768A (ja) 薄膜トランジスタ基板の製造方法
JP4902299B2 (ja) 表示装置の製造方法
US20080093334A1 (en) Method of producing thin film transistor substrate
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
KR20080107502A (ko) 몰리브덴늄-티타늄 합금막 및 인듐 산화막 식각액 조성물,이를 이용한 식각방법 및 이를 이용한 평판표시장치의제조방법
KR102068964B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060090352A (ko) 박막트랜지스터 기판과 그 제조방법
KR20080010957A (ko) 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20040014183A (ko) 배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050725

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100618

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050725

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120110

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120830

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121009

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121010

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160930

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170928

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210927

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220923

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230925

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240925

Start annual number: 13

End annual number: 13