KR101182857B1

KR101182857B1 - 동기 오차 추적 장치 및 그 방법

Info

Publication number: KR101182857B1
Application number: KR1020080124202A
Authority: KR
Inventors: 강규민; 조상인; 최성우; 최상성
Original assignee: 한국전자통신연구원
Priority date: 2008-12-08
Filing date: 2008-12-08
Publication date: 2012-09-14
Anticipated expiration: 2028-12-08
Also published as: US20100142596A1; KR20100065724A; US7953199B2

Abstract

본 발명은 동기 오차 추적 장치 및 그 방법에 관한 것이다.

본 발명은 데이터 전송 구간에서 시간 및 주파수 오차 등으로 인하여 발생하는 동기 오차를 추정한 후 보정하기 때문에, 병렬 처리 구조의 DS-UWB(Direct Sequence Ultra WideBand) 시스템의 수신부 성능을 향상시킨다. 또한, 새로운 상관 연산기의 추가 없이도 초기 동기화 과정 또는 채널 추정을 위해 설계된 모듈을 공유하여 사용하기 때문에 시스템의 복잡도를 줄일 수 있다. 또한, 초기 동기화 과정에서 획득한 결합 마크 값 및 동기 위치값 등을 사용하기 때문에 시스템 성능의 안정성을 유지할 수 있다.

동기 오차 추적, UWB, Ultra-wideband

Description

동기 오차 추적 장치 및 그 방법{Synchronization tracking apparatus and method thereof}

본 발명은 동기 오차 추적 장치 및 그 방법에 관한 것이다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-071-03, 과제명: 초고속 멀티미디어 전송 UWB 솔루션 개발].

DS-UWB(Direct Sequence Ultra WideBand) 시스템은 초광대역의 주파수를 사용하여 신호를 전송하기 때문에, 신호 전송시 전송 채널의 다중 경로에 의한 다중 경로 페이딩, 송수신부 기저 대역에서 사용하는 시스템 클럭간에 발생하는 시간 오차(Timing offset), 무선 주파수(RF: Radio Frequency) 송수신기에 사용되는 국부 발진기(Local oscillator)의 불일치로 인해 발생하는 주파수 오차(Frequency offset) 등에 의해 신호의 동기 오차가 심하게 발생하게 된다. 이와 같이 시간 오차와 주파수 오차가 발생하면 심볼간 간섭(ISI: Inter Symbol Interference)으로 인해 UWB 시스템 수신부의 성능이 저하되기 때문에, 초기 프리앰블(Preamble) 전송구간 뿐만 아니라 데이터(Payload) 전송 구간에서도 지속적으로 동기 오차를 추적 하여 보상해 주어야 한다.

동기 오차를 보상하기 위한 많은 방법이 알려져 왔는데, 이러한 방법들은 초광대역 주파수 대역을 사용하여 패킷 데이터 통신을 수행하는 DS-UWB 시스템에는 효율적이지 못하다.

또한, 기존의 CDMA(Code Division Multiple Access) 시스템에서는 주파수 오차를 보상하고 패킷 동기와 심볼 동기를 맞추기 위해 각각의 모듈을 설계하고 사용하고 있기 때문에, 시스템이 복잡하다. 예를 들어, IS-95(Industry Standard 95) 또는 WCDMA(Wideband CMDA) 시스템에서는 초기 동기화를 위해 기지국에서 단말로 파일롯 신호를 보내 이로부터 초기 코드 동기를 획득하는 방법을 사용하고 있다. 그러나, UWB 시스템에서는 하나의 피코넷(Piconet)에서 통신을 할 때 파일롯 신호 대신 프리앰블 시퀀스를 보내 이로부터 초기 심볼 동기 및 프레임 동기를 획득해야 한다. 또한, 송수신부에서 각각 사용하는 클럭간에 발생하는 주파수 옵셋에 의한 동기 오차도 추가적으로 보상해야 하는 문제점이 있다.

이 외에도 하나의 탐색기 블록을 사용하여 초기 심볼 동기 및 프레임 동기를 동시에 획득할 뿐만 아니라 주파수 옵셋에 의한 동기 오차도 추가적으로 보상할 수 있는 초기 동기 획득 방법이 제안되었다. 그러나, 기존의 초기 동기 획득 방법은 병렬 처리 구조로 설계된 DS-UWB 시스템에 효율적으로 적용할 수는 있지만, 프리앰블 패턴에 전송되는 프리앰블 전송 구간에만 적용되기 때문에 데이터 전송 구간에서는 적용될 수 없다는 단점이 있다.

따라서, 본 발명은 동기 오차 추적 장치 및 그 방법에 관한 것으로 보다 상세하게는 병렬 처리 구조로 설계된 DS-UWB 시스템에서 상관 검출기 출력 값을 사용하여 동기 오차를 보정하고 추정하는 동기 추적 장치 및 추적 방법을 제공한다.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 하나의 특징인 송신부로부터 송출된 입력 신호의 동기 오차를 추정하는 장치는,

상기 입력 신호를 복수의 복소수 신호로 입력받아 상관 연산 처리를 수행하여 복수의 복소수 상관 연산 처리 값으로 출력하는 디지털 상관 검출기; 상기 복수의 복소수 상관 연산 처리 값을 입력받아 전력 값을 계산하여, 복수의 전력 값으로 출력하는 전력 계산기; 상기 복수의 전력 값을 입력받아 제1 에너지 값, 제2 에너지 값 및 제3 에너지 값을 계산하는 전력 결합기; 및 상기 세 개의 에너지 값의 크기를 비교하여, 상기 입력 신호의 동기 위치를 결정하여 검출하는 동기 검출기를 포함한다.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 또 다른 특징인 송신부로부터 송출된 입력 신호의 동기 오차를 추정하는 방법은,

상기 입력 신호를 복수의 복소수 신호로 입력받아 미리 저장된 확산 코드와 상관 연산을 수행하여 복수의 복소수 상관 연산 처리 값으로 출력하는 단계; 상기 복수의 복소수 상관 연산 처리 값을 토대로 전력 값을 계산하고, 계산된 전력 값과 미리 저장되어 있는 동기 위치 값 및 결합 마크 값을 이용하여 온 타임(On_time) 에너지, 전진 타임(Early_time) 에너지 값 및 후진 타임(Late_time) 에너지 값을 계산하는 단계; 및 상기 온 타임 에너지 값, 전진 타임 에너지 값 및 후진 타임 에너지 값의 크기를 토대로 상기 입력 신호의 동기 위치를 결정하여 검출하는 단계를 포함한다.

본 발명에 따르면 데이터 전송 구간에서 시간 및 주파수 오차 등으로 인하여 발생하는 동기 오차를 추정한 후 보정하기 때문에, 병렬 처리 구조의 DS-UWB 시스템의 수신부 성능을 향상시킨다.

또한, 새로운 상관 연산기의 추가 없이도 초기 동기화 과정 또는 채널 추정을 위해 설계된 모듈을 공유하여 사용하기 때문에 시스템의 복잡도를 줄일 수 있다. 또한, 초기 동기화 과정에서 획득한 결합 마크 값 및 동기 위치값 등을 사용하기 때문에 시스템 성능의 안정성을 유지할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

이하 도면을 참조로 본 발명의 실시예에 따른 동기 추적 장치 및 방법에 대하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 모뎀 수신부의 동기 추적기의 구조도이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 DS-UWB 모뎀 수신부의 동기 추적기(200)는 디지털 상관 검출기(210), 전력 계산기(220), 전력 결합기(230) 및 동기 검출기(240)를 포함한다.

동기 추적기(200)의 앞단에서는 모뎀 송신부에서 송출된 신호를 모뎀 수신부의 RF 처리단(도면 미도시)이 기저대역(baseband)으로 변환하여, 변환된 아날로그 신호를 ADC(Analog to Digital Converter)(100)로 보낸다. ADC(100)에서는 기저대역의 아날로그 신호를 디지털 신호로 변환하고, 변환된 수신 입력 신호를 병렬 처리하기 위해 동기 추적기(200)의 디지털 상관 검출기(210)로 전달한다.

디지털 상관 검출기(210)의 입력단에서는 수신 입력 신호를 병렬로 처리하기 위하여, 24개의 복소수 형태의 신호를 입력받아 상관 연산 처리하고 24개의 결과 값을 전력 계산기(220)로 출력한다.

전력 계산기(220)는 디지털 상관 검출기(210)로부터 수신한 24개의 결과 값을 사용하여 24개의 전력 값을 계산하고, 계산된 전력 값은 전력 결합기(230)로 전달된다. 전력 결합기(230)는 본 발명의 실시예에 따라 세 가지 종류의 에너지 값을 계산하고, 그 에너지 값을 동기 검출기(240)로 전달한다.

동기 검출기(240)는 전력 결합기(230)로부터 전달받은 세 개의 에너지 값을 비교하여, 현재의 동기 위치 값(Sync_position)을 계속 유지할 것인지 또는 앞이나 뒤로 한 개 칩(chip) 간격만큼 동기 위치를 이동시킬지 여부를 결정한다. 결정된 동기 위치 값은 레지스터(도면 미도시)에 저장된다. 이때 ADC(100)는 샘플 클럭에 맞춰 동작하고, 동기 추적기(200) 내의 모든 구성 요소들은 샘플 클럭보다 24배 느린 시스템 클럭으로 동작한다.

이하 동기 추적기(200)내의 구성 요소에 대해 상세히 설명하기로 한다. 먼저 디지털 상관 검출기(210)에 대하여 도 2를 참조로 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 병렬 처리 구조의 디지털 상관 검출기의 구조도이다.

도 2에 도시된 바와 같이, 디지털 상관 검출기(210)는 버퍼(211, 212)와 다수의 상관 검출 연산기를 포함한다.

버퍼(211, 212)는 24 칩 크기의 상위 버퍼(211)와 하위 버퍼(212)로 구성되며, ADC(100)로부터 수신한 24개의 복소수 형태의 신호인 복소수 입력 값은 상위 버퍼(211)와 하위 버퍼(212)에 다음 수학식 1과 같은 형태로 저장된다.

그리고, 버퍼(211, 212)에 저장된 복소수 입력 값은 다음 수학식 2와 같이 표현될 수 있다.

여기서,

와

는 각각 복소수 입력 신호의 실수부 및 허수부 신호를 의미한다.

상위 버퍼(211)와 하위 퍼버(212)에 있는 총 48 칩 입력 신호로부터 24개의 상관 검출 연산기(214-0 ～ 214-23)에 사용될 길이가 M인 24개의 입력 버퍼값을 버퍼(214-0 ～ 214-23)에 저장한다. 상관 검출 연산기(214-0 ～ 214-23)는 길이가 M인 24개의 입력 버퍼 값과 길이가 M인 확산 코드를 상관 연산하여, 연산된 결과 값을 전력 계산기(220)로 전달한다.

다음은 상관 검출 연산기의 구조에 대하여 도 3을 참조로 설명하기로 한다. 본 발명의 실시예에서는 설명의 편의를 위하여 임의의 위치 즉, k번째 위치에 있는 상관 검출 연산기(214-k)의 구조를 예로 하여 설명한다.

도 3은 본 발명의 실시예에 따른 임의의 상관 검출 연산기의 구조도이다.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 24개의 상관 검출 연산기 중 k번째인 상관 검출 연산기(214-k)는 제1 상관 검출 모듈(215-1) 및 제2 상관 검출 모듈(215-2)을 포함한다. 그리고, 본 발명의 실시예에서는 24개의 병렬 처리를 예로 하여 설명하기 때문에, 각각의 상관 검출 모듈(215-1, 215-2)은 복수개의 곱셈기(216-1 ～ 216-M, 218-1 ～ 215-M)와 복수개의 덧셈기(217-2 ～ 217-M, 219-2 ～ 219-M)를 포함한다.

제1 상관 검출 모듈(215-1)의 곱셈기(216-1 ～ 216-M)는 각각 길이가 M인 실수부측 입력 버퍼 값과 수신기에서 이미 알고 있는 길이가 M인 확산 코드를 곱한다. 곱셈기(216-1 ～ 216-M)에서 곱해진 결과를 각각 수신한 덧셈기(217-2 ～ 217-M)는 결과 값들을 각각 더하는 상관 연산을 수행하여, k번째 실수부 상관 연산 결과값을 얻는다. 이와 동일하게, 제2 상관 검출 모듈(215-2)의 곱셈기(218-1 ～ 218-M)는 길이가 M인 허수부측 입력 버퍼 값과 길이가 M인 확산 코드를 곱하고, 덧셈기(219-2 ～ 219-M)는 곱셈기(218-1 ～ 218-M)에서 각각 곱한 값을 더하는 상관 연산을 수행하여, k번째 허수부 상관 연산 결과값을 얻는다.

k번째 상관 검출 연산기(214-k)의 상관 연산값은 다음 수학식 3과 같이 주어진다.

여기서

와

는 각각 k번째 상관 검출 연산기(214-k)에서 구해진 실수부 및 허수부측 상관 연산 결과값을 의미한다.

이와 같이 구해진 상관 연산 결과값은 전력 계산기(220)로 전달된다. 다음은 전력 계산기(220)의 구조에 대하여 도 4를 참조로 상세히 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 전력 계산기의 구조도이다.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 전력 계산기는 24개의 전력 계산 모듈(221-0 ～ 221-23)을 포함한다.

도 3에서 k번째 상관 검출 연산기(214-k)에서 구해진 상관 연산 결과값은 k번째 전력 계산 모듈(221-k)로 입력된다. k번째 전력 계산 모듈(221-k)은 복소수의 상관 연산 결과값의 실수부 입력 신호와 허수부 입력 신호를 각각 제곱 연산 모듈(222, 223)에서 제곱한 후, 그 결과를 덧셈 모듈(224)에서 더하여 전력 결과값을 구한다.

나머지 전력 계산 모듈도 k번째 전력 계산 모듈(221-k)에서 설명한 바와 같이 동일하게 구성하여 전력 결과값을 얻는다. 상기와 같이 k번째 전력 계산 모듈(221-k)에서 구한 전력 결과값은 수학식 4와 같이 표현될 수 있다.

이와 같은 전력 결과값은 전력 결합기(230)로 전달되며, 본 발명의 실시예에 따른 전력 결합기(230)의 구조에 대하여 도 5를 참조로 설명하기로 한다.

도 5는 본 발명의 실시예에 따른 전력 결합기의 구조도이다.

도 5에 도시된 바와 같이, 전력 결합기(230)는 제1 전력 결합 모듈(231), 제2 전력 결합 모듈(232) 및 제3 전력 결합 모듈(233)을 포함한다.

제1 전력 결합 모듈(231)은 온 타임(On_time) 에너지 값을 구하기 위한 전력 결합 모듈이고, 제2 전력 결합 모듈(232)은 전진 타임(Early_time) 에너지 값을 구하기 위한 전력 결합 모듈이며, 제3 전력 결합 모듈(233)은 후진 타임(Late_time) 에너지 값을 구하기 위한 전력 결합 모듈이다. 본 발명의 실시예에 따른 전력 결합기(230)는 이와 같은 세 가지 종류의 전력값을 구하기 위하여 레지스터에 저장되어 있는 결합 마크값과 동기 위치값을 사용할 뿐만 아니라, 전력 계산기(220)로부터 전달된 24개의 전력 결과값을 사용하여 전력값을 구한다.

전력 계산기(220)로부터 전달된 24개의 전력 결과값은 전력 결합기(230)내에 있는 48 칩 크기의 전력 버퍼에 다음 수학식 5와 같이 저장된다. 전력 버퍼는 상위 전력 버퍼(231-1)와 하위 전력 버퍼(231-2)로 구성된다.

n번째 심볼 전송 구간에서 구한 온 타임 에너지 값, 전진 타임 에너지 값 및 후진 타임 에너지 값은 각각 다음 수학식 6 내지 수학식 8과 같이 주어진다.

여기서

은 n번째 심볼 전송 구간 동안 레지스터에 저장되어 있는 동기 위치값을 나타낸다. 그리고

는 n번째 심볼 k번째 샘플 위치에 해당하는 결합 마크 값을 나타낸다.

온 타임 에너지 값(E₀(n))을 계산하는 경우를 예로 하여 설명하면, 48개의 결합 마크 값 중에서 동기 위치값에서부터 시작하여 24개의 연속된 결합 마크 값을 참조하여 그 값이 "1"이면 에너지 값 계산시 해당되는 전력 결과 값을 포함시켜 처리한다. 그러나 값이 "0"이면 해당되는 전력 결과 값을 포함시키지 않는다.

전진 타임 에너지 값(E₁(n)) 및 후진 타임 에너지 값(E₂(n))도 온 타임 에너지 값과 동일한 방법으로 계산한다. 그리고 초기 동기화 과정에서 48개의 결합 마크 값 및 동기 위치 값을 구하는 방법은, 이미 알려진 사항으로 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다.

수학식 6 내지 수학식 8과 같이 구한 온 타임 에너지 값, 전진 타임 에너지 값 및 후진 타임 에너지 값은 동기 검출기(240)로 전달된다. 동기 검출기(240)는 먼저 전진 타임 에너지 값의 크기와 온 타임 에너지 값의 크기를 비교한다. 만약 전진 타임 에너지 값의 크기가 온 타임 에너지 값의 크기보다 클 경우, 동기 위치 값을 1만큼 감소한다.

그러나 전진 타임 에너지 값의 크기가 온 타임 에너지 값 보다 작을 경우, 후진 타임 에너지 값의 크기와 온 타임 에너지 값의 크기를 비교한다. 비교 결과 후진 타임 에너지 값의 크기가 온 타임 에너지 값의 크기보다 클 경우, 동기 위치 값을 1만큼 증가시킨다. 그렇지 않을 경우, 동기 위치 값에 변화를 주지 않는다. 이상과 같이 검출된 동기 위치 값은 레지스터에 저장한 후, 다음 심볼 전송 구간 동안 계속적으로 사용한다.

이상에서 설명한 병렬 처리를 위한 동기 추적기를 토대로 동기 위치를 추적 하는 방법에 대하여 도 6을 참조로 설명하기로 한다.

도 6은 본 발명의 실시예에 따른 병렬 처리 구조의 DS-UWB 시스템에 적합한 동기 위치 추적 방법에 대한 흐름도이다.

도 6에 도시된 바와 같이, ADC(100)를 거쳐 디지털 신호로 변환된 수신 입력 신호를 병렬 처리하기 위해, 디지털 상관 검출기(210)의 입력단에서는 24개의 신호를 입력받아 상관 연산 처리한 후(S100), 24개의 상관 연산 결과 값을 전력 계산기(220)로 전달한다.

전력 계산기(220)는 입력된 상관 연산 결과값으로부터 24개의 전력 값을 계산한 후(S110), 24개의 전력 값을 전력 결합기(230)로 전달한다. 전력 결합기(230)는 전력 계산기(220)로부터 수신한 24개의 전력 값과 미리 레지스터에 저장되어 있는 결합 마크 값 및 동기 위치 값을 사용하여 온 타임 에너지 값, 전진 타임 에너지 값, 후진 타임 에너지 값을 각각 계산한다(S120).

전력 결합기(230)가 계산한 온 타임 에너지 값, 전진 타임 에너지 값, 후진 타임 에너지 값은 동기 검출기(240)로 전달된다. 동기 검출기(240)는 수신한 온 타임 에너지 값, 전진 타임 에너지 값, 후진 타임 에너지 값 중 먼저 온 타임 에너지 값과 전진 타임 에너지 값을 비교한다(S130). 만약, 전진 타임 에너지 값이 온 타임 에너지 값 보다 큰 경우 동기 위치 값을 1만큼 감소시키고(S140), 그렇지 않으면 다음 단계인 후진 타임 에너지 값과 온 타임 에너지 값을 비교한다(S150).

만약 후진 타임 에너지 값이 온 타임 에너지 값 보다 크면, 동기 위치 값을 1만큼 증가시키고(S160), 그렇지 않으면, 동기 위치 값에 변화를 주지 않은 채 데 이터 전송을 수행한다. 일정 시간이 경과한 후 또는 미리 설정된 시간 후에 데이터 전송이 완료되었는지 여부를 확인하여(S170), 전송이 완료되었으면 동기 위치 추적 알고리즘을 종료한다. 그러나, 데이터 전송이 완료되지 않은 경우, S100 단계 이후의 절차를 반복 수행한다.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 4는 본 발명의 실시예에 따른 전력 계산기의 구조도이다.

도 5는 본 발명의 실시예에 따른 전력 결합기의 구조도이다.

Claims

송신부로부터 송출된 입력 신호의 동기 오차를 추정하는 장치에 있어서,

상기 입력 신호를 복수의 복소수 신호로 입력받아 상관 연산 처리를 수행하여 복수의 복소수 상관 연산 처리 값으로 출력하는 디지털 상관 검출기;

상기 복수의 복소수 상관 연산 처리 값 중 연속된 결합 마크 값을 토대로, 결합 마크 값이 1인 상관 연산 처리 값을 입력받아 전력 값을 계산하여, 복수의 전력 값으로 출력하는 전력 계산기;

상기 복수의 전력 값을 입력받아 제1 에너지 값, 제2 에너지 값 및 제3 에너지 값을 계산하는 전력 결합기; 및

상기 세 개의 에너지 값의 크기를 비교하여, 상기 입력 신호의 동기 위치를 결정하여 검출하는 동기 검출기

를 포함하는 동기 오차 추정 장치.
제1항에 있어서,

상기 디지털 상관 검출기는,

상기 복수의 복소수 신호를 입력받아 저장하는 버퍼; 및

상기 버퍼에 저장된 상기 복수의 복소수 신호를 각각 입력받아, 미리 저장된 확산 코드와 상관 연산을 수행하는 상관 검출 연산기

를 포함하는 동기 오차 추정 장치.
제2항에 있어서,

상기 상관 검출 연산기는,

상기 복수의 복소수 신호 중 실수부 신호와 상기 확산 코드를 상관 연산하는 제1 상관 검출 연산 모듈; 및

상기 복수의 복소수 신호 중 허수부 신호와 상기 확산 코드를 상관 연산하는 제2 상관 검출 연산 모듈

을 포함하는 동기 오차 추정 장치.
제1항에 있어서,

전력 계산기는,

상기 입력되는 복소수 상관 연산 처리 값의 실수부 값과 허수부 값을 각각 제곱 연산하는 제곱 연산 모듈; 및

상기 각각 제곱 연산된 실수부 값과 허수부 값을 더하여 전력 계산 값으로 출력하는 덧셈 모듈

을 포함하는 동기 오차 추정 장치.
제1항에 있어서,

상기 전력 결합기는,

상기 전력 계산 값과 미리 저장되어 있는 결합 마크 값 및 동기 위치 값을 이용하여 제1 에너지 값을 계산하는 제1 전력 결합 모듈;

상기 전력 계산 값과 미리 저장되어 있는 결합 마크 값 및 동기 위치 값을 이용하여 제2 에너지 값을 계산하는 제2 전력 결합 모듈; 및

상기 전력 계산 값과 미리 저장되어 있는 결합 마크 값 및 동기 위치 값을 이용하여 제3 에너지 값을 계산하는 제3 전력 결합 모듈

을 포함하는 동기 오차 추정 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

제1 에너지는 온 타임 에너지, 제2 에너지는 전진 타임 에너지, 제3 에너지는 후진 타임 에너지인 동기 오차 추정 장치.
동기 오차 추적 장치가 송신부로부터 송출된 입력 신호의 동기 오차를 추정하는 방법에 있어서,

상기 동기 오차 추적 장치가 상기 입력 신호를 복수의 복소수 신호로 입력받아 미리 저장된 확산 코드와 상관 연산을 수행하여 복수의 복소수 상관 연산 처리 값으로 출력하는 단계;

상기 동기 오차 추적 장치가 상기 복수의 복소수 상관 연산 처리 값 중 연속된 결합 마크 값을 토대로, 결합 마크 값이 1인 상관 연산 처리 값을 토대로 전력 값을 계산하고, 계산된 전력 값과 미리 저장되어 있는 동기 위치 값 및 결합 마크 값을 이용하여 온 타임 에너지, 전진 타임 에너지 값 및 후진 타임 에너지 값을 계산하는 단계; 및

상기 동기 오차 추적 장치가 상기 온 타임 에너지 값, 전진 타임 에너지 값 및 후진 타임 에너지 값의 크기를 토대로 상기 입력 신호의 동기 위치를 결정하여 검출하는 단계

를 포함하는 동기 오차 추정 방법.
제7항에 있어서,

상기 동기 위치를 결정하여 검출하는 단계는,

상기 온 타임 에너지 값의 크기와 상기 전진 타임 에너지 값의 크기를 비교하는 단계;

상기 온 타임 에너지 값의 크기가 상기 전진 타임 에너지 값의 크기보다 크면, 상기 온 타임 에너지 값의 크기와 상기 후진 타임 에너지 값의 크기를 비교하는 단계;

상기 온 타임 에너지 값의 크기가 상기 후진 타임 에너지 값의 크기보다 크면, 상기 미리 저장되어 있는 동기 위치 값을 동기 위치로 결정하는 단계

를 포함하는 동기 오차 추정 방법.
제8항에 있어서,

상기 온 타임 에너지 값의 크기가 상기 전진 타임 에너지 값의 크기보다 작으면,

상기 미리 저장되어 있는 동기 위치 값이 하나 감소하도록 동기 위치를 결정하는 단계

를 포함하는 동기 오차 추정 방법.
제8항에 있어서,

상기 온 타임 에너지 값의 크기가 상기 후진 타임 에너지 값의 크기보다 작 으면,

상기 미리 저장되어 있는 동기 위치 값이 하나 증가하도록 동기 위치를 결정하는 단계

를 포함하는 동기 오차 추정 방법.
제7항에 있어서,

상기 미리 저장되어 있는 동기 위치 값 및 결합 마크 값은 초기 동기화 과정에서 획득한 값인 동기 오차 추정 방법.