KR101168387B1 - Fuse test circuit - Google Patents
Fuse test circuit Download PDFInfo
- Publication number
- KR101168387B1 KR101168387B1 KR1020100067320A KR20100067320A KR101168387B1 KR 101168387 B1 KR101168387 B1 KR 101168387B1 KR 1020100067320 A KR1020100067320 A KR 1020100067320A KR 20100067320 A KR20100067320 A KR 20100067320A KR 101168387 B1 KR101168387 B1 KR 101168387B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- resistor
- signal
- state
- comparison signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
- G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
- G11C2229/76—Storage technology used for the repair
- G11C2229/766—Laser fuses
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 퓨즈 저항, 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 비교하는 비교부, 및 시스템에 저장된 퓨즈 저항의 퓨즈 데이터를 입력받고, 퓨즈 데이터 및 비교부의 출력 신호에 따라 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하는 퓨즈 테스트 회로를 제공한다.The present invention receives the fuse resistance, the comparison unit for comparing the fuse resistance with the first reference resistor and the second reference resistor, and the fuse data of the fuse resistor stored in the system is input, the normality of the fuse resistance according to the output signal of the fuse data and the comparison unit Provided is a fuse test circuit including a determiner that outputs a signal for determining whether or not.
Description
본 발명은 퓨즈 테스트 회로와 관련된다.The present invention relates to a fuse test circuit.
일반적인 퓨즈 회로는 반도체 메모리 장치에도 적용되어 사용될 수 있다. The general fuse circuit may be applied to a semiconductor memory device.
예를 들어, 퓨즈 회로는 반도체 메모리 장치의 제작 공정이 완료된 후에 불량이 발생한 셀과 리던던시 셀과의 대체하기 위해 사용될 수 있다. For example, the fuse circuit may be used to replace a defective cell and a redundancy cell after the fabrication process of the semiconductor memory device is completed.
이 경우 반도체 메모리 장치를 포함하는 시스템은 퓨즈 회로를 사용하여 불량이 발생한 셀과의 연결을 차단하고, 리던던시 회로를 사용하여 위 셀을 대체한다.In this case, a system including a semiconductor memory device uses a fuse circuit to disconnect a defective cell and replaces the above cell using a redundancy circuit.
도 1a는 종래 기술에 따른 퓨즈 회로를 나타낸다.1a shows a fuse circuit according to the prior art.
도 1a를 참고하면, 종래 기술에 따른 퓨즈 회로는 퓨즈 저항 R을 포함한다. 퓨즈 저항 R에는 전류 I가 흐르는데, 레이저를 이용하여 저항 R에 에너지를 가하여 블로잉(Blowing) 시키는 방식을 사용하여 퓨즈 저항 R을 단절시킴으로써 전류 I가 더 이상 흐르지 않도록 한다.Referring to FIG. 1A, a fuse circuit according to the prior art includes a fuse resistor R. FIG. A current I flows through the fuse resistor R. The fuse resistor R is disconnected by applying energy to the resistor R using a laser to blow the current I so that the current I no longer flows.
도 1b는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 이상적인 분포를 나타낸다.1B shows an ideal distribution of fuse resistors included in a fuse circuit according to the prior art.
도 1b를 참고하면, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항 R은 연결된 상태일 때 RA 이하의 값을 갖는다. 즉 RA 이하의 값을 가질 때 퓨즈 저항이 연결된 상태로 판단한다.Referring to FIG. 1B, a fuse resistor R included in a fuse circuit according to the related art has a value of RA or less when connected. That is, when it has a value of RA or less, it is determined that the fuse resistor is connected.
한편, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항 R은 단절된 상태일 때 RB 이상의 값을 갖는다. 즉, RB 이상의 값을 가질 때 퓨즈 저항 R이 단절된 상태로 판단한다.On the other hand, the fuse resistor R included in the fuse circuit according to the prior art has a value of RB or more when disconnected. That is, when it has a value of RB or more, it is determined that the fuse resistor R is disconnected.
종래 기술에 따른 퓨즈 회로가 정상으로 동작하는지 여부를 판단하기 위해서는 먼저 퓨즈 회로에 과전류 미만의 전류를 흘리면서 퓨즈 저항을 측정하여 그 값이 RA 이하의 값을 가지는지 확인한다. 만약 퓨즈 저항이 RA 이하라면 정상적인 퓨즈 회로이고, 퓨즈 저항이 RA를 초과하면 불량이 발생한 퓨즈 회로이다.In order to determine whether the fuse circuit according to the related art operates normally, first, a fuse resistance is measured while flowing a current less than an overcurrent to the fuse circuit, and it is checked whether the value has a value of RA or less. If the fuse resistance is less than RA, it is a normal fuse circuit. If the fuse resistance exceeds RA, it is a defective fuse circuit.
그리고 나서 퓨즈 회로에 과전류 이상의 전류를 흘리면서 퓨즈 저항을 측정한다. 그 값이 RB 이상의 값을 가지는지 확인한다. 만약 퓨즈 저항이 RB 이상이라면 정상적인 퓨즈 회로이고, 퓨즈 저항이 RB 미만이라면 불량이 발생한 퓨즈 회로이다.The fuse resistance is then measured while passing a current above the overcurrent in the fuse circuit. Check that the value is greater than or equal to RB. If the fuse resistance is more than RB, the fuse circuit is normal. If the fuse resistance is less than RB, the fuse circuit is defective.
도 2는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 실제 분포를 나타낸다.Figure 2 shows the actual distribution of the fuse resistance included in the fuse circuit according to the prior art.
도 2를 참고하면, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항은 도 1b와 달리 불량인 퓨즈 저항들을 포함한다.Referring to FIG. 2, a fuse resistor included in a fuse circuit according to the related art includes defective fuse resistors, which are different from those of FIG. 1B.
예를 들어, A 및 B와 같은 경우는 퓨즈 저항이 불량인 대표적인 예이다.For example, A and B are representative examples of a bad fuse resistance.
먼저 A의 경우 퓨즈 저항이 연결된 상태임에도 불구하고, 퓨즈 저항이 크게 나타나는 경우이다. 예를 들어, 퓨즈 저항에 크랙(Crack)이 발생하거나, 퓨즈 저항에 누설 전류가 발생할 때, 퓨즈 저항이 이 영역에 속하게 된다.First, in the case of A, the fuse resistance is large even though the fuse resistor is connected. For example, when a crack occurs in the fuse resistor or a leakage current occurs in the fuse resistor, the fuse resistor belongs to this region.
다음으로 B의 경우 퓨즈 저항이 단절된 상태임에도 불구하고, 여전히 전류가 흐르는 경우이다. 예를 들어, 퓨즈 저항에 단절된 후에 다시 재연결 되거나, 불완전하게 단절되어 미세하게 연결된 부분이 있거나, 불완전한 파열(Rupture)이 이루어질 때, 퓨즈 저항이 이 영역에 속하게 된다.Next, in the case of B, although the fuse resistor is disconnected, current is still flowing. For example, when a fuse is reconnected after being disconnected to a fuse resistor, an incompletely disconnected part is finely connected, or an incomplete rupture occurs, the fuse resistor falls into this region.
일반적으로 안티 퓨즈는 퓨즈의 양단에 고전압을 인가하여 게이트 옥사이드(Gate Oxide)를 터트림과 동시에 게이트 폴리 실리콘(Gate poly silicon) 물질을 순간적으로 녹여서 재 연결시키는 과정을 거치며, 이 일련의 과정을 파열(Rupture) 라고 표현한다. In general, an anti-fuse applies a high voltage to both ends of the fuse to burst the gate oxide, and simultaneously melts and reconnects the gate poly silicon material. Expressed as (Rupture).
이러한 파열 과정 이후에 퓨즈의 상태는 고저항에서 저저항 상태로 바뀌게 된다. 즉, 반도체 메모리 방치에서 사용되는 퓨즈는 레이저를 이용하여 블로잉 시키는 것을 의미한다. 블로잉 이전에는 저저항 상태, 블로잉 이후에는 고저항 상태로 바뀌게 된다. 그리고, 안티 퓨즈는 퓨즈 저항을 고전압으로 파열시키는 것으로, 파열 과정 이전에는 고저항 상태, 파열 과정 이후에는 저저항 상태로 바뀌게 된다. After this rupture process, the fuse changes from a high resistance to a low resistance. In other words, the fuse used in the semiconductor memory device is blown using a laser. The low resistance state before blowing and the high resistance state after blowing. In addition, the anti-fuse causes the fuse resistor to rupture at a high voltage, and then changes to a high resistance state before the rupture process and a low resistance state after the rupture process.
이처럼 퓨즈 저항이 A 및 B 영역에 분포하게 되면, 연결 또는 단절 상태가 아닌 불완전한 영역에 속하기 때문에 퓨즈 회로와 연결된 회로들이 정확하게 동작할 수 없게 된다. 따라서 퓨즈 저항이 이 영역에 속하는 퓨즈 회로를 테스트하여, 불량인 퓨즈 회로를 검출해 낼 필요가 있다.When the fuse resistors are distributed in the A and B regions, the fuse circuits and the circuits connected to the fuse circuits cannot operate correctly because they belong to an incomplete region instead of a connected or disconnected state. Therefore, it is necessary to test the fuse circuit in which the fuse resistance belongs to this area, and to detect a defective fuse circuit.
본 발명은 퓨즈 회로를 사용하는 시스템에서 퓨즈 회로에 포함된 퓨즈 저항을 단절 또는 연결 상태로 설정하였을 때, 퓨즈 저항이 설정대로 단절 또는 연결되었는지 여부를 테스트하는 기술과 관련된다.The present invention relates to a technique for testing whether a fuse resistor is disconnected or connected as set when a fuse resistor included in a fuse circuit is set to a disconnected or connected state in a system using a fuse circuit.
본 발명은 퓨즈 저항; 활성화 신호가 활성화되면 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 동시에 비교하고, 퓨즈 저항과 제 1 기준 저항을 비교하여 제 1 비교 신호를 출력하는 제 1 비교부와 퓨즈 저항과 제 2 기준 저항을 비교하여 제 2 비교 신호를 출력하는 제 2 비교부를 포함하는 비교부; 및 시스템에 저장된 퓨즈 저항의 상태가 단절 상태인지 연결 상태인지를 나타내는 퓨즈 데이터를 입력받고, 퓨즈 데이터 및 비교부의 출력 신호에 따라 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하고, 판단부는 퓨즈 데이터, 제 1 비교 신호 및 제 2 비교 신호가 모두 단절 상태이거나 모두 연결 상태이면 정상으로 판단하기 위한 판단신호를 출력하고, 퓨즈 데이터, 제 1 비교 신호 및 제 2 비교 신호가 모두 일치하지 않으면 불량으로 판단하기 위한 판단신호를 출력하는 것을 특징으로 한다.The present invention is a fuse resistor; When the enable signal is activated, the fuse resistor and the second reference resistor are simultaneously compared with each other, and the first comparator and the fuse resistor and the second reference are configured to output the first comparison signal by comparing the fuse resistor with the first reference resistor. A comparator including a second comparator for comparing a resistance to output a second comparison signal; And a determination unit configured to receive fuse data indicating whether a state of the fuse resistor stored in the system is a disconnected state or a connected state, and output a signal for determining whether the fuse resistor is normal according to the output signal of the fuse data and the comparator. The determination unit outputs a determination signal for determining that the fuse data, the first comparison signal and the second comparison signal are all disconnected or connected, and the fuse data, the first comparison signal, and the second comparison signal do not all match. If not, it is characterized in that for outputting a determination signal for determining the failure.
본 발명은 퓨즈 회로를 테스트하여 시스템에서 설정한 퓨즈 저항의 상태대로 실제 퓨즈 저항이 설정되었는지 여부를 테스트할 수 있다.The present invention can test the fuse circuit to test whether the actual fuse resistance is set according to the state of the fuse resistance set in the system.
또한 본 발명은 퓨즈 저항이 연결 또는 단절 상태가 아닌 상태에 있는 불량 퓨즈 회로를 검출해 낼 수 있다.In addition, the present invention can detect a defective fuse circuit in which the fuse resistor is not in a connected or disconnected state.
도 1a는 종래 기술에 따른 퓨즈 회로를 나타낸다.
도 1b는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 이상적인 분포를 나타낸다.
도 2는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 실제 분포를 나타낸다.
도 3은 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항의 분포를 나타낸다.
도 4는 본 발명의 실시예에 따른 퓨즈 테스트 회로를 나타내는 다이어그램이다.
도 5는 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 비교부의 회로도이다.
도 6은 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 판단부의 회로도이다.1a shows a fuse circuit according to the prior art.
1B shows an ideal distribution of fuse resistors included in a fuse circuit according to the prior art.
Figure 2 shows the actual distribution of the fuse resistance included in the fuse circuit according to the prior art.
3 illustrates a distribution of fuse resistances included in a fuse circuit according to an exemplary embodiment of the present invention.
4 is a diagram illustrating a fuse test circuit according to an exemplary embodiment of the present invention.
5 is a circuit diagram of a comparator included in a fuse test circuit according to an exemplary embodiment of the present invention.
6 is a circuit diagram of a determination unit included in a fuse test circuit according to an exemplary embodiment of the present invention.
아래에서는 도면을 참고하여 본 발명의 실시예를 구체적으로 살펴본다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항의 분포를 나타낸다.3 illustrates a distribution of fuse resistances included in a fuse circuit according to an exemplary embodiment of the present invention.
도 3을 참고하면, 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항은 RL 이하인 R1 구간, RL보다 크고 RM 이하인 R2 구간, RM보다 크고 RH 이하인 R3 구간, RH보다 큰 R4 구간에 분포한다. 본 발명의 실시예에서는 편의상 제 1 기준 저항 RL보다 제 2 기준 저항 RH이 더 크다고 가정한다.Referring to FIG. 3, the fuse resistance included in the fuse circuit according to the embodiment of the present invention is distributed in an R1 section that is less than or equal to RL, an R2 section that is greater than or equal to RM, an R3 section that is greater than or equal to RH, and an R4 section greater than or equal to RH. . In the embodiment of the present invention, it is assumed for convenience that the second reference resistor RH is larger than the first reference resistor RL.
R1 구간은 퓨즈 저항이 연결된 상태를 나타내고, R4 구간은 퓨즈 저항이 단절된 상태를 나타낸다. 이 경우는 퓨즈 저항이 정상인 상태이다.Section R1 represents a state in which the fuse resistor is connected, and section R4 represents a state in which the fuse resistor is disconnected. In this case, the fuse resistance is normal.
R2 구간 및 R3 구간은 퓨즈 저항이 연결되거나 또는 단절되지 않은 상태를 나타낸다. 이 경우는 퓨즈 저항이 불량인 상태이다.The R2 section and the R3 section represent a state in which the fuse resistor is not connected or disconnected. In this case, the fuse resistance is bad.
R1 구간에서, 퓨즈 저항은 제 1 기준 저항 RL 이하이다. R1 구간은 퓨즈 저항이 연결된 상태를 나타내고, 전류가 퓨즈 저항을 통해 흐르는 상태이다.In the R1 section, the fuse resistance is less than or equal to the first reference resistance RL. The R1 section represents a state in which a fuse resistor is connected, and a current flows through the fuse resistor.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 연결 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R1 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하므로, 퓨즈 테스트 회로는 퓨즈 회로가 정상이라고 판단할 수 있다.For example, in a system that includes a fuse circuit, the fuse resistor is set to be connected. In this case, if the fuse resistance is tested using the fuse test circuit, and the fuse resistance is in the R1 section, the fuse test circuit determines that the fuse circuit is normal because the state of the fuse resistor set in the system matches the state of the actual fuse resistor. You can judge.
R2 구간에서, 퓨즈 저항은 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다. 더 상세하게는, 퓨즈 저항은 제 1 기준 저항 RL보다 크고 RM보다 작다.In the period R2, the fuse resistance is greater than the first reference resistor RL and less than the second reference resistor RH. More specifically, the fuse resistor is larger than the first reference resistor RL and smaller than RM.
R2 구간은 퓨즈 저항이 불완전하게 연결된 상태를 나타낸다. 예를 들어, 퓨즈 저항에 크랙이 발생하거나 또는 퓨즈 저항에 누설 전류가 발생하게 되면, 퓨즈 저항은 R2 구간에 속하게 된다.The R2 section indicates a state in which the fuse resistor is incompletely connected. For example, when a crack occurs in the fuse resistor or a leakage current occurs in the fuse resistor, the fuse resistor belongs to the R2 section.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 연결 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R2 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하지 않으므로, 퓨즈 테스트 회로는 퓨즈 회로가 불량이라고 판단할 수 있다.For example, in a system that includes a fuse circuit, the fuse resistor is set to be connected. In this case, if the fuse resistance is tested using the fuse test circuit and the fuse resistance is in the R2 section, the fuse test circuit is a bad fuse circuit because the state of the fuse resistor set in the system does not match that of the actual fuse resistor. You can judge that.
R3 구간에서, 퓨즈 저항은 제 2 기준 저항 RH보다 작고 제 1 기준 저항 RL보다 크다. 더 상세하게는, 퓨즈 저항은 RM보다 크고 제 2 기준 저항 RH보다 작다.In the period R3, the fuse resistance is smaller than the second reference resistor RH and greater than the first reference resistor RL. More specifically, the fuse resistance is larger than RM and smaller than the second reference resistor RH.
R3 구간은 퓨즈 저항이 불완전하게 단절된 상태를 나타낸다. 예를 들어, 퓨즈 저항이 단절된 후에 다시 연결되거나, 불완전하게 단절되어 일부 연결된 부분이 남아 있거나 또는 불완전한 파열이 이루어지면, 퓨즈 저항은 R3 구간에 속하게 된다.The R3 section represents a state in which the fuse resistor is incompletely disconnected. For example, if the fuse resistor is disconnected again, or incompletely disconnected, some connected parts remain, or incomplete rupture occurs, the fuse resistor belongs to the R3 section.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 단절 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R3 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하지 않으므로, 퓨즈 테스트 회로는 퓨즈 회로가 불량이라고 판단할 수 있다.For example, in a system that includes a fuse circuit, the fuse resistor is set to a disconnected state. In this case, if the fuse resistance is tested using the fuse test circuit, and the fuse resistance is in the R3 section, the fuse circuit is bad because the state of the fuse resistor set in the system does not match that of the actual fuse resistor. You can judge that.
R4 구간에서, 퓨즈 저항은 제 2 기준 저항 RH 이상이다. R4 구간은 퓨즈 저항이 단절된 상태를 나타내고, 전류가 퓨즈 저항을 통해 흐르지 않는 상태이다.In the period R4, the fuse resistance is greater than or equal to the second reference resistance RH. The R4 section indicates a state in which the fuse resistor is disconnected and no current flows through the fuse resistor.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 단절 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R4 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하므로, 퓨즈 테스트 회로는 퓨즈 회로가 정상이라고 판단할 수 있다.For example, in a system that includes a fuse circuit, the fuse resistor is set to a disconnected state. In this case, if the fuse resistance is tested using the fuse test circuit, and the fuse resistance is in the R4 section, the fuse test circuit indicates that the fuse circuit is normal because the state of the fuse resistor set in the system matches the state of the actual fuse resistor. You can judge.
이처럼, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 퓨즈 회로에 포함된 퓨즈 저항을 측정하고, 그 값과 시스템에 설정된 퓨즈 저항을 비교하여 퓨즈 회로가 정상인지 또는 불량인지 여부를 판단할 수 있다.As such, the fuse test circuit according to the exemplary embodiment of the present invention may determine whether the fuse circuit is normal or bad by measuring the fuse resistance included in the fuse circuit and comparing the value with the fuse resistance set in the system.
특히 본 발명의 실시예에 따른 퓨즈 테스트 회로는 1회의 비교 동작을 통해 퓨즈 저항이 R2 구간 및 R3 구간에 속하는지 여부를 판단하여 퓨즈 회로의 정상/불량 여부를 판단할 수 있는 신호를 출력한다. 아래에서는 본 발명의 실시예에 따른 퓨즈 테스트 회로의 동작을 구체적으로 살펴본다.In particular, the fuse test circuit according to the embodiment of the present invention outputs a signal for determining whether the fuse circuit is normal or defective by determining whether the fuse resistor is in the R2 section and the R3 section through one comparison operation. Hereinafter, the operation of the fuse test circuit according to an embodiment of the present invention will be described in detail.
도 4는 본 발명의 실시예에 따른 퓨즈 테스트 회로를 나타내는 다이어그램이다.4 is a diagram illustrating a fuse test circuit according to an exemplary embodiment of the present invention.
도 4를 참고하면, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 비교부(100) 및 판단부(200)를 포함한다.Referring to FIG. 4, a fuse test circuit according to an embodiment of the present invention includes a
비교부(100)는 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교하여 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지 여부를 알아낸다. 비교부(100)는 1회의 비교 동작을 통해 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지를 알아낼 수 있다.The
비교부(100)는 활성화 신호 EN에 의하여 활성화되면 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교한다.The
비교부(100)가 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교하는 동작은 동시에 이루어질 수 있다. 즉 비교부(100)는 1회의 비교 동작을 통해 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지를 알아낼 수 있다. 그 결과 비교 동작을 수행하는 횟수가 줄어들기 때문에, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 빠른 속도로 퓨즈 회로를 테스트할 수 있게 된다.The comparing
비교부(100)는 퓨즈 저항과 제 1 기준 저항 RL을 비교하고, 그 결과인 제 1 비교 신호 CPR1를 생성하여 출력한다.The
예를 들어, 비교부(100)는 퓨즈 저항이 연결된 상태일 경우(퓨즈 저항이 제 1 기준 저항 RL보다 작은 경우) 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 퓨즈 저항이 연결되지 않은 상태일 경우(퓨즈 저항이 제 1 기준 저항 RL보다 큰 경우) 제 1 비교 신호 CPR1를 로우 레벨로 출력할 수 있다.For example, the
비교부(100)는 퓨즈 저항과 제 2 기준 저항 RH을 비교하고, 그 결과인 제 2 비교 신호 CPR2를 생성하여 출력한다.The
예를 들어, 비교부(100)는 퓨즈 저항이 단절된 상태일 경우(퓨즈 저항이 제 2 기준 저항 RH보다 큰 경우) 제 2 비교 신호 CPR2를 로우 레벨로 출력하고, 퓨즈 저항이 단절되지 않은 상태일 경우(퓨즈 저항이 제 2 기준 저항 RH보다 작은 경우) 제 2 비교 신호 CPR2를 하이 레벨로 출력할 수 있다.For example, the
퓨즈 저항이 R1 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL 및 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.When the fuse resistor is in the R1 section, the
퓨즈 저항이 R2 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.When the fuse resistor is in the R2 section, the
퓨즈 저항이 R3 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.When the fuse resistance is in the R3 section, the
퓨즈 저항이 R4 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL 및 제 2 기준 저항 RH보다 크다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 로우 레벨로 출력한다.When the fuse resistance is in the R4 section, the
퓨즈 저항의 크기에 따른 비교부(100)의 출력 신호를 표로 살펴보면 다음의 [표 1]과 같다.
Looking at the output signal of the
[표 1]을 참고하면, 비교부(100)의 출력 신호가 모두 하이 레벨일 때, 퓨즈 저항의 상태는 연결 상태라는 것을 알 수 있다. 그리고 비교부(100)의 출력 신호가 모두 로우 레벨일 때, 퓨즈 저항의 상태는 단절 상태라는 것을 알 수 있다. 이 경우 판단부(200)는 시스템에서 설정한 퓨즈 데이터와 비교부(100)에서 파악한 퓨즈 저항의 상태가 일치하는지 여부를 판단하여 퓨즈 저항의 정상/불량 여부를 판단할 수 있는 신호를 출력한다.Referring to Table 1, when the output signals of the
판단부(200)는 비교부(100)의 출력 신호, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2와 시스템에서 설정한 퓨즈 저항의 상태를 나타내는 퓨즈 데이터 FD를 입력받는다.The
판단부(200)는 퓨즈 저항의 상태가 연결 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 모두 하이 레벨인 경우와 퓨즈 데이터 FD를 비교한다. The
예를 들어, 판단부(200)는 퓨즈 데이터 FD가 연결 상태를 나타낼 경우 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력하고, 퓨즈 데이터 FD가 단절 상태를 나타낼 경우 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력한다.For example, the
판단부(200)는 퓨즈 저항의 상태가 단절 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 모두 로우 레벨인 경우와 퓨즈 데이터 FD를 비교한다.The
예를 들어, 판단부(200)는 퓨즈 데이터 FD가 단절 상태를 나타낼 경우 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력하고, 퓨즈 데이터 FD가 연결 상태를 나타낼 경우 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력한다.For example, the
판단부(200)는 퓨즈 저항의 상태가 불완전 연결 또는 불완전 단절 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 로우/하이 레벨인 경우에는 퓨즈 데이터 FD와 비교부(100)의 출력 신호를 비교할 필요도 없이 퓨즈 회로가 불량임을 알 수 있다. 따라서 판단부(200)는 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2로부터 퓨즈 회로가 불량임을 판단할 수 있다.When the state of the fuse resistor is incompletely connected or incompletely disconnected, that is, when the first comparison signal CPR1 and the second comparison signal CPR2 are at the low / high level, the
도 5는 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 비교부(100)의 회로도이다.5 is a circuit diagram of a
도 5를 참고하면, 본 발명의 실시예에 따른 퓨즈 테스트 회로의 비교부(100)는 활성화 신호 EN에 의해 턴 온/턴 오프되는 PMOS 트랜지스터 P1,P2,P3를 포함한다.Referring to FIG. 5, the
PMOS 트랜지스터 P1,P2,P3는 게이트 단자로 활성화 신호 EN가 입력되고, 드레인 단자로 전원 전압 VDD이 공급되며, 소스 단자가 각각 제 1 기준 저항 RL, 퓨즈 저항 RF 및 제 2 기준 저항 RH에 연결된다.PMOS transistors P1, P2, and P3 are supplied with an activation signal EN at a gate terminal, a supply voltage VDD is supplied to a drain terminal, and a source terminal is connected to a first reference resistor RL, a fuse resistor RF, and a second reference resistor RH, respectively. .
PMOS 트랜지스터 P1,P2,P3는 활성화 신호 EN가 로우 레벨로 입력되면 턴 온되고, 하이 레벨로 입력되면 턴 오프된다.The PMOS transistors P1, P2, and P3 are turned on when the activation signal EN is input at a low level, and are turned off when they are input at a high level.
활성화 신호 EN가 로우 레벨로 입력되어 PMOS 트랜지스터 P1,P2,P3가 턴 온되면, 각 트랜지스터의 소스 단자에 저항의 크기에 대응하는 전압이 유도된다. When the activation signal EN is input at a low level and the PMOS transistors P1, P2, and P3 are turned on, a voltage corresponding to the magnitude of the resistor is induced at the source terminal of each transistor.
PMOS 트랜지스터 P1의 소스 단자에는 제 1 기준 저항 RL에 대응하는 전압이 유도되어 제 1 비교부(110)로 입력된다. A voltage corresponding to the first reference resistor RL is induced to the source terminal of the PMOS transistor P1 and input to the
PMOS 트랜지스터 P2의 소스 단자에는 퓨즈 저항 RF에 대응하는 전압이 유도되어 제 1 비교부(110) 및 제 2 비교부(120)로 입력된다.A voltage corresponding to the fuse resistor RF is induced to the source terminal of the PMOS transistor P2 and input to the
PMOS 트랜지스터 P3의 소스 단자에는 제 2 기준 저항 RH에 대응하는 전압이 유도되어 제 2 비교부(120)로 입력된다.A voltage corresponding to the second reference resistor RH is induced to the source terminal of the PMOS transistor P3 and input to the
제 1 비교부(110)는 제 1 기준 저항 RL에 대응하는 전압과 퓨즈 저항 RF에 대응하는 전압을 입력받아, 이들을 비교한다.The
제 1 비교부(110)는 퓨즈 저항 RF이 제 1 기준 저항 RL보다 작으면 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 퓨즈 저항 RF이 제 1 기준 저항 RL보다 크면 제 1 비교 신호 CPR1를 로우 레벨로 출력한다.The
제 2 비교부(120)는 제 2 기준 저항 RH에 대응하는 전압과 퓨즈 저항 RF에 대응하는 전압을 입력받아, 이들을 비교한다.The
제 2 비교부(120)는 퓨즈 저항 RF이 제 2 기준 저항 RH보다 작으면 제 2 비교 신호 CPR2를 하이 레벨로 출력하고, 퓨즈 저항 RF이 제 2 기준 저항 RH보다 크면 제 2 비교 신호 CPR2를 로우 레벨로 출력한다.The
퓨즈 저항 RF의 크기에 따라 비교부(100)의 출력 신호인 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2의 변화를 살펴보면 다음의 [표 2]와 같다.
The change of the first comparison signal CPR1 and the second comparison signal CPR2, which are output signals of the
[표 2]를 참고하면, 비교부(100)의 출력 신호가 모두 하이 레벨일 때, 퓨즈 저항의 상태는 연결 상태라는 것을 알 수 있다. 그리고 비교부(100)의 출력 신호가 모두 로우 레벨일 때, 퓨즈 저항의 상태는 단절 상태라는 것을 알 수 있다. 이 경우 판단부(200)는 시스템에서 설정한 퓨즈 데이터와 비교부(100)에서 파악한 퓨즈 저항의 상태가 일치하는지 여부를 판단하여 퓨즈 저항의 정상/불량 여부를 판단할 수 있다.Referring to Table 2, it can be seen that when the output signals of the
도 6은 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 판단부(200)의 회로도이다.6 is a circuit diagram of the
도 6을 참고하면, 판단부(200)는 논리 소자 XOR 및 인버터 INV를 포함한다.Referring to FIG. 6, the
판단부(200)는 비교부(100)의 출력 신호, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2와 시스템에서 설정한 퓨즈 저항의 상태를 나타내는 퓨즈 데이터 FD를 입력받는다.The
연결 상태를 나타내는 퓨즈 데이터 FD가 로우 레벨이고, 단절 상태를 나타내는 퓨즈 데이터 FD가 하이 레벨이라고 가정한다.Assume that the fuse data FD indicating the connection state is low level and the fuse data FD indicating the disconnection state is high level.
판단부(200)는 퓨즈 저항의 상태가 연결 상태인 경우, 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 모두 하이 레벨로 입력받는다. When the state of the fuse resistor is connected, the
시스템에 퓨즈 저항이 연결 상태로 설정되어 있으면, 퓨즈 데이터 FD는 로우 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다. If the fuse resistor is set in the system, the fuse data FD is low level. The inverter INV inverts the fuse data FD and outputs it to the logic element XOR.
그 결과 논리 소자 XOR는 모두 하이 레벨인 신호를 입력받는다. 논리 소자 XOR는 이들을 연산하여 하이 레벨의 판단 신호 RC를 출력한다.As a result, the logic elements XOR all receive signals of high level. The logic element XOR calculates these and outputs the high level determination signal RC.
반면 시스템에 퓨즈 저항이 단절 상태로 설정되어 있으면, 퓨즈 데이터 FD는 하이 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.On the other hand, if the fuse resistor in the system is set to the disconnected state, the fuse data FD is high level. The inverter INV inverts the fuse data FD and outputs it to the logic element XOR.
그 결과 논리 소자 XOR는 하이 레벨과 로우 레벨 신호를 모두 입력받는다. 논리 소자 XOR는 이들을 연산하여 로우 레벨의 판단 신호 RC를 출력한다.As a result, the logic element XOR receives both high and low level signals. The logic element XOR calculates these and outputs the low level determination signal RC.
한편 판단부(200)는 퓨즈 저항의 상태가 단절 상태인 경우, 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 모두 로우 레벨로 입력받는다. Meanwhile, when the state of the fuse resistor is a disconnected state, the
시스템에 퓨즈 저항이 단절 상태로 설정되어 있으면, 퓨즈 데이터 FD는 하이 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다. If the fuse resistor is set to disconnected in the system, the fuse data FD is high level. The inverter INV inverts the fuse data FD and outputs it to the logic element XOR.
그 결과 논리 소자 XOR는 모두 로우 레벨인 신호를 입력받는다. 논리 소자 XOR는 이들을 연산하여 하이 레벨의 판단 신호 RC를 출력한다.As a result, the logic elements XOR all receive a low level signal. The logic element XOR calculates these and outputs the high level determination signal RC.
반면 시스템에 퓨즈 저항이 연결 상태로 설정되어 있으면, 퓨즈 데이터 FD는 로우 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.On the other hand, if the fuse resistors are set in the system, the fuse data FD is low level. The inverter INV inverts the fuse data FD and outputs it to the logic element XOR.
그 결과 논리 소자 XOR는 하이 레벨과 로우 레벨 신호를 모두 입력받는다. 논리 소자 XOR는 이들을 연산하여 로우 레벨의 판단 신호 RC를 출력한다.As a result, the logic element XOR receives both high and low level signals. The logic element XOR calculates these and outputs the low level determination signal RC.
이 결과를 바탕으로 볼 때, 판단 신호 RC가 하이 레벨이면 비교부(100)에서 측정한 퓨즈 저항의 상태와 시스템에 설정된 퓨즈 저항의 상태가 일치하므로, 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력할 수 있다. 반면 판단 신호 RC가 로우 레벨이면 비교부(100)에서 측정한 퓨즈 저항의 상태와 시스템에 설정된 퓨즈 저항 RF의 상태가 일치하지 않으므로, 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력할 수 있다.Based on this result, when the determination signal RC is at a high level, the state of the fuse resistance measured by the
추가적으로, 판단부(200)는 퓨즈 저항 RF의 상태가 불완전 연결 또는 불완전 단절 상태인 경우 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 하이/로우 레벨로 입력받는다. 이 경우 퓨즈 데이터 FD에 관계없이 논리 소자 XOR는 로우 레벨의 신호를 출력한다.Additionally, the
즉 본 발명의 실시예에 따른 퓨즈 테스트 회로는 퓨즈 저항 RF의 실제 측정 값이 불완전한 상태인 경우에는 언제나 퓨즈 회로가 불량인 것으로 판단할 수 있다.That is, the fuse test circuit according to the embodiment of the present invention may determine that the fuse circuit is defective whenever the actual measured value of the fuse resistance RF is incomplete.
100 : 비교부
110: : 제 1 비교부
120 : 제 2 비교부
200 : 판단부
CPR1 : 제 1 비교 신호
CPR2 : 제 2 비교 신호
RC : 판단 신호
FD : 퓨즈 데이터
RL : 제 1 기준 저항
RH : 제 2 기준 저항
RF : 퓨즈 저항
VDD : 전원 전압
P1 : PMOS 트랜지스터
P2 : PMOS 트랜지스터
P3 : PMOS 트랜지스터
EN : 활성화 신호
XOR : 논리 소자
INV : 인버터100: comparison unit
110: first comparison unit
120: second comparison unit
200: judgment unit
CPR1: first comparison signal
CPR2: second comparison signal
RC: judgment signal
FD: Fuse Data
RL: first reference resistance
RH: second reference resistance
RF: Fuse Resistor
VDD: power supply voltage
P1: PMOS transistor
P2: PMOS transistor
P3: PMOS transistor
EN: activation signal
XOR: Logic Device
INV: Inverter
Claims (20)
활성화 신호가 활성화되면 상기 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 동시에 비교하고, 상기 퓨즈 저항과 상기 제 1 기준 저항을 비교하여 제 1 비교 신호를 출력하는 제 1 비교부와 상기 퓨즈 저항과 상기 제 2 기준 저항을 비교하여 제 2 비교 신호를 출력하는 제 2 비교부를 포함하는 비교부; 및
시스템에 저장된 상기 퓨즈 저항의 상태가 단절 상태인지 연결 상태인지를 나타내는 퓨즈 데이터를 입력받고, 상기 퓨즈 데이터 및 상기 비교부의 출력 신호에 따라 상기 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하고,
상기 판단부는
상기 퓨즈 데이터, 상기 제 1 비교 신호 및 상기 제 2 비교 신호가 모두 단절 상태이거나 모두 연결 상태이면 정상으로 판단하기 위한 판단신호를 출력하고, 상기 퓨즈 데이터, 상기 제 1 비교 신호 및 상기 제 2 비교 신호가 모두 일치하지 않으면 불량으로 판단하기 위한 판단신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.Fuse resistance;
When the activation signal is activated, the fuse resistor is simultaneously compared with the first reference resistor and the second reference resistor, and the first comparator and the fuse resistor are configured to output the first comparison signal by comparing the fuse resistor with the first reference resistor. A comparator including a second comparator for comparing a second reference resistance with a second comparator to output a second comparison signal; And
A determination unit configured to receive fuse data indicating whether a state of the fuse resistor stored in the system is a disconnected state or a connection state, and output a signal for determining whether the fuse resistor is normal according to an output signal of the fuse data and the comparator; Including,
The determination unit
If the fuse data, the first comparison signal and the second comparison signal are all disconnected or connected, output a determination signal for determining whether the fuse data, the first comparison signal and the second comparison signal are normal. If all do not match, the fuse test circuit, characterized in that for outputting a determination signal for determining the failure.
상기 비교부는
상기 퓨즈 저항이 상기 제 1 기준 저항 및 상기 제 2 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절(Cut) 상태인 것으로 상기 출력 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 1,
The comparison unit
And the fuse resistor is in a cut state when the fuse resistor is smaller than the first and second reference resistors.
상기 비교부는
상기 퓨즈 저항이 상기 제 1 기준 저항 및 상기 제 2 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결(Uncut) 상태인 것으로 상기 출력 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 2,
The comparison unit
And the fuse resistor is in an uncut state when the fuse resistor is larger than the first reference resistor and the second reference resistor.
상기 판단부는
상기 퓨즈 데이터가 단절 상태이고, 상기 출력 신호가 연결 상태로 입력되면 불량으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 1,
The determination unit
And a fuse test circuit for outputting a signal for determining that the fuse data is disconnected and the output signal is input in a connected state.
상기 판단부는
상기 퓨즈 데이터가 연결 상태이고, 상기 출력 신호가 단절 상태로 입력되면 불량으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 1,
The determination unit
And the fuse data is connected and the output signal is input in a disconnected state.
상기 제 1 기준 저항은 상기 제 2 기준 저항보다 작은 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 1,
And the first reference resistor is smaller than the second reference resistor.
상기 제 1 비교부는
상기 퓨즈 저항이 상기 제 1 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절 상태인 것으로 상기 제 1 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method of claim 11,
The first comparison unit
And when the fuse resistor is smaller than the first reference resistor, outputting the first comparison signal as the fuse resistor being disconnected.
상기 제 2 비교부는
상기 퓨즈 저항이 상기 제 2 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절 상태인 것으로 상기 제 2 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method of claim 12,
The second comparison unit
And when the fuse resistor is smaller than the second reference resistor, outputting the second comparison signal as the fuse resistor being disconnected.
상기 제 1 비교부는
상기 퓨즈 저항이 상기 제 1 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결 상태인 것으로 상기 제 1 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 13,
The first comparison unit
And when the fuse resistor is larger than the first reference resistor, outputting the first comparison signal as the fuse resistor being connected.
상기 제 2 비교부는
상기 퓨즈 저항이 상기 제 2 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결 상태인 것으로 상기 제 2 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 14,
The second comparison unit
And when the fuse resistor is larger than the second reference resistor, outputting the second comparison signal as the fuse resistor being connected.
상기 퓨즈 데이터는
시스템에 저장된 상기 퓨즈 저항의 상태가 단절 상태인지 연결 상태인지를 나타내는 것을 특징으로 하는 퓨즈 테스트 회로.The method according to claim 15,
The fuse data is
A fuse test circuit which indicates whether the fuse resistors stored in the system are disconnected or connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100067320A KR101168387B1 (en) | 2010-07-13 | 2010-07-13 | Fuse test circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100067320A KR101168387B1 (en) | 2010-07-13 | 2010-07-13 | Fuse test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120006706A KR20120006706A (en) | 2012-01-19 |
KR101168387B1 true KR101168387B1 (en) | 2012-07-25 |
Family
ID=45612304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100067320A Expired - Fee Related KR101168387B1 (en) | 2010-07-13 | 2010-07-13 | Fuse test circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101168387B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102174726B1 (en) * | 2016-07-07 | 2020-11-06 | 매그나칩 반도체 유한회사 | Read circuit for one time programmable memory cell |
KR20240082890A (en) | 2022-12-02 | 2024-06-11 | 엘지전자 주식회사 | Information processing method, processing system, and processing apparatus for plant cultivating apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016840A (en) * | 2007-07-03 | 2009-01-22 | Toshiba Corp | System and method for determining state of programmable fuse in an ic |
-
2010
- 2010-07-13 KR KR1020100067320A patent/KR101168387B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016840A (en) * | 2007-07-03 | 2009-01-22 | Toshiba Corp | System and method for determining state of programmable fuse in an ic |
Also Published As
Publication number | Publication date |
---|---|
KR20120006706A (en) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102117793B (en) | E-fuse macro | |
US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
US7573273B2 (en) | Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit | |
US20020049941A1 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
US5663902A (en) | System and method for disabling static current paths in fuse logic | |
KR101168387B1 (en) | Fuse test circuit | |
US7622940B2 (en) | Semiconductor device having contact failure detector | |
US8767490B2 (en) | Electrical fuse rupture circuit | |
US8213256B2 (en) | Anti-fuse circuit and semiconductor integrated circuit including the same | |
US7489536B2 (en) | Semiconductor integrated circuit including fuse circuit and method of manufacturing the same | |
US9052352B2 (en) | Fuse circuit and testing method of the same | |
US5966335A (en) | Semiconductor memory device having circuit for changing electrical characteristics | |
JP2018022789A (en) | Semiconductor device and fuse state detection method | |
KR100647473B1 (en) | Multi-chip package semiconductor device and defect detection method | |
US8749298B2 (en) | Anti-fuse circuit | |
TWI817355B (en) | Semiconductor circuit and semiconductor device and method for determining a status of a fuse element | |
JP3625048B2 (en) | Fuse blow compatible semiconductor integrated circuit | |
JP3783865B2 (en) | Semiconductor device, burn-in test method, manufacturing method thereof, and burn-in test control circuit | |
KR101803721B1 (en) | Improved electrical fuse structure | |
KR100842912B1 (en) | Repair fuse circuit and repair fuse test method | |
CN115373462A (en) | Chip trimming detection circuit, chip and electronic equipment | |
JPH0730068A (en) | Semiconductor memory | |
JP2002042482A (en) | Semiconductor memory | |
JP2006073940A (en) | Semiconductor integrated circuit | |
JP2010078531A (en) | Method of detecting semiconductor element defect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100713 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20111125 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120622 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120718 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20120719 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20150623 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160621 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20170620 Start annual number: 6 End annual number: 6 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190429 |