KR101161409B1 - Nitride semiconductor light emitting device and fabrication method thereof - Google Patents
Nitride semiconductor light emitting device and fabrication method thereof Download PDFInfo
- Publication number
- KR101161409B1 KR101161409B1 KR1020110063808A KR20110063808A KR101161409B1 KR 101161409 B1 KR101161409 B1 KR 101161409B1 KR 1020110063808 A KR1020110063808 A KR 1020110063808A KR 20110063808 A KR20110063808 A KR 20110063808A KR 101161409 B1 KR101161409 B1 KR 101161409B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type
- nitride semiconductor
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 질화물계 반도체 발광소자 및 그 제조방법에 관한 것으로서, 본 발명의 일 측면은, n형 및 p형 질화물 반도체층과 그 사이에 배치된 활성층을 포함하는 발광구조물, 상기 n형 질화물 반도체층을 기준으로 형성된 V-모양의 왜곡층을 포함하며, 상기 p형 질화물 반도체층은 p형 컨택층, 및 상기 p형 컨택층과 상기 활성층 사이에 배치된 p형 클래드층을 포함하고, 상기 V-모양의 왜곡층은 상기 p형 컨택층과 상기 활성층 사이 영역에서 메워져 상기 p형 컨택층의 하면은 평탄한 형상을 갖는 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention relates to a nitride-based semiconductor light emitting device and a method for manufacturing the same, an aspect of the present invention, a light emitting structure comprising an n-type and p-type nitride semiconductor layer and an active layer disposed therebetween, the n-type nitride semiconductor layer A p-type nitride semiconductor layer including a p-type contact layer, and a p-type cladding layer disposed between the p-type contact layer and the active layer; The shape of the distortion layer is filled in the region between the p-type contact layer and the active layer provides a semiconductor light emitting device, characterized in that the lower surface of the p-type contact layer has a flat shape.
Description
본 발명은 질화물 반도체 발광소자에 관한 것으로, 특히, GaN 기반 질화물 발광소자의 정전기(Electrostatic Discharge(ESD)) 내성(내압특성)을 개선하도록 한 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
GaN계 발광소자는 일반적으로 다른 화합물 발광소자에 비해서 정전기 특성이 나쁜 것으로 알려져 있다. 이는 격자부정합이 큰 사파이어 기판 위에 GaN 발광 소자가 형성되므로 기판과 성장되는 박막 사이의 큰 격자 불일치(16%)로 인하여 GaN 박막에 많은 결정결함이 형성되기 때문이다.GaN-based light emitting devices are generally known to have poor electrostatic properties compared to other compound light emitting devices. This is because a GaN light emitting device is formed on a sapphire substrate having a large lattice mismatch, and thus many crystal defects are formed in the GaN thin film due to a large lattice mismatch (16%) between the substrate and the grown thin film.
이런 결정결함은 소자의 누설전류를 증가시키고 외부 정전기가 들어왔을 경우 많은 결정결함을 가지고 있는 발광소자의 활성층이 강한 필드에 의해서 파괴된다. 일반적으로 GaN박막에는 10 10 ~ 10 12/cm2 정도의 결정결함(관통결함)이 존재하는 것으로 알려져 있다.These crystal defects increase the leakage current of the device and when the external static electricity enters, the active layer of the light emitting device having many crystal defects is destroyed by the strong field. In general, it is known that crystal defects (penetration defects) of about 10 10 to 10 12 / cm 2 exist in GaN thin films.
발광소자의 정전기 파괴 특성은 GaN계 발광소자의 응용 범위와 관련하여 매우 중요한 사안이다. 특히 발광소자의 패키지 장비 및 작업자로부터 발생되는 정전기를 견디게 소자를 설계하는 것은 최종적인 소자의 수율을 개선하기 위해서 매우 중요한 변수이다.The electrostatic breakdown characteristics of the light emitting device are very important in relation to the application range of the GaN light emitting device. In particular, the design of the device to withstand the static electricity generated from the package equipment and the operator of the light emitting device is a very important variable to improve the yield of the final device.
특히 최근 들어 GaN계 발광소자가 옥외 간판 및 자동차 조명등 환경이 열악한 조건에 응용되어 사용되고 있는 추세이므로 정전기 특성이 더욱 중요하게 여겨지고 있다. In particular, since the GaN-based light emitting device has been applied to a condition that is poor in outdoor signage and automotive lighting environment in recent years, electrostatic properties are considered more important.
일반적으로 기존의 GaN 발광소자의 ESD는 Human Body Mode(HBM) 조건에서 순방향으로는 수천 볼트까지 견디나 역방향으로는 수백 볼트를 견디기가 힘들다. 그 이유는 앞에서 언급했듯이 소자의 결정 결함이 주요 이유이며, 또한 소자의 전극 설계도 매우 중요하다. 특히 GaN 발광소자는 부도체인 사파이어 기판을 보편적으로 채택하고 있으므로 소자의 구조상 N-전극과 P-전극이 동일면에 형성되면서 실제 소자동작시 N-전극 주변으로 전류의 모임 현상이 심해져서 ESD 특성을 더욱 나쁘게 한다. In general, ESD of conventional GaN light emitting devices can withstand up to thousands of volts in the forward direction under human body mode (HBM), but it is difficult to withstand hundreds of volts in the reverse direction. The reason for this is that as mentioned earlier, the crystal defect of the device is the main reason, and the electrode design of the device is also very important. In particular, GaN light emitting device adopts sapphire substrate, which is a non-conductor, so that N-electrode and P-electrode are formed on the same surface, and current gathering around N-electrode becomes more severe during actual device operation. Makes it bad
이러한, ESD 특성을 개선하기 위해서 기존의 방법은 소자 외적인 측면에서 접근을 많이 하고 있다. 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED와 쇼트키 다이오드를 병렬로 연결시켜 ESD 로부터 발광소자를 보호하는 기술을 개시하고 있다. 이외에도, ESD 내성을 개선 시키기 위해, LED 를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다. 그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 시켜야 하는 번거로움을 초래하고, 소자의 제조비용을 증가시키게 되므로, 비용적인 면에서나 수율적인 면에서 바람직하지는 않다. In order to improve the ESD characteristics, the conventional methods are approached from the outside of the device. U.S. Patent No. 6,593,597 discloses a technique for protecting a light emitting device from ESD by integrating an LED device and a Schottky diode on the same substrate and connecting the LED and the Schottky diode in parallel. In addition, in order to improve ESD resistance, a method of connecting an LED in parallel with a Zener diode has been proposed. However, these methods are not preferable in terms of cost and yield since they incur the trouble of purchasing and assembling a separate zener diode or performing a Schottky junction, and increase the manufacturing cost of the device.
가장 바람직한 방법은 발광소자의 박막 특성 또는 구조를 개선하여서 발광소자 자체적으로 ESD 특성을 개선하는 것이다. 일본특허 3622562 는 n측 콘택층 위에 언도프 질화인듐갈륨, 언도프 질화갈륨을 이용한 다층박막구조를 이용해 ESD 특성을 향상시키는 방법을 제시하고 있으며, 이외에, 일본특허 3063756, 일본특허 3424629, 일본특허 2006-237254, 미국특허 6677619 에서는 발광소자의 각 층에서 발생할 수 있는 결함의 밀도 및 크기를 줄여서 결정성이 좋은 층구조를 만들어 누설 전류를 줄이고 ESD 내성을 향상시키고자 시도하였다.The most preferable method is to improve the ESD characteristics of the light emitting device itself by improving the thin film characteristics or the structure of the light emitting device. Japanese Patent 3622562 discloses a method for improving ESD characteristics by using a multilayer thin film structure using undoped indium gallium nitride and undoped gallium nitride on an n-side contact layer. -237254, U. S. Patent No. 6677619, attempts to reduce leakage current and improve ESD resistance by making a layer structure having good crystallinity by reducing the density and size of defects that may occur in each layer of the light emitting device.
이와 같이, ESD 특성의 향상을 위해 근본적으로 GaN 박막의 품질은 높이는 것이 바람직하나 결함을 없애기에는 한계가 있으며, 현재까지 GaN 소자의 ESD 특성을 개선하기 위한 박막의 성장 방법에 대한 연구가 계속되고 있다.As such, it is desirable to increase the quality of the GaN thin film fundamentally to improve the ESD characteristics, but there are limitations to eliminate defects. Until now, studies on the growth method of the thin film to improve the ESD characteristics of the GaN device have been continued. .
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은, 종래 누설전류의 원인이 되었던 결정결함(관통결함)을 역(逆)으로 이용하여, 누설전류를 줄일 수 있는 요인으로 바꾸어줌으로써, ESD 효과를 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to reduce the leakage current by using the crystal defect (penetration defect), which has been the cause of the conventional leakage current, in reverse. The present invention provides a nitride semiconductor light emitting device and a method of manufacturing the same, which can improve the ESD effect by changing the present factor.
상기한 목적을 달성하기 위해, 본 발명은, 기판; 상기 기판 상에, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어지며, 상기 n형 질화물 반도체층, 활성층 또는 p형 질화물 반도체층을 관통하는 관통전위(threading dislocation)을 가지는 발광 구조물; 및 상기 관통전위를 기준으로 형성된 V-모양의 왜곡구조층을 포함하여 구성된 질화물 반도체 발광소자를 제공한다.In order to achieve the above object, the present invention, a substrate; A light emitting structure comprising a n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on the substrate, the light emitting structure having a threading dislocation passing through the n-type nitride semiconductor layer, the active layer, or the p-type nitride semiconductor layer; And it provides a nitride semiconductor light emitting device comprising a V-shaped distortion structure layer formed on the basis of the through potential.
상기 기판은, 사파이어, 스피넬(MgA1204), SiC, Si, ZnO, GaAs, GaN 기판 중 어느 하나로부터 선택될 수 있다.The substrate may be selected from any one of sapphire, spinel (MgA1204), SiC, Si, ZnO, GaAs, GaN substrate.
상기 기판과 n형 반도체층 사이에 버퍼층을 더 포함할 수 있으며, 상기 버퍼층은, 질화물 반도체계, 카바이드계 중 어느 하나로부터 선택되는 것이 바람직하다.A buffer layer may be further included between the substrate and the n-type semiconductor layer, and the buffer layer is preferably selected from one of a nitride semiconductor system and a carbide system.
상기 n형 질화물 반도체층은, n형 GaN계 반도체층과, n형 초격자층을 포함하여 구성된다.The n-type nitride semiconductor layer includes an n-type GaN-based semiconductor layer and an n-type superlattice layer.
이때, 상기 n형 초격자층은, AlGaN/GaN/InGaN계의 다층구조로 구성될 수 있으며, 상기 n형 GaN계 반도체층 상에 n형 전극을 더 포함하여 구성된다. 그리고, 상기 V-모양의 왜곡구조층은, 상기 n형 GaN계 반도체층 표면에 형성된 것이 바람직하다.In this case, the n-type superlattice layer may be formed of an AlGaN / GaN / InGaN-based multilayer structure, and further comprises an n-type electrode on the n-type GaN-based semiconductor layer. The V-shaped distortion structure layer is preferably formed on the surface of the n-type GaN-based semiconductor layer.
상기 활성층은, 적어도 하나 이상의 양자우물 구조를 가지며, 상기 양자우물 구조는, InGaN/GaN 로 구성될 수 있다.The active layer may have at least one quantum well structure, and the quantum well structure may be formed of InGaN / GaN.
상기 p형 질화물 반도체층은, p형 초격자층과, p형 GaN계 반도체층을 포함하여 구성되며, 상기 p형 초격자층은, AlGaN/GaN/InGaN계의 다층구조로 구성될 수 있다.The p-type nitride semiconductor layer includes a p-type superlattice layer and a p-type GaN-based semiconductor layer, and the p-type superlattice layer may be formed of an AlGaN / GaN / InGaN-based multilayer structure.
그리고, 상기 p형 질화물 반도체층 상에 투명전극 및 본딩 전극을 더 포함하여 구성된다.In addition, the p-type nitride semiconductor layer further comprises a transparent electrode and a bonding electrode.
상기 V-모양의 왜곡 구조층은, 기판 면과 동일한 평평한 성장 면((0001)면)과 기판 면에 대해 경사진 성장 면((1-101)면, (11-22)면, 혹은 다른 경사 결정 면)이 함께 존재하는 것이 바람직하다. 상기 평평한 성장 면이라고 하는 것은 기판 면과 평행한 면을 말하며, 경사진 성장 면이라고 하는 것은 기판 면을 기준으로 그 위에 성장된 결정 면의 어느 한 면의 기울기가 경사진( 0°이상 90°이하)것을 말한다.The V-shaped distorting structure layer may have a flat growth surface ((0001) surface) that is the same as the substrate surface and a growth surface ((1-101) surface, (11-22) surface, or other inclined surface inclined with respect to the substrate surface). Crystal face) is preferably present together. The flat growth plane refers to a plane parallel to the substrate plane, and the inclined growth plane refers to a slope of any one surface of the crystal plane grown thereon with respect to the substrate plane (0 ° to 90 °). To say.
또한, 본 발명은, 기판; 상기 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 반도체층; 상기 p형 반도체층 상에 형성된 투명전극; 노출된 상기 n형 반도체층 상에 형성된 n형 전극; 및 상기 투명전극 상에 형성된 본딩전극 을 포함하여 구성되며, 상기 n형 반도체층, 활성층 또는 p형 반도체층을 관통하는 관통전위가 형성되고, 상기 관통전위를 기준으로 V-모양의 왜곡 구조층이 형성된 질화물 반도체 발광소자를 제공한다.In addition, the present invention, a substrate; An n-type semiconductor layer formed on the substrate; An active layer formed on the n-type semiconductor layer; A p-type semiconductor layer formed on the active layer; A transparent electrode formed on the p-type semiconductor layer; An n-type electrode formed on the exposed n-type semiconductor layer; And a bonding electrode formed on the transparent electrode, wherein a penetrating potential penetrating the n-type semiconductor layer, an active layer, or a p-type semiconductor layer is formed, and a V-shaped distortion structure layer is formed based on the penetrating potential. Provided is a nitride semiconductor light emitting device.
상기 V-모양의 왜곡 구조층은, 상기 n형 반도체층에서부터 형성되며, 평평한 성장 면과 경사진 성장 면이 함께 존재한다. 그리고, 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태, 왜곡 형태)가 완만해져, 상기 p형 반도체층의 표면은 평평한 면을 이루게 된다.The V-shaped distortion structure layer is formed from the n-type semiconductor layer and has a flat growth surface and an inclined growth surface. Further, as the active layer and the p-type semiconductor layer become more gradually in shape (curve form, distortion form), the surface of the p-type semiconductor layer forms a flat surface.
상기 기판과 n형 반도체층 사이에 버퍼층을 더 포함할 수 있다.A buffer layer may be further included between the substrate and the n-type semiconductor layer.
또한, 상기 n형 반도체층과 활성층 사이에 n형 초격자층을 더 포함할 수 있으며, 상기 n형 초격자층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 갖는 것이 바람직하다.The n-type superlattice layer may further include an n-type superlattice layer between the n-type semiconductor layer and the active layer, wherein the n-type superlattice layer is composed of AlxInyGazN (0 ≦ x, y, z ≦ 1). It is preferable to have a repeating structure of more than a layer.
상기 활성층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 적어도 하나 이상의 양자우물구조를 갖는다.The active layer has at least one quantum well structure made of Al x In y Ga z N (0 ≦ x, y, z ≦ 1).
상기 활성층과 p형 반도체층 사이에 p형 초격자층을 더 포함하여 구성되며, 상기 p형 초격자층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 갖는 것이 바람직하다.And further comprising a p-type superlattice layer between the active layer and the p-type semiconductor layer, wherein the p-type superlattice layer is formed of AlxInyGazN (0 ≦ x, y, z ≦ 1) having three or more different layers. It is preferable to have a repeating structure.
또한, 본 발명은, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어진 발광 구조물을 포함하는 질화물 반도체 발광소자에 있어서, 상기 발광 구조물을 관통하는 관통전위가 형성되고, 상기 관통전위 주변에 V-모양의 왜곡구조를 가지는 질화물 반도체 발광소자를 제공한다.In addition, the present invention, in the nitride semiconductor light emitting device comprising a light emitting structure consisting of an n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer, a through potential penetrating through the light emitting structure is formed, around the through potential A nitride semiconductor light emitting device having a V-shaped distortion structure is provided.
상기 V-모양의 왜곡구조는, 평평한 성장면과, 경사진 성장면이 함께 존재한다.The V-shaped distortion structure has a flat growth surface and an inclined growth surface.
상기 n형 질화물 반도체층은, 언도프(un-dopped) GaN 층; n형 GaN 콘택층; n형 GaN 콘택층 상의 n형 GaN 층; 및 상기 n형 GaN 층 상의 n형 초격자층을 포함하여 구성된다.The n-type nitride semiconductor layer may include an undoped GaN layer; an n-type GaN contact layer; an n-type GaN layer on the n-type GaN contact layer; And an n-type superlattice layer on the n-type GaN layer.
상기 p형 질화물 반도체층은, p형 초격자층; 상기 p형 초격자층 상의 p형 GaN 층; 및 상기 p형 GaN 층 상의 p형 GaN 콘택층을 포함하여 구성된다.The p-type nitride semiconductor layer, a p-type superlattice layer; A p-type GaN layer on the p-type superlattice layer; And a p-type GaN contact layer on the p-type GaN layer.
그리고, 상기 n형 GaN 콘택층 상에 형성된 n형 전극; 및 상기 p형 GaN 콘택층 상에 형성된 p형 전극을 더 포함하여 구성된다.An n-type electrode formed on the n-type GaN contact layer; And a p-type electrode formed on the p-type GaN contact layer.
상기 V-형태의 왜곡구조는, 상기 n형 반도체층, 활성층, p형 반도체층 중 적어도 어느 한 층에 형성될 수 있다.The V-shaped distortion structure may be formed on at least one of the n-type semiconductor layer, the active layer, and the p-type semiconductor layer.
또한, 본 발명은, 기판을 준비하는 단계; 상기 기판 상에 V-형태의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계; 를 포함하여 이루어지는 질화물 반도체 발광소자의 제조방법을 제공한다.In addition, the present invention comprises the steps of preparing a substrate; Forming an n-type semiconductor layer having a V-shaped distortion structure on the substrate; Forming an active layer on the n-type semiconductor layer; And forming a p-type semiconductor layer on the active layer. It provides a method for manufacturing a nitride semiconductor light emitting device comprising a.
상기 V-형태의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계는, 상기 기판 상에, 버퍼층을 형성하는 단계; 상기 버퍼층 상에 n형 GaN 콘택층을 형성하는 단계; 상기 n형 GaN 콘택층 상에 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계; 및 상기 n형 GaN 층 상에 n형 초격자층을 형성하는 단계를 포함하여 이루어진다.The forming of the n-type semiconductor layer having the V-shaped distortion structure may include forming a buffer layer on the substrate; Forming an n-type GaN contact layer on the buffer layer; Forming an n-type GaN layer having a V-type distortion structure on the n-type GaN contact layer; And forming an n-type superlattice layer on the n-type GaN layer.
상기 버퍼층을 형성하는 단계는, 질화물 반도체계 또는 카바이드계 물질중 어느 하나로부터 형성할 수 있으며, 상기 질화물 반도체계의 버퍼층을 형성하는 경우, 200 ~ 900 ℃의 성장온도에서 이루어지고, 상기 카바이드계의 버퍼층을 형성하는 경우, 500 ~ 1500 ℃의 성장온도에서 이루어진다.The forming of the buffer layer may be formed of any one of a nitride semiconductor material or a carbide-based material. When forming the nitride semiconductor buffer layer, the buffer layer may be formed at a growth temperature of 200 to 900 ° C. When forming the buffer layer, it is made at a growth temperature of 500 ~ 1500 ℃.
상기 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계는, 질소를 캐리어 가스로 하는 분위기에서, 700℃ ~ 950℃ 의 성장온도에서 이루어진다.The step of forming the n-type GaN layer having the V-type distortion structure is performed at a growth temperature of 700 ° C to 950 ° C in an atmosphere of nitrogen as a carrier gas.
또는, 상기 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계는, n형 GaN 층을 형성하는 단계; 및 상기 n형 GaN 층의 표면에 화학적 식각을 통해 V-형태의 결함을 형성하는 단계로 이루어지는 것도 가능하다.Alternatively, the forming of the n-type GaN layer having the V-shaped distortion structure may include forming an n-type GaN layer; And forming a V-type defect on the surface of the n-type GaN layer through chemical etching.
상기 n형 GaN 층 상에 n형 초격자층을 형성하는 단계는, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 형성하는 단계로 이루어질 수 있다.The forming of the n-type superlattice layer on the n-type GaN layer may include forming a repeating structure of three or more layers having different compositions of AlxInyGazN (0 ≦ x, y, z ≦ 1).
상기 활성층을 형성하는 단계는, AlxInyGazN/AlxInyGazN (0≤x,y,z≤1) 을 교대로 적층하여 적어도 하나 이상의 양자우물 구조를 형성하는 단계를 포함하여 이루어진다.The forming of the active layer may include forming at least one quantum well structure by alternately stacking AlxInyGazN / AlxInyGazN (0 ≦ x, y, z ≦ 1).
상기 p형 반도체층을 형성하는 단계는, p형 초격자층을 형성하는 단계; 상기 p형 초격자층 상에 p형 GaN 층을 형성하는 단계; 및 상기 p형 GaN층 상에 p+형 GaN 층을 형성하는 단계를 포함하여 이루어진다.The forming of the p-type semiconductor layer may include forming a p-type superlattice layer; Forming a p-type GaN layer on the p-type superlattice layer; And forming a p + type GaN layer on the p type GaN layer.
상기 p형 초격자층을 형성하는 단계는, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 형성하는 단계를 포함한다.Forming the p-type superlattice layer includes forming a repeating structure of three or more layers having different compositions of Al x In y Ga z N (0 ≦ x, y, z ≦ 1).
그리고, 상기 p형 반도체층 상에 투명전극을 형성하는 단계; 상기 n형 반도체층을 노출시키는 단계; 및 상기 p형 반도체층 및 노출된 n형 반도체층 상에 p형 전극 및 n형 전극을 형성하는 단계를 더 포함하여 이루어질 수 있다.Forming a transparent electrode on the p-type semiconductor layer; Exposing the n-type semiconductor layer; And forming a p-type electrode and an n-type electrode on the p-type semiconductor layer and the exposed n-type semiconductor layer.
상기한 바와 같이 이루어지는 본 발명의 질화물 반도체 발광소자는, 격자부정합으로 인해 발생되는 관통전위의 주위에 V-형태의 왜곡구조를 형성하여, 이 영역의 저항을 높임으로써, 상기 관통전위에 의한 누설전류를 막아, ESD 효과를 향상시키고자 한다. The nitride semiconductor light emitting device of the present invention having the above-described structure forms a V-shaped distortion structure around the through potential generated due to lattice mismatch, and increases the resistance of this region, thereby preventing leakage current due to the through potential. To improve the ESD effect.
즉, 사파이어 기판과 그 상부에 형성되는 GaN 반도체와의 격자부정합에 의해 관통전위(threading dislocation)가 발생되고, 상기 관통전위는 정전기가 인가될 때, 전류가 집중되어 누설전류의 원인이 된다. 따라서, 종래에는 누설전류의 원인이 되는 관통전위를 줄여 ESD 에 의한 파손을 줄이고자 다양한 연구들이 연구가 진행되어 왔다.That is, a threading dislocation is generated by lattice mismatch between the sapphire substrate and the GaN semiconductor formed on the upper part of the sapphire substrate, and when the static electricity is applied, current is concentrated to cause leakage current. Therefore, in the past, various studies have been conducted to reduce breakage caused by ESD by reducing the penetration potential causing leakage current.
그러나, 본 발명에서는 상기 관통전위를 역(逆)으로 이용하여, 누설전류를 줄이고, ESD 로 인한 발광소자의 손상을 방지한다. 즉, 본 발명에서는, 상기 관통전위의 주위에 임의로 V-모양의 왜곡구조층을 형성하여, 상기 관통전위가 존재하는 영역의 저항을 높여줌으로써, 이 영역에 집중되는 전류를 차단함으로써, ESD 의 내성을 향상시키고자 한다. 이때, 상기 V-모양의 왜곡구조층은, 성장온도 또는 화학적 에칭을 통해 형성할 수 있다.However, in the present invention, the through potential is used in the reverse direction, thereby reducing leakage current and preventing damage to the light emitting device due to ESD. That is, in the present invention, by forming a V-shaped distortion structure layer arbitrarily around the through-potential to increase the resistance of the region in which the through-potential exists, blocking the current concentrated in the region, the resistance of ESD We want to improve In this case, the V-shaped distortion structure layer may be formed through a growth temperature or chemical etching.
상술한 바와 같이, 본 발명에 따른 질화물 반도체 발광소자는 격자부정합으로 발생되는 관통전위 주위에 V-모양의 왜곡구조층을 형성함으로써, 정전기 인가에 따른 소자의 파괴를 막아, 소자의 특성 및 수명을 더욱 향상시킬 수 있는 효과가 있다.As described above, the nitride semiconductor light emitting device according to the present invention forms a V-shaped distortion structure layer around the through potential generated by lattice mismatch, thereby preventing the device from being destroyed by the application of static electricity, thereby improving the characteristics and lifetime of the device. There is an effect that can be further improved.
도 1은 본 발명에 따른 질화물 반도체 발광소자(LED)의 구조를 나타낸 단면도.
도 2a ~ 도 2c는 본 발명에 따른 V-모양의 왜곡구조을 보여주는 단면도.
도 3은 n형 GaN 층의 표면에 형성된 V-모양의 결함을 보여주는 사시도.
도 4a ~ 도 4c는 본 발명에 따른 질화물 반도체 발광소자의 제조방법을 나타낸 공정 순서도.
도 5a 및 도 5b는 성장온도의 조절을 통해 얻은 n형 GaN 층 상의 V-모양의 왜곡구조를 보여주는 현미경 사진.1 is a cross-sectional view showing the structure of a nitride semiconductor light emitting device (LED) according to the present invention.
2a to 2c are cross-sectional views showing a V-shaped distortion structure according to the present invention.
3 is a perspective view showing V-shaped defects formed on the surface of an n-type GaN layer.
4A to 4C are process flowcharts illustrating a method of manufacturing a nitride semiconductor light emitting device according to the present invention.
5a and 5b are micrographs showing the V-shaped distortion structure on the n-type GaN layer obtained by controlling the growth temperature.
이하, 첨부한 도면을 통해 상기한 본 발명의 질화물 반도체 발광소자 및 그 제조방법에 대해 더욱 상세하게 설명하도록 한다.Hereinafter, the nitride semiconductor light emitting device of the present invention and a method of manufacturing the same will be described in more detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 질화물 반도체 발광소자를 나타낸 단면도이다.1 is a cross-sectional view showing a nitride semiconductor light emitting device according to the present invention.
도면에 도시된 바와 같이, 본 발명에 따른 질화물 반도체 발광소자(100)는, 기판(110); 상기 기판(110) 상에 버퍼층(111); 상기 버퍼층(111) 상에 순차적으로 적층되며, n형 질화물 반도체층(113,115), 활성층(120), p형 질화물 반도체층(135,133)으로 이루어진 발광 구조물; 및 상기 발광 구조물의 적어도 일부를 관통하는 관통 결함, 그 관통 결함을 기준으로 V-모양의 왜곡 구조 층(160)을 포함한다. 이때, 상기 버퍼층(211)과 n형 질화물 반도체층(113) 사이에 도핑이 이루어지지 않은 언도프(un-dopped) GaN 층(112)을 더 포함할 수 있다.As shown in the figure, the nitride semiconductor
상기 p형 질화물 반도체층(133,135)과 활성층(120)이 메사식각(mesa etching) 공정에 의하여 그 일부 영역이 제거되어, n형 질화물 반도체층(113)의 일부 상면을 노출시키며, 노출된 n형 질화물 반도체층(113) 상에는 n형 전극(117)이 형성되어 있다.Partial regions of the p-type nitride semiconductor layers 133 and 135 and the
그리고, 상기 p형 질화물 반도체층(133) 상에는 ITO(Indium-Tin oxide) 등으로 이루어진 투명전극(140)이 형성되어 있으며, 그 위에는 본딩전극(137)이 형성되어 있다.In addition, a
상기 기판(110)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 아세나이드(gallium asenide, GaAs), 실리콘(silicon), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.The
상기 버퍼층(111)은, 상기 기판(110) 상에 n형 질화물 반도체층(113)을 성장시키기 전에 상기 사파이어를 포함하여 형성된 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 도핑되지 않은 GaN, InGaN, AlN, InN, AlInGaN, SiC, ZnO중 적어도 하나 이상의 물질로 형성될 수 있으며, 이는 상기 기판(110)의 종류 및 성장방법 등에 따라 생략될 수도 있다.The
상기 n형 질화물 반도체층(113)은, Si, Ge, Sn등과 같은 n형 불순물이 도핑된 n형 GaN 콘택층(113a)과, 상기 n형 GaN 콘택층(113a) 상에 V- 모양의 왜곡 형태 구조(160)을 가지는 n형 GaN 층(113b), 및 n형 초격자층(super lattice layer, 115)로 구성되어 있다.The n-type
상기 n형 초격자층(115)은, AlxInyGazN (0≤x,y,z≤1)로 이루어진 3개층 이상이 반복하여 적층된 구조를 가지며, 바람직하게는, AlGaN층, GaN층, InGaN층으로 이루어진 3개층의 반복 구조를 가질 수 있으며, AlGaN층, GaN층, InGaN층의 적어도 한 층은 두께가 20nm이하이다.The n-
또한, 상기 n형 GaN층 혹은 n형 초격자층은 n형 불순물 농도 또는 각 층의 두께 또는 각 층의 성분을 변화시킨 다층막층으로 형성할 수도 있다. 예를 들며 GaN 성분의 도핑 농도를 변화시켜 여러 층으로 만들 수도 있고, 또는 GaN, InGaN, AlGaN의 성분이 서로 다른 층을 2층 이상 적층 하거나 불순물 농도가 서로 다른 층을 반복하거나, 두께가 서로 다른 층을 반복하거나 하여 n측의 다층막 층을 형성 할 수 있다. 상기 n측 다층막 층은 n형 콘택층 과 활성층 사이에 위치 할 수 있다.The n-type GaN layer or the n-type superlattice layer may be formed as a multilayer film layer in which the n-type impurity concentration, the thickness of each layer, or the components of each layer are changed. For example, the doping concentration of the GaN component may be changed to form multiple layers, or two or more layers having different GaN, InGaN, or AlGaN components may be stacked or repeated layers having different impurity concentrations, or different thicknesses. The layer may be repeated or the n-side multilayer film layer may be formed. The n-side multilayer layer may be positioned between the n-type contact layer and the active layer.
한편, 상기 V- 모양의 왜곡 구조층(160)은, 상기 발광 구조물을 관통하는 관통전위(150)의 주위에 형성되어, 상기 관통전위(150)로 전류가 집중되는 현상을 방지한다.On the other hand, the V-shaped
도 2 및 도 3은 V-형태의 왜곡구조(160)를 나타낸 것으로, 도 2는 단면도이고, 도 3은 사시도이다.2 and 3 show a V-shaped
도면에 도시된 바와 같이, 상기 V-형태의 왜곡구조(160)는, 일반적인 성장면(0001)과 경사진 성장면(1-101)이 함께 존재하는 표면 형태를 보이며, 상기 경사진 성장면(1-101)은 위에서 보면 정육각형 모양이고, 단면으로 보면 V-모양이다.As shown in the figure, the V-shaped
그리고, 앞서 언급한 바와 같이, V-모양의 왜곡구조가 형성되는 위치는 관통전위(150)가 형성된 곳에 선택적으로 발생하게 되며, 관통전위(150)가 V-형태의 왜곡층 중에서 끝나는 경우도 있다(도 2b, 도 2c 참조).And, as mentioned above, the position where the V-shaped distortion structure is formed is selectively generated where the through
상기 V-모양의 왜곡구조(160)는 각 층의 두께 방향, 즉 n형 GaN 층(113b)에서 활성층(120) 및 p형 질화물 반도체층(133)으로 갈수록 V-모양의 계곡 형태가 완만해지며, p형 GaN 층(133b)을 지나 p형 GaN 컨택층(133a) 부근에서는 V-모양의 계곡이 점차 평평하게 되어 균일한 층구조를 형성하게 된다(도 2 참조).The V-shaped
이때, 상기 n형 초격자층(115)과 활성층(120)이 형성될 때, V- 모양이 유지되는 이유는, 성장온도가 900℃ 이하이기 때문이며, p형 GaN 층(133b)이 형성될 때, V-모양이 메워지는 이유는 성장온도가 1000℃ 이상이기 때문이다.At this time, when the n-
이와 같이, 본 발명은, 반도체층의 성장온도를 조절하여, V-모양의 왜곡구조를 제어하며, 본 발명에 따른 질화물 반도체 발광소자의 제조방법에 대해서는 이후에 더욱 상세하게 설명하도록 한다.As described above, the present invention controls the V-shaped distortion structure by controlling the growth temperature of the semiconductor layer, and the method of manufacturing the nitride semiconductor light emitting device according to the present invention will be described in more detail later.
상기한 바와 같이, 경사진 성장면이 존재하는 상태에서 형성된 p형 질화물 반도체층(133)은, V-모양의 왜곡구조(160)이 있는 부위에 전도성이 낮은 반부도체(semi-insulator) 특성의 p형 GaN 층이 형성되어 전류가 차단되는 효과가 있다.As described above, the p-type
이와 같이, V-모양의 왜곡 구조이 있는 부위의 전류가 차단되는 특성은, 정전기가 인가될 때 결함(관통전위)을 통해 집중되는 전류가 차단되어 소자의 ESD 내성이 현저히 좋아지게 된다. 특히, 본 발명에서 ESD 내압치는 역방향 기준으로 6kV 이상으로 높아지게 된다.As such, the current blocking characteristic of the portion having the V-shaped distorting structure blocks the current concentrated through the defect (penetration potential) when static electricity is applied, thereby significantly improving the ESD resistance of the device. In particular, in the present invention, the ESD breakdown voltage is increased to 6 kV or more on a reverse basis.
ESD 내성에 대한 평가는 절대적인 내압치보다 특정 전압에서의 생존율(ESD 인가후 양품의 수/인가전 양품의 수 × 100)이 더 중요한데 역방향 2kV 에서의 생존율을 기준으로 할 때, 본 발명에서 제안하는 구조를 적용함으로써, 기존구조에서의 ESD 생존율 60%가 95%로 대폭 개선되는 효과를 볼 수 있었다.The evaluation of ESD immunity is more important than the absolute breakdown voltage, and the survival rate at a certain voltage (number of products after ESD / number of products before application × 100) is more important. By applying the structure, 60% of the ESD survival rate in the existing structure was greatly improved to 95%.
일반적으로, 가로, 세로의 크기가 수백 마이크로미터 이상인 발광소자에 있어서, V-모양 왜곡의 수는 한 개 이상이고, 관통하는 전위(150)의 분포보다는 같거나 적게 생성된다. 예를 들어, 5×108/cm2 개의 전위가 있다면 5×108/cm2 이하의 V-모양의 왜곡이 존재하게 되며, 모든 전위에 V- 모양 왜곡이 생성되어 전위와 V-모양 왜곡이 동일한 분포와 개수를 갖는 것이 가장 이상적이며, 본 발명의 구조에서는 거의 모든 전위에 V-모양 왜곡이 형성되었다.In general, for light emitting devices having horizontal and vertical sizes of several hundred micrometers or more, the number of V-shaped distortions is one or more, and the same or less than the distribution of the penetrating
계속해서, 도 1을 통해, 본 발명의 질화물 반도체 발광소자(100)의 구성을 설명하면, 상기 n형 초격자층(115) 상에 형성된 활성층(120)은, AlxInyGazN (0≤x,y,z≤1)으로 이루어진 다중 양자우물구조로 구성될 수 있으며, 예를 들어, InGaN계 양자우물층과 GaN계 양자장벽층이 교대로 적층된 구조를 갖는 다중양자우물(Multi-Quantum Well) 구조로 형성될 수 있다.1, the structure of the nitride semiconductor
이때, 상기 활성층(120)은 양자장벽층의 높이나 양자우물층의 두께, 조성 및 양자우물의 개수를 조절하여 파장이나 양자효율을 조절할 수 있다.In this case, the
한편, 상기 활성층(120)은 하나의 양자우물층 또는 더블헤테(duble-hetero)로 구조로 구성될 수도 있다.On the other hand, the
상기 p형 질화물 반도체층(133)은, Mg, Zn, Be등의 p형 불순물이 도핑된 반도체층으로, p형 초격자층(super lattice layer, 135)과, p형 (Al)GaN 층(133b), 및 p형 (In)GaN 콘택층(133a)으로 이루어진다.The p-type
상기 p형 초격자층(135)은, AlxInyGazN (0≤x,y,z≤1)로 이루어진 3개층 이상이 반복하여 적층된 구조를 가지며, 대표적으로, 적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개층의 반복 구조를 예로 들 수 있다. The p-
또한, 상기 p형 (Al)GaN층 혹은 p형 초격자층은 p형 불순물 농도 또는 각 층의 두께 또는 각 층의 성분을 변화시킨 다층막층으로 형성할 수도 있다. 예를 들며 GaN 성분의 도핑 농도를 변화시켜 여러 층으로 만들 수도 있고, 또는 GaN, InGaN, AlGaN의 성분이 서로 다른 층을 2층 이상 적층 하거나 불순물 농노가 서로 다른 층을 반복 하거나, 두께가 서로 다른 층을 반복하거나 하여 p측의 다층막 층을 형성 할 수 있다. 상기 p측 다층막 층은 p형 콘택층과 활성층 사이에 위치할 수 있다.The p-type (Al) GaN layer or the p-type superlattice layer may be formed of a multilayer film layer in which the p-type impurity concentration, the thickness of each layer, or the components of each layer are changed. For example, the doping concentration of the GaN component may be changed to form multiple layers, or two or more layers having different GaN, InGaN, or AlGaN components may be stacked, or layers having different impurity concentrations may be repeated, or have different thicknesses. The layer can be repeated or the p-side multilayer film layer can be formed. The p-side multilayer layer may be positioned between the p-type contact layer and the active layer.
특히, 상기 p형 GaN 층(133b)의 두께는 순방향 ESD 특성에 영향을 미치게 되는데, 본 발명에서는 활성층 상의 p형 GaN계 물질층(p형 초격자층, p형 GaN층, p형 GaN콘택층)의 두께를 250 ㎚ 이상으로 하여, 순방향 ESD 값이 6kV 이상의 높은 내압치를 달성하도록 한다.In particular, the thickness of the p-
상기한 바와 같이 구성된 본 발명의 질화물 반도체 발광소자(100)는, 발광 구조물을 관통하는 관통전위의 주변에 V-형태의 왜곡이 형성되도록 하여, 이 부위의 저항을 높여줌으로써, 정전기가 인가될 때 결함(관통전위)을 통해 집중되는 전류를 차단하여 ESD 내성을 향상시킨다. 즉, 종래 관통전위는 누설전류의 원인이 되어, 정전기 인가시 전류의 집중으로 인해, 소자의 손상을 초래하였으나, 본 발명에서는, 상기 관통전위를 역이용하여, V-왜곡구조를 통해 관통전위 주변의 저항을 높여줌으로써, 역방향 기준으로 6kV 이상의 ESD 레벨을 향상시킨다.
In the nitride semiconductor
이하, 상기한 바와 같이 구성된 본 발명의 질화물 반도체 발광소자의 제조방법을 도면을 통해 설명하도록 한다.Hereinafter, a method of manufacturing the nitride semiconductor light emitting device of the present invention configured as described above will be described with reference to the drawings.
도 4a ~ 도 4c는 본 발명에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정 순서도이다.4A to 4C are flowcharts illustrating a method of manufacturing a nitride semiconductor light emitting device according to the present invention.
먼저, 도 4a에 도시된 바와 같이, 기판(210)을 준비한 다음, 상기 기판(210) 상에 버퍼층(211)을 형성한다. First, as shown in FIG. 4A, a
상기 기판(210)은 앞서 언급한 바와 같이, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 아세나이드(gallium acenide, GaAs), 실리콘(silicon), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다. 또한 기판의 표면에 하나 이상의 요철을 형성하여 사용 할 수도 있다. 요철의 형상은 원형, 삼각형, 사각형, 오각형, 육각형, 팔각형, 등 다양한 형상을 사용 할 수 있으며, 요철의 단면 형상에 있어서도 원형(타원형), 삼각형, 사각형 등 다양한 형상의 기판 표면 구조를 사용하여 발광 소자의 휘도를 향상시키고 결정 결함을 줄일 수 있다. As mentioned above, the
상기 버퍼층(211)은, n형 질화물 반도체층을 성장시키기 전에 상기 사파이어를 포함하여 형성된 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 질화물 반도체계(GaN, AlN 등) 또는 카바이드계(SiC 등) 물질로 형성할 수 있다.The
질화물 반도체계 물질을 버퍼로 사용할 경우, 그 형성온도(성장온도)는 200℃ ~ 900℃ 이고, 카바이드계 물질을 버퍼로 사용할 경우, 그 형성온도(성장온도)는 500℃ ~ 1500℃ 범위에서 조정될 수 있다. 그러나, 상기 버퍼층(211)은 상기 기판(110)의 종류 및 성장방법 등에 따라 생략할 수도 있다.When a nitride semiconductor material is used as a buffer, its formation temperature (growth temperature) is 200 ° C to 900 ° C. When a carbide material is used as a buffer, its formation temperature (growth temperature) can be adjusted in the range of 500 ° C to 1500 ° C. Can be. However, the
이어서, 상기 버퍼층(211) 상에, n형 불순물을 첨가하지 않은 상태에서 언도프 GaN 층(212)을 0.01 ㎛ 이상 수 ㎛ 이내의 범위에서 성장시키고, 그 상부에 Si, Ge, Sn등과 같은 n형 불순물이 도핑된 n형 GaN 콘택층(213a)을 형성한다.Subsequently, the
이때, 상기 n형 불순물의 농도는 3×1018/cm3 이상이 바람직하며, n형 불순물의 농도가 증가할수록 결정성이 저하되지 않는 범위에서 문턱전압(Vf)이 감소되는 효과를 얻을 수 있다. 그러나, n형 불순물의 농도가 5×1021/cm3 로 과도하게 되면 결정성이 저하되므로, 결정성이 저하되지 않는 범위(3×1018/cm3 ~ 5×1021/cm3) 내에서 n형 불순물의 농도를 결정하는 것이 바람직하다.At this time, the concentration of the n-type impurity is 3 × 10 18 / cm 3 The above is preferable, and as the concentration of the n-type impurity increases, it is possible to obtain the effect of reducing the threshold voltage Vf in a range where the crystallinity does not decrease. However, when the concentration of the n-type impurity is excessively 5 × 10 21 / cm 3 , the crystallinity is lowered, so that the crystallinity does not decrease (3 × 10 18 / cm 3 It is preferable to determine the concentration of n-type impurity within ˜5 × 10 21 / cm 3 ).
계속해서, 상기 n형 GaN 콘택층(213a) 상에 V-모양의 왜곡구조층(260)을 가지는 n형 GaN 층(213b)을 형성한다. 상기 V-모양의 왜곡구조층(260)의 형성방법은, 성장온도의 조절에 의한 방법과, 화학적 식각에 의한 방법이 있다.Subsequently, an n-
성장온도의 조절에 의한 방법은, 질소를 캐리어 가스로 하는 분위기에서, 온도를 700 ~ 950℃ 로 하여 n형 또는 언도핑 GaN 를 성장시키는 방법으로, GaN 층(213b)에 V-모양의 왜곡구조층 (260)이 형성된다. The method of controlling the growth temperature is a method of growing an n-type or undoped GaN at a temperature of 700 to 950 ° C. in an atmosphere using nitrogen as a carrier gas, and a V-shaped distortion structure in the
도 5a 및 도 5b는, 성장온도의 조절을 통해 얻은 p형층-활성층-n형층 GaN계 발광소자 구조(213b)의 V-모양의 왜곡 구조를 보여주는 현미경 사진으로, 사진에서 보여지는 바와 같이, 일반적인 성장면(0001)과 경사진 상장면(1-101)이 함께 존재하는 표면의 형태가 나타나는 V-모양의 층 구조를 관찰할 수 있다.5A and 5B are micrographs showing V-shaped distortion structures of the p-type layer-active layer-n-type GaN-based light emitting
화학적 식각에 의한 방법은, n형 GaN 층(213b)까지 형성된 기판을 반응기에서 꺼내어서 인산용액을 사용해, 상기 n형 GaN 층(213b)의 표면을 화학적으로 식각(etching)해 내는 것으로, 이때에도, 유사한 V- 모양의 층 구조를 만들 수 있다.In the chemical etching method, the substrate formed up to the n-
또한, 상기 V-모양의 층 구조는 대체적으로, 관통전위가 형성된 부분에 존재하게 되며, 상기 관통전위는 이후에 형성될 반도체층을 관통하여 여전히 존재할 수도 있으나 대체로 층 중간에서 멈추는 경우가 많다(도 5b 참조).In addition, the V-shaped layer structure is generally present in the portion where the through potential is formed, and the through potential may still exist through the semiconductor layer to be formed later, but is often stopped in the middle of the layer (FIG. 5b).
일반적으로, 가로,세로의 크기가 수백 마이크로미터 이상인 발광소자에 있어서, V-모양 왜곡(결함)의 수는 한개 이상이고, 관통하는 전위(150)의 분포보다는 같거나 적게 생성된다. 예를 들어, 5×108/cm2 개의 전위가 있다면 5×108/cm2 이하의 V-모양의 왜곡(결함)이 존재하게 되며, 모든 전위에 V- 모양 왜곡이 생성되어 전위와 V-모양 왜곡이 동일한 분포와 개수를 갖는 것이 가장 이상적이며, 본 발명의 구조에서는 거의 모든 전위에 V-모양 왜곡이 형성되었다.In general, in light emitting devices having a size of several hundred micrometers or more in width and length, the number of V-shaped distortions (defects) is one or more, and the same or less than the distribution of the penetrating
상기한 바와 같이, V-모양의 왜곡구조(260)를 갖는 n형 GaN 층(213b)을 형성한 후, 도 4b에 도시된 바와 같이, 상기 n형 GaN 층(213b) 상에, AlxInyGazN (0≤x,y,z≤1)로 이루어진 서로 다른 조성의 3개층 이상을 반복하여 적층시킴으로써, n형 초격자층(215)을 형성한다.As described above, after the n-
그리고, 그 상부에 AlxInyGazN/ AlxInyGazN (0≤x,y,z≤1)을 교대로 적층하여 적어도 하나 이상의 양자우물 구조를 갖는 활성층(220)을 형성한다. 이때, 상기 활성층(220)의 양자우물의 장벽의 높이나, 우물층의 두께, 조성, 양자우물의 개수를 조절하여 파장이나 양자효율을 조절할 수 있다.In addition, AlxInyGazN / AlxInyGazN (0 ≦ x, y, z ≦ 1) is alternately stacked on top of each other to form an
한편, 상기 n형 초격자층(215) 및 활성층(220)의 성장온도는 900℃ 이하에서 이루어지며, 이는 상기 n형 GaN 층(213b)에 형성된 V-모양의 왜곡구조를 유지시키기 위한 것이다.On the other hand, the growth temperature of the n-
계속해서, 상기 활성층(220) 상에, p형 불순물이 도핑된 또는 부분적으로 도핑되지 않은 AlxInyGazN (0≤x,y,z≤1)로 이루어진 서로 조성이 다른 3개층 이상을 반복하여 적층시킴으로써, p형 초격자층(235)을 형성한다. 대표적으로는, AlGaN/GaN/InGaN 을 순차적으로 반복시켜 형성할 수 있다.Subsequently, by repeatedly stacking three or more layers having different compositions composed of AlxInyGazN (0 ≦ x, y, z ≦ 1) doped or partially doped with p-type impurities on the
p형 불순물로는 Mg, Zn 또는 Be 등이 있으며, 이중 Mg 이 대표적으로 사용될 수 있다. P-type impurities include Mg, Zn, or Be, and Mg may be representatively used.
이어서, 상기 p형 초격자층(235) 상에 p형 GaN 층(233b)을 형성하고, p형 불순불의 도핑농도를 상기 p형 GaN 층(233b) 보다 높게하여, 상기 p형 GaN 층(233b) 상에 p형 GaN 콘택층(233a)을 형성한 다음, 그 상부에 ITO 또는 IZO 와 같은 투명한 전도성물질이 증착하여 투명전극(240)을 형성한다.Subsequently, a p-
상기 p형 GaN 층(233b)의 두께는 순방향의 ESD 특성에 영향을 미치게 되는데, 상기 활성층 상의 p형 GaN계 물질층의 두께가 250 nm 이상이 되면 순방향 ESD 값이 6kV 이상의 높은 내압치를 달성하게 된다.The thickness of the p-
한편, 상기 p형 초격자층(235), p형 GaN 층(233b) 및 p형 GaN 콘택층(233a)은 1000℃ 이상의 온도에서 성장되며, 상기의 성장온도에서는, V-모양의 계곡이 메워져, p형 GaN 콘택층(233a) 상의 표면이 평평한 면을 형성하게 된다.On the other hand, the p-
계속해서, 도 4c에 도시된 바와 같이, 상기 투명전극(240), p형 GaN 콘택층(233a), p형 GaN 층(233b), p형 초격자층(235), 활성층(220) 및 n형 GaN 층(213b) 및 n형 GaN 콘택층(213a)을 메사식각(mesa etching) 하여, 상기 n형 GaN 콘택층(213a)의 일부영역을 노출시킨다.Subsequently, as shown in FIG. 4C, the
그리고, 상기 노출된 n형 GaN 콘택층(213a) 상에 n형 전극(217)을 형성하고, 상기 투명전극(240) 상에 p형 전극(237)을 형성함으로써, 본 발명에 따른 질화물 반도체 발광소자(200)를 제작한다.In addition, an n-
발광소자 제작에 있어서는 성장용 기판을 제거하여 p형 상측과 n형 하측에 전극을 각각 형성하여 수직형 소자로도 제작 가능하다.In manufacturing a light emitting device, the growth substrate is removed, and electrodes are formed on the upper side of the p-type and the lower side of the n-type, respectively.
또한, p형 또는 n형 반도체의 적어도 한쪽 또는 발광 소자의 노출 면에 적어도 하나 이상의 요철 구조를 형성하여 빛의 추출 효율을 향상시킬 수도 있다. In addition, at least one uneven structure may be formed on at least one of the p-type or n-type semiconductors or the exposed surface of the light emitting device to improve the light extraction efficiency.
본 발명에서는 MOCVD 방법을 통해 반도체층을 형성할 수 있으며, 이외 MBE 방법과 같이 이미 공지된 다양한 방법들을 이용할 수도 있다.In the present invention, the semiconductor layer may be formed through the MOCVD method, and various other known methods such as the MBE method may be used.
상기한 바와 같은 방법을 통해 제작된 본 발명의 질화물 반도체 발광소자는, n형 질화물 반도체층, 활성층 또는 p형 질화물 반도체층 중 적어도 어느 한 영역 중 관통전위가 위치하는 부분에 V-모양의 왜곡 구조를 인위적으로 형성함으로써, ESD 효과를 향상시킨다.In the nitride semiconductor light emitting device of the present invention manufactured by the method as described above, a V-shaped distortion structure in a portion where at least one of the n-type nitride semiconductor layer, the active layer, and the p-type nitride semiconductor layer has a through potential is located. By artificially forming A, the ESD effect is improved.
본 발명의 기본 개념은, 상기한 바와 같이, 관통전위 주위에 V-모양의 왜곡 구조를 형성하여, 정전기 인가시 이 영역에 전류가 집중되는 현상을 막아, 발광소자의 손상을 방지하는 것으로, 상기 V-모양의 왜곡 구조는, 관통전위가 있는 위치라면, 발광 구조물 내부의 어느 층에든지 형성될 수 있다.The basic concept of the present invention is to prevent the damage of the light emitting device by forming a V-shaped distortion structure around the penetrating potential, thereby preventing the current from concentrating in this region when static electricity is applied. The V-shaped distortion structure may be formed on any layer inside the light emitting structure, provided that the position is the penetration potential.
아울러, 본 발명의 실시예에서 예시한 발광소자의 구조외에도, 관통전위 주변에 V-모양의 왜곡 구조를 형성하며, 이로 인해, 누설전류를 방지할 수 있다면, 공지된 어떠한 구조라도 포함할 수 있을 것이다.In addition, in addition to the structure of the light emitting device illustrated in the embodiment of the present invention, a V-shaped distortion structure is formed around the through potential, and thus, any structure known in the art may be included if the leakage current can be prevented. will be.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.
100, 200 : 발광소자 110, 210 : 기판
111, 211 : 버퍼층 112, 212 : 언도프 GaN 층
113a, 213a : n형 GaN 콘택층 113b, 213b : n형 GaN 층
115, 215 : n형 초격자층 120, 220 : 활성층
135, 235 : p형 초격자층 133a, 233a : p형 GaN 콘택층
133b, 233b : p형 GaN 층 140, 240 : 투명전극
150, 250 : 관통전위 160, 260 : V-모양의 왜곡구조
117, 217 : n형 전극 137, 237 : p형 전극100, 200: light emitting
111, 211:
113a, 213a: n-type
115, 215: n-
135, 235: p-
133b and 233b p-
150, 250:
117, 217: n-
Claims (10)
상기 n형 질화물 반도체층을 기준으로 하여 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층에 형성된 V-모양의 왜곡층;을 포함하며,
상기 p형 질화물 반도체층은 p형 컨택층, 및 상기 p형 컨택층과 상기 활성층 사이에 배치된 p형 클래드층을 포함하고,
상기 V-모양의 왜곡층은 상기 p형 컨택층까지는 연장되지 아니하여 상기 p형 컨택층에서 상기 활성층을 향하는 면은 평탄한 형상을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
a light emitting structure comprising n-type and p-type nitride semiconductor layers and an active layer disposed therebetween;
And a V-shaped distortion layer formed on the n-type nitride semiconductor layer, the active layer, and the p-type nitride semiconductor layer based on the n-type nitride semiconductor layer.
The p-type nitride semiconductor layer includes a p-type contact layer and a p-type cladding layer disposed between the p-type contact layer and the active layer,
The V-shaped distortion layer does not extend to the p-type contact layer, so that the surface of the p-type contact layer toward the active layer has a flat shape.
상기 활성층은 V-모양의 왜곡 층을 포함하며,
상기 p형 반도체층의 표면이 평평한 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The active layer comprises a V-shaped distortion layer,
A nitride semiconductor light emitting device, characterized in that the surface of the p-type semiconductor layer is flat.
상기 n형 질화물 반도체층은,
n형 GaN계 반도체층; 및
n형 초격자층 또는 다층막층;
을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The n-type nitride semiconductor layer,
an n-type GaN-based semiconductor layer; And
n-type superlattice layer or multilayer film layer;
Nitride semiconductor light emitting device comprising a.
상기 n형 초격자층은,
적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개 층의 반복 구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 3,
The n-type superlattice layer,
A nitride semiconductor light emitting device comprising: a three-layer repeating structure consisting of an AlGaN layer, a GaN layer, and an InGaN layer with a thickness of at least one layer of 20 nm or less.
상기 p형 질화물 반도체층은,
p형 초격자층 또는 다층막층; 및
p형 GaN계 반도체층;
을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The p-type nitride semiconductor layer,
p-type superlattice layer or multilayer film layer; And
p-type GaN-based semiconductor layer;
Nitride semiconductor light emitting device comprising a.
상기 p형 초격자층은,
적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개 층의 반복 구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 5,
The p-type superlattice layer,
A nitride semiconductor light emitting device comprising: a three-layer repeating structure consisting of an AlGaN layer, a GaN layer, and an InGaN layer with a thickness of at least one layer of 20 nm or less.
상기 V-모양의 왜곡층은,
평평한 면과 경사진 면이 함께 존재하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The V-shaped distortion layer is,
A nitride semiconductor light emitting device comprising a flat surface and an inclined surface together.
상기 V-모양의 왜곡구조는,
평평한 면과 경사진 면이 함께 존재하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The V-shaped distortion structure,
A nitride semiconductor light emitting device comprising a flat surface and an inclined surface together.
상기 기판 상에 V-형태의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계;
상기 n형 반도체층 상에 활성층을 형성하는 단계; 및
상기 활성층 상에 p형 반도체층을 형성하는 단계;를 포함하며,
상기 p형 질화물 반도체층은 p형 컨택층, 및 상기 p형 컨택층과 상기 활성층 사이에 배치된 p형 클래드층을 포함하고,
상기 V-형태의 왜곡 구조는 상기 n형 질화물 반도체층을 기준으로 하여 상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층에 형성되되, 상기 p형 컨택층까지는 연장되지 아니하여 상기 p형 컨택층에서 상기 활성층을 향하는 면은 평탄한 형상을 갖는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
Preparing a substrate;
Forming an n-type semiconductor layer having a V-shaped distortion structure on the substrate;
Forming an active layer on the n-type semiconductor layer; And
Forming a p-type semiconductor layer on the active layer;
The p-type nitride semiconductor layer includes a p-type contact layer and a p-type cladding layer disposed between the p-type contact layer and the active layer,
The V-shaped distortion structure is formed in the n-type nitride semiconductor layer, the active layer, and the p-type nitride semiconductor layer based on the n-type nitride semiconductor layer, but does not extend to the p-type contact layer, so that the p-type contact is The surface of the layer facing the active layer has a flat shape manufacturing method of the nitride semiconductor light emitting device.
상기 기판은,
사파이어, 스피넬(MgA1204), SiC, Si, ZnO, GaAs, GaN 기판 중 어느 하나로부터 선택되며, 표면에 적어도 하나 이상의 요철 구조를 가지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.10. The method of claim 9,
The substrate,
A sapphire, spinel (MgA 12 0 4 ), SiC, Si, ZnO, GaAs, GaN substrate selected from any one of the method of manufacturing a nitride semiconductor light emitting device characterized in that it has at least one uneven structure on the surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110063808A KR101161409B1 (en) | 2011-06-29 | 2011-06-29 | Nitride semiconductor light emitting device and fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110063808A KR101161409B1 (en) | 2011-06-29 | 2011-06-29 | Nitride semiconductor light emitting device and fabrication method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070070107A Division KR101164026B1 (en) | 2007-07-12 | 2007-07-12 | Nitride semiconductor light emitting device and fabrication method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110084137A KR20110084137A (en) | 2011-07-21 |
KR101161409B1 true KR101161409B1 (en) | 2012-07-02 |
Family
ID=44921526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110063808A Active KR101161409B1 (en) | 2011-06-29 | 2011-06-29 | Nitride semiconductor light emitting device and fabrication method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101161409B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102212561B1 (en) * | 2014-08-11 | 2021-02-08 | 삼성전자주식회사 | Semiconductor light emitting device and semiconductor light emitting device package |
KR102427040B1 (en) * | 2015-10-15 | 2022-08-01 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting diode, light emitting package having the same and light system having the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295162A (en) | 2005-04-07 | 2006-10-26 | Samsung Electro Mech Co Ltd | Vertical structure group 3 nitride light emitting device and method of manufacturing the same |
US20060246612A1 (en) | 2005-04-29 | 2006-11-02 | Emerson David T | Light emitting devices with active layers that extend into opened pits |
-
2011
- 2011-06-29 KR KR1020110063808A patent/KR101161409B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295162A (en) | 2005-04-07 | 2006-10-26 | Samsung Electro Mech Co Ltd | Vertical structure group 3 nitride light emitting device and method of manufacturing the same |
US20060246612A1 (en) | 2005-04-29 | 2006-11-02 | Emerson David T | Light emitting devices with active layers that extend into opened pits |
Also Published As
Publication number | Publication date |
---|---|
KR20110084137A (en) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164026B1 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
CN102782883B (en) | Light-emitting diode and manufacture method thereof | |
KR100835116B1 (en) | Nitride semiconductor light emitting device | |
CN111063776B (en) | Nitride semiconductor device | |
US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
JP2010153838A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
US9136434B2 (en) | Submicro-facet light-emitting device and method for fabricating the same | |
KR20190133417A (en) | Light emitting device and manufacturing method thereof | |
CN103311389B (en) | Light-emitting diode epitaxial wafer and manufacturing method thereof | |
KR101161409B1 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
KR101749154B1 (en) | light-emitting diode chip and manufacturing method thereof | |
CN101483212B (en) | Group III nitride compound semiconductor LED and method for manufacturing the same | |
CN107316924B (en) | Nitride semiconductor structure and semiconductor light emitting element | |
CN107873109A (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
KR100893188B1 (en) | Nitride-based semiconductor light emitting device and its manufacturing method | |
CN103985799A (en) | Light-emitting diode and method of making the same | |
KR20110091245A (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101678524B1 (en) | Nitride semiconductor light emitting device, and fabrication method of the same | |
CN106848008B (en) | A method of improving LED light electrical characteristics using V-type defect | |
CN103299439A (en) | Nitride semiconductor light emitting device and production method therefor | |
US20220310874A1 (en) | Group iii nitride semiconductor device and method for producing same | |
KR20090108506A (en) | Group III-nitride semiconductor light emitting diode device and method for manufacturing same | |
KR20110091246A (en) | Method for manufacturing semiconductor light emitting device and semiconductor light emitting device manufactured thereby | |
TWI420696B (en) | Light-emitting device and the manufacturing method thereof | |
KR20090108505A (en) | Group III-nitride semiconductor light emitting diode device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20110629 Patent event code: PA01071R01D |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110908 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120403 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120625 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20120626 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20150601 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160531 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20190530 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20230524 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20240527 Start annual number: 13 End annual number: 13 |