[go: up one dir, main page]

KR101154321B1 - 발광다이오드 및 그 제조방법 - Google Patents

발광다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR101154321B1
KR101154321B1 KR1020070131310A KR20070131310A KR101154321B1 KR 101154321 B1 KR101154321 B1 KR 101154321B1 KR 1020070131310 A KR1020070131310 A KR 1020070131310A KR 20070131310 A KR20070131310 A KR 20070131310A KR 101154321 B1 KR101154321 B1 KR 101154321B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
uneven
layer
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070131310A
Other languages
English (en)
Other versions
KR20090063808A (ko
Inventor
문용태
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070131310A priority Critical patent/KR101154321B1/ko
Publication of KR20090063808A publication Critical patent/KR20090063808A/ko
Application granted granted Critical
Publication of KR101154321B1 publication Critical patent/KR101154321B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

발광 다이오드와 그 제조방법이 개시된다. 본 발광 다이오드는, 제1 도전형 반도체층, 제1 도전형 반도체층 상면의 적어도 일부에 위치하는 다수의 요철 형상을 갖는 요철 반도체층, 요철 반도체층의 형상에 따라 요철된 활성층, 및 활성층 위에 위치하는 제2 도전형 반도체층을 포함한다. 이에 따라 발광 다이오드의 광 효율이 개선될 수 있다.
발광 다이오드, 표면 요철, 내부 양자 효율, 광 추출 효율

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그 제조방법에 관한 것이다.
질화갈륨 계열의 발광 다이오드(Light Emitting Diode: LED)는, 높은 열적 안정성과 폭넓은 밴드갭(Energy Band Gap)으로 인해 광소자 분야에서 각광받고 있으며, 질화갈륨 계열의 발광 다이오드로 고출력 청색, 녹색, UV(Ultra Violet)과 같은 다양한 색상의 LED가 개발되어 상용화되고 있다.
특히 고효율 백색 발광 다이오드와 같은 고출력 발광 다이오드의 경우 타 발광 소자를 대체할 수 있을 정도의 효율(efficency)에 도달하고 있으며, 발광 효율을 더욱 개선하기 위한 연구가 더욱 활발히 진행되고 있다.
현재, 발광 효율을 개선하기 위해서는 결정질(crystal quality) 및 에피층 구조를 개선하여 고품위 박막을 구현함으로써 내부 양자 효율(internal quantum efficiency)을 증가시키거나, 내부에서 발광된 빛이 효율적으로 외부로 방출될 수 있도록 광 추출 효율(light extraction efficiency)을 증가시켜야 한다.
최근, 광 추출 효율 개선을 위해 발광 다이오드 소자의 기하학적 형상을 제 어하기 위한 연구가 진행되고 있으며, 대표적으로 사파이어 기판의 표면을 거칠게 하여 내부 광 손실을 감소시키는 방식이 제안되고 있다.
그러나 이와 같이 거칠어진 표면의 사파이어 기판을 채택하는 경우 광 추출 효율은 증가하나, 그 상부에 성장되는 에피층의 결정질이 저하됨에 따라 내부 양자 효율이 개선되지 못하거나 오히려 저하되는 문제점이 있다.
본 발명의 목적은 발광 효율을 개선할 수 있는 발광 다이오드 및 그 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 일 측면에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상면의 적어도 일부에 위치하는 다수의 요철 형상을 갖는 요철 반도체층; 상기 요철 반도체층의 형상에 따라 요철된 활성층; 및 상기 활성층 위에 위치하는 제2 도전형 반도체층;을 포함한다.
또한, 상기 요철 반도체층에는 상기 다수의 요철 형상이 불규칙적으로 배열될 수 있다.
그리고 상기 활성층은 그 상면 및 하면 전체가 요철될 수 있다.
또한, 상기 제2 도전형 반도체층은 상기 활성층의 형상에 따라 요철될 수 있다.
상기 요철 반도체층은 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1))을 포함할 수 있다.
그리고 상기 제1 도전형 반도체층과 상기 요철 반도체층 사이에는, 상기 제1 도전형 반도체의 손상을 방지하기 위한 형상 보호층이 게재될 수 있다.
여기서, 상기 형상 보호층은 질화알루미늄갈륨(AlxGa(1-x)N, 0≤x≤1)을 포함 할 수 있다.
한편, 본 발명의 다른 측면에 따른 발광 다이오드 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상면의 적어도 일부에 다수의 요철 형상을 갖는 요철 반도체층을 형성하는 단계; 상기 요철 반도체층의 형상에 따라 요철된 활성층을 형성하는 단계; 및 상기 활성층 위에 제2 도전형 반도체층을 형성하는 단계;를 포함한다.
또한, 상기 요철 반도체층은, 상기 제1 도전형 반도체층 상면에 질화 갈륨 물질의 물질막을 성장시킨 후 열화학적 에칭을 수행하여 형성될 수 있다.
여기서, 상기 열화학적 에칭은 상기 물질막을 형성한 동일 챔버에서 수행될 수 있다.
그리고 상기 요철 반도체층을 형성하기 이전에, 상기 제1 도전형 반도체층의 상부에 상기 열화학적 에칭으로부터 상기 제1 도전형 반도체층의 손상을 방지하기 위한 형상 보호층을 형성하는 단계;를 더 포함할 수 있다.
여기서, 상기 형상 보호층은 질화알루미늄갈륨(AlxGa(1-x)N, 0≤x≤1)을 포함할 수 있다.
그리고 상기 요철 반도체층은 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1))을 포함할 수 있다.
이에 따라, 발광 다이오드의 발광 효율이 개선될 수 있다.
본 발명에 따르면 발광 다이오드의 발광 효율이 개선될 수 있다.
또한, 발광 다이오드의 에피층의 표면이 요철 형상을 갖게 됨에 따라 광 추출 효율이 개선된다.
또한, 본 발명에 따르면 에피층의 표면에 요철 형상을 구현하면서도 고품위 결정 성장이 가능하여 내부 양자 효율 또한 개선된다.
또한, 본 발명에 따르면 에피층 성장 챔버 내에서 요철 형상 구현이 가능하여 생산 공정이 간단하므로 대량 생산이 용이하고 가격 경쟁력이 뛰어난 발광 다이오드를 제조할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 기판(1), 제1 도전형 반도체층(3), 활성층(9) 및 제2 도전형 반도체층(11)을 포함한다.
상기 기판(1)은 절연성 재질의 사파이어를 사용할 수 있으며, 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 산화리튬알루미늄(LiAlO2) 또는 산화리튬갈륨(LiGaO2) 등 전도성이나 반도체 기판도 사용가능하다.
또한, 도시하지는 않았으나 기판(1)과 제1 도전형 반도체층(3) 사이의 격자 부정합을 줄이기 위해 기판(1) 상에 일정한 두께로 버퍼층(미도시)이 게재될 수 있다. 이러한 버퍼층은 AlN, InGaN, GaN 또는 AlGaN 등으로 구성할 수 있다.
제1 도전형 반도체층(3)은 Si, Ge, Se, S, 또는 Te 등의 N형 불순물을 도핑하여 형성할 수 있다.
활성층(9)은, InGaN, AlGaN 또는 GaN를 포함하는 양자우물(QW, Quantum Well)구조 또는 다중양자우물(MQW, Multi Quntum Well) 구조로 구성할 수 있다.
또한, 제2 도전형 반도체층(11)은, P형 불순물을 도핑하여 형성할 수 있으며, P형 불순물로는, Be, St, Ba, Zn 또는 Mg을 사용할 수 있다. 한편, 여기서는 제1 도전형 반도체층(3)이 N형이고 제2 도전형 반도체층(11)이 P형인 경우를 예로 들었으나 본 발명은 이에 한정되지 않으며 기재한 바와 반대로 형성될 수도 있다.
또한, 본 발명의 일 실시예에 따른 발광 다이오드(100)는 제1 도전형 반도체층(3) 위에 다수의 요철 형상을 포함하는 요철 반도체층(7)을 포함한다.
요철 반도체층(7)을 구성하는 다수의 요철 형상은 각각의 형상의 크기 및 형태가 다양할 수 있으며 그 배열이 불규칙적일 수 있다. 요철 반도체층(7)은 열화 학적으로 불안정한 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1)) 계열의 물질막으로 형성될 수 있다. 또한, 요철 반도체층(7)은 수 마이크로 미터 정도의 두께로 비교적 두껍게 형성될 수 있으며 이러한 요철 반도체층(7)의 형성 방법은 상세히 후술한다.
한편, 상기 활성층(9)은 요철 반도체층(7)의 요철 형상을 따라 얇게 형성됨에 따라 상기 요철 반도체층(7)의 요철 형상을 그대로 반영하여 그 상면 및 하면 전체가 요철된 형상으로 형성될 수 있다.
또한, 제2 도전형 반도체층(11) 또한 상기 활성층의 요철된 형상을 그대로 반영하여 요철된 형상으로 형성될 수 있다.
따라서, 활성층(9)에서 방출되어 반도체층들 내부로 방사된 빛은 반도체층들의 요철 형상에 의해 반사각이 변화되거나 난반사됨에 따라 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
또한, 요철 반도체층(7)과 제1 도전형 반도체층(3) 사이에는 상기 요철 반도체층(7) 형성시 열화학적으로 비교적 불안정한 질화갈륨 계열의 화합물 반도체층인 제1 도전형 반도체층(3)의 손상을 방지하기 위한 형상 보호층(5)이 게재될 수 있다. 형상 보호층(5)은 열화학적 안정성이 뛰어난, 예를 들면 질화알루미늄갈륨 계열(AlxGa(1-x)N, 0≤x≤1)의 전자 전도성의 물질막으로 형성될 수 있다. 형상 보호층(5)은 이러한 목적에 부합하는 정도의 두께, 예를 들면 수십 nm 정도의 두께로 상당히 얇게 형성될 수 있다.
또한, 발광 다이오드(100)는 제2 도전형 반도체층(11), 활성층(9), 요철 반 도체층(7), 형상 보호층(5) 및 제1 도전형 반도체층(3)의 일부를 부분적으로 에칭하여, 제1 도전형 반도체층(3)의 일부가 외부에 노출되어 있다.
또한, 노출된 제1 도전형 반도체층(3)과 제2 도전형 반도체층(11) 상에는 전극패드들(13, 14)이 각각 형성된다. 한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(11) 상에는 반도체와 금속간의 접촉저항을 줄이는 오믹 접촉(Ohmic Contact) 및/또는 활성층(9)에서 발생되는 광을 효율적으로 외부에 발산시키기 위해 예를 들면 투명 전극(미도시)이 얇은 두께로 형성될 수 있다.
도 2 내지 도 5b는 본 발명의 실시예에 따른 발광 다이오드 제조방법을 설명하기 위한 도면들이다.
도 2를 참조하면, 기판(1) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 반도체층(3)이 형성된다.
한편, 제1 도전형 반도체층(3)을 형성하기 전에 상기 기판(1) 상에 언도프트 질화물 반도체층인 버퍼층(미도시)을 형성할 수 있다. 이 경우, 버퍼층(미도시)은 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 통상적으로 AlN, GaN 또는 AlGaN 등이 사용된다.
상기 제1 도전형 반도체층(3)의 상부에는 이 후의 공정에서 열화학적으로 비교적 불안정한 질화갈륨 계열의 화합물 반도체층인 제1 도전형 반도체층(3)의 손상을 방지하기 위해, 열화학적 안정성이 뛰어난 질화알루미늄갈륨 계열(AlxGa(1-x)N, 0≤x≤1)의 전자 전도성의 형상 보호층(5)을 형성한다.
그리고 형상 보호층(3) 상부에는 열화학적으로 불안정한 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1)) 계열의 물질막(7)을 예를 들면 수 마이크로 미터 정도의 두께로 비교적 두껍게 형성한다.
상술한 그리고 후술할 반도체층들은 각각 금속유기화학기상증착(metalorganic chemical vapor deposition; MOCVD), 수소화물 기상성장(hydride vapor phase epitaxy; HVPE), 분자선 성장(molecular beam epitaxy; MBE) 기술 등을 사용하여 동일 챔버 내에서 형성될 수 있다.
도 3a을 참조하면, 질화인듐갈륨 계열의 물질막(7)을 형성한 후 동일 챔버내에서 고온으로 열화학적 에칭을 실시한다. 이 경우, 에칭 시간, 온도, 분위기 가스 등의 에칭 조건을 에칭 정도에 따라 조절하여 질화인듐갈륨 계열의 물질막(7)에 형성되는 요철 형상의 크기와 형태를 조절할 수 있다. 예를 들면, 에칭 시간은 1시간 내외로 조절하고, 온도는 1050℃ 내외로 조절하고, 분위기 가스 중 수소의 상대적 농도를 증가시키고, 질소 및 암모니아의 상대적인 농도를 감소시킬 수 있다.
화학적으로 갈륨 원자와 질소 원자 간의 결합력보다 알루미늄 원자와 질소 원자의 결합력이 크다. 또한, 갈륨 원자와 질소 원자 간의 결합력은 인듐 원자와 질소 원자 간의 결합력에 비해 매우 크다. 이는 인듐, 갈륨, 알루미늄 각각의 원자의 고유한 전자 구조가 다르기 때문이다. 따라서, 질화알루미늄갈륨(AlGaN)은 질화인듐갈륨(InGaN)에 비해 열적 화학적 안정성이 상대적으로 매우 우수하므로, 고온 열화학적 에칭 과정에서 질화인듐갈륨 물질막(7)은 쉽게 열화학적으로 에칭되 어 표면에 요철 형상이 형성되게 되나, 그 하부에 형성된 질화알루미늄갈륨 보호막(5)은 열화학적으로 에칭되지 않고 편평한 표면 형상을 유지함으로써 그 자체뿐만 아니라 그 하부에 형성된 제1 도전형 반도체층(3)의 손상까지 방지할 수 있다.
한편, 고온 열화학적 에칭 과정에서 상기 질화 인듐갈륨의 물질막(7)은 박막 내에 선결함 또는 2차원 결정면 결함 등 결정 결함이 있는 부분에서 우선적으로 에칭이 진행된다. 이는 결함이 있는 부분이 결함이 없는 결정 영역에 비해 에너지적으로 더욱 불안전하여 우선적으로 원자 결합이 끊어지기 때문이다. 이에 따라, 불규칙적인 크기와 형태를 갖고 불규칙적으로 배열된 다수의 요철 형상의 표면을 갖는 요철 반도체층(7)이 형성된다. 또한, 이에 따라 요철 반도체층(7)은 그 하부로부터 전사된 결정 결함과 자체 결정 결함 등의 결함 부분이 제거된 고품위의 결정 박막으로 형성될 수 있다.
한편, 요철 반도체층(7)의 요철 형상 중 적어도 일부는 서로 분리되어 격리된 섬들(Islands) 형태로 분산되어 형성될 수 있으며, 이에 따라 상기 질화알루미늄갈륨 형상 보호층(5)의 일부가 노출될 수도 있다.
또한, 여기서는 상기 형상 보호층(5)과 요철 반도체층(7)을 구성하는 물질을 각각 질화알루미늄갈륨과 질화인듐갈륨으로 기재하였으나 본 발명은 이에 한정되지 아니하며 상술한 바와 같은 열화학적 특성을 갖는 다른 물질막으로 대체될 수 있다.
도 3b를 참조하면, 질화인듐갈륨 계열의 물질막(7)에 대해 고온 열화학적 에칭을 실시할 경우 에칭 조건을 조정하여 에칭을 다소 과도하게 수행함에 따라 형성 될 수 있는 요철 형상의 다른 형태의 예를 나타낸다.
도 4a를 참조하면, 상기 요철 반도체층(7)의 상부에 활성층(9)이 형성된다. 상기 활성층(9)은 단일 양자웰 또는 다중 양자웰 구조를 갖도록 형성될 수 있다. 상기 활성층(9)은 제1 도전형 반도체층(3) 및 상기 요철 반도체층(7)의 형성 챔버와 동일한 공정 챔버에서 연속적으로 형성될 수 있다. 활성층(9)은 InGaN, AlGaN 또는 GaN 물질막으로 형성될 수 있으며, 요구되는 발광 파장에 따라 각 금속원소의 조성비가 결정된다.
이때, 활성층(9)은 상기 요철 반도체층(7) 표면의 다수의 요철 형상을 따라 얇은 박막으로 성장됨에 따라 활성층(9)의 형상은 그 상부면 및 하부면이 상기 요철 반도체층(7)의 형상에 대응하는 요철 형상으로 형성된다. 또한, 상술한 바와 같이 상기 요철 반도체층(7)의 형성시 결정 결함 부분이 열화학적 에칭에 의해 제거됨에 따라, 상기 요철 반도체층(7)은 결정 결함이 상기 활성층(9)으로 전사되는 것을 방지할 수 있다. 이에 따라, 활성층(9)의 결정 결함 밀도가 현격하게 줄어들고 결과적으로 내부 양자 효율이 크게 개선된다.
이 후, 상기 활성층(9) 상에 AlXInYGa(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층(11)이 형성된다. 상기 제1 도전형 반도체층(3)이 n형인 경우, 제2 도전형 반도체층(11)은 p형이며, 마그네슘(Mg)을 도핑하여 형성될 수 있다. 또한, 상기 제1 도전형 반도체층(3)이 p형인 경우, 제2 도전형 반도체층(11)은 n형이며, 실리콘(Si)을 도핑하여 형성될 수 있다.
한편, 제2 도전형 반도체층(11)은 상기 요철 형상을 갖는 활성층(9)의 상부면에 형성됨에 따라 상술한 바와 같은 상기 활성층(9) 및 요철 반도체층(7)의 요철 형상이 전사되어 이에 대응하는 요철된 표면을 갖게 된다.
도 4b는, 고온 열화학적 에칭에 따라 도 3b와 같은 형태로 형성된 요철 반도체층(7) 상에 도 4a를 참조하여 설명한 바와 같이 활성층(9) 및 제2 도전형 반도체층(11)이 형성된 예를 나타낸다.
도 5a를 참조하면, 상기 제2 도전형 반도체층(11), 활성층(9), 요철 반도체층(7) 및 형상 보호층(5)을 패터닝하여 상기 제1 도전형 반도체층(3)의 일 영역이 노출되도록 한다. 이러한 패터닝은 사진 및 식각 공정을 사용하여 수행될 수 있다.
그 후, 노출된 제1 도전형 반도체층(3) 상에 전극패드(13)가 형성되고, 상기 제2 도전형 반도체층(11) 상에 전극패드(14)가 형성된다. 한편, 상기 제2 도전형 반도체층(11)의 상부면 중 상기 전극패드(14)가 형성될 영역은, 상기 제2 도전형 반도체층(11)의 요철된 표면 중 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(14)를 형성할 수 있다.
한편, 도면에는 도시하지 않았으나 제2 도전형 반도체층(11) 상에는 상술한 바와 같이 투명 전극(미도시)이 얇은 두께로 형성될 수 있다. 상기 제2 도전형 반도체층(11)이 요철 반도체층(7) 및 활성층(9)으로부터 전사된 요철 형상을 갖는 경우 이러한 요철 형상이 상기 투명 전극(미도시)에도 전사되어 요철 형상을 갖도록 형성될 수 있다.
상기 투명 전극(미도시)은 제1 도전형 반도체층(3)의 일영역을 노출시킨 후에 전극패드(14)를 형성하기 전 상기 제2 도전형 반도체층(11) 상에 형성될 수 있으나, 상기 제1 도전형 반도체층(3)을 노출시키기 전, 전자빔 증착(e-beam evaporation) 기술을 사용하여 전극층을 형성한 후, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성될 수도 있다.
도 5b는 도 3b와 같은 형태로 형성된 요철 반도체층(7) 상에 도 4b에 도시된 바와 같이 활성층(9) 및 제2 도전형 반도체층(11)이 형성된 후, 도 5a를 참조하여 설명한 바와 같이 제2 도전형 반도체층(11), 활성층(9), 요철 반도체층(7) 및 형상 보호층(5)이 패터닝되어 제1 도전형 반도체층(3)의 일 영역이 노출되도록 하고, 노출된 제1 도전형 반도체층(3)과 상기 제2 도전형 반도체층(11) 상에 전극패드(13, 14)가 형성된 예를 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 6의 본 발명의 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예에 따른 발광 다이오드와 유사하거나 동일한 부분에 대한 설명은 생략한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제1 전도성 반도체층(3), 형상 보호층(5), 요철 반도체층(7), 활성층(9) 및 제2 도전형 반도체층(11)이 적층되어 있다. 또한, 상기 전도성 홀더(19)와 제1 도전형 반도체층(3) 사이에는 반사막(17)이 게재될 수 있다. 그리고 상기 제2 도전형 반도체층(11) 상부에는 Ni/Au 또는 ITO와 같은 물질로 형성된 투 명 전극(15)이 위치하며, 그 상부에 전극패드(19)가 위치한다.
상기 요철 반도체층(7)을 구성하는 다수의 요철 형상은 상술한 바와 같이 각각의 형상의 크기 및 형태가 다양할 수 있으며 그 배열이 불규칙적이고 적어도 일부의 요철 형상들은 타 요철 형상들과 분리된 섬들(Islands) 형태로 배열될 수 있다. 또한, 상기 활성층(9)은 요철 반도체층(7)의 요철 형상을 전사하여 그 상면 및 하면 전체가 요철된 형상을 가질 수 있다. 그리고 제2 도전형 반도체층(11)도 상기 활성층의 요철된 형상을 그대로 전사하여 요철된 형상을 가질 수 있다.
따라서, 활성층(9)에서 방출되어 반도체층들 내부로 방사된 빛은 반도체층들의 요철 형상에 의해 반사각이 변화되어 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
도 7은 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
이하, 도 2 내지 도 4a와 도 7을 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 제조하는 방법을 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체층(3), 형상 보호층(5) 및 질화 인듐갈륨의 물질막을 순서대로 형성한 후, 도 3a을 참조하여 상술한 바와 같이 상기 질화 인듐갈륨의 물질막에 대해 고온 열화학적 에칭을 수행함으로써 요철 반도체층(7)을 형성한다.
희생 기판(1)의 상부에는 상기 제1 도전형 반도체층(3)을 형성하기 전에 상기 희생 기판(1)의 제거 공정을 용이하게 하기 위해, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버퍼층(미도시)을 더 형성할 수 있다.
희생 기판(1)으로는 상술한 바와 같이 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다.
그리고 도 4a에 도시된 바와 같이 요철 반도체층(7)의 상부에 활성층(9), 제2 도전형 반도체층(11)을 형성한다.
이 후, 도 7에 도시된 바와 같이 희생 기판(1)의 반대편 제2 도전형 반도체층(11) 상부에 보조 기판(16)을 형성시킨다. 보조 기판(16)은 제2 도전형 반도체층(11) 상면에 접착제를 도포하고 유리, 사파이어, 실리콘 기판과 같이 다양한 종류의 기판을 부착하여 형성될 수 있다. 보조 기판(16)을 형성함에 따라 상기 희생 기판(1)을 제거하는 후속 공정 및 이후 전극, 반사막 등의 형성시 반도체층들의 손상을 방지하여 발광 다이오드의 광, 전 특성 및 소자의 신뢰성을 보다 향상시킬 수 있다.
보조 기판(16)을 형성한 후, 레이저 리프트 오프(Laser Lift Off)를 이용하여 상기 반도체층들이 상기 희생 기판(1)으로부터 분리되도록 하거나, 진공 척(Vacuum Chuck) 등을 이용한 기계적 공정 또는 습식 식각(Wet Etching)과 같은 화학적 방식으로 상기 메탈층(미도시)을 제거하여 상기 희생 기판(1)을 분리하고 제1 도전형 반도체층(3)의 하부를 노출시킬 수 있다. 희생 기판(1) 상부에 버퍼층(미도시)이 형성되어 있는 경우에는, 희생 기판(1) 제거시 상기 메탈층(미도시) 및 상기 버퍼층(미도시)의 하부를 제거하여 상기 희생 기판(1)을 상기 반도체층들로부터 분리할 수 있다.
그리고 도 6에 도시된 바와 같이 노출된 제1 도전형 반도체층(3)의 하부에 반사막(17)과 전도성 홀더(19)를 순차적으로 형성한다. 상기 반사막(17)은 필요한 경우 오믹 접촉(Ohmic Contact) 물질을 제1 도전형 반도체층(3)의 하부에 게재한 후 형성될 수 있다. 상기 전도성 홀더(19)는, 후속 공정에서 보조 기판(16)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 할 수 있다.
이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 솔더(Solder)와 같은 접착제(미도시)를 도포한 후, 도금(Plating)을 통해 형성하거나, 양면에 메탈이 형성된 실리콘(Si), 실리콘 카바이드(SiC) 기판을 부착하여 형성할 수 있다. 또한, 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(미도시)을 증착 한 후 상기 금속 박막(미도시)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수도 있다.
이후 상기 보조 기판(16)을 제2 도전형 반도체층(11)으로부터 분리하고 상기 제2 도전형 반도체층(11)의 상부에 투명 전극인 제1 전극(15) 및 전극 패드(19)를 순차적으로 형성하고 전도성 홀더(19) 하부 전면에 제2 전극(20)을 형성한다.
상기 보조기판(16)은, 보조 기판(16)을 상기 제2 도전형 반도체층(11) 위에 부착시키기 위해 사용한 접착제를 습식 식각(Wet Etching)을 통해 제거함으로써 상 기 제2 도전형 반도체층(11)으로부터 분리할 수 있다.
한편, 상기 제2 도전형 반도체층(11)의 상부면 중 상기 전극패드(19)가 형성될 영역은, 상기 제2 도전형 반도체층(11)의 요철된 표면 중 적어도 일부를 평탄화시킨 후 평탄화된 영역 위에 상기 전극패드(19)를 형성할 수 있다.
한편, 상술한 실시예는 상기한 구조와 반대로 제2 도전형 반도체층(11) 상부에 반사막과 전도성 홀더를 형성시킴으로써, 상기한 공정을 통해 만들어진 발광소자와 광 방출 방향이 반대가 되도록 변형되어 실시될 수도 있다.
도 8a는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 8a의 본 발명의 또 다른 실시예에 따른 발광 다이오드에 대한 설명에 있어서 상술한 본 발명의 실시예들에 따른 발광 다이오드와 유사하거나 동일한 부분에 대한 설명은 생략한다.
도 8a를 참조하면, 본 발명의 또 다른 실시예에 따른 발광 다이오드는, 전도성 홀더(19) 상부에 제2 전도성 반도체층(11), 활성층(9) 및 제1 도전형 반도체층(3)이 적층되어 있다. 또한, 활성층(9)과 제1 도전형 반도체층(3) 사이에는 요철 반도체층(7) 및 형상 보호층(5)이 게재되어 있다. 또한, 상기 전도성 홀더(19)와 제2 도전형 반도체층(11) 사이에는 반사막(17)이 게재될 수 있다. 또한, 상기 전도성 홀더(19)와 반사막(17) 사이에는 금속 박막(18)이 게재될 수 있다.
또한, 전도성 홀더(19)의 상부에는 제1 전극(20)이 적층되고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)가 순차적으로 적층될 수 있다.
또한, 도시되지는 않았으나, 상기 제2 도전형 반도체층(11)과 상기 반사막(17) 사이에는 TCO(transparent conductive oxide)와 같은 오믹 접촉(Ohmic Contact) 물질층이 게재될 수 있다.
상기 요철 반도체층(7)을 구성하는 다수의 요철 형상은 각각의 형상의 크기 및 형태가 다양할 수 있으며 그 배열이 불규칙적일 수 있다. 요철 반도체층(7)의 구성에 대해서는 상술한 바 있으며 여기서는 그 상세한 기재를 생략한다.
한편, 상기 활성층(9)은 요철 반도체층(7)의 요철 형상을 전사하여 그 상면 및 하면 전체가 요철된 형상을 가질 수 있다. 또한, 제2 도전형 반도체층(11)도 상기 활성층의 요철된 형상을 그대로 전사하여 요철된 형상을 가질 수 있다.
따라서, 활성층(9)에서 방출되어 반도체층들 내부로 방사된 빛은 반도체층들의 요철 형상에 의해 반사각이 변화되어 그 내부로 전반사되지 않고 쉽게 공기 중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.
또한, 도 8b는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 도 8b를 참조하면, 질화인듐갈륨에 대한 고온 열화학적 에칭의 조건을 변경시킴에 따라 도 3b에 도시된 바와 같은 형태로 형성된 요철 반도체층(7) 상에 도 4b에 도시된 바와 같은 형태로 활성층(9) 및 제2 도전형 반도체층(11)이 형성된다. 이 후 도 8a를 참조하여 설명한 바와 같이 제2 도전형 반도체층(11)에 반사막(17) 및 금속 박막(18)이 순서대로 적층되고 그 상부에 전도성 홀더(19)가 적층된다.
도 9a는 도 8a에 도시된 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 이하, 도 2, 도 3a, 도 4a 및 도 8a를 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 형성하는 방법을 간략히 설명한다.
도 2에 도시된 바와 같이 우선 희생 기판(1) 상부에 제1 도전형 반도체층(3), 형상 보호층(5) 및 질화 인듐갈륨의 물질막을 순서대로 형성한 후, 도 3a을 참조하여 상술한 바와 같이 질화 인듐갈륨의 물질막에 대해 고온 열화학적 에칭을 수행함으로써 요철 반도체층(7)을 형성한다.
그리고 도 4a에 도시된 바와 같이 요철 반도체층(7)의 상부에 활성층(9), 제2 도전형 반도체층(11)을 형성한다.
그 후, 도 9a에 도시된 바와 같이 반사막(17), 그리고 금속 박막(18)과 전도성 홀더(19)를 순차적으로 형성한다. 이후 상기 희생 기판(1)을 반도체층들로부터 분리하고 상기 제1 도전형 반도체층(3)의 하부에 전극(20) 및 전극패드(21)를 순차적으로 형성한다.
희생 기판(1)으로는 상술한 바와 같이 모든 종류의 기판을 사용할 수 있고, 사파이어나 기타 기판에 질화갈륨(GaN) 템플레이트(Template)를 성장한 기판을 사용할 수도 있다. 한편, 상기 희생 기판(1) 상부에는 상기 제1 도전형 반도체층(3)을 형성하기 전에, Ti, W 등의 금속을 사용하여 질소화 메탈과 같은 메탈층(미도시)을 형성할 수 있다. 또한, 도면에는 도시되지 않았으나, 상기 메탈층(미도시) 또는 상기 희생 기판(1) 상부에는 제1 도전형 반도체층(3)을 형성하기 전에 후속으로 형성되는 반도체층들의 결정 결함을 줄이기 위해 언도프트(Un-Dopped) GaN의 버 퍼층(미도시)을 더 형성할 수 있다.
상기 전도성 홀더(19)를 형성하는 것은, 후속 공정에서 희생 기판(미도시)의 제거 후 발광 다이오드 반도체층들을 지지하며, 전극 형성을 용이하게 하기 위한 것이다. 이러한 전도성 홀더(19)는 상기 반사막(17) 상부에 금속 박막(18)을 증착 한 후 상기 금속 박막(18)을 시드(seed metal)로 이용하여 전해 도금(electroplating) 방식으로 형성될 수 있다. 그러나 전도성 홀더(19)는 이러한 방식에 한정되지 않고 다양한 방식으로 형성될 수 있다.
또한, 도면에는 도시되지 않았으나, 상기 제2 도전형 반도체층(11) 상부에 상기 반사막(17)을 형성하기 전에, TCO와 같은 오믹 접촉(Ohmic Contact) 물질(미도시)을 먼저 형성시킬 수 있다.
그리고 레이저 리프트 오프 또는 습식 식각과 같은 기계적 또는 화학적 방식으로 희생 기판(1)과 메탈층(미도시)을 제1 도전형 반도체층(3) 하부로부터 제거하여 제1 도전형 반도체층(3)의 하부를 노출시킨다.
이 후, 도 8a에 도시된 바와 같이 전도성 홀더(19)의 상부에 제1 전극(20)을 형성하고, 노출된 제1 도전형 반도체층(3) 하부에 제2 전극(21) 및 전극패드(22)를 순차적으로 형성할 수 있다. 상기 제1 전극(20) 및 전극패드(22)는 오믹 접촉(Ohmic Contact)용 메탈로 이루어지는 것이 바람직하다.
도 9b는 도 8b에 도시된 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 이하, 도 2, 도 3b, 도 4b 및 도 8b를 참조하여, 상술한 바와 같은 구조를 갖는 발광 다이오드를 형성하는 방법을 간략히 설명한다.
도 8b에 도시된 바와 같은 발광 다이오드는 도 3b 및 도 4b를 참조하여 설명한 바와 같은 고온 열화학적 에칭의 에칭 조건 변화에 따른 요철 반도체층(7)의 형태 차이 및 이에 따라 전사되는 요철 반도체층(7)의 상부에 적층되는 활성층(9), 제2 도전형 반도체층(11), 반사막(17) 및 금속 박막(18) 등의 형태의 차이 외에는 그 형성 방법이 동일하다. 이러한 방법으로 형성된 도 8b에 도시된 바와 같은 발광 다이오드는 요철 반도체층(7)의 요철 형상 및 이에 따라 그 위에 적층된 박막층들의 요철 형성으로 광 추출 효율뿐만 아니라 내부 양자 효율 또한 개선될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 5b는 본 발명의 실시예들에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.
도 8a 및 도 8b는 각각 본 발명의 또 다른 실시예들에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 9a 및 도 9b는 각각 도 8a 및 도 8b에 도시된 바와 같은 발광 다이오드의 제조방법을 설명하기 위한 단면도이다.

Claims (13)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상면의 적어도 일부에 위치하는 다수의 요철 형상을 갖는 요철 반도체층;
    상기 요철 반도체층의 형상에 따라 요철된 활성층; 및
    상기 활성층 위에 위치하는 제2 도전형 반도체층;을 포함하며,
    상기 제1 도전형 반도체층과 상기 요철 반도체층 사이에는, 상기 제1 도전형 반도체의 손상을 방지하기 위한 형상 보호층이 게재되는 것을 특징으로 하는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 요철 반도체층에는 상기 다수의 요철 형상이 불규칙적으로 배열된 것을 특징으로 하는 발광 다이오드.
  3. 제 1 항에 있어서,
    상기 활성층은 그 상면 및 하면 전체가 요철된 것을 특징으로 하는 발광 다이오드.
  4. 제 3 항에 있어서,
    상기 제2 도전형 반도체층은 상기 활성층의 형상에 따라 요철된 것을 특징으로 하는 발광 다이오드.
  5. 제 1 항에 있어서,
    상기 요철 반도체층은 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1))을 포함하는 것을 특징으로 하는 발광 다이오드.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 형상 보호층은 질화알루미늄갈륨(AlxGa(1-x)N, 0≤x≤1)을 포함하는 것을 특징으로 하는 발광 다이오드.
  8. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층의 상부에 상기 제1 도전형 반도체층의 손상을 방지하기 위한 형상 보호층을 형성하는 단계;
    상기 제1 도전형 반도체층 상면의 적어도 일부에 다수의 요철 형상을 갖는 요철 반도체층을 형성하는 단계;
    상기 요철 반도체층의 형상에 따라 요철된 활성층을 형성하는 단계; 및
    상기 활성층 위에 제2 도전형 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  9. 제 8 항에 있어서,
    상기 요철 반도체층은, 상기 제1 도전형 반도체층 및 상기 형상 보호층의 상면에 질화 갈륨 물질의 물질막을 성장시킨 후 열화학적 에칭을 수행하여 형성되는 것을 특징으로 하는 발광 다이오드 제조방법.
  10. 제 9 항에 있어서,
    상기 열화학적 에칭은 상기 물질막을 형성한 동일 챔버에서 수행되는 것을 특징으로 하는 발광 다이오드 제조방법.
  11. 제 9 항에 있어서,
    상기 형상 보호층은 상기 열화학적 에칭으로부터 상기 제1 도전형 반도체층의 손상을 방지하는 것을 특징으로 하는 발광 다이오드 제조방법.
  12. 제 8항 또는 제 11 항에 있어서,
    상기 형상 보호층은 질화알루미늄갈륨(AlxGa(1-x)N, 0≤x≤1)을 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 요철 반도체층은 질화인듐갈륨((InxGa(1-x)N, 0≤x≤1))을 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
KR1020070131310A 2007-12-14 2007-12-14 발광다이오드 및 그 제조방법 Expired - Fee Related KR101154321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070131310A KR101154321B1 (ko) 2007-12-14 2007-12-14 발광다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131310A KR101154321B1 (ko) 2007-12-14 2007-12-14 발광다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090063808A KR20090063808A (ko) 2009-06-18
KR101154321B1 true KR101154321B1 (ko) 2012-06-13

Family

ID=40992703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131310A Expired - Fee Related KR101154321B1 (ko) 2007-12-14 2007-12-14 발광다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101154321B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206725B (zh) * 2015-08-24 2017-09-22 中国科学院半导体研究所 基于二维岛的InGaN量子点外延结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215029A (ja) * 1997-01-29 1998-08-11 Nichia Chem Ind Ltd 窒化物半導体素子
KR20060027134A (ko) * 2004-09-22 2006-03-27 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20070008026A (ko) * 2005-07-12 2007-01-17 삼성전기주식회사 발광다이오드 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215029A (ja) * 1997-01-29 1998-08-11 Nichia Chem Ind Ltd 窒化物半導体素子
KR20060027134A (ko) * 2004-09-22 2006-03-27 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20070008026A (ko) * 2005-07-12 2007-01-17 삼성전기주식회사 발광다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR20090063808A (ko) 2009-06-18

Similar Documents

Publication Publication Date Title
JP5286045B2 (ja) 半導体発光素子の製造方法
TWI377698B (en) Gan type semiconductor light emitting element and lamp
US7601621B2 (en) Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US8071408B2 (en) Method of manufacturing semiconductor light emitting element, and semiconductor light emitting element
JP2009278139A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP7461079B2 (ja) 窒化インジウムガリウム構造およびデバイス
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2014036231A (ja) 半導体素子の製造方法
TWI493747B (zh) 發光二極體及其形成方法
US7700966B2 (en) Light emitting device having vertical structure and method for manufacturing the same
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101505119B1 (ko) 3족 질화물 반도체층을 제조하는 방법
US20110024775A1 (en) Methods for and devices made using multiple stage growths
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR102070209B1 (ko) 성장기판 및 그를 포함하는 발광소자
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
KR101349550B1 (ko) 발광다이오드 제조방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR101417051B1 (ko) 발광다이오드 및 그 제조방법
JP2005251922A (ja) 半導体発光素子

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100325

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071214

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120314

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120601

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150506

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160504

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170512

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180509

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190514

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200513

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210513

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220509

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240312