[go: up one dir, main page]

KR101148434B1 - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR101148434B1
KR101148434B1 KR1020100043488A KR20100043488A KR101148434B1 KR 101148434 B1 KR101148434 B1 KR 101148434B1 KR 1020100043488 A KR1020100043488 A KR 1020100043488A KR 20100043488 A KR20100043488 A KR 20100043488A KR 101148434 B1 KR101148434 B1 KR 101148434B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
case
resin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100043488A
Other languages
Korean (ko)
Other versions
KR20110123976A (en
Inventor
장민석
박상훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100043488A priority Critical patent/KR101148434B1/en
Publication of KR20110123976A publication Critical patent/KR20110123976A/en
Application granted granted Critical
Publication of KR101148434B1 publication Critical patent/KR101148434B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 관통된 수지 주입구를 구비한 기판; 상기 기판상에 플립칩 본딩된 반도체 칩; 상기 반도체 칩을 포함한 상기 기판상에 결합된 케이스; 및 상기 기판과 상기 케이스로 형성된 내부 공간에 구비되고, 상기 반도체 칩을 덮으며 상기 기판상에 배치된 업필부와 상기 기판과 상기 반도체 칩사이에 개재된 언더필부를 포함하는 필링부재;를 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, comprising: a substrate having a penetrating resin inlet; A semiconductor chip flip-bonded on the substrate; A case coupled to the substrate including the semiconductor chip; And a peeling member provided in an internal space formed by the substrate and the case, the filling member covering the semiconductor chip and including an upfill portion disposed on the substrate and an underfill portion interposed between the substrate and the semiconductor chip. A package and a method of manufacturing the same.

Description

반도체 패키지 및 이의 제조 방법{Semiconductor package and method of manufacturing the same}Semiconductor package and method of manufacturing the same

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 수지를 주입하기 위하여 관통된 수지 주입구를 구비한 기판을 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and to a semiconductor package and a method for manufacturing the same, including a substrate having a resin injection hole through which a resin is injected.

최근 들어 전자기기의 박형화 및 소형화 추세에 따라 반도체 소자를 탑재하는 패키징 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 이와 같은 요구에 부응하여 플립칩 실장 기술을 통해 형성된 칩 스 케일 패키지 형태의 반도체 패키지가 등장하게 되었다.Recently, in accordance with the trend toward thinner and smaller electronic devices, packaging technology for mounting semiconductor devices has also been required to be equipped with high speed, high functionality, and high density. In response to this demand, semiconductor packages in the form of chip scale packages formed through flip chip mounting technology have emerged.

이러한 반도체 패키지는 일반적으로 반도체 칩과 기판 사이 공간에 구비된 언더필(underfill)을 포함한다. 언더필은 기계적 충격 및 접합부의 부식과 같은 외부의 영향으로부터 패키지 구조를 보호하고, 칩과 기판의 열팽창 계수 차이로 인한 응력을 최소화함으로써 패키지 제품의 신뢰성을 향상시키는 역할을 한다.Such a semiconductor package generally includes an underfill provided in the space between the semiconductor chip and the substrate. Underfill protects the package structure from external influences, such as mechanical shock and corrosion of the joints, and improves the reliability of the packaged product by minimizing the stresses caused by differences in thermal expansion coefficients between the chip and the substrate.

이와 같은 언더필은 기판상에 반도체 칩을 실장한 후, 반도체 칩의 주변을 따라 수지를 도포하여 형성될 수 있다. 그러나, 최근 제품의 소형화, 고밀도화에 따라, 반도체 칩과 기판을 서로 전기적으로 접속시키는 범프볼의 사이즈가 작아지고, 범프볼의 배열이 촘촘해져 반도체 칩과 기판 사이의 갭이 좁아 언더필을 형성하기 위한 수지의 주입이 용이하지 않아 미충진되거나, 기판의 신호선과 연결단자 및 솔더볼에 의해 수지의 확산속도 차이로 대기중의 공기를 포위하면서 공기가 갇히는 보이드(void)가 발생되었다.Such an underfill may be formed by mounting a semiconductor chip on a substrate and then applying a resin along the periphery of the semiconductor chip. However, with the recent miniaturization and densification of products, the size of the bump balls that electrically connect the semiconductor chip and the substrate to each other becomes smaller, the arrangement of the bump balls becomes smaller, and the gap between the semiconductor chip and the substrate is narrowed to form an underfill. Since the resin is not easy to be injected, it is not filled, or voids are trapped while surrounding the air in the air due to the difference in diffusion speed of the resin by the signal lines, the connection terminals, and the solder balls of the substrate.

이때, 범프볼의 재용융되는 공정에서 범프볼의 재료가 언더필의 보이드로 빠져 들어가게 되어, 반도체 패키지의 전기적인 불량 또는 신뢰성 불량을 야기할 수 있다.At this time, in the process of remelting the bump balls, the material of the bump balls may fall into the voids of the underfill, causing electrical failure or reliability failure of the semiconductor package.

따라서, 반도체 패키지는 외부충격 및 열팽창으로부터의 신뢰성을 확보하기 위해 언더필을 요구하게 되었지만, 언더필을 형성하는 공정에서 언더필에 보이드가 발생하거나 미충진되어, 반도체 패키지의 전기적 불량 및 신뢰성 불량을 야기하게 되었다.
Therefore, although the semiconductor package requires an underfill to secure reliability from external impact and thermal expansion, voids are generated or not filled in the underfill in the process of forming the underfill, resulting in electrical defects and poor reliability of the semiconductor package. .

따라서, 본 발명은 반도체 패키지 및 이의 제조 방법에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 수지를 주입하기 위하여 관통된 수지 주입구를 구비한 기판을 포함한 반도체 패키지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
Accordingly, the present invention has been made to solve a problem that may occur in a semiconductor package and a method of manufacturing the same, and specifically provides a semiconductor package and a method for manufacturing the same, including a substrate having a resin injection hole through which to inject a resin Its purpose is to.

본 발명의 목적은 반도체 패키지를 제공하는 것이다. 상기 반도체 패키지는 관통된 수지 주입구를 구비한 기판; 상기 기판상에 플립칩 본딩된 반도체 칩; 상기 반도체 칩을 포함한 상기 기판상에 결합된 케이스; 및 상기 기판과 상기 케이스로 형성된 내부 공간에 구비되고, 상기 반도체 칩을 덮으며 상기 기판상에 배치된 업필부와 상기 기판과 상기 반도체 칩사이에 개재된 언더필부를 포함하는 필링부재;를 포함할 수 있다.It is an object of the present invention to provide a semiconductor package. The semiconductor package includes a substrate having a penetrating resin injection hole; A semiconductor chip flip-bonded on the substrate; A case coupled to the substrate including the semiconductor chip; And a peeling member provided in an internal space formed by the substrate and the case, the filling member covering the semiconductor chip and including an upfill portion disposed on the substrate and an underfill portion interposed between the substrate and the semiconductor chip. have.

여기서, 상기 수지 주입구는 상기 반도체 칩의 실장영역과 대응된 상기 기판에 형성될 수 있다.Here, the resin injection hole may be formed in the substrate corresponding to the mounting region of the semiconductor chip.

또한, 상기 필링부재는 상기 기판과 상기 케이스로 형성된 내부 공간에 완전히 충진될 수 있다.In addition, the peeling member may be completely filled in the inner space formed by the substrate and the case.

또한, 상기 필링부재는 상기 수지 주입구에 더 형성될 수 있다.In addition, the peeling member may be further formed in the resin inlet.

또한, 상기 케이스는 상기 기판과 접촉하는 측면에 관통홈을 구비할 수 있다.In addition, the case may be provided with a through groove on the side in contact with the substrate.

또한, 상기 케이스는 전자파 차폐제로 형성될 수 있다.
In addition, the case may be formed of an electromagnetic shielding agent.

본 발명의 다른 목적은 반도체 패키지의 제조방법을 제공하는 것이다. 상기 제조방법은 관통된 수지 주입구를 구비한 기판을 제공하는 단계; 상기 기판상에 반도체 칩을 플립칩 본딩하는 단계; 상기 반도체 칩을 포함한 상기 기판상에 케이스를 결합하는 단계; 및 상기 수지 주입구로 통해 상기 기판과 상기 케이스로 형성된 내부 공간에 수지를 충진하여, 상기 반도체 칩을 덮는 업필부와 상기 기판과 상기 반도체 칩사이에 개재된 언더필부를 포함하는 필링부재를 형성하는 단계;를 포함할 수 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor package. The manufacturing method includes the steps of providing a substrate having a through resin injection hole; Flip chip bonding a semiconductor chip on the substrate; Coupling a case to the substrate including the semiconductor chip; And filling a resin into an internal space formed by the substrate and the case through the resin inlet, thereby forming a peeling member including an upfill portion covering the semiconductor chip and an underfill portion interposed between the substrate and the semiconductor chip. It may include.

여기서, 상기 수지 주입구는 상기 반도체 칩의 실장영역과 대응된 상기 기판에 형성할 수 있다.The resin inlet may be formed in the substrate corresponding to the mounting region of the semiconductor chip.

또한, 상기 수지는 상기 수지 주입구까지 충진할 수 있다.In addition, the resin may be filled up to the resin inlet.

또한, 상기 케이스는 상기 기판과 접촉하는 측면에 관통홈을 구비할 수 있다.In addition, the case may be provided with a through groove on the side in contact with the substrate.

또한, 상기 케이스는 전자파 차폐제로 형성될 수 있다.In addition, the case may be formed of an electromagnetic shielding agent.

또한, 상기 필링부재는 상기 기판과 상기 케이스로 형성된 내부 공간에 완전히 충진될 수 있다.
In addition, the peeling member may be completely filled in the inner space formed by the substrate and the case.

본 발명의 반도체 패키지는 기판에 구비된 수지 주입구를 통해 언더필을 형성하기 위한 수지를 주입함으로써, 언더필을 용이하게 충분히 주입할 수 있을 뿐만 아니라 언더필에 보이드가 형성되는 것을 방지할 수 있다.In the semiconductor package of the present invention, by injecting the resin for forming the underfill through the resin injection hole provided in the substrate, the underfill can be easily and sufficiently injected, and the voids can be prevented from being formed in the underfill.

또한, 본 발명의 반도체 패키지는 수지 주입구를 통해 언더필뿐만 아니라 케이스 내부에 수지를 완전하게 충진함으로써, 외부 충격에 의한 반도체 패키지의 손상을 줄일 수 있다.In addition, the semiconductor package of the present invention can completely reduce the damage to the semiconductor package due to external impact by completely filling the resin inside the case as well as the underfill through the resin inlet.

또한, 본 발명의 반도체 패키지의 케이스는 기판과 접촉하는 측면에 관통홈을 구비함으로써, 수지를 충진하는 과정에서 관통홈을 통해 내부공기가 외부로 배출될 수 있어, 언더필에 보이드가 발생하는 것을 더욱 효과적으로 방지할 수 있다. In addition, the case of the semiconductor package of the present invention is provided with a through groove on the side in contact with the substrate, the internal air can be discharged to the outside through the through groove in the process of filling the resin, the voids generated in the underfill further Can be effectively prevented.

또한, 본 발명의 반도체 패키지의 케이스는 전자파 차폐제로 형성함으로써, 반도체 패키지의 내부나 외부로의 전자파 전달을 방지할 수 있다.
In addition, since the case of the semiconductor package of the present invention is formed of an electromagnetic wave shielding agent, electromagnetic wave transmission to the inside or the outside of the semiconductor package can be prevented.

도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2는 도 1에 도시된 케이스의 사시도이다.
도 3 내지 도 6은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.1 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
FIG. 2 is a perspective view of the case shown in FIG. 1. FIG.
3 to 6 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

이하, 본 발명의 실시예들은 반도체 패키지의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of a semiconductor package. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 제 1 실시예에 따른 반도체의 단면도이다.1 is a cross-sectional view of a semiconductor according to a first embodiment of the present invention.

도 2는 도 1에 도시된 케이스의 사시도이다. FIG. 2 is a perspective view of the case shown in FIG. 1. FIG.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지는 기판(100), 반도체 칩(120), 케이스(150), 필링부재(160)를 포함할 수 있다.1 and 2, a semiconductor package according to an embodiment of the present invention may include a substrate 100, a semiconductor chip 120, a case 150, and a peeling member 160.

기판(100)은 회로층을 구비한 인쇄회로기판 또는 세라믹 기판일 수 있다. 그러나, 본 발명의 실시예에서, 기판(100)의 종류에 대해서 한정하는 것은 아니다. 여기서, 기판(100)이 인쇄회로기판일 경우, 기판(100)의 예로서는 단층 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판등일 수 있다. The substrate 100 may be a printed circuit board or a ceramic substrate having a circuit layer. However, in the embodiment of the present invention, the type of the substrate 100 is not limited. Here, when the substrate 100 is a printed circuit board, examples of the substrate 100 may be a single layer printed circuit board, a double-sided printed circuit board, a multilayer printed circuit board, and the like.

기판(100)은 최상층과 최하층에 각각 배치된 제 1 및 제 2 패드(110a, 110b)를 포함할 수 있다. 도면에는 도시되지 않았으나, 제 1 및 제 2 패드(110a, 110b)는 기판(100)을 관통하여 형성된 비아를 통해 층간접속을 이루고 있을 수 있다. 여기서, 제 1 패드(110a)는 후술될 반도체 칩(120)이나 수동소자(140)와 전기적으로 접속될 수 있다. 제 2 패드(110b)는 도면에는 도시되지 않았으나 외부회로부, 예컨대 메인보드와 전기적으로 접속될 수 있다.The substrate 100 may include first and second pads 110a and 110b disposed on the uppermost layer and the lowermost layer, respectively. Although not shown in the drawing, the first and second pads 110a and 110b may be connected to each other through vias formed through the substrate 100. Here, the first pad 110a may be electrically connected to the semiconductor chip 120 or the passive element 140 which will be described later. Although not shown in the drawing, the second pad 110b may be electrically connected to an external circuit unit, for example, a main board.

기판(100)은 몸체를 관통하는 수지 주입구(100a)를 구비할 수 있다. 여기서, 수지 주입구(100a)는 후술 될 반도체 칩(120)의 실장영역에 형성될 수 있다. 이때, 수지 주입구(100a)는 제 1 패드(110a)들 또는 제 2 패드(110b)들 사이에 형성될 수 있다. 즉, 수지 주입구(100a)는 제 1 패드(110a)와 반도체 칩(120)과의 전기적 접촉에 영향을 미치지 않게 하기 위해 제 1 패드(110a)나 제 2 패드(110b)의 형성영역에 형성되지 않도록 한다. The substrate 100 may include a resin injection hole 100a penetrating the body. Here, the resin injection hole 100a may be formed in the mounting area of the semiconductor chip 120 which will be described later. In this case, the resin injection hole 100a may be formed between the first pads 110a or the second pads 110b. That is, the resin injection hole 100a is not formed in the formation region of the first pad 110a or the second pad 110b so as not to affect the electrical contact between the first pad 110a and the semiconductor chip 120. Do not.

수지 주입구(100a)를 통해, 반도체 패키지의 내부로 수지를 주입하여, 필링부재(160)를 형성하게 된다. 이때, 수지 주입구(100a)의 기능에 대해서는 후술 될 반도체 패키지의 제조공정에서 더욱 상세하게 설명될 것이다. The resin is injected into the semiconductor package through the resin injection hole 100a to form the filling member 160. At this time, the function of the resin inlet 100a will be described in more detail in the manufacturing process of the semiconductor package to be described later.

본 발명의 실시예에서 수지 주입구(100a)는 반도체 칩(120)의 실장영역의 중앙부에 하나로 구비되는 것으로 도시하였으나, 본 발명의 실시예에서 수지 주입구(100a)의 형성위치나 개수에 대해서 한정되는 것은 아니다.In the embodiment of the present invention, the resin injection hole 100a is illustrated as being provided as one at the center portion of the mounting area of the semiconductor chip 120. However, in the embodiment of the present invention, the resin injection hole 100a is limited to the formation position or number It is not.

기판(100)상에 반도체 칩(120)이 실장되어 있을 수 있다. 여기서, 반도체 칩(120)은 제 1 패드(110a)와 접속된 다수개의 범프볼(130)을 구비할 수 있다. 이때, 반도체 칩(120)은 범프볼(130)을 통해 기판(100)상에 플립칩 본딩되어, 반도체 칩(120)과 기판(100)은 서로 전기적으로 접속될 수 있다.The semiconductor chip 120 may be mounted on the substrate 100. Here, the semiconductor chip 120 may include a plurality of bump balls 130 connected to the first pad 110a. In this case, the semiconductor chip 120 is flip chip bonded onto the substrate 100 through the bump ball 130, so that the semiconductor chip 120 and the substrate 100 may be electrically connected to each other.

반도체 칩(120)을 포함한 기판(100)상에 케이스(150)가 결합되어 있다. 케이스(150)는 전자파를 차단할 수 있는 전자파 차폐 재질로 이루어질 수 있다. 이때, 케이스(150)는 전도성 재질, 예컨대 금속 및 전도성 고분자등으로 이루어질 수 있다. 이에 따라, 케이스(150)는 반도체 패키지 내부로 또는 반도체 패키지의 외부로의 전자파의 전달을 방지할 수 있다.The case 150 is coupled to the substrate 100 including the semiconductor chip 120. The case 150 may be made of an electromagnetic shielding material capable of blocking electromagnetic waves. In this case, the case 150 may be made of a conductive material, for example, a metal and a conductive polymer. Accordingly, the case 150 may prevent the transmission of electromagnetic waves into or out of the semiconductor package.

기판(100)과 케이스(150)로 형성된 내부공간에 필링부재(160)가 배치될 수 있다. 여기서, 필링부재(160)는 언더필부(161)와 업필부(162)를 포함할 수 있다. The peeling member 160 may be disposed in an inner space formed of the substrate 100 and the case 150. Here, the peeling member 160 may include an underfill portion 161 and an upfill portion 162.

언더필부(161)는 기판(100)과 반도체 칩(120) 사이에 개재되어, 외부 충격 또는 열로부터 기판(100)과 반도체 칩(120)간의 전기적 접촉을 보호하는 역할을 할 수 있다. The underfill unit 161 may be interposed between the substrate 100 and the semiconductor chip 120 to protect electrical contact between the substrate 100 and the semiconductor chip 120 from external impact or heat.

업필부(162)는 반도체 칩(120)을 덮으며 기판(100)상에 배치되어, 외부충격에 의해 기판으로부터 반도체 칩이 이탈되는 것을 방지할 수 있다. The upfill unit 162 may be disposed on the substrate 100 to cover the semiconductor chip 120 to prevent the semiconductor chip from being separated from the substrate by external impact.

필링부재(160)는 기판(100)과 케이스(150)로 형성된 내부공간에 완전히 충진되어 있을 수 있다. 이에 따라, 반도체 패키지에 외부 충격이 인가될 경우, 반도체 패키지가 변형되거나 손상되는 것을 방지할 수 있다. The peeling member 160 may be completely filled in the inner space formed by the substrate 100 and the case 150. Accordingly, when an external shock is applied to the semiconductor package, it is possible to prevent the semiconductor package from being deformed or damaged.

케이스(150)는 기판(100)과 접촉하는 측면에 관통홈(150a)을 구비할 수 있다. 관통홈(150a)을 통해, 후술 될 필링부재(160)의 형성을 위한 수지주입공정에서 내부공간의 공기가 외부로 배출되어, 필링부재(160)에 보이드가 형성되는 것을 방지하는 역할을 할 수 있다. The case 150 may include a through groove 150a at a side contacting the substrate 100. Through the through groove (150a), the air in the interior space is discharged to the outside in the resin injection process for the formation of the peeling member 160 to be described later, it can serve to prevent the voids are formed in the peeling member (160) have.

여기서, 관통홈(150a)은 케이스(150)의 네 모서리부에 구비된 것으로 도시하였으나, 본 발명의 실시예에서 관통홈(150a)의 형성 위치뿐만 아니라, 관통홈(150a)의 개수나 형태에 대해서 한정하는 것은 아니다. Here, although the through grooves 150a are illustrated as being provided at four corners of the case 150, in the embodiment of the present invention, not only the formation position of the through grooves 150a but also the number or shape of the through grooves 150a. There is no limit to this.

필링부재(160)는 기판(100)에 형성된 수지 주입구(100a)를 통해 주입된 수지로 이루어질 수 있다. 여기서, 수지는 언더필 수지로 이루어질 수 있다. 언더필 수지로 사용되는 예로서는, 에폭시계 수지, 아크릴계 수지, 이미드계 수지, 말레이미드계 수지, 아크릴레이트 수지, 메타크릴레이트 수지 및 시아네이트 에스테르 수지등일 수 있다. 그러나, 본 발명의 실시예에서, 수지의 재질에 대해서 한정하는 것은 아니다.The peeling member 160 may be made of resin injected through the resin injection hole 100a formed in the substrate 100. Here, the resin may be made of an underfill resin. Examples of the underfill resin may be an epoxy resin, an acrylic resin, an imide resin, a maleimide resin, an acrylate resin, a methacrylate resin, a cyanate ester resin, or the like. However, in the embodiment of the present invention, the material of the resin is not limited.

이에 더하여, 필링부재(160)는 수지 주입구(100a)에 더 충진되어 형성되어, 수지 주입구(100a)에 오염물질이 충진되는 것을 방지할 수 있다.In addition, the filling member 160 may be further filled in the resin inlet 100a to prevent the contaminant from filling the resin inlet 100a.

또한, 기판(100)상에 다수의 수동소자(140), 예컨대 저항, 코일, 콘덴서 및 스위치등이 더 실장되어 있을 수 있으며, 본 발명의 실시예에서 수동소자(140)의 종류 및 개수에 대해서 한정하는 것은 아니다. 이때, 수동소자(140)는 필링부재(160)에 의해 커버되어 있을 수 있어, 반도체 칩(120)과 함께 외부 충격으로부터 보호받을 수 있다.In addition, a plurality of passive elements 140, for example, resistors, coils, capacitors, and switches, may be further mounted on the substrate 100. For the type and number of passive elements 140 in the embodiment of the present invention, It is not limited. In this case, the passive element 140 may be covered by the peeling member 160, and thus may be protected from external impact together with the semiconductor chip 120.

또한, 도면에는 구체적으로 도시하지 않았으나, 기판(100)의 최외곽면에 제 1 및 제 2 패드(110a, 110b)를 노출하며 배치된 솔더 레지스트를 더 포함할 수도 있다.
In addition, although not illustrated in detail, the solder pad may further include a solder resist disposed while exposing the first and second pads 110a and 110b on the outermost surface of the substrate 100.

도 3 내지 도 6은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.3 to 6 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

도 3을 참조하여, 본 발명의 제 2 실시예에 따른 인쇄회로기판을 제조하기 위해, 먼저 관통된 수지 주입구(100a)를 구비한 기판(100)을 제공한다. Referring to FIG. 3, in order to manufacture a printed circuit board according to a second exemplary embodiment of the present invention, a substrate 100 having a resin injection hole 100a first penetrated is provided.

기판(100)은 기본적으로 회로층을 구비한 인쇄회로기판 또는 세라믹 기판일 수 있다. 이때, 기판(100)은 최상층면과 최하층면에 각각 배치되며 관통된 비아를 통해 서로 전기적 접속을 이루고 있는 제 1 및 제 2 패드(110a, 110b)를 포함할 수 있다.The substrate 100 may basically be a printed circuit board or a ceramic substrate having a circuit layer. In this case, the substrate 100 may include first and second pads 110a and 110b disposed on the top and bottom layers, respectively, and electrically connected to each other through the through vias.

수지 주입구(100a)는 반도체 칩(120)의 실장공간에 대응되어 배치될 수 있다. 수지 주입구(100a)는 레이저 드릴 또는 기계적 드릴을 통해 형성될 수 있다. 여기서, 수지 주입구(100a)는 회로층, 제 1 및 제 2 패드(110a, 110b)등을 모두 형성할 수 있다. 또는 기판(100)을 형성하기 위한 베이스 기판에서 수지 주입구(100a)를 가공한 후, 회로층 및 제 1 및 제 2 패드(110a, 110b)를 형성할 수도 있다.The resin injection hole 100a may be disposed to correspond to the mounting space of the semiconductor chip 120. The resin injection hole 100a may be formed through a laser drill or a mechanical drill. Here, the resin injection hole 100a may form all of the circuit layers, the first and second pads 110a and 110b, and the like. Alternatively, after processing the resin injection hole 100a in the base substrate for forming the substrate 100, the circuit layer and the first and second pads 110a and 110b may be formed.

도 4를 참조하면, 기판(100)을 제공한 후, 기판(100)상에 반도체 칩(120)을 플립칩 본딩하여, 기판(100)상에 반도체 칩(120)을 실장한다. 여기서, 반도체 칩(120)은 범프볼을 구비하고 있으며, 범프볼(130)은 기판(100)의 제 1 패드(110a)와 접촉될 수 있다.Referring to FIG. 4, after the substrate 100 is provided, the semiconductor chip 120 is flip chip bonded on the substrate 100, and the semiconductor chip 120 is mounted on the substrate 100. The semiconductor chip 120 may include bump balls, and the bump balls 130 may be in contact with the first pad 110a of the substrate 100.

이에 더하여, 기판(100)상에 수동소자(140)를 더 실장할 수 있다. 이때, 수동소자(140)는 플립칩 본딩 또는 와이어 본딩을 통해 기판(100)상에 실장될 수 있으며, 본 발명의 실시예에서 수동소자(140)의 실장기술에 대해서 한정하는 것은 아니다.In addition, the passive element 140 may be further mounted on the substrate 100. In this case, the passive device 140 may be mounted on the substrate 100 through flip chip bonding or wire bonding, and the embodiment of the present invention is not limited to the mounting technology of the passive device 140.

도 5를 참조하면, 반도체 칩(120)을 기판(100)상에 실장한 후, 반도체 칩(120)을 포함한 기판(100)상에 케이스(150)를 결합한다. Referring to FIG. 5, after the semiconductor chip 120 is mounted on the substrate 100, the case 150 is coupled to the substrate 100 including the semiconductor chip 120.

기판(100)과 케이스(150)는 접착제를 통해 서로 결합될 수 있다. 여기서, 케이스(150)는 기판(100)과 접촉하는 측면에 관통홈(150a)을 구비할 수 있다. 이에 따라, 케이스(150)와 기판(100)사이에 형성된 내부공간에 잔존하는 공기는 관통홈(150a)을 통해 외부로 용이하게 배출될 수 있다.The substrate 100 and the case 150 may be coupled to each other through an adhesive. Here, the case 150 may include a through groove 150a at a side contacting the substrate 100. Accordingly, the air remaining in the internal space formed between the case 150 and the substrate 100 can be easily discharged to the outside through the through groove (150a).

케이스(150)는 전자파 차폐제로 이루어질 수 있다. 예컨대, 케이스(150)는 전도성 재질로써, 금속 또는 전도성 고분자로 이루어질 수 있다. 이에 따라, 반도체 패키지의 내부로 또는 외부로의 전자파 전달을 방지할 수 있다.The case 150 may be made of an electromagnetic shielding agent. For example, the case 150 may be made of a metal or a conductive polymer as a conductive material. Accordingly, electromagnetic wave transmission into or out of the semiconductor package can be prevented.

도 6을 참조하면, 기판(100)상에 케이스(150)를 결합한 후, 기판(100)에 형성된 수지 주입구(100a)를 통해 기판(100)과 케이스(150)에 의해 형성된 내부공간으로 수지를 주입하여, 기판(100)과 반도체 칩(120)사이에 개재된 언더필부(161)와 반도체 칩(120)을 덮으며 기판상에 배치된 업필부(162)를 포함하는 필링부재(160)를 형성할 수 있다.Referring to FIG. 6, after the case 150 is bonded onto the substrate 100, the resin is introduced into the internal space formed by the substrate 100 and the case 150 through the resin injection hole 100a formed in the substrate 100. A filling member 160 including an underfill portion 161 interposed between the substrate 100 and the semiconductor chip 120 and an upfill portion 162 disposed on the substrate and covering the semiconductor chip 120. Can be formed.

여기서, 수지는 반도체 칩(120)의 실장영역과 대응된 기판(100)상에 형성된 수지 주입구(100a)를 통해 주입되므로, 반도체 칩(120)과 기판(100)사이에 충분히 충진될 수 있다. 더욱이, 수지가 주입될 경우, 기판(100)과 케이스(150) 내부에 잔존된 공기가 케이스(150)에 형성된 관통홈(150a)을 통해 외부로 배출될 수 있어, 필링부재(160), 특히 언더필부(161)에 보이드가 발생하는 것을 방지할 수 있다.Herein, since the resin is injected through the resin injection hole 100a formed on the substrate 100 corresponding to the mounting area of the semiconductor chip 120, the resin may be sufficiently filled between the semiconductor chip 120 and the substrate 100. In addition, when the resin is injected, air remaining in the substrate 100 and the case 150 may be discharged to the outside through the through groove 150a formed in the case 150, and thus the filling member 160, in particular, Voids can be prevented from occurring in the underfill unit 161.

또한, 수지의 주입은 디스펜서 장치(200)를 이용할 수 있으나, 본 발명의 실시예에서 수지를 주입하기 위한 장치에 대해서 한정하는 것은 아니다. In addition, the dispenser apparatus 200 may be used to inject the resin, but the embodiment of the present invention is not limited to the apparatus for injecting the resin.

필링부재(160), 특히 업필부(162)는 반도체 칩(120)을 포함하는 기판(100)과 케이스(150) 사이에 형성된 내부공간에 완전히 충진되도록 형성될 수 있다. 이에 따라, 반도체 패키지는 외부 충격에 의해 변형되는 것을 방지할 수 있어, 결국 반도체 칩(120) 및 수동소자(140)를 보호할 수 있다.The filling member 160, in particular the upfilling portion 162, may be formed to be completely filled in an internal space formed between the substrate 100 including the semiconductor chip 120 and the case 150. As a result, the semiconductor package can be prevented from being deformed by an external impact, thereby protecting the semiconductor chip 120 and the passive element 140.

이에 더하여, 필링부재(160)는 수지 주입구(100a) 내부에 충진되도록 형성될 수 있다. 이에 다라, 수지 주입구(100a) 내부에 오염물질이 충진되는 것을 방지할 수 있다. In addition, the filling member 160 may be formed to be filled in the resin injection hole 100a. In addition, it is possible to prevent the contaminants from being filled in the resin inlet 100a.

이에 따라, 본 발명의 실시예에서와 같이, 기판에 수지 주입구를 형성함으로써, 용이하게 반도체 칩과 기판사이에 수지를 충분히 그리고 용이하게 충진시킬 수 있어, 우수한 신뢰성을 갖는 반도체 패키지를 용이하게 제조할 수 있다.
Accordingly, as in the embodiment of the present invention, by forming a resin injection hole in the substrate, it is possible to easily and easily fill the resin between the semiconductor chip and the substrate, it is easy to manufacture a semiconductor package having excellent reliability Can be.

100 : 기판
100a : 수지 주입구
120 : 반도체 칩
130 : 범프볼
140 : 수동소자
150 : 케이스
160 : 필링부재
161 : 언더필부
162 : 업필부100: substrate
100a: resin injection hole
120: semiconductor chip
130: bumpball
140: passive element
150: case
160: peeling member
161: underfill part
162: Upfill part

Claims (12)

관통된 수지 주입구를 구비한 기판;
상기 기판상에 플립칩 본딩된 반도체 칩;
상기 반도체 칩을 포함한 상기 기판상에 결합된 케이스; 및
상기 기판과 상기 케이스로 형성된 내부 공간에 구비되고, 상기 반도체 칩을 덮으며 상기 기판상에 배치된 업필부와 상기 기판과 상기 반도체 칩사이에 개재된 언더필부를 포함하는 필링부재;
를 포함하되,
상기 케이스는 상기 기판 내부에 잔존하는 공기가 외부로 배출되도록 상기 기판과 접촉하는 측면에 관통홈을 구비하는 반도체 패키지.
A substrate having a perforated resin inlet;
A semiconductor chip flip-bonded on the substrate;
A case coupled to the substrate including the semiconductor chip; And
A peeling member provided in an inner space formed by the substrate and the case, the peeling member covering the semiconductor chip and including an upfill portion disposed on the substrate and an underfill portion interposed between the substrate and the semiconductor chip;
Including,
The case has a semiconductor package having a through groove in the side in contact with the substrate so that the air remaining in the substrate is discharged to the outside.
제 1 항에 있어서,
상기 수지 주입구는 상기 반도체 칩의 실장영역과 대응된 상기 기판에 형성된 반도체 패키지.
The method of claim 1,
The resin injection hole is formed in the substrate corresponding to the mounting region of the semiconductor chip.
제 1 항에 있어서,
상기 필링부재는 상기 기판과 상기 케이스로 형성된 내부 공간에 완전히 충진된 반도체 패키지.
The method of claim 1,
The peeling member is a semiconductor package completely filled in the internal space formed by the substrate and the case.
제 1 항에 있어서,
상기 필링부재는 상기 수지 주입구에 더 형성된 반도체 패키지.
The method of claim 1,
The peeling member is a semiconductor package further formed in the resin inlet.
삭제delete 제 1 항에 있어서,
상기 케이스는 전자파 차폐제로 형성된 반도체 패키지.
The method of claim 1,
The case is a semiconductor package formed of an electromagnetic shielding agent.
관통된 수지 주입구를 구비한 기판을 제공하는 단계;
상기 기판상에 반도체 칩을 플립칩 본딩하는 단계;
상기 반도체 칩을 포함한 상기 기판상에 케이스를 결합하는 단계; 및
상기 수지 주입구로 통해 상기 기판과 상기 케이스로 형성된 내부 공간에 수지를 충진하여, 상기 반도체 칩을 덮는 업필부와 상기 기판과 상기 반도체 칩사이에 개재된 언더필부를 포함하는 필링부재를 형성하는 단계;
를 포함하되,
상기 케이스는 상기 기판 내부에 잔존하는 공기가 외부로 배출되도록 상기 기판과 접촉하는 측면에 관통홈을 구비하는 반도체 패키지의 제조 방법.
Providing a substrate having a pierced resin inlet;
Flip chip bonding a semiconductor chip on the substrate;
Coupling a case to the substrate including the semiconductor chip; And
Filling a resin into an internal space formed by the substrate and the case through the resin injection hole to form a filling member including an upfill portion covering the semiconductor chip and an underfill portion interposed between the substrate and the semiconductor chip;
Including,
The case is a manufacturing method of a semiconductor package having a through groove on the side in contact with the substrate so that the air remaining in the substrate is discharged to the outside.
제 7 항에 있어서,
상기 수지 주입구는 상기 반도체 칩의 실장영역과 대응된 상기 기판에 형성하는 반도체 패키지의 제조 방법.
The method of claim 7, wherein
The resin injection hole is formed in the substrate corresponding to the mounting region of the semiconductor chip.
제 7 항에 있어서,
상기 수지는 상기 수지 주입구까지 충진하는 반도체 패키지의 제조 방법.
The method of claim 7, wherein
The resin is a method of manufacturing a semiconductor package is filled to the resin inlet.
삭제delete 제 7 항에 있어서,
상기 케이스는 전자파 차폐제로 형성된 반도체 패키지의 제조 방법.
The method of claim 7, wherein
The case is a method of manufacturing a semiconductor package formed of an electromagnetic shielding agent.
제 7 항에 있어서,
상기 필링부재는 상기 기판과 상기 케이스로 형성된 내부 공간에 완전히 충진된 반도체 패키지의 제조 방법.The method of claim 7, wherein
The peeling member is a method of manufacturing a semiconductor package completely filled in the inner space formed by the substrate and the case.
KR1020100043488A 2010-05-10 2010-05-10 Semiconductor package and method of manufacturing the same Expired - Fee Related KR101148434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043488A KR101148434B1 (en) 2010-05-10 2010-05-10 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043488A KR101148434B1 (en) 2010-05-10 2010-05-10 Semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110123976A KR20110123976A (en) 2011-11-16
KR101148434B1 true KR101148434B1 (en) 2012-05-25

Family

ID=45393968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043488A Expired - Fee Related KR101148434B1 (en) 2010-05-10 2010-05-10 Semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101148434B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174496A (en) * 1997-08-28 1999-03-16 Sharp Corp Solid-state imaging device
KR100258351B1 (en) * 1997-05-13 2000-06-01 마이클 디. 오브라이언 Semiconductor Package
JP2002270638A (en) * 2001-03-06 2002-09-20 Nec Corp Semiconductor device, resin-sealing method and resin- sealing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258351B1 (en) * 1997-05-13 2000-06-01 마이클 디. 오브라이언 Semiconductor Package
JPH1174496A (en) * 1997-08-28 1999-03-16 Sharp Corp Solid-state imaging device
JP2002270638A (en) * 2001-03-06 2002-09-20 Nec Corp Semiconductor device, resin-sealing method and resin- sealing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
KR20110123976A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
KR101933408B1 (en) Electronic component package and electronic device comprising the same
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
US6756685B2 (en) Semiconductor device
EP2885812B1 (en) THIN SUBSTRATE PoP STRUCTURE
US8022524B2 (en) Semiconductor device
JP4423285B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
KR20070045894A (en) Stacked Semiconductor Modules
US9392695B2 (en) Electric component module
US20090046432A1 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
KR20100009941A (en) Semiconductor package having stepped molding compound with conductive via, method for formation of the same and stacked semiconductor package using the same
JP2008218979A (en) Electronic packaging and manufacturing method thereof
KR102003390B1 (en) Fan-out semiconductor package
KR20160086181A (en) Printed circuit board, package and method of manufacturing the same
KR20100123664A (en) Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof
CN112351571B (en) Semi-flexible component carrier and method of manufacturing the same
KR101148434B1 (en) Semiconductor package and method of manufacturing the same
KR100809254B1 (en) Chip scale SIP module.
KR100546359B1 (en) Semiconductor chip package and stacked module including functional part and mounting part arranged laterally on the same plane
KR20090082844A (en) Stack chip package structure and manufacturing method thereof
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
KR101037695B1 (en) Copper Clad Laminated Plate with Capacitor, Printed Circuit Board Using Same and Semiconductor Package Using Same
KR101539885B1 (en) Electric component module
KR101514525B1 (en) Semiconductor package and method of maunfacturing the same
KR20130015685A (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100510

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110929

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120514

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120514

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20150323

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160331

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee