[go: up one dir, main page]

KR101130134B1 - 패드 구조 및 그 제조방법 - Google Patents

패드 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101130134B1
KR101130134B1 KR1020090123062A KR20090123062A KR101130134B1 KR 101130134 B1 KR101130134 B1 KR 101130134B1 KR 1020090123062 A KR1020090123062 A KR 1020090123062A KR 20090123062 A KR20090123062 A KR 20090123062A KR 101130134 B1 KR101130134 B1 KR 101130134B1
Authority
KR
South Korea
Prior art keywords
layer
pad structure
nano
substrate
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090123062A
Other languages
English (en)
Other versions
KR20110051118A (ko
Inventor
리-셩 옌
Original Assignee
어드벤스 머티리얼스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스 머티리얼스 코포레이션 filed Critical 어드벤스 머티리얼스 코포레이션
Publication of KR20110051118A publication Critical patent/KR20110051118A/ko
Application granted granted Critical
Publication of KR101130134B1 publication Critical patent/KR101130134B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/249—Finish coating of conductors by using conductive pastes, inks or powders comprising carbon particles as main constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

기판 상에 배치된 구리 회로 패턴, 적어도 상기 구리 회로 패턴 상에 적층된 골드층 및 상기 골드층 상에 적층된 나노 도금막을 포함하는 패드 구조가 개시된다.
패드, 나노, 니켈금속층, 골드층, 증착, 도금

Description

패드 구조 및 그 제조방법{Pad structure and manufacturing method thereof}
본 발명은 새로운 패드 구조에 관한 것으로, 더욱 자세하게는 회로 판(circuit board) 또는 실장 기판(package substrate) 상의 외부로 노출된 전기적 접점 또는 패드 구조 및 그 제조 방법에 관한 것이다. 본 발명은 저원가, 내마모성, 긁힘방지 및 부식방지 등의 장점을 동시에 갖는다.
회로판(circuit board) 또는 실장 기판(package substrate)의 제작 과정에서, 세밀한 구리도선 패턴을 형성하는 것 이외에도, 최종적으로 외부로 노출된 전기적 접점 상에, 예를 들어, 와이어본딩 핑거(wire-bond finger), 솔더본딩 패드(solder bond pad) 등 본딩패드 또는 접촉패드의 표면 상에, 별도로 니켈골드(Ni/Au)층을 도금하여, 회로판 또는 기판 및 칩 간에 안정적이고 신뢰할 수 있는 전기적 연결을 더욱 확보할 수 있다. 동시에, 이러한 니켈골드층은 또한 구리 도선의 산화를 방지하는 기능을 갖는다.
당업자에게 알려진 바와 같이, 현재 니켈골드층을 형성하는 방식은 주로 전기도금법 및 화학도금법(chemical plating)의 두 가지를 포함하는데, 여기서, 와이 어본딩 핑거 상의 니켈골드층은 통상적으로 전기도금 방식으로 형성되므로, 전기도금법으로 형성된 골드층은 구조가 비교적 치밀하고, 하방의 니켈층이 부식되는 것을 방지할 수 있으며, 또한 전기도금 골드층은 와이어 접합력이 비교적 우수하다. 그러나, 전기도금법으로 형성된 골드층은 두께가 비교적 두꺼워, 대략 0.4㎛ 내지 0.9㎛ 사이이므로, 그 제조 원가가 높다. SMD 상의 니켈골드층은 통상적으로 주로 화학도금법을 채용하는데, 그 골드층의 두께가 대략 0.1㎛ 내지 0.2㎛ 사이이므로, 제조 원가가 상대적으로 비교적 낮지만, 화학도금법을 채용하는 것은 블랙패드(black pad)의 문제가 있을 수 있다.
화학도금 니켈골드층도 와이어 본딩 영역에서 광범위하게 응용할 수 있게 하기 위해서, 업계에서는 소위 화학도금 니켈/ 화학도금 팔라듐/도금 골드층 기술을 발전시키고, 화학도금 니켈층 표면에 별도로 팔라듐 금속층(palladium)을 도금하여, 이로써 화학도금 니켈층의 부식방지 기능을 제고시켜야 한다. 그러나, 이러한 방법의 단점은 팔라듐 금속의 사용으로 부식방지 효과를 증가시키는 것은 한계가 있고, 팔라듐 금속의 가격 또한 저렴하지 않으므로, 그 원가를 더 낮출 수가 없다는 것이다.
나아가, 많은 응용에서, 부식방지 외에도, 상기 회로판 또는 실장 기판 상에서 외부로 노출된 와이어본딩 핑거 또는 솔더본딩 패드 등 본딩패드는 비교적 높은 내마모성 특성을 구비해야 할 수 있다. 그러나, 선행기술에 따라 형성한 니켈골드층 표면의 내마모성 특성은 모두 현저히 부족하므로, 진일보한 개선 및 개량이 기대되고 있다.
본 발명은 개량된 패드 구조 및 그 제조 방법을 제공하여, 상술한 선행기술의 단점 및 결점을 해결하고자 한다.
본 발명의 바람직한 일 실시예에 따라, 본 발명은 기판 상에 배치된 구리 회로패턴; 상기 구리 회로패턴 상에 적층된 니켈금속층; 상기 니켈금속층 상에 적층된 골드층 및 상기 골드층 상에 적층된 나노 도금막을 구비하는 패드 구조를 제공한다.
본 발명의 바람직한 다른 실시예에 따라, 본 발명은 기판 상에 배치된 구리 회로패턴; 구리 회로패턴 상에 적층된 골드층; 및 상기 골드층 상에 적층된 나노 도금막을 구비하는 패드 구조를 제공한다.
본 발명의 바람직한 다른 실시예에 따라, 본 발명은 기판을 제공하는 단계; 상기 기판 상에 구리 회로패턴을 형성하는 단계; 상기 구리 회로패턴 상에 니켈금속층을 형성하는 단계; 상기 니켈금속층 상에 골드층을 형성하는 단계; 및 상기 골드층 상에 나노 도금막을 선택적으로 증착하는 단계를 구비하는 패드 구조의 제조 방법을 제공한다.
본 발명의 바람직한 다른 실시예에 따라, 본 발명은 기판 상에 배치된 구리 회로패턴; 상기 구리 회로패턴 상에 적층된 니켈금속층; 상기 니켈금속층 상에 적층된 실버층; 및 상기 실버층 상에 적층된 나노 도금막을 구비하는 패드 구조를 제 공한다. 여기서, 상기 기판은 발광 다이오드(LED) 실장 기판일 수 있다.
본 발명의 패드 구조 및 그 제조 방법은 저원가, 내마모성, 오염방지, 긁힘방지 및 부식방지 등의 장점을 갖는다. 본 발명의 패드 구조는 와이어 본딩, 플립칩 실장, LED 실장 등등의 기술영역에 동시에 응용될 수 있다.
본 발명의 상술한 목적, 특징 및 장점을 더욱 확실하게 이해할 수 있도록 하기 위해, 이하에서 바람직한 실시 방식을 통해, 첨부된 도면을 참조하여, 다음과 같이 상세히 설명한다. 그러나, 이하의 바람직한 실시 방식 및 도면은 참고 및 설명을 위한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
이하의 명세서에서, 「패드」 또는 「패드 구조」는 본딩패드 또는 접촉패드 구조를 가리키고, 여기서, 본딩패드는 와이어본딩 핑거(wire-bond finger) 또는 솔더본딩 패드(solder bond pad) 등일 수 있고, 접촉패드는 기판 상의 전기적 접촉 골드핑거, 예를 들어, DRAM의 외접 콘택 핑거, 또는 집적회로 칩 상의 입/출력 패드(input/output pad) 등등을 포함할 수 있다. 이하의 바람직한 실시예에서, 회로판 또는 실장 기판 상의 외부로 노출된 전기적 접점 또는 패드 구조를 예로 들어 설명하더라도, 본 발명은 이러한 응용영역에 한정되지 않고, 본 발명의 범주는 첨부된 특허출원의 범위에 의해 정해져야 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 패드 구조를 도시하는 단면도이다. 도 1에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패드 구조(20)는 기판(10)의 표면(10a) 상에 형성되는데, 여기서, 기판(10)은 인쇄 회로판, IC 기판 또는 다양한 실장 기판일 수 있다. 본 발명의 패드 구조(20)는 본딩패드 또는 접촉패드 구조일 수 있고, 여기서, 본딩패드는 와이어본딩 핑거 또는 솔더본딩 패드 등일 수 있고, 접촉패드는 기판 상의 접촉 골드핑거, 예를 들어, DRAM의 외접 콘택 핑거, 또는 집적회로 칩 상의 입/출력 패드(I/O pad) 등등을 포함할 수 있다. 간단명료한 설명을 위해, 기판(10)의 내부 연결구조는 도시하지 않는다. 나아가, 당업자는 상기 기판(10)이 단면 회로판, 양면 회로판 또는 다층 회로판일 수 있으나, 이에 한정되는 것은 아니라는 것을 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 따르면, 기판(10)의 표면(10a) 상에는 솔더 마스크층(solder mask)(11)이 덮여 있는데, 솔더 마스크층(11)은 주로 기판(10)의 표면(10a) 상에 형성된 구리 회로패턴(12)을 보호하는데 사용된다. 또한, 솔더 마스크층(11)에는 솔더 마스크 개구(11a)가 형성되어 있어, 구리 회로패턴(12)을 부분적으로 노출하며, 와이어 본딩 또는 솔더볼의 전기적 접점의 위치, 예를 들어, 와이어본딩 핑거 또는 솔더본딩 패드를 한정하고, 회로판 또는 기판은 상기 전기적 접점을 통하여 칩과 전기적으로 연결된다. 상기 솔더 마스크 개구(11a)는 노광, 현상 등의 공정을 이용하여 형성하거나, 또는 레이저 박리를 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 바람직한 실시예에 따르면, 상기 솔더 마스크 개구(11a)가 노출하는 구리 회로패턴(12) 상에는 화학도금법으로 형성된 니켈금속층 (또는 화학도금 니켈층)(13), 골드층(14) 및 나노 도금막(nano-structured coating film)(15)이 순 서대로 구비되어 있다. 상기 골드층(14)은 전기도금 골드 또는 화학도금 골드일 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 골드층(14)이 화학도금 골드일 때, 그 두께는 0.15 ㎛ 미만이고, 예를 들어, 바람직하게는 0.1 ㎛ 이지만, 상기 골드층(14)이 전기도금 골드일 때, 골드층(14)의 두께는 0.3 ㎛ 미만이고, 바람직하게는 0.2 ㎛이다.
상기 골드층(14)은 화학도금법을 이용하여 형성된 것일 수 있고, 또는 다른 도금법으로 형성된 것일 수 있으나, 이에 한정되는 것은 아니다. 본 발명의 주요특징은 골드층(14)의 두께가 매우 얇아질 수 있어 (대략 0.1 ㎛ 또는 그 이하), 선행기술에 따른 골드층의 최저 두께보다 더 얇다는 것이므로, 상대적으로 기존 전기도금법 또는 화학도금법으로 형성된 것보다, 모두 현저히 생산원가를 낮출 수 있음은 말할 것도 없다. 나아가, 다른 실시예에서, 상기 골드층(14)은 또한 다른 금속층, 예를 들어, 실버층일 수 있고, 상기 나노 도금막(15)은 골드층 또는 실버층과 모두 양호한 접합력을 갖는다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15)은 도전막이고, 선택적으로 골드층(14)과 양호한 접합력을 가지며, 또한 골드층(14) 표면 결정입자(14a)의 간극(grain boundary)(14b)으로 침투할 수 있고, 치밀하고 평활한 나노 도금막 표면(15a)을 형성할 수 있는데, 도 1에서 부재 번호 "30"이 가리키는 원형구역을 확대한 것에 도시된 바와 같이, 이는 외부의 부식성을 갖는 물질이 하방의 화학도금 니켈층(13)에 접촉할 수 없도록 하여, 이로써, 패드 구조(20)의 산화방지, 부식방지 기능을 대폭 증가시키므로, 화학도금법을 사용하여 니켈골드층을 형성한다 하더라도, 본 발명의 패드 구조(20)는 와이어 본딩 및 플립칩 실장 영역에 동시에 응용될 수 있다. 또한, 상기 나노 도금막(15)의 치밀하고 평활한 나노 도금막 표면(15a)이 항상 깨끗하게 유지할 수 있고, 오염물 또는 미립자가 점착 또는 흡착되기 어려우므로, 본 발명의 패드 구조(20)는 후속되는 플라즈마 세정 단계를 다시 거치지 않아도 되어, 와이어 본딩 등의 접합 공정을 바로 실행할 수 있다.
나아가, 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H-6H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 4H-5H이므로, 본 발명은 패드 구조(20)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(15)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15)의 두께는 2 nm 내지 20 nm 사이이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 패드 구조의 제조 방법을 도시하는 도면이다. 먼저, 도 2에 도시된 바와 같이, 기판(10)을 제공하는데, 기판(10)은 인쇄 회로판, IC 기판 또는 다양한 실장 기판일 수 있다. 간단명료한 설명을 위해, 기판(10)의 내부 연결구조는 도시하지 않는다. 나아가, 당업자는 상기 기판(10)이 단면 회로판, 양면 회로판 또는 다층 회로판일 수 있으나, 이에 한정되는 것은 아니라는 것을 이해할 수 있을 것이다. 기판(10)에 구리 회로패턴(12)을 형성한다. 이어서, 기판(10)의 표면(10a) 상에는 솔더 마스크층(11)이 덮여 있는데, 솔더 마스크층(11)은 주로 구리 회로패턴(12)을 보호하는데 사용된다.
도 3에 도시된 바와 같이, 이어서, 솔더 마스크층(11)에 솔더 마스크 개구(11a)를 형성하여, 구리 회로패턴(12)을 부분적으로 노출하고, 와이어 본딩 또는 솔더볼의 전기적 접점의 위치, 예를 들어, 와이어본딩 핑거 또는 솔더본딩 패드를 한정하며, 회로판 또는 기판은 상기 전기적 접점을 통하여 칩과 전기적으로 연결된다. 상기 솔더 마스크 개구(11a)는 노광, 현상 등의 공정을 이용하여 형성하거나, 또는 레이저 박리를 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 4에 도시된 바와 같이, 솔더 마스크 개구(11a)를 형성한 후에는, 뒤이어 솔더 마스크 개구(11a)가 노출한 구리 회로패턴(12) 상에 니켈금속층(13) 및 골드층(14)을 순서대로 형성한다. 상기 골드층(14)은 전기도금 골드 또는 화학도금 골드일 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 골드층(14)이 화학도금 골드일 때, 그 두께는 0.15 ㎛ 미만이고, 예를 들어, 바람직하게는 0.1 ㎛이지만, 상기 골드층(14)이 전기도금 골드일 때, 골드층(14)의 두께는 0.3 ㎛ 미만이고, 바 람직하게는 0.2 ㎛이다.
마지막으로, 도 5에 도시된 바와 같이, 화학적 증착 공정을 실행하여, 골드층(14) 상에 나노 도금막(15)을 선택적으로 형성한다. 여기서, 나노 도금막(15)은 골드층(14) 상에만 선택적으로 증착될 수 있고, 솔더 마스크층(11) 상에는 증착될 수 없다. 본 발명의 바람직한 실시예에 따르면, 나노 도금막(15)은 도전막이고, 골드층(14)과 양호한 접합력을 가지며, 또한 골드층(14) 표면 결정입자 간극으로 침투할 수 있고, 외부의 부식성을 갖는 물질이 하방의 화학도금 니켈층(13)에 접촉할 수 없도록 하여, 패드 구조(20)의 산화방지, 부식방지 기능을 대폭 증가시킨다. 나아가, 나노 도금막(15)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H-6H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 4H-5H이며, 패드 구조(20)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(15)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(15) 의 두께는 2 nm 내지 20 nm 사이이다.
도 6은 본 발명의 바람직한 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다. 도 6에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패드 구조(120)는 기판(10)의 표면(10a) 상에 형성되는데, 여기서, 기판(10)은 인쇄 회로판, IC 기판 또는 다양한 실장 기판일 수 있다. 간단명료한 설명을 위해, 기판(10)의 내부 연결구조는 도시하지 않는다. 나아가, 당업자는 상기 기판(10)이 단면 회로판, 양면 회로판 또는 다층 회로판일 수 있으나, 이에 한정되는 것은 아니라는 것을 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 따르면, 기판(10)의 표면(10a) 상에는 솔더 마스크층(11)이 덮여 있는데, 솔더 마스크층(11)은 주로 기판(10)의 표면(10a) 상에 형성된 구리 회로패턴(12)을 보호하는데 사용된다. 또한, 솔더 마스크층(11)에는 솔더 마스크 개구(11a)가 형성되어 있어, 구리 회로패턴(12)을 부분적으로 노출하며, 와이어 본딩 또는 솔더볼의 전기적 접점의 위치, 예를 들어, 와이어본딩 핑거 또는 솔더본딩 패드를 한정하고, 회로판 또는 기판은 상기 전기적 접점을 통하여 칩과 전기적으로 연결된다. 상기 솔더 마스크 개구(11a)는 노광, 현상 등의 공정을 이용하여 형성하거나, 또는 레이저 박리를 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 바람직한 실시예에 따르면, 상기 솔더 마스크 개구(11a)가 노출하는 구리 회로패턴(12) 상에는 골드층(114) 및 나노 도금막(115)이 형성되어 있다. 상기 골드층(114)은 전기도금 골드 또는 화학도금 골드일 수 있다. 본 발명의 바 람직한 실시예에 따르면, 상기 골드층(114)이 화학도금 골드일 때, 그 두께는 0.15 ㎛ 미만이고, 예를 들어, 바람직하게는 0.1 ㎛이지만, 상기 골드층(114)이 전기도금 골드일 때, 골드층(114)의 두께는 0.3 ㎛ 미만이고, 바람직하게는 0.2 ㎛이다.
본 발명의 바람직한 실시예에 따르면, 상기 골드층(114)은 전기도금법 또는 무전해 전기도금법을 이용하여 형성된 것일 수 있고, 또한 다른 도금법을 이용하여 형성된 것일 수도 있으나, 이에 한정되는 것은 아니다. 본 발명의 주요특징은 골드층(114)의 두께가 매우 얇아질 수 있어 (대략 0.1 ㎛ 또는 그 이하), 선행기술에 따른 골드층의 최저 두께보다 더 얇다는 것이므로, 확실하게 생산원가를 낮출 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)은 도전막이고, 골드층(114)과 양호한 접합력을 가진다. 나아가, 나노 도금막(115)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H-6H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 4H-5H이므로, 패드 구조(120)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(115)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖 는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)의 두께는 2 nm 내지 20 nm 사이이다.
도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다. 도 7에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패드 구조(120a)는 기판(10)의 표면(10a) 상에 형성되는데, 여기서, 기판(10)은 인쇄 회로판, IC 기판 또는 다양한 실장 기판일 수 있다. 간단명료한 설명을 위해, 기판(10)의 내부 연결구조는 도시하지 않는다. 나아가, 당업자는 상기 기판(10)이 단면 회로판, 양면 회로판 또는 다층 회로판일 수 있으나, 이에 한정되는 것은 아니라는 것을 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 따르면, 기판(10)의 표면(10a) 상에는 솔더 마스크층(11)이 덮여 있는데, 솔더 마스크층(11)은 주로 기판(10)의 표면(10a) 상에 형성된 구리 회로패턴(112)을 보호하는데 사용된다. 또한, 솔더 마스크층(11)에는 솔더 마스크 개구(11a)가 형성되어 있어, 구리 회로패턴(112)을 부분적으로 노출하며, 와이어 본딩 또는 솔더볼의 전기적 접점의 위치, 예를 들어, 와이어본딩 핑거 또는 솔더본딩 패드를 한정하고, 회로판 또는 기판은 상기 전기적 접점을 통하여 칩과 전기적으로 연결된다. 상기 솔더 마스크 개구(11a)는 노광, 현상 등의 공정을 이용하여 형성하거나, 또는 레이저 박리를 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 바람직한 실시예에 따르면, 상기 솔더 마스크 개구(11a)가 노출하 는 구리 회로패턴(112) 상에는 니켈금속층(113), 팔라듐 금속층(118), 골드층(114) 및 나노 도금막(115)이 순서대로 형성되어 있다. 상기 골드층(114)은 전기도금 골드 또는 화학도금 골드일 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 골드층(114)이 화학도금 골드일 때, 그 두께는 0.15 ㎛ 미만이고, 예를 들어, 바람직하게는 0.1 ㎛이지만, 상기 골드층(114)이 전기도금 골드일 때, 골드층(114)의 두께는 0.3 ㎛ 미만이고, 바람직하게는 0.2 ㎛이다.
본 발명의 바람직한 실시예에 따르면, 상기 니켈금속층(113), 팔라듐 금속층(118)은 화학도금법을 이용하여 형성된 것일 수 있고, 상기 골드층(114)은 전기도금법 또는 화학도금법을 이용하여 형성된 것일 수 있고, 또한 다른 도금법을 이용하여 형성된 것일 수도 있으나, 이에 한정되는 것은 아니다. 본 발명의 주요특징은 골드층(114)의 두께가 매우 얇아질 수 있어 (대략 0.1 ㎛ 또는 그 이하), 선행기술에 따른 골드층의 최저 두께보다 더 얇다는 것이므로, 확실하게 생산원가를 낮출 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)은 도전막이고, 골드층(114)과 양호한 접합력을 가진다. 나아가, 나노 도금막(115)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 6H에 도달할 수 있으므로, 패드 구조(120a)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(115)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(115)의 두께는 2 nm 내지 20 nm 사이이다.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다. 도 8에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패드 구조(220)는 기판(200)의 표면(200a) 상에 형성되는데, 여기서, 기판(200)은 발광 다이오드(LED) 실장 기판일 수 있다. 패드 구조(220)는 구리 회로패턴(212) 상에 니켈금속층(213), 실버층(214) 및 나노 도금막(15)을 구비하고 있다. 상기 실버층(214)은 전기도금 실버 또는 화학도금 실버일 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 실버층(214)의 두께는 2 ㎛ 미만이고, 바람직하게는 1 ㎛ 이하 이거나 그보다 얇다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(215)은 도전막이고, 선택적으로 실버층(214)과 양호한 접합력을 가지며, 또한 실버층(214) 표면 결정입자 간극(grain boundary)으로 침투할 수 있고, 치밀하고 평활한 나노 도금막 표면을 형성할 수 있는데, 이는 외부의 부식성을 갖는 물질이 하방의 화학도금 니켈금속층(213)에 접촉할 수 없도록 하여, 이로써, 패드 구조(220)의 산화방지, 부식방 지 기능을 대폭 증가시킨다. 나아가, 본 발명의 나노 도금막(215)은 LED 실장 기판의 광 반사율을 확실하게 제고시켜, 이로써 광 이용율을 증가시킬 수 있다. 또한, 본 발명의 나노 도금막(215)은 실버층(214)의 보존시효를 대폭 연장하여, 실버층(214)이 쉽게 까맣게 변하지 못하도록 할 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(215)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H-6H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 4H-5H이므로, 패드 구조(220)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(215)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(215)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(215)의 두께는 2 nm 내지 20 nm 사이이다.
도 9는 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다. 도 9에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패드 구조(320)는 집적회로 칩(300) 상에 형성된다. 패드 구조(320)는 하층 회로패 턴(312) 상에 표면 금속층(314) 및 나노 도금막(315)으로 구성된 적층구조를 구비한다. 본 발명의 바람직한 실시예에 따르면, 상기 표면 금속층(314)은 하부 금속층(under bump metallurgy: UBM), 예를 들어, 골드층, 니켈골드층 등등일 수 있으나, 이에 한정되는 것은 아니다. 나노 도금막(315)은 표면 금속층(314)의 골드층과 양호한 접합을 이루고, 긁힘방지, 오염방지, 내마모성, 부식방지 기능의 나노 도금막 표면을 제공한다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(315)은 높은 경도를 갖는데, 예를 들어, 일본규정 경도가 3H-6H에 도달할 수 있고 (미쯔비시 연필경도로 테스트하고, 750g 무게의 조건 하에서), 바람직하게는 4H-5H에 도달할 수 있으므로, 패드 구조(320)의 표면 내마모성 특성을 확실하게 증가시킬 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(315)은 도전성 고분자 재료로 형성된 것일 수 있는데, 여기서 상기 도전성 고분자 재료는 폴리피롤(polypyrrole), 폴리파라페닐린(polyparaphenylene ), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline) 또는 상술한 그룹에서 적어도 택일된 조합물 또는 그 파생물일 수 있다. 물론, 상기 나노 도금막(315)은 상기에 열거된 고분자 재료의 종류에 한정되지 않고, 높은 경도 및 도전성 표면을 갖는 다른 나노 도금막, 예를 들어, 나노 탄소, 나노 금속, 나노 도전성 플라스틱 등등도 사용할 수 있다. 본 발명의 바람직한 실시예에 따르면, 상기 나노 도금막(315)의 두께는 2 nm 내지 20 nm 사이이다.
이상 본 발명의 바람직한 실시예에 대해서만 설명하였으나, 본 발명의 특허 청구 범위에 근거한 모든 변경 및 수정은 모두 본 발명의 보호범위에 속하는 것으로 보아야 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 패드 구조를 도시하는 단면도이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 패드 구조의 제조 방법을 도시하는 도면들이다.
도 6은 본 발명의 바람직한 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다.
도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다.
도 9는 본 발명의 바람직한 또 다른 일 실시예에 따른 패드 구조를 도시하는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10; 기판 10a; 표면
11; 솔더 마스크층 11a; 솔더 마스크 개구
12; 구리 회로패턴 13; 니켈금속층
14; 골드층 14a; 결정입자
14b; 간극 15; 나노 도금막
15a; 나노 도금막 표면 20 패드 구조
30; 원형구역 112; 구리 회로패턴
113; 니켈금속층 114; 골드층
115; 나노 도금막 118; 팔라듐 금속층
120; 패드 구조 120a; 패드 구조
200; 기판 200a; 표면
220; 패드 구조 212; 구리 회로패턴
213; 니켈금속층 214; 골드층
215; 나노 도금막 220; 패드 구조
300; 집적회로 칩 312; 하층 회로패턴
314; 표면 금속층 315; 나노 도금막
320; 패드 구조

Claims (16)

  1. 패드 구조에 있어서,
    기판 상에 배치된 구리 회로패턴;
    상기 기판 상에 위치하고, 상기 구리 회로패턴의 일부를 노출하는 솔더 마스크 개구를 제공하는 솔더 마스크층;
    노출된 상기 구리 회로패턴 상에 적층된 골드층; 및
    상기 골드층 상에 적층된 나노 도금막을 구비하는 것을 특징으로 하는 패드 구조.
  2. 제1항에 있어서, 상기 골드층의 하방에 위치한 니켈금속층을 더 포함하는 것을 특징으로 하는 패드 구조.
  3. 제1항에 있어서, 상기 나노 도금막은 도전막인 것을 특징으로 하는 패드 구조.
  4. 제1항에 있어서, 상기 나노 도금막은 상기 골드층의 표면 결정입자 간극으로 침투하는 것을 특징으로 하는 패드 구조.
  5. 제1항에 있어서, 상기 골드층은 화학도금 골드이고, 그 두께는0.15 ㎛ 미만 인 것을 특징으로 하는 패드 구조.
  6. 제1항에 있어서, 상기 골드층은 전기도금 골드이고, 그 두께는 0.3 ㎛ 미만 인 것을 특징으로 하는 패드 구조.
  7. 기판을 제공하는 단계;
    상기 기판 상에 구리 회로패턴을 형성하는 단계;
    상기 기판 상에 위치하고, 상기 구리 회로패턴의 일부를 노출하는 솔더 마스크 개구를 제공하는 솔더 마스크층을 형성하는 단계;
    노출된 상기 구리 회로패턴 상에 니켈금속층을 형성하는 단계;
    상기 니켈금속층 상에 골드층을 형성하는 단계; 및
    상기 골드층 상에 나노 도금막을 선택적으로 증착하는 단계를 구비하는 것을 특징으로 하는 패드 구조의 제조 방법.
  8. 제7항에 있어서, 상기 나노 도금막은 화학적 증착법으로 형성된 것임을 특징으로 하는 패드 구조의 제조 방법.
  9. 제7항에 있어서, 상기 나노 도금막은 도전막인 것을 특징으로 하는 패드 구조의 제조 방법.
  10. 제7항에 있어서, 상기 골드층은 화학도금 골드이고, 그 두께는 0.15 ㎛ 미만 인 것을 특징으로 하는 패드 구조의 제조 방법.
  11. 제7항에 있어서, 상기 골드층은 전기도금 골드이고, 그 두께는 0.3 ㎛ 미만 인 것을 특징으로 하는 패드 구조의 제조 방법.
  12. 기판 상에 배치된 구리 회로패턴;
    상기 기판 상에 위치하고, 상기 구리 회로패턴의 일부를 노출하는 솔더 마스크 개구를 제공하는 솔더 마스크층;
    노출된 상기 구리 회로패턴 상에 적층된 실버층; 및
    상기 실버층 상에 적층된 나노 도금막을 구비하는 것을 특징으로 하는 패드 구조.
  13. 제12항에 있어서, 상기 나노 도금막은 도전막인 것을 특징으로 하는 패드 구조.
  14. 제12항에 있어서, 상기 기판은 발광 다이오드(LED) 실장 기판인 것을 특징으로 하는 패드 구조.
  15. 제12항에 있어서, 상기 나노 도금막은 폴리피롤, 폴리파라페닐린, 폴리티오펜, 폴리아닐린, 나노 탄소, 나노 금속, 나노 도전성 플라스틱을 포함하는 것을 특징으로 하는 패드 구조.
  16. 제12항에 있어서, 상기 실버층의 두께는 2 ㎛ 미만 인 것을 특징으로 하는 패드 구조.
KR1020090123062A 2009-11-09 2009-12-11 패드 구조 및 그 제조방법 Expired - Fee Related KR101130134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098137910A TWI391037B (zh) 2009-11-09 2009-11-09 接墊結構及其製法
TW098137910 2009-11-09

Publications (2)

Publication Number Publication Date
KR20110051118A KR20110051118A (ko) 2011-05-17
KR101130134B1 true KR101130134B1 (ko) 2012-03-28

Family

ID=43973507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123062A Expired - Fee Related KR101130134B1 (ko) 2009-11-09 2009-12-11 패드 구조 및 그 제조방법

Country Status (4)

Country Link
US (1) US8102063B2 (ko)
JP (1) JP2011100958A (ko)
KR (1) KR101130134B1 (ko)
TW (1) TWI391037B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2535929A1 (en) * 2011-06-14 2012-12-19 Atotech Deutschland GmbH Wire bondable surface for microelectronic devices
KR101274674B1 (ko) * 2011-11-02 2013-06-17 에스케이하이이엔지 주식회사 자외선 또는 극초단파를 이용한 반도체 디바이스 접합 장치 및 그 방법
TWI474449B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
DE102013225794A1 (de) * 2013-12-12 2015-06-18 Leoni Kabel Holding Gmbh Kontaktanbindung von geschirmten Datenleitungen an einer Platine sowie Verfahren zur Kontaktierung mehrerer geschirmter Datenleitungen an einer Platine
TWI673784B (zh) * 2018-11-28 2019-10-01 同泰電子科技股份有限公司 在發光二極體載板形成開窗的方法
CN110062523A (zh) * 2019-04-04 2019-07-26 广州兴森快捷电路科技有限公司 金手指及其制作方法、电路板及其制作方法
TWI699905B (zh) * 2019-04-26 2020-07-21 諾沛半導體有限公司 在發光二極體載板上形成焊墊的方法
CN111901963B (zh) * 2019-05-05 2022-01-04 诺沛半导体有限公司 在发光二极管载板上形成焊垫的方法
CN113411978A (zh) * 2021-07-06 2021-09-17 全成信电子（深圳）股份有限公司 一种化金板化学镍金层在铜pad上的附着力测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200411245Y1 (ko) 2005-12-29 2006-03-10 킹팍 테크놀로지 인코포레이티드 이미지 센서 모듈 패키지
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080021703A (ko) * 2005-06-29 2008-03-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 조립체를 제조하는 방법 및 그 조립체
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8314500B2 (en) * 2006-12-28 2012-11-20 Ultratech, Inc. Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
US7888259B2 (en) * 2008-08-19 2011-02-15 Ati Technologies Ulc Integrated circuit package employing predetermined three-dimensional solder pad surface and method for making same
US8051560B2 (en) * 2009-10-16 2011-11-08 Unimicron Technology Corp. Method of fabricating a solder pad structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
KR200411245Y1 (ko) 2005-12-29 2006-03-10 킹팍 테크놀로지 인코포레이티드 이미지 센서 모듈 패키지

Also Published As

Publication number Publication date
US8102063B2 (en) 2012-01-24
TW201117681A (en) 2011-05-16
KR20110051118A (ko) 2011-05-17
TWI391037B (zh) 2013-03-21
JP2011100958A (ja) 2011-05-19
US20110108876A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
KR101130134B1 (ko) 패드 구조 및 그 제조방법
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
US7247951B2 (en) Chip carrier with oxidation protection layer
WO2005038989A2 (en) Fretting and whisker resistant coating system and method
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US7982138B2 (en) Method of nickel-gold plating and printed circuit board
CN106941102A (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
WO2005034597A1 (ja) 配線基板のパッド構造及び配線基板
KR20160132229A (ko) 패키지 기판, 반도체 패키지 및 이를 제조하는 방법
US7843055B2 (en) Semiconductor device having an adhesion promoting layer and method for producing it
US9661750B2 (en) Printed circuit board and method of manufacturing the same
CN102098872B (zh) 接垫结构及其制法
KR20050002601A (ko) 반도체 패키지용 리드 프레임
US8421223B2 (en) Conductive structure for a semiconductor integrated circuit
CN101752262B (zh) 线路板工艺
TWI473221B (zh) 封裝基板及其製法
KR20120113633A (ko) 인쇄회로기판 및 그의 제조 방법
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
US20050104215A1 (en) Barrier layers for tin-bearing solder joints
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
CN1801469A (zh) 芯片构装基板金手指与接触垫电镀镍金制程
US20230130436A1 (en) Semiconductor package and method of manufacturing the semiconductor package
CN101227803A (zh) 具导电结构的电路板及其制法
TWI395523B (zh) 電路板結構及其製法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091211

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110429

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120320

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160122

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180110

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190122

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201230