[go: up one dir, main page]

KR101127817B1 - 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법 - Google Patents

반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR101127817B1
KR101127817B1 KR1020040112580A KR20040112580A KR101127817B1 KR 101127817 B1 KR101127817 B1 KR 101127817B1 KR 1020040112580 A KR1020040112580 A KR 1020040112580A KR 20040112580 A KR20040112580 A KR 20040112580A KR 101127817 B1 KR101127817 B1 KR 101127817B1
Authority
KR
South Korea
Prior art keywords
region
horizontal
reflective
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040112580A
Other languages
English (en)
Other versions
KR20060073375A (ko
Inventor
안병철
임주수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040112580A priority Critical patent/KR101127817B1/ko
Priority to US11/315,151 priority patent/US7471357B2/en
Publication of KR20060073375A publication Critical patent/KR20060073375A/ko
Application granted granted Critical
Publication of KR101127817B1 publication Critical patent/KR101127817B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 공정을 단순화할 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명의 반투과형 박막 트랜지스터 기판은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성되고 투과 영역을 통해 노출된 화소 전극과; 상기 투과 영역을 사이에 두고 분리된 반사 영역에 형성된 반사 전극과; 상기 반사 전극 아래에 위치하며 상기 반사 영역을 포함하는 제1 수평 영역에 형성된 유기 절연막을 구비한다.

Description

반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 표시 패널 및 그 제조 방법{Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same, Liquid Crystal Display Panel Using The Same And Method for Fabricating The Same}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일부분을 도시한 평면도.
도 3은 도 2에 도시된 반투과형 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판의제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제4 마 스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제5 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 내지 도 9f는 하프 톤 마스크를 이용한 본 발명의 제4 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 10a 및 도 10b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 평면도 및 단면도.
도 11a 및 도 11b는 본 발명의 제3 실시 예에 따른 반투과형 박막 트랜지스터 기판과 그 위에 중첩되는 칼라 필터 기판의 블랙 매트릭스를 도시한 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리 기판 4 : 블랙 매트릭스
6, R, G, B : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, 106 : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
108 : 게이트 전극 110 : 소스 전극
112 : 드레인 전극 114 : 드레인 컨택홀
116 : 활성층 130, 138 : 컨택홀
120 : 스토리지 캐패시터 142 : 기판
144 : 게이트 절연막 146 : 오믹 접촉층
150 : 보호막 156, 256 : 반사 전극
158 : 쉴드 패턴 170 : 투과홀
230 : 마스크 232 : 석영 기판
236 : 하프 톤 투과층 234 : 차단층
239 : 포토레지스트 240, 240A, 240B : 포토레지스 패턴
200 : 블랙 매트릭스
본 발명은 반투과형 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다. 스페이서로는 볼 스페이서 또는 칼럼 스페이서가 이용된다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다. 특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다.
나아가, 액정 패널은 백라이트 유닛(Back light unit)으로부터 입사된 광을 이용하여 화상을 표시하는 투과형과, 자연광과 같은 외부광을 반사시켜 화상을 표시하는 반사형과, 투과형 및 반사형의 장점을 이용한 반투과형으로 대별된다.
투과형은 백라이트 유닛의 전력 소모가 크고, 반사형은 외부광에 의존함에 따라 어두운 환경에서는 화상을 표시할 수 없는 문제점이 있다. 반면에, 반투과형은 외부광이 충분하면 반사 모드로, 불충분하면 백라이트 유닛을 이용한 투과 모드로 동작하게 되므로 투과형 보다 소비 전력을 줄일 수 있으면서 반사형과 달리 외부광 제약을 받지 않게 된다.
이를 위하여, 반투과형 액정 패널은 각 화소가 반사 영역 및 투과 영역으로 구분된다. 따라서, 반투과형 박막 트랜지스터 기판에는 도 1에 도시된 박막 트랜지스터 기판(20)과 대비하여 반사 영역에 형성된 반사 전극과, 반사 영역과 투과 영역의 광 경로를 같게 하기 위하여 반사 전극 아래에 두꺼운 절연막 등을 추가로 구비한다. 이로 인하여, 종래의 반투과형 박막 트랜지스터 기판은 마스크 공정수가 증가되어 제조 공정이 복잡한 문제점이 있다.
또한, 종래의 반투과형 박막 트랜지스터 기판은 투과 영역에서 두꺼운 절연막을 관통하는 투과홀을 형성함에 따라 반사 영역과 투과 영역간의 단차로 인한 러빙 불량으로 빛샘이 발생되고, 이 결과 컨트라스트 비(Contrast Ratio)가 감소하는 문제점이 있다.
아울러, 종래의 반투과형 박막 트랜지스터 기판은 데이터 라인의 양측부를 통한 빛샘을 방지하기 위하여 반사 전극이 데이터 라인과 중첩되게 한다. 이로 인하여, 반사 전극과 데이터 라인 사이에 기생 캐패시터 성분이 발생하여 크로스토크(Crosstalk), 소비 전력 증가 등의 문제를 일으키게 된다.
따라서, 본 발명의 목적은 공정을 단순화할 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 러빙 불량을 방지할 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 기생 캐패시터를 감소시킬 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 반투과형 박막 트랜지스터 기판은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성되고 투과 영역을 통해 노출된 화소 전극과; 상기 투과 영역을 사이에 두고 분리된 반사 영역에 형성된 반사 전극과; 상기 반사 전극 아래에 위치하며 상기 반사 영역을 포함하는 제1 수평 영역에 형성된 유기 절연막을 구비한다.
이러한 반투과형 박막 트랜지스터 기판을 포함하는 본 발명에 따른 반투과형 액정 패널은 상기 반투과형 박막 트랜지스터 기판과; 상기 제2 수평 영역에서 상기 데이터 라인과 중첩되며 상기 화소 전극의 일측부와 중첩된 블랙 매트릭스를 포함하여, 상기 반투과형 박막 트랜지스터 기판과 액정을 사이에 두고 합착된 칼라 필터 기판을 구비한다.
그리고, 본 발명의 한 특징에 따른 반투과형 박막 트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와; 상기 게이트 라인 및 박막 트랜지스터를 포획하는 제1 수평 영역에 유기 절연막을 형성하는 단계와; 상기 박막 트랜지스터와 접속되고 상기 제1 수평 영역 사이의 제2 수평 영역에 포함된 투과 영역을 경유하여 상기 유기 절연막의 일부분과 중첩되도록 화소 전극을 형성하는 단계와; 상기 유기 절연막 위에 형성된 화소 전극과 중첩되어 반사 영역을 정의하는 반사 전극을 형성하는 단계를 포함한다.
한편, 본 발명의 다른 특징에 따른 반투과형 박막 트랜지스터 기판의 제조 방법은 기판 위에 게이트 라인을 형성하는 단계와; 상기 게이트 라인을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 위에 반도체 패턴을, 그 반도체 패턴 위에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 그 데이터 라인과 접속된 소스 전극, 그 소스 전극과 마주하는 드레인 전극을 형성하는 단계와; 상기 데이터 라인, 소스 전극, 드레인 전극을 덮으면서 상기 화소 영역 내에서 상기 드레인 전극을 노출시키는 투과홀을 갖는 보호막을 형성하는 단계와; 상기 투과홀을 사이에 두고 분리된 제1 수평 영역에 유기 절연막을 형성하는 단계와; 상기 투과홀을 경유함과 아울러 상기 유기 절연막의 일부와 중첩된 화소 전극을 형성하는 단계와; 상기 유기 절연막 위에서 상기 화소 전극과 중첩되어 반사 영역을 정의하는 반사 전극을 형성하는 단계를 포함한다.
이러한 반투과형 박막 트랜지스터 기판의 제조 방법을 포함하는 본 발명의 반투과형 액정 패널의 제조 방법은 상기 반투과형 박막 트랜지스터 기판을 마련하는 단계와; 제2 수평 영역에서 상기 데이터 라인과 중첩되며 상기 화소 전극의 일측부와 중첩된 블랙 매트릭스를 포함하는 칼라 필터 기판을 마련하는 단계와; 상기 반투과형 박막 트랜지스터 기판과 칼라 필터 기판을 액정을 사이에 두고 합착하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 반투과형 액정 패널의 제조 방법은 반사 영역 및 투과 영역에서 서로 다른 이중 셀 갭을 사이에 두고 제1 및 제2 기판을 합착하는 단계를 포함하고; 상기 이중 셀 갭 각각은 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 포함된 배향막의 러빙 방향과 동일한 방향으로 동일하게 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 11b를 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 반투과형 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 박막 트랜지스터 기판은 하부 기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 접속된 박막 트랜지스터(106), 각 화소 영역에 형성되어 박막 트랜지스터(106)와 접속된 화소 전극(118), 각 화소의 반사 영역에 화소 전극(118)과 중첩되게 형성된 반사 전극(156)을 구비한다. 이에 따라, 각 화소 영역은 반사 전극(156) 및 화소 전극(118)이 형 성된 반사 영역과, 반사 전극(156)의 개구부를 통해 화소 전극(118)이 노출된 투과 영역으로 구분된다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(144)을 사이에 두고 게이트 라인(102)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(116), 활성층(116)과 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(116) 위에 형성된 오믹 접촉층(146)을 구비한다.
그리고, 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)은 공정상 데이터 라인(104)과 중첩되게 형성된다.
보호막(150)은 데이터 라인(104) 및 박막 트랜지스터(106)를 덮도록 게이트 절연막(144) 위에 형성되고, 보호막(150)으로부터 게이트 절연막(144)까지 관통하는 투과홀(170)이 화소 영역 내에 형성된다. 투과홀(170)은 박막 트랜지스터(106)로부터 연장된 드레인 전극(112)의 측면을 그 아래의 반도체 패턴(148)과 함께 노출시킨다.
유기 절연막(154)은 화소 전극(118)이 노출된 투과 영역을 사이에 두고 게이트 라인(102)을 따라 반사 전극(156)이 형성된 반사 영역을 경유하는 수평 라인 형태로 형성된다. 다시 말하여, 유기 절연막(154)은 게이트 라인(102)과, 그 게이트 라인(102)의 상하측부와 중첩되도록 반사 전극(156)이 형성된 반사 영역을 경유하는 제1 수평 영역(H1)에 형성된다. 이러한 유기 절연막(154)이 형성된 제1 수평 영역(H1)은 데이터 라인(104)을 가로질러 투과 영역을 경유하는 제2 수평 영역(H2)을 사이에 두고 분리된다. 이러한 유기 절연막(154)에 의해 제1 수평 영역(H1)의 반사 영역과, 제2 수평 영역(H2)의 투과 영역은 유기 절연막(154)의 두께만큼 단차를 갖게 된다. 이에 따라, 반사 영역과 투과 영역에서 액정층을 경유하는 광 경로의 길이가 동일해지게 됨으로써 반사 모드와 투과 모드의 투과 효율이 같아지게 된다. 구체적으로, 도 2 및 도 3에 도시된 박막 트랜지스터 기판이 액정을 사이에 두고 칼라 필터 기판과 합착된 반투과형 액정 패널에서 반사 영역으로 입사된 주변광이 액정층 내에서 액정층->반사 전극(156)->액정층을 경유하는 경로와, 투과 영역으로 입사된 백라이트 유닛의 투과광이 액정층을 경유하는 경로의 길이가 동일함으로써 반사 모드와 투과 모드의 투과 효율이 같아지게 된다. 그리고, 유기 절연막(154)은 엠보싱 표면을 갖도록 형성된다.
화소 전극(118)은 제1 수평 영역(H1)과 중첩된 반사 영역에 형성됨과 아울러, 제2 수평 영역(H2)과 중첩된 투과 영역에 형성되어 노출된다. 구체적으로, 반사 영역에서 유기 절연막(154) 위에 형성된 화소 전극(118)은 데이터 라인(104)의 양측부와 중첩되도록 돌출된 반면, 투과 영역에서 투과홀(170)을 경유하도록 형성된 화소 전극(118)은 데이터 라인(104)의 양측부와 이격되도록 형성된다. 예를 들면, 각 화소 영역에 형성된 화소 전극(118)은 "Ⅰ"자 형상을 갖게 된다. 이에 따라, 데이터 라인(104)과 화소 전극(118)의 중첩으로 인한 기생 캐패시턴스를 감소 시킬 수 있게 된다. 그리고, 화소 전극(118)은 투과홀(170)의 측면을 경유하면서 드레인 전극(112)의 측면과 접속된다. 이러한 화소 전극(118)은 박막 트랜지스터(106)를 통해 공급된 화소 신호에 의해 칼라 필터 기판(미도시)의 공통 전극과 전위차를 발생시킨다. 이 전위차에 의해 유전 이방성을 갖는 액정이 회전하여 반사 영역과 투과 영역 각각의 액정층을 경유하는 광의 투과율을 조절하므로 상기 비디오 신호에 따라 휘도가 달라지게 된다.
반사 전극(156)은 외부광을 반사시키기 위하여 제1 수평 영역(H1)과 중첩된 반사 영역에 화소 전극(118)과 중첩되게 형성된다. 이러한 반사 전극(156)은 투과 영역에 형성된 화소 전극(118)을 사이에 두고 상하로 분리된다. 이에 따라, 반사 전극(156)은 제1 수평 영역(H1)에서는 데이터 라인(104)의 양측부와 중첩된 반면, 제2 수평 영역(H2)에서는 데이터 라인(104)과 중첩되지 않게 된다. 이 결과, 화소 전극(118)과 접속된 반사 전극(156)과 데이터 라인(104)과의 중첩으로 인한 기생 캐패시턴스를 감소시킬 수 있게 된다. 이러한 반사 전극(156)은 화소 전극(118)과 함께 유기 절연막(154)의 표면을 따라 엠보싱 형상을 갖게 됨으로써 산란 효과로 반사 효율이 증대된다.
그리고, 도 2 및 도 3에 도시된 반투과형 박막 트랜지스터 기판은 제2 수평 영역(H2)에서 반사 전극(156)의 부재로 인하여 데이터 라인(104)의 양측부를 통해 빛샘이 발생하는 것을 방지하기 위하여 쉴드 패턴(158)을 추가로 구비한다. 쉴드 패턴(158)은 제2 수평 영역(H2)에서 데이터 라인(104)의 양측부와 각각 중첩되면서, 데이터 라인(104)과 인접한 화소 전극(118)의 일측부와도 중첩되도록 형성된 다. 이에 따라, 쉴드 패턴(158)이 블랙 매트릭스 역할을 하므로 칼라 필터 기판에 별도의 블랙 매트릭스를 구비하지 않고도 빛샘을 차단할 수 있게 된다. 따라서, 빛샘으로 인한 컨트라스트 저하를 방지할 수 있게 된다.
또한, 도 2 및 도 3에 도시된 반투과형 박막 트랜지스터 기판은 화소 전극(118)에 공급된 비디오 신호가 안정적으로 유지되게 하기 위하여 드레인 전극(112)과 접속된 스토리지 캐패시터(120)를 더 구비한다. 이를 위하여, 게이트 라인(102)과 나란한 스토리지 라인(122)이 반사 영역에 더 형성된다. 따라서, 스토리지 캐패시터(120)는 드레인 전극(112)이 반도체 패턴(148)과 함께 연장되어 게이트 절연막(144)을 사이에 두고 스토리지 라인(122)과 중첩됨으로써 형성된다.
이와 같이, 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판은 반사 영역을 포함하는 제1 수평 영역(H1)에만 유기 절연막(154)이 형성되고, 투과 영역을 포함하는 제2 수평 영역(H2)에는 유기 절연막(154)이 존재하지 않음으로써 반사 영역과 투과 영역에서 액정을 경유하는 광경로 차이를 보상할 수 있게 된다. 다시 말하여, 도 2 및 도 3에 도시된 반투과형 박막 트랜지스터 기판과, 칼라 필터 기판이 액정을 사이에 두고 합착된 액정 패널은 유기 절연막(154)이 존재하는 제1 수평 영역(H1)과, 유기 절연막(154)이 존재하지 않는 제2 수평 영역(H2)에 의해 반사 영역과 투과 영역의 셀 갭이 서로 다른 이중 셀 갭을 갖게 된다. 이러한 반투과형 박막 트랜지스터 기판에 배향막을 도포한 다음 수평 방향으로 러빙하는 경우 반사 영역과 투과 영역의 단차로 인한 러빙 불량을 방지하여 빛샘을 방지할 수 있게 된다. 여기서, 상기 제1 및 제2 수평 영역(H1, H2)으로 형성된 이중 셀 갭 각 각은 상기 배향막의 러빙 방향, 즉 수평 방향을 따라 동일함을 알 수 있다.
그리고, 투과 영역에 형성된 화소 전극(118)은 데이터 라인(104)과 이격됨과 아울러, 그 투과 영역을 포함하는 제2 수평 영역(H2)에는 반사 전극(156)이 존재하지 않음으로써 화소 전극(118) 및 반사 전극(156)이 데이터 라인(104)과의 중첩으로 인한 기생 캐패시턴스를 감소시킬 수 있게 된다. 이에 따라, 기생 캐패시턴스로 인한 수직 크로스토크 및 소비 전류를 감소시킬 수 있게 된다.
이러한 구성을 갖는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판은 다음과 같이 5마스크 공정으로 형성된다.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102) 및 스토리지 라인(122), 쉴드 패턴(158)을 포함하는 게이트 금속 패턴이 형성된다.
구체적으로, 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조로 이용된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 스토리지 라인(122), 쉴드 패턴(158)을 포함하는 게이트 금속 패턴이 형성된다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
게이트 금속 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144)이 형성되고, 그 위에 제2 마스크 공정으로 데이터 라인(104), 소스 전극(110), 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴과, 소스/드레인 금속 패턴을 따라 그 아래에 중첩된 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)이 형성된다. 이러한 반도체 패턴(148)과 소스/드레인 패턴은 회절 노광 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다. 이하, 회절 노광 마스크를 이용한 경우만을 예로 들어 설명하기로 한다.
구체적으로, 게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144), 비정질 실리콘층, 불순물(n+ 또는 p+) 도핑된 비정질 실리콘층, 소스/드레인 금속층이 순차적으로 형성된다. 예를 들면, 게이트 절연막(144), 비정질 실리콘층, 불순물 도핑된 비정질 실리콘층은 PECVD 방법으로, 소스/드레인 금속층은 스퍼터링 방법으로 형성된다. 게이트 절연막(144)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조로 이용된다.
그리고, 소스/드레인 금속층 위에 회절 노광 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 포토레지스트 패턴이 형성된다. 포토레지스트 패턴은 반도체 패턴 및 소스/드레인 패턴이 형성되어야 하는 영역에는 상대적으로 두껍게 형성되고, 박막 트랜지스터의 채널이 형성될 영역에는 상대적으로 얇게 형성된다.
이러한 단차를 갖는 포토레지스트 패턴을 이용한 식각 공정으로 데이터 라인(104), 소스 전극(110)과 일체화된 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴과, 그 아래의 반도체 패턴(148)이 형성된다. 여기서, 드레인 전극(112)은 반도체 패턴(148)과 함께 게이트 절연막(144)을 사이에 두고 스토리지 라인(122)과 중첩됨으로써 스토리지 캐패시터(120)가 형성된다.
그 다음, 애싱 공정으로 포토레지스트 패턴의 얇은 부분은 제거되고 두꺼운 부분은 얇아지게 하고, 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 소스 전극(110)과 드레인 전극(112)은 분리되고 그 아래의 오믹 접촉층(146)이 제거되게 한다. 이어서, 스트립 공정으로 소스/드레인 금속 패턴 위에 잔존하는 포토레지스트 패턴이 제거된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제3 마스크 공정으로 소스/드레인 금속 패턴을 덮으면서 화소 영역 내에 투과홀(170)을 구비하는 보호막(150)이 형성된다.
구체적으로, 소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착 방법으로 보호막(150)이 형성된다. 보호막(150)으로는 게이트 절연막(144)과 같은 무기 절연 물질이 이용된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 보호막(150) 및 게이트 절연막(144)이 패터닝됨으로써 보호막(150) 및 게이트 절연막(144)을 관통하는 투과홀(170)이 형성된다. 이때, 투과홀(170)은 드레인 전극(112)과 그 아래에 형성된 반도체 패턴(148)의 측면을 노출시킨다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제4 마스크 공정으로 투과홀(170)을 경유하는 제2 수평 영역(H2)을 사이에 두고 분리된 제1 수평 영역(H2)의 보호막(150) 위에 엠보싱 표면을 갖는 유기 절연막(154)이 형성된다.
구체적으로, 유기 절연막(154)은 보호막(150) 위에 포토 아크릴 등과 같은 감광성 유기 물질을 스핀 코팅 방법, 스핀리스 코팅 방법 등으로 보호막(150) 위에 코팅함으로써 형성된다. 그 다음, 제4 마스크를 이용한 포토리소그래피 공정으로 유기막(154)을 패터닝함으로써 제4 마스크의 투과부에 대응하여 투과홀(170)을 경유하는 제2 수평 영역(H2)에서 유기 절연막(154)이 제거된다. 또한, 제4 마스크에 서 투과부를 제외한 나머지 부분이 차단부와 회절 노광부(또는 반투과부)가 반복되는 구조를 갖게 되고, 이에 대응하여 유기 절연막(154)은 제1 수평 영역(H1)에서 단차를 갖는 차단 영역(돌출부) 및 회절 노광 영역(홈부)이 반복되는 구조로 패터닝된다. 이어서, 돌출부 및 홈부가 반복된 유기막(154)을 소성함으로써 제1 수평 영역(H1)에 형성된 유기막(154)의 표면은 엠보싱 형상을 갖게 된다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 9a 내지 도 9f는 본 발명의 제5 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
유기 절연막(154)이 형성된 반사 영역과, 투과홀(170)을 경유하는 투과 영역에 걸쳐 위치하는 화소 전극(118)과, 상기 반사 영역에서 화소 전극(118)과 중첩된 반사 전극(156)이 형성된다. 이러한 화소 전극(118) 및 반사 전극(156)은 회절 노광 마스크, 하프 톤 마스크, 부분 투과 마스크를 이용하여 형성되지만, 이하에서는 하프 톤 마스크를 이용한 경우만을 예로 들어 설명하기로 한다.
도 9a를 참조하면, 스퍼터링 등과 같은 증착 방법으로 제1 및 제2 수평 영역(H1, H2)을 덮는 투명 도전막(117) 및 반사 금속층(155)이 적층된다. 투명 도전막(117)으로는 ITO, TO, IZO, ITZO 등이 이용되고, 반사 금속층(155)으로는 Al 또는 AlNd 등의 Al 합금 등과 같이 반사율이 높은 금속이 이용되거나, AlNd/Mo 등과 같이 이중 구조로 이용된다. 이어서, 반사 금속층(155) 위에 포토레지스트(239)가 도포된 다음, 하프 톤 마스크(230)를 이용한 포토리소그래피 공정으로 노광 및 현 상됨으로써 도 9b에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(240)이 형성된다.
구체적으로, 하프 톤 마스크(230)는 투명한 석영 기판(232)과, 그 위에 형성된 하프 톤 투과층(236) 및 차단층(234)을 구비한다. 차단층(234)은 Cr, CrOx 등과 같은 금속으로, 하프 톤 투과층(236)은 MoSix 등으로 형성된다. 여기서, 하프 톤 투과층(236) 및 그와 중첩된 차단층(234)이 위치하는 차단부(P1)는 자외선(UV)을 차단함으로써 반사 금속층(155) 및 투명 도전막(117)이 모두 존재해야 하는 영역에 도 9b와 같이 제1 포토레지스트 패턴(240A)이 남게 한다. 하프 톤 투과층(236)이 위치하는 부분 투과부(P2)는 자외선(UV)을 부분적으로 투과시킴으로써 투명 도전막(117)만 존재해야 하는 영역에 도 9b와 같이 제1 포토레지스트 패턴(240A) 보다 얇은 제2 포토레지스트 패턴(240B)이 남게 한다. 그리고, 석영 기판(232)이 노출된 풀 투과부(P3)는 자외선(UV)을 모두 투과시킴으로써 반사 금속층(155) 및 투명 도전막(117)이 모두 제거되어야 하는 영역에서 도 9b와 같이 포토레지스트 패턴(240)이 존재하지 않게 한다. 여기서, 제1 포토레지스트 패턴(240A)은 유기 절연막(154)이 존재하는 제1 수평 영역(H1)에, 제2 포토레지스트 패턴(240B)은 유기 절연막(154)이 존재하지 않는 제2 수평 영역(H2)에 형성되므로, 하프 톤 노광으로 제2 포토레지스트 패턴(240B)을 형성하는 것이 용이해지게 된다.
도 9c를 참조하면, 포토레지스트 패턴(240)을 마스크로 이용한 식각 공정, 예를 들면 습식 식각 공정으로 반사 금속층(155) 및 투명 도전막(117)이 패터닝됨으로써 화소 전극(118)과, 그 위에 중첩된 반사 전극(156)이 형성된다. 화소 전극 (118) 및 반사 전극(156)은 유기 절연막(154)이 존재하는 반사 영역에서는 데이터 라인(104)의 양측부 중첩되도록 형성된 반면, 유기 절연막(154)이 존재하지 않는 제2 수평 영역(H2)에서는 양측의 데이터 라인(104)과 이격되도록 형성된다. 예를 들면, 화소 전극(118) 및 반사 전극(156)은 "Ⅰ"자 형상으로 형성된다. 이때, 유기 절연막(154)의 표면이 엠보싱 형상을 갖으므로 반사 영역에 위치하는 화소 전극(118) 및 반사 전극(156)도 엠보싱 형상을 갖게 된다.
도 9d를 참조하면, 애싱 공정으로 제1 포토레지스트 패턴(240A)은 두께가 얇아지게 되고, 제2 포토레지스 패턴(240B)은 제거된다.
도 9e를 참조하면, 애싱된 제1 포토레지스트 패턴(240A)을 마스크로 이용한 습식 식각 공정으로 노출된 반사 전극(156)이 식각됨으로써 제2 수평 영역(H2)에서 반사 전극(156)은 제거되고 화소 전극(118)이 노출된다.
도 9f를 참조하면, 도 9e에서 반사 전극(156) 위에 잔존하던 제1 포토레지스트 패턴(240A)이 스트립 공정으로 제거된다.
이와 같이, 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법은 5마스크 공정으로 형성되므로 공정을 단순화할 수 있게 된다. 그리고, 이러한 반투과형 박막 트랜지스터 기판에 배향막을 도포한 다음, 상기 유기 절연막(154)이 형성된 수평 방향과 동일한 방향으로 배향막을 러빙하게 된다. 이에 따라, 반사 영역과 투과 영역의 단차로 인한 러빙 불량을 방지할 수 있게 된다.
나아가, 본 발명의 반투과형 박막 트랜지스터 기판은 액정을 사이에 두고 칼라 필터 기판과 합착됨으로써 반투과형 액정 패널이 형성된다. 이에 따라, 본 발 명에 따른 반투과형 액정 패널은 유기 절연막(154)이 형성된 제1 수평 영역(H1)과, 유기 절연막(154)이 제거된 제2 수평 영역(H2)에서 셀 갭이 다른 이중 셀 갭을 갖게 된다. 이렇게 제1 및 제2 수평 영역(H1, H2)으로 형성된 이중 셀 갭 각각은 상기 반투과형 박막 트랜지스터 기판의 러빙 방향을 따라 동일함을 알 수 있다.
도 10a는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일부분을 도시한 평면도이고, 도 10b는 도 10a에 도시된 반투과형 박막 트랜지스터 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 10a 및 도 10b에 도시된 반투과형 박막 트랜지스터 기판은 도 2 및 도 3에 도시된 박막 트랜지스터 기판과 대비하여 반사 전극(256)이 제2 수평 영역(H2)에서 화소 전극(118)의 양측부와 중첩되도록 잔존하는 것을 제외하고는 동일한 구성 요소들을 구비하고, 전술한 5마스크 공정으로 형성된다. 따라서, 중복된 구성 요소들에 대한 상세한 설명은 생략하기로 한다.
반사 전극(256)은 유기 절연막(154)이 존재하는 제1 수평 영역(H1)의 반사 영역에서 화소 전극(118)과 중첩되게 형성됨과 아울러, 제2 수평 영역(H2)에서 데이터 라인(104)과 이격된 화소 전극(118)이 양측부와 중첩되도록 형성된다. 이에 따라, 반사 전극(256)은 화소 전극(118)이 노출되는 투과 영역을 둘러싸게 된다. 이러한 반사 전극(256) 및 화소 전극(118)은 제2 수평 영역(H2)에서 데이터 라인(104)과 이격되므로 기생 캐패시턴스가 감소하여 수직 크로스토크 및 소비 전류를 감소시킬 수 있게 된다. 이 경우, 제2 수평 영역(H2)에서 데이터 라인(104)의 양측부와 각각 중첩된 쉴드 패턴(158)은 화소 전극(118) 및 반사 전극(256)의 일측부 와도 중첩된다.
도 11a는 본 발명의 제3 실시 예에 따른 반투과형 박막 트랜지스터 기판과 칼라 필터 기판의 블랙 매트릭스를 도시한 평면도이고, 도 11b는 도 11a에 도시된 반투과형 박막 트랜지스터 기판 및 블랙 매트릭스를 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 11a 및 도 11b에 도시된 반투과형 박막 트랜지스터 기판은 도 10a 및 도 10b에 도시된 반투과형 박막 트랜지스터 기판과 대비하여 쉴드 패턴(158) 대신 칼라 필터 기판에 블랙 매트릭스(200)가 추가로 형성된 것을 제외하고는 동일한 구성 요소들을 구비하고, 전술한 5마스크 공정으로 형성된다. 따라서, 중복된 구성 요소들에 대한 상세한 설명은 생략하기로 한다.
화소 전극(118)이 노출된 투과 영역을 경유하는 제2 수평 영역(H2)에서 화소 전극(118) 및 반사 전극(256)은 기생 캐패시턴스 감소를 위하여 양측의 데이터 라인(104)과 이격되어 형성된다. 이때, 데이터 라인(104)의 양측부를 통한 빛샘을 차단하기 위하여 상부에 위치하는 칼라 필터 기판(미도시)에 블랙 매트릭스(200)가 추가로 형성된다. 블랙 매트릭스(200)는 제2 수평 영역(H2)에서 데이터 라인(104)을 포획하면서 화소 전극(118) 및 반사 전극(256)의 일측부와 중첩되도록 형성된다. 이에 따라, 빛샘으로 인한 컨트라스트 저하를 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제 조 방법은 5마스크 공정으로 공정을 단순화할 수 있게 된다. 이에 따라, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법을 이용한 반투과형 액정 패널 및 그 제조 방법은 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.
또한, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법은 유기 절연막이 반사 영역을 경유하는 제1 수평 영역(H1)에만 형성되게 하고, 투과 영역을 경유하는 제2 수평 영역(H2)에는 형성되지 않게 한다. 이에 따라, 반투과형 박막 트랜지스터 기판에 배향막을 도포한 후 수평 방향으로 러빙하는 경우 반사 영역 및 투과 영역의 단차로 인한 러빙 불량을 방지할 수 있게 된다. 따라서, 본 발명에 따른 반투과형 액정 패널 및 그 제조 방법은 러빙 불량으로 인한 빛샘을 방지하여 컨트라스트비를 향상시킬 수 있게 된다.
또한, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법은 화소 전극이 반사 영역에서는 양측의 데이터 라인과 중첩되는 반면, 투과 영역을 포함하는 제2 수평 영역(H2)에서는 데이터 라인과 이격됨으로써 화소 전극과 데이터 라인 간의 기생 캐패시턴스를 감소시킬 수 있게 된다.
아울러, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법은 반사 전극이 반사 영역에서는 화소 전극과 중첩되어 양측의 데이터 라인과 중첩된 반면, 투과 영역을 포함하는 제2 수평 영역(H2)에서는 제거되거나, 데이터 라인과 이격된 화소 전극의 양측부와 중첩되도록 형성됨으로써 화소 전극과 반사 전극 간의 기생 캐패시턴스를 감소시킬 수 있게 된다.
이에 따라, 기생 캐패시턴스로 인한 수직 크로스토크 및 소비 전류를 감소시킬 수 있게 된다.
나아가, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법은 제2 수평 영역에서 데이터 라인의 양측부를 통한 빛샘을 차단하기 위한 쉴드 패턴 또는 블랙 매트릭스를 추가로 구비함으로써 빛샘을 차단하여 컨트라스트비를 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (38)

  1. 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속되어 상기 화소 영역에 형성되고 투과 영역을 통해 노출된 화소 전극과;
    상기 투과 영역을 사이에 두고 분리된 반사 영역에 형성된 반사 전극과;
    상기 반사 전극 아래에 위치하며 상기 반사 영역을 포함하는 제1 수평 영역에 형성된 유기 절연막을 구비하며,
    상기 유기 절연막은 데이터 라인을 가로질러 상기의 투과 영역을 경유하는 제2 수평영역을 사이에 두고 분리된 상기의 제1 수평영역에 대응하도록 형성되어 상기 제1 수평영역과 상기 제2 수평영역 간에는 상기 유기 절연막 두께만큼 단차가 형성되고,
    상기 유기 절연막과 상기 반사 전극의 두께는 상기 반사 영역상에 형성되는 액정층의 두께와 동일한 두께로 형성되며,
    상기 화소 전극은 상기 제 1 수평영역에서 상기 데이터 라인의 양측부와 중첩되도록 돌출되고 상기 제 2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 형성되어 "I"자 형상으로 이루어진 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 반사 전극은 상기 투과 영역을 감싸도록 상기 제2 수평 영역에서 상기 화소 전극의 양측부와 중첩되어 잔존하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  6. 제 1 항에 있어서,
    상기 제1 수평 영역에서 상기 게이트 라인과 나란하게 형성된 스토리지 라인과;
    상기 박막 트랜지스터로부터 신장된 드레인 전극이 상기 게이트 절연막을 사이에 두고 상기 스토리지 라인과 중첩되어 형성된 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  7. 제 1 항에 있어서,
    상기 제1 수평 영역은 상기 제2 수평 영역을 사이에 두고 분리된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  8. 제 1 항에 있어서,
    상기 박막 트랜지스터와 유기 절연막 사이에 형성된 보호막을 추가로 구비하고,
    상기 보호막 및 게이트 절연막을 관통하는 투과홀을 통해 상기 박막 트랜지스터에 형성된 드레인 전극의 측면이 노출되어 상기 투과홀을 경유하는 화소 전극과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  9. 제 1 항에 있어서,
    상기 유기 절연막은 상기 반사 전극이 엠보싱 표면을 갖는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  10. 제 1 항에 있어서,
    최상부층으로 형성되고, 수평 방향으로 러빙된 배향막을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  11. 제 1 항에 있어서,
    상기 제2 수평 영역에서 상기 데이터 라인의 양측부와 각각 중첩된 쉴드 패턴을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  12. 제 11 항에 있어서,
    상기 쉴드 패턴은 상기 데이터 라인과 이격된 화소 전극의 일측부와 중첩되도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.
  13. 상기 제 1 항에 기재된 반투과형 박막 트랜지스터 기판과,
    상기 제2 수평 영역에서 상기 데이터 라인과 중첩되며 상기 화소 전극의 일측부와 중첩된 블랙 매트릭스와, 그리고
    상기 반투과형 박막 트랜지스터 기판과 액정을 사이에 두고 합착된 칼라 필터 기판을 구비한 것을 특징으로 하는 반투과형 액정 패널.
  14. 삭제
  15. 반사 영역 및 투과 영역을 갖는 반투과형 액정 패널에 있어서,
    액정층이 형성된 셀 갭을 사이에 두고 합착된 제1 및 제2 기판을 구비하고;
    상기 셀 갭은 상기 반사 영역 및 투과 영역에서 서로 다른 이중 셀 갭을 갖으며;
    상기 이중 셀 갭은 상기 반사 영역을 포함하는 제1 수평 영역에만 형성되고, 상기 투과 영역을 포함하는 제2 수평 영역에서는 제거된 유기 절연막과 반사 전극에 의해 결정되며,
    상기 이중 셀 갭의 형성방향은 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 포함된 배향막의 러빙 방향과 동일한 방향으로 형성되고,
    상기 유기 절연막과 상기 반사 전극의 두께는 상기 반사 영역 상에 형성된 액정층의 두께와 동일한 두께로 형성되며,
    상기 유기 절연막은 상기 제1 및 제2 기판 중 박막 트랜지스터를 포함하는 기판에 형성되어 화소 전극과는 제1 수평영역에서 중첩되도록 구성되고,
    상기 화소 전극은 상기 제1 수평영역에서 데이터 라인의 양측부와 중첩되도록 돌출되고 상기 제2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 "I"자 형상으로 구성되며,
    상기 반사 전극은 상기 제1 수평영역에서 상기 데이터 라인의 양측부와 중첩되면서도 제 2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 형성된 것을 특징으로 하는 반투과형 액정 패널.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제 15 항에 있어서,
    상기 배향막은 수평 방향으로 러빙된 것을 특징으로 하는 반투과형 액정 패널.
  20. 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 그 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터를 형성하는 단계와;
    상기 게이트 라인 및 박막 트랜지스터를 포함하는 제1 수평 영역에 유기 절연막을 형성하는 단계와;
    상기 박막 트랜지스터와 접속되고 상기 제1 수평 영역 사이의 제2 수평 영역에 포함된 투과 영역을 경유하여 상기 유기 절연막의 일부분과 중첩되도록 화소 전극을 형성하는 단계와;
    상기 유기 절연막 위에 형성된 화소 전극과 중첩되어 반사 영역을 정의하는 반사 전극을 형성하는 단계를 포함하며,
    상기 유기 절연막을 형성 단계는 상기 데이터 라인을 가로질러 상기의 투과 영역을 경유하는 제2 수평영역을 사이에 두고 분리된 상기의 제1 수평영역에 대응하도록 형성함으로써 상기 제1 수평영역과 상기 제2 수평영역 간에는 상기 유기 절연막 두께만큼 단차가 형성되도록 하며,
    상기 유기 절연막과 상기 반사 전극의 두께는 상기 반사 영역상에 형성되는 액정층의 두께와 동일한 두께로 형성하고,
    상기 화소 전극 형성 단계는 상기 화소 전극이 상기 제 1 수평영역에서 상기 데이터 라인의 양측부와 중첩되도록 돌출되고 상기 제 2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 "I"자 형상으로 형성하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  21. 기판 위에 게이트 라인을 형성하는 단계와;
    상기 게이트 라인을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 위에 반도체 패턴을, 그 반도체 패턴 위에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 그 데이터 라인과 접속된 소스 전극, 그 소스 전극과 마주하는 드레인 전극을 형성하는 단계와;
    상기 데이터 라인, 소스 전극, 드레인 전극을 덮으면서 상기 화소 영역 내에서 상기 드레인 전극을 노출시키는 투과홀을 갖는 보호막을 형성하는 단계와;
    상기 투과홀을 사이에 두고 분리된 제1 수평 영역에 유기 절연막을 형성하는 단계와;
    상기 투과홀을 경유함과 아울러 상기 유기 절연막의 일부와 중첩된 화소 전극을 형성하는 단계와;
    상기 유기 절연막 위에서 상기 화소 전극과 중첩되어 반사 영역을 정의하는 반사 전극을 형성하는 단계를 포함하며,
    상기 유기 절연막을 형성 단계는 상기 데이터 라인을 가로질러 상기의 투과 영역을 경유하는 제2 수평영역을 사이에 두고 분리된 상기의 제1 수평영역에 대응하도록 형성함으로써 상기 제1 수평영역과 상기 제2 수평영역 간에는 상기 유기 절연막 두께만큼 단차가 형성되도록 하고,
    상기 유기 절연막과 상기 반사 전극의 두께는 상기 반사 영역상에 형성되는 액정층의 두께와 동일한 두께로 형성하며,
    상기 화소 전극 형성 단계는 상기 화소 전극이 상기 제 1 수평영역에서 상기 데이터 라인의 양측부와 중첩되도록 돌출되고 상기 제 2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 "I"자 형상으로 형성하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  22. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 반사 전극은 상기 반사 영역에서 상기 화소 영역 양측의 데이터 라인과 중첩되게 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  23. 삭제
  24. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 게이트 라인 형성시 상기 제2 수평 영역에서 상기 데이터 라인의 양측부와 각각 중첩된 쉴드 패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  25. 제 24 항에 있어서,
    상기 쉴드 패턴은 상기 데이터 라인과 이격된 화소 전극의 일측부와 중첩되도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  26. 제 24 항에 있어서,
    상기 반사 전극은 상기 제2 수평 영역에서 상기 화소 전극의 양측부와 중첩되어 잔존하게 된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  27. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 제1 수평 영역에 상기 게이트 라인과 나란한 스토리지 라인을 형성하는 단계와;
    상기 박막 트랜지스터로부터 신장된 드레인 전극이 상기 게이트 절연막을 사이에 두고 상기 스토리지 라인과 중첩되게 하여 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  28. 제 20 항에 있어서,
    상기 박막 트랜지스터와 유기 절연막 사이에 형성된 보호막을 형성하는 단계와;
    상기 제2 수평 영역에서 상기 보호막 및 게이트 절연막을 관통하면서 상기 박막 트랜지스터에 형성된 드레인 전극의 측면을 노출시키는 투과홀을 형성하는 단계를 추가로 포함하고;
    상기 화소 전극은 상기 투과홀을 경유하여 상기 드레인 전극과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  29. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 유기 절연막은 엠보싱 표면을 갖도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  30. 제 20 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 화소 전극 및 반사 전극을 형성하는 단계는
    상기 유기 절연막을 덮도록 투명 도전막 및 반사 금속층을 적층하는 단계와;
    상기 반사 금속층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 투명 도전막 및 반사 금속층을 패터닝하여 상기 화소 전극과, 그 위에 중첩된 반사 전극을 형성하는 단계와;
    애싱된 포토레지스트 패턴을 마스크로 식각 공정으로 제1 수평 영역 사이의 제2 수평 영역에서 화소 전극과 중첩된 반사 전극을 제거하는 단계와;
    상기 애싱된 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  31. 제 30 항에 있어서,
    상기 포토레지스트 패턴은 회절 노광 마스크, 하프 톤 마스크, 부분 노광 마스크 중 어느 하나를 이용한 포토리소그래피 공정으로 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.
  32. 삭제
  33. 삭제
  34. 반사 영역 및 투과 영역을 갖는 반투과형 액정 패널의 제조 방법에 있어서,
    상기 반사 영역 및 투과 영역에서 서로 다른 이중 셀 갭을 사이에 두고 제1 및 제2 기판을 합착하는 단계를 포함하고;
    상기 이중 셀 갭은 상기 반사 영역을 포함하는 제1 수평 영역에만 형성되고, 상기 투과 영역을 포함하는 제2 수평 영역에서는 제거된 유기 절연막과 반사 전극에 의해 결정되며,
    상기 이중 셀 갭의 형성방향은 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 포함된 배향막의 러빙 방향과 동일한 방향으로 형성되고,
    상기 유기 절연막과 상기 반사 전극의 두께는 상기 반사 영역 상에 형성된 액정층의 두께와 동일한 두께로 형성되며,
    상기 유기 절연막은 상기 제1 및 제2 기판 중 박막 트랜지스터를 포함하는 기판에 형성되어 화소 전극과는 제1 수평영역에서 중첩되도록 구성되고,
    상기 화소 전극은 상기 제1 수평영역에서 데이터 라인의 양측부와 중첩되도록 돌출되고 상기 제2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 "I"자 형상으로 구성되며,
    상기 반사 전극은 상기 제1 수평영역에서 상기 데이터 라인의 양측부와 중첩되면서도 제 2 수평영역에서는 상기 데이터 라인의 양측부와 이격되도록 형성된 것을 특징으로 하는 반투과형 액정 패널의 제조 방법.
  35. 삭제
  36. 삭제
  37. 삭제
  38. 제 34 항에 있어서,
    상기 배향막은 수평 방향으로 러빙된 것을 특징으로 하는 반투과형 액정 패널의 제조 방법.
KR1020040112580A 2004-12-24 2004-12-24 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법 Expired - Lifetime KR101127817B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040112580A KR101127817B1 (ko) 2004-12-24 2004-12-24 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법
US11/315,151 US7471357B2 (en) 2004-12-24 2005-12-23 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112580A KR101127817B1 (ko) 2004-12-24 2004-12-24 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060073375A KR20060073375A (ko) 2006-06-28
KR101127817B1 true KR101127817B1 (ko) 2012-03-20

Family

ID=36611005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112580A Expired - Lifetime KR101127817B1 (ko) 2004-12-24 2004-12-24 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7471357B2 (ko)
KR (1) KR101127817B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112667B1 (en) 2020-03-04 2021-09-07 Samsung Display Co., Ltd. Display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127817B1 (ko) * 2004-12-24 2012-03-20 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법
TWI292625B (en) * 2006-01-02 2008-01-11 Au Optronics Corp Fabricating method for pixel structure
JP4419972B2 (ja) * 2006-03-14 2010-02-24 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
KR100793577B1 (ko) * 2007-01-04 2008-01-14 삼성에스디아이 주식회사 반투과형 액정 표시 장치
TWI342430B (en) * 2008-01-07 2011-05-21 Au Optronics Corp Array substrate adapted for liquid crystal display device and liquid crystal display device
TWI418903B (zh) * 2009-09-30 2013-12-11 Au Optronics Corp 陣列基板及其製造方法
JP5351282B2 (ja) * 2009-11-27 2013-11-27 シャープ株式会社 半導体装置およびその製造方法
CN103268046B (zh) * 2012-12-24 2016-01-06 上海中航光电子有限公司 薄膜晶体管液晶显示器、阵列基板及其制作方法
CN103730474B (zh) * 2013-12-26 2016-03-30 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103824864A (zh) * 2014-02-12 2014-05-28 北京京东方显示技术有限公司 一种阵列基板及其制备方法、显示装置
KR102633986B1 (ko) * 2016-09-12 2024-02-06 삼성디스플레이 주식회사 투명 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
KR20030034820A (ko) * 2001-10-27 2003-05-09 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20040040211A (ko) * 2002-11-06 2004-05-12 삼성전자주식회사 반사-투과형 액정 표시 장치 및 이의 제조 방법
KR20040049569A (ko) * 2002-12-06 2004-06-12 엘지.필립스 엘시디 주식회사 액정 표시 패널

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
US7342622B2 (en) * 2001-10-22 2008-03-11 Samsung Electronics Co., Ltd. Liquid crystal display for enhancing reflection and method of manufacturing the same
KR101127817B1 (ko) * 2004-12-24 2012-03-20 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014250A (ko) * 1997-07-28 1999-02-25 쯔지 하루오 액정 표시 장치
KR20030034820A (ko) * 2001-10-27 2003-05-09 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20040040211A (ko) * 2002-11-06 2004-05-12 삼성전자주식회사 반사-투과형 액정 표시 장치 및 이의 제조 방법
KR20040049569A (ko) * 2002-12-06 2004-06-12 엘지.필립스 엘시디 주식회사 액정 표시 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112667B1 (en) 2020-03-04 2021-09-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20060073375A (ko) 2006-06-28
US20060139525A1 (en) 2006-06-29
US7471357B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
KR101139522B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101043675B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20060073379A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101127817B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법
KR101076426B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7403245B2 (en) Liquid crystal display device and method for fabricating the same
KR101066492B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR101147261B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20070068771A (ko) 반투과형 액정 표시 장치 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100667137B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101107262B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101107243B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20060072319A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041224

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110216

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111024

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110216

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20111124

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20111024

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20120109

Appeal identifier: 2011101009010

Request date: 20111124

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20111223

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20111124

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110418

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20120109

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20120102

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210215

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220210

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230215

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240215

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20250624

Termination category: Expiration of duration