[go: up one dir, main page]

KR101125775B1 - 저 비용 웨이퍼 박스 개선 - Google Patents

저 비용 웨이퍼 박스 개선 Download PDF

Info

Publication number
KR101125775B1
KR101125775B1 KR1020067005008A KR20067005008A KR101125775B1 KR 101125775 B1 KR101125775 B1 KR 101125775B1 KR 1020067005008 A KR1020067005008 A KR 1020067005008A KR 20067005008 A KR20067005008 A KR 20067005008A KR 101125775 B1 KR101125775 B1 KR 101125775B1
Authority
KR
South Korea
Prior art keywords
container
side wall
cover
tray
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020067005008A
Other languages
English (en)
Other versions
KR20070006665A (ko
Inventor
발로리스 엘. 포시스
Original Assignee
일리노이즈 툴 워크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일리노이즈 툴 워크스 인코포레이티드 filed Critical 일리노이즈 툴 워크스 인코포레이티드
Publication of KR20070006665A publication Critical patent/KR20070006665A/ko
Application granted granted Critical
Publication of KR101125775B1 publication Critical patent/KR101125775B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D21/00—Nestable, stackable or joinable containers; Containers of variable capacity
    • B65D21/02—Containers specially shaped, or provided with fittings or attachments, to facilitate nesting, stacking, or joining together
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

웨이퍼 박스는 트레이(10)와 커버(62)를 포함한다. 트레이(10)는 스페이싱, 강화 및 수평 충격-완화 기능을 수행하도록 그 사이에 수평 반-원형의 채널(48,50,52,54)을 가지는 내부 벽(34,36,38,40) 및 외부 벽(24,26,28,30) 구성을 포함한다. 트레이(10)는 내부 벽(34,36,38,40) 안에 형성된 웨이퍼 공동부(42)를 추가로 포함한다. 웨이퍼 공동부(42)는 수직 충격 흡수 기능을 제공하기 위해 공동부의 바닥 위에 리지의 격자(46)를 포함한다. 커버(62)의 벽(76,78,80,82)은 트레이(10)의 외부 벽(24,26,28,30)에 맞물리고 결합되며 이것에 의해서 이중 벽 구성을 형성한다. 축받이대 구성(90,92)은 인터스택 구성을 통해 충격 및 진동의 전달을 최소화하거나 제거하기 위해 인터스택된 박스 사이에 격리 유격을 제공하기 위해 커버(62)의 코너 및 미드-스팬 위에 형성된다.

Description

저 비용 웨이퍼 박스 개선{LOW COST WAFER BOX IMPROVEMENTS}
이 출원은 2003년 10월 29일 출원된 가특허 출원 번호 60/515,869로부터 우선권을 주장한다.
본 발명은, 전위(front-end) 웨이퍼 제조 설비로부터 후위(back-end) 생산품 제조 설비로 웨이퍼를 적재하는데 이용되는 다른 운송 웨이퍼 패키지 시스템 대신에 열성형된 물질을 특히 이용하는, 반도체 웨이퍼 운송을 위한 수납 디바이스 또는 웨이퍼 박스에 관한 것이다.
종래의 기술은 반도체 웨이퍼의 수납과 운송을 위한 다양한 디자인을 포함한다. 이러한 디자인은 안에 포함된 웨이퍼를 위해 정전기 및 기계적 보호 모두를 제공해야 한다. 바람직하게는, 이러한 수납 디바이스는 반도체 웨이퍼를 적재 또는 적하(unload)하는 여러 자동화 장치에 쉽게 적응할 수 있어야만 한다. 이러한 수납 디바이스는 대량 생산하기에 확실하고 경제적인 단순한 디자인을 가져야 한다. 게다가, 이러한 수납 디바이스는 장비 처리 능력을 달성하기 위한 산업 표준에 순응해야 한다.
종래 기술의 몇 가지 예는 다음과 같다;
2001년 2월 27일 Lewis 등에게 허여(許與)된 "반도체 웨이퍼를 유지하기 위 한 수납 디바이스"라는 제목의 미국 특허 제 6,193,068호; 2001년 9월 11일 Brooks 등에게 허여된 "저장과 적재를 위해 설계된 콘테이너 안에 유지된 집적회로(IC) 웨이퍼를 위한 보호 시스템"이라는 제목의 미국 특허 제 6,286,684호; 1999년 12월 21일 Brooks에게 허여된 "오염물질에 민감한 물품을 패키지하기 위한 방법 및 장치 그리고 결과적으로 생성된 패키지 "이라는 제목의 미국 특허 제 6,003,674호; 1998년 3월 10일 Brooks 등에게 허여된 "오염물질에 민감한 물품의 포장을 위한 장치와 결과적으로 생성된 패키지"라는 제목의 미국 특허 제 5,724,748호.
위의 목적 및 다른 목적을 달성하기 위해, 본 발명의 웨이퍼 박스는, 수직 충격 및 진동에 대한 충격 흡수제 기능을 하는 측면 벽으로부터 웨이퍼를 기계적으로 격리시키는 밑바닥 부착 디자인, 수평 충격으로부터 내부 벽 및 공동부를 격리시키는 측면 벽 구성, 충격 및 진동이 인터스택(interstack) 구성을 통해 전달되지 않도록 가득 채워진 박스가 인터스택될 때 격리 유격(standoff clearance)을 제공하는 코너 및 중간 영역의 축받이대(pedestal) 구성, 사실상 증가된 스택 능력을 허락하는 이중 두께 벽을 생성하기 위해 뚜껑 및 밑바닥으로부터의 메이팅 표면(mating surface)으로 구성되는 측면 벽 구성, 완전히 적재된 웨이퍼 박스(전형적으로 16 개의 반도체 웨이퍼를 포함)의 다중 낙하의 생존 및 완전한 맞물림을 제공하기 위한 네 측면 위의 상호 연결(interlocking) 맞물림 요소, 뚜껑으로부터 베이스의 간단한 분리를 위해 제공된 상호 연결된 오프셋 플랜지 구성, 웨이퍼 박스의 측면을 따라 큰 라벨의 부착을 위해 제공된 큰 측면 벽 평면 및, 큰 프린트 문서가 작업이 박스 둘레에 추가 라벨에 대한 필요를 감소시키거나 제거하기 위해 박스의 상부를 통해 보이도록 웨이퍼 박스의 상부를 따른 반투명 물질을 포함한다.
선택적으로, 웨이퍼 박스는 베이스 인터페이스와 뚜껑의 맞물림을 통해 측면벽이 접어지는 구성을 포함할 수 있다. 이것은 베이스 위에 뚜껑의 수직 삽입에 의해 또는 베이스 둘레에 뚜껑의 강한 힌지 접음 작용(living hinge folding action)을 통해 달성될 수 있다. 이것은 웨이퍼 박스의 공동부에 반도체 웨이퍼의 과도한 움직임의 감소를 위해 제공된다.
추가의 목적 및 이점은 첨부된 도면 및 다음의 설명으로부터 명백해질 것이다.
도 1은, 본 발명의 웨이퍼 박스의 트레이의 평면도.
도 2는, 본 발명의 웨이퍼 박스의 트레이의 측면도.
도 3은, 본 발명의 웨이퍼 박스의 트레이의 정면도.
도 4는, 본 발명의 웨이퍼 박스의 트레이의 사시도.
도 5는, 본 발명의 웨이퍼 박스의 커버의 평면도.
도 6은, 본 발명의 웨이퍼 박스의 커버의 측면도.
도 7은, 본 발명의 웨이퍼 박스의 커버의 정면도.
도 8은, 본 발명의 웨이퍼 박스의 커버의 사시도.
이제 도면을 상세히 언급하는데, 몇 도면에 걸쳐서 동일한 숫자는 동일한 요 소를 나타내고, 본 발명의 웨이퍼 박스의 트레이(10)는, 측면(14,16,18,20)에 의해 한정된 것과 같이 모양이 정사각형 또는 직사각형인 편평한 베이스(12)를 포함하는 것을 도 1 내지 도 4로부터 볼 수 있다. 측면(20)은 인덴티드 영역(22)을 포함한다. 인덴티드 영역(22)은, 이하에 더 상세히 설명할 바와 같이 커버 위에 유사한 인덴티드 영역과 결합해서 커버로부터 트레이(10)를 쉽게 분리하기 위해 사용자 또는 심지어 자동화된 기계를 위한 기회를 제공한다. 외부 벽(24,26,28,30)은 각각 측면(14,16,18,20)으로부터 인접해 안으로 솟아있고, 상승된 편평한 레지 영역(32)으로 끝난다. 내부 벽(34,36,38,40)은 상승된 편평한 레지 영역(32)의 내부로부터 편평한 베이스(12)로 확장하고, 이것은 안에 웨이퍼 공동부(42)를 형성한다.
외부 벽(24,26,28,30)은 외부 벽의 강성에 추가되는 반-원형의 아래로 향해 테이퍼된 오목부(44)를 포함한다. 또한, 웨이퍼 공동부(42) 안의 편평한 베이스(12) 부분은 융기부(ridge)의 격자(46)를 포함하고, 이것에 의해서 웨이퍼 공동부(42) 안의 임의의 웨이퍼(미도시)를 내부 벽(34,36,38,40)으로부터 기계적으로 격리시키고 수직 충격 및 진동에 대한 충격 흡수제 기능을 한다.
유사하게, 수평 반-원형의 채널(48,50,52,54)은 각각 외부 벽(24,26,28,30)과 내부 벽(34,36,38,40) 사이에 형성된다. 채널(48,50,52,54)은 스페이싱, 강화 및 수평 충격-흡수 기능을 수행한다.
한 쌍의 멈춤쇠 오목부(dimple)(60)는, 외부 벽의 각각의 영역을 따라 약 1/4 및 3/4 위치에서 외부 벽(24,26,28,30)의 각각에 형성된다.
웨이퍼 박스의 커버(62)는, 일반적으로 트레이(10)의 베이스(12)의 풋프린트(footprint)에 해당하는 측면(66,68,70,72)으로 한정되는 하부 림(rim)(64)을 포함한다는 것을 볼 수 있다. 그러나, 측면(72)은, 커버(62)의 측면(72)이 트레이(10)의 측면(20)과 정렬될 때 인덴티드 영역(22)으로부터 옆쪽으로 오프셋되도록 의도된 인덴티드 영역(74)을 포함한다. 즉, 도 4 및 도 8의 사시도에 도시된 바와 같이, 인덴티드 영역(22)은 측면(20)의 좌측 부분인 반면, 인덴티드 영역(74)은 측면(72)의 우측 부분이다. 이것은 사용자가 엄지와 집게손가락 사이에 측면(20 및 72)을 파지하도록 하고 단순히 뒤트는 동작으로 트레이(10)로부터 커버(62)를 분리하도록 하는 상호 연결된 오프셋 플랜지 구성을 형성한다.
커버 측면 벽(76,78,80,82)은 하부 림(64)으로부터 솟아있고 커버 상부 편평한 표면(83)으로 끝난다. 커버 상부 편평한 표면(83)은, 내부에 (큰 프린트)프린트된 물질이 웨이퍼 박스의 라벨링에 대한 필요를 감소시킬 수 있도록 반투명 물질로 형성된다. 커버 측면 벽(76,78,80,82)은, 커버(62)가 트레이(10) 위에 위치할 때, 바깥쪽으로 외부 벽(24,26,28,30)과 맞물릴 수 있도록 모양지어지고, 이것에 의해 이중 두께 외부 벽 구성을 형성한다. 커버 측면 벽(76,78,80,82)은, 설치 위치에서 트레이(10)의 반-원형의 아래로 향해 테이퍼된 오목부(44)와 바깥쪽으로 맞물리고 결합되는 반-원형의 아래로 향해 테이퍼된 오목부(84)를 포함한다. 중앙 편평한 라벨 영역(86)은, 두 내부 반-원형의 오목부(84) 사이의 커버 측면 벽(76,78,80,82)의 각각의 중앙부에 형성된다.
한 쌍의 멈춤쇠 오목부(88)는, 커버 측면 벽의 각각의 영역을 따라 약 1/4 및 3/4 위치에 커버 측면 벽(76,78,80,82)의 각각에 형성된다. 커버(62)가 트레이(10) 위에 설치될 때, 커버(62)의 멈춤쇠 오목부(88)는 트레이(10)의 멈춤쇠 오목부(60)로 확장하고 이것에 의해 멈춤쇠 관계를 형성한다.
코너 축받이대(90)는 커버 측면 벽(76,78,80,82)의 교차점으로부터 솟아있는 반면 중간 영역 축받이대(92)는 커버 측면 벽(76,78,80,82)의 중앙 지점으로부터 솟아있다. 축받이대(90,92)는, 충격 및 진동의 전달이 인터스택 구성을 통해 최소화되거나 제거될 수 있도록 가득 채워진 웨이퍼 박스가 인터스택될 때 격리 유격을 제공한다.
트레이(10) 및 커버(62)는 전형적으로 열성형된 물질로 형성되지만, 당업자는 이 기재 내용을 연구한 후에 동일한 물질의 범위를 인지할 수 있을 것이다.
결과적으로 생성된 웨이퍼 박스를 사용하기 위해, 반도체 웨이퍼(미도시)는 트레이(10)의 웨이퍼 공동부(42) 안으로 적재된다. 그 다음에 커버(62)는 트레이(10) 위에 수직으로 위치해서 커버(62)의 멈춤쇠 오목부(88)가 트레이(10)의 멈춤쇠 오목부 안으로 확장하고 이것에 의해 멈춤쇠 관계를 형성하고, 커버(62)의 반-원형의 아래로 향해 테이퍼된 오목부(84)는 트레이(10)의 반-원형의 아래로 향해 테이퍼된 오목부(44)와 바깥쪽으로 맞물리고 결합되며, 인덴티드 영역(22 및 74)은 서로 옆쪽으로 오프셋되고 이것에 의해 상호 연결된 오프셋 플랜지 구성을 형성한다.
따라서 앞에서 언급된 목적과 이점은 가장 효과적으로 달성된다. 본 발명의 단일의 바람직한 실시예가 기재되었고 여기에 상세히 설명되었지만, 본 발명은 결코 이것에 의해 제한되지 않고 그 범위가 첨부된 청구항의 범위에 의해서 결정되는 것으로 이해되어야 한다.
본 발명의 저 비용 웨이퍼 박스 개선은 웨이퍼 박스에 산업상 이용 가능하다.

Claims (20)

  1. 반도체 웨이퍼를 위한 컨테이너로서,
    편평한 베이스, 상기 편평한 베이스로부터 솟아있는 외부 측면 벽, 상기 외부 측면 벽으로부터 인접해 안으로 형성되고 그 안에 웨이퍼 수납 영역을 형성하는 내부 측면 벽, 그리고 상기 내부 측면 벽과 상기 외부 측면 벽 사이에 형성된 측면 충격 흡수 수단을 포함하는, 트레이 요소와,
    편평한 상부 및 상기 편평한 상부로부터 확장하는 커버 측면 벽을 포함하는, 커버 요소로서, 상기 커버 요소가 상기 트레이 요소와 맞물릴 때, 상기 커버 측면 벽은 상기 트레이 요소의 상기 외부 벽과 바깥쪽으로 맞물리는, 커버 요소를
    포함하고,
    상기 외부 측면 벽은 제 1 반-원형의 오목부를 포함하고, 상기 커버 측면 벽은 제 2 반-원형의 오목부를 포함하고, 상기 커버 요소는 상기 트레이 요소와 맞물릴 때, 상기 제 1 반-원형의 오목부는 상기 제 2 반-원형의 오목부와 맞물리는, 반도체 웨이퍼를 위한 컨테이너.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 반-원형의 오목부는 아래로 향해 테이퍼된, 반도체 웨이퍼를 위한 컨테이너.
  4. 제 1 항에 있어서, 상기 측면 충격 흡수 수단은 각각 상기 내부 측면 벽과 상기 외부 측면 벽 사이에 형성된 채널을 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  5. 제 4 항에 있어서, 상기 채널은 상기 내부 벽 및 상기 외부 벽에 수직인 벽에 의해 형성되는, 반도체 웨이퍼를 위한 컨테이너.
  6. 제 5 항에 있어서, 상기 채널의 수평 단면은 반-원형인, 반도체 웨이퍼를 위한 컨테이너.
  7. 제 1 항에 있어서, 상기 편평한 베이스는 하부 충격 흡수 수단을 형성하는 돌기부를 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  8. 제 7 항에 있어서, 상기 돌기부는 융기부(ridge)의 격자를 형성하는, 반도체 웨이퍼를 위한 컨테이너.
  9. 제 1 항에 있어서, 상기 커버 측면 벽은 림(rim)으로 끝나고, 상기 림은 상기 편평한 상부에 평행한 일부분을 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  10. 제 9 항에 있어서, 상기 커버 요소는 상기 트레이 요소와 맞물리고, 상기 림은 상기 외부 측면 벽으로부터 밖을 향한 상기 편평한 베이스의 일부분과 맞물리는, 반도체 웨이퍼를 위한 컨테이너.
  11. 제 10 항에 있어서, 상기 림은 제 1 인덴티드 영역을 포함하고, 상기 외부 측면 벽으로부터 밖을 향한 상기 편평한 베이스는 제 2 인덴티드 영역을 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  12. 제 11 항에 있어서, 상기 제 1 인덴티드 영역은 상기 제 2 인덴티드 영역으로부터 오프셋되고 이것에 의해 상기 트레이 요소로부터 상기 커버 요소의 분리를 촉진하는 상호 연결된 오프셋 플랜지 구성(interlocked offset flange configuration)을 형성하는, 반도체 웨이퍼를 위한 컨테이너.
  13. 제 1 항에 있어서, 상기 외부 측면 벽은 제 1 멈춤쇠 요소를 포함하고 상기 커버 측면 벽은 제 2 멈춤쇠 요소를 포함하고, 상기 커버 요소는 상기 트레이 요소와 맞물릴 때, 상기 제 1 멈춤쇠 요소는 상기 제 2 멈춤쇠 요소와 맞물리는, 반도체 웨이퍼를 위한 컨테이너.
  14. 제 13 항에 있어서, 상기 제 1 멈춤쇠 요소 및 상기 제 2 멈춤쇠 요소는 오목부(dimple)인, 반도체 웨이퍼를 위한 컨테이너.
  15. 제 1 항에 있어서, 상기 편평한 상부는 상부 컨테이너로부터 상기 컨테이너를 오프셋하기 위한 오프셋 요소를 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  16. 제 15 항에 있어서, 상기 오프셋 요소는 상기 커버 측면 벽의 교차점에 상기 편평한 상부에 형성된 축받이대 요소를 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  17. 제 15 항에 있어서, 상기 오프셋 요소는 상기 커버 측면 벽의 중간 영역(mid-span)에 상기 편평한 상부에 형성된 축받이대 요소를 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  18. 제 1 항에 있어서, 상기 편평한 상부의 적어도 일부분은 반투명한, 반도체 웨이퍼를 위한 컨테이너.
  19. 제 1 항에 있어서, 상기 커버 측면 벽은 중앙 편평한 라벨 영역을 포함하는, 반도체 웨이퍼를 위한 컨테이너.
  20. 제 1 항에 있어서, 상기 트레이 요소 및 상기 커버 요소는 열성형된 플라스틱으로 형성되는, 반도체 웨이퍼를 위한 컨테이너.
KR1020067005008A 2003-09-23 2004-05-18 저 비용 웨이퍼 박스 개선 Expired - Fee Related KR101125775B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US50517503P 2003-09-23 2003-09-23
US60/505,175 2003-09-23
US51586903P 2003-10-29 2003-10-29
US60/515,869 2003-10-29
PCT/US2004/015480 WO2005044695A1 (en) 2003-09-23 2004-05-18 Low cost wafer box improvements

Publications (2)

Publication Number Publication Date
KR20070006665A KR20070006665A (ko) 2007-01-11
KR101125775B1 true KR101125775B1 (ko) 2012-03-28

Family

ID=34572862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005008A Expired - Fee Related KR101125775B1 (ko) 2003-09-23 2004-05-18 저 비용 웨이퍼 박스 개선

Country Status (5)

Country Link
EP (1) EP1685038A4 (ko)
JP (1) JP4335921B2 (ko)
KR (1) KR101125775B1 (ko)
CN (1) CN1845860B (ko)
WO (1) WO2005044695A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050156A1 (de) * 2005-10-19 2007-04-26 Manfred Jacob Kunststofftechnik Gmbh Verpackung für elektronische Bauteile, insbesondere für Tape-N-Reel-Spulen
WO2009048456A1 (en) 2007-10-12 2009-04-16 Peak Plastic & Metal Products (International) Limited Wafer container with staggered wall structure
CN101459099B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆盒、半导体生产过程的监测系统和方法
CN101752281B (zh) * 2008-12-02 2013-02-13 家登精密工业股份有限公司 晶片承载装置的承载盒
US8109390B2 (en) 2009-08-26 2012-02-07 Texchem Advanced Products Incorporated Sdn Bhd Wafer container with overlapping wall structure
US8556079B2 (en) 2009-08-26 2013-10-15 Texchem Advanced Products Incorporated Sdn Bhd Wafer container with adjustable inside diameter
US8813964B2 (en) 2009-08-26 2014-08-26 Texchem Advanced Products Incorporated Sdn. Bhd. Wafer container with recessed latch
DE102010018668B4 (de) 2010-04-07 2012-11-15 Curamik Electronics Gmbh Verpackungseinheit für Metall-Keramik-Substrate
WO2012058678A2 (en) * 2010-10-29 2012-05-03 Entegris, Inc. Substrate shipper
WO2013017124A1 (de) * 2011-07-29 2013-02-07 Curamik Electronics Gmbh Verpackung für substrate sowie verpackungseinheit mit einer solchen verpackung
CN102717982A (zh) * 2012-07-02 2012-10-10 深圳市华星光电技术有限公司 一种液晶玻璃的包装装置
KR102425700B1 (ko) * 2019-06-10 2022-07-28 삼성에스디아이 주식회사 이차전지 포장용 트레이

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305878A (en) * 1993-04-01 1994-04-26 Yen Yung Tsai Packaged optical pellicle
US5441150A (en) * 1992-09-03 1995-08-15 Ma Laboratories, Inc. Memory module container
US6321911B1 (en) * 2000-01-31 2001-11-27 Display Pack, Inc. Fragility package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256975A (en) * 1963-11-29 1966-06-21 Leaming Ind Inc Container
US3482682A (en) * 1968-10-02 1969-12-09 Monsanto Co Retaining trays for semiconductor wafers and the like
US3710975A (en) * 1971-09-20 1973-01-16 Pantasote Co Of New York Inc Trays for photographic slides
US4697701A (en) * 1986-05-30 1987-10-06 Inko Industrial Corporation Dust free storage container for a membrane assembly such as a pellicle and its method of use
JP3711778B2 (ja) * 1998-09-18 2005-11-02 セイコーエプソン株式会社 梱包方法及び梱包物
US7059475B2 (en) * 2001-10-04 2006-06-13 Entegris, Inc. System for cushioning wafer in wafer carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441150A (en) * 1992-09-03 1995-08-15 Ma Laboratories, Inc. Memory module container
US5305878A (en) * 1993-04-01 1994-04-26 Yen Yung Tsai Packaged optical pellicle
US6321911B1 (en) * 2000-01-31 2001-11-27 Display Pack, Inc. Fragility package

Also Published As

Publication number Publication date
WO2005044695A8 (en) 2006-06-01
WO2005044695A1 (en) 2005-05-19
JP2007505798A (ja) 2007-03-15
EP1685038A1 (en) 2006-08-02
JP4335921B2 (ja) 2009-09-30
KR20070006665A (ko) 2007-01-11
CN1845860A (zh) 2006-10-11
CN1845860B (zh) 2011-01-19
EP1685038A4 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
KR101309908B1 (ko) 패키지체
KR101125775B1 (ko) 저 비용 웨이퍼 박스 개선
US7040487B2 (en) Protective shipper
EP0360857A1 (en) Robotic accessible wafer shipper assembly
US5263583A (en) Transporting IC-packages
US5779055A (en) Protective package for delicate items
JP4519777B2 (ja) 梱包用緩衝体および包装体
KR20210103800A (ko) 기판 트레이
US5823351A (en) Semiconductor crystal packaging device
JP6119287B2 (ja) ウェーハ収納容器梱包用緩衝材
US20090090653A1 (en) Low cost wafer box improvements
JP5721576B2 (ja) 梱包体及び緩衝体
JP2502252Y2 (ja) 精密部品用容器
JP4916864B2 (ja) 梱包用緩衝体および包装体
WO2012058676A2 (en) Substrate shipper
US20050045646A1 (en) Shock absorbent end cap for trays
WO2012058678A2 (en) Substrate shipper
JP6068096B2 (ja) ウェーハカセットの梱包体
KR102139686B1 (ko) 사각 딸기 포장용기
JP2562130Y2 (ja) 板状物包装体
CN217146882U (zh) 一种封装管壳运输包装盒
JP3890231B2 (ja) 通箱
JP3101396U (ja) タイル搬送用トレイ
KR20060031447A (ko) 포장용 상자, 괘선형성방법 및 포장용 상자의 제조 방법
KR19980063478U (ko) 브라운관의 펀넬 포장재

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20060310

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090515

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110308

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111208

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120306

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209