[go: up one dir, main page]

KR101118653B1 - Pin diode limiter circuit of transmitter - Google Patents

Pin diode limiter circuit of transmitter Download PDF

Info

Publication number
KR101118653B1
KR101118653B1 KR1020110001901A KR20110001901A KR101118653B1 KR 101118653 B1 KR101118653 B1 KR 101118653B1 KR 1020110001901 A KR1020110001901 A KR 1020110001901A KR 20110001901 A KR20110001901 A KR 20110001901A KR 101118653 B1 KR101118653 B1 KR 101118653B1
Authority
KR
South Korea
Prior art keywords
power
amplifier
pin diode
limiter
limiter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110001901A
Other languages
Korean (ko)
Inventor
임주현
양승식
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020110001901A priority Critical patent/KR101118653B1/en
Application granted granted Critical
Publication of KR101118653B1 publication Critical patent/KR101118653B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude
    • H03G11/02Limiting amplitude; Limiting rate of change of amplitude by means of diodes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G01S7/034Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0058PIN-diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 송신기의 PIN 다이오드 리미터 회로에 관한 것으로, 특히, 송신기의 일부 전력이 수신기에 미치는 영향을 줄이기 위해 사용되는 리미터의 성능을 개선하는 송신기의 PIN 다이오드 리미터 회로에 관한 것이다. 이를 위해 본 발명은 송신기의 PIN 다이오드 리미터 회로에 있어서, 리미터 회로에 입력되는 신호를 추출하는 방향성 결합기와, 상기 추출된 신호를 증폭하는 제1 증폭기와, 상기 증폭된 신호에서 직류 전압을 검출하는 검출기와, 상기 검출된 직류 전압을 증폭하는 제2 증폭기를 포함한다.The present invention relates to a PIN diode limiter circuit of a transmitter, and more particularly, to a PIN diode limiter circuit of a transmitter that improves the performance of the limiter used to reduce the effect of some power of the transmitter on the receiver. To this end, the present invention is a PIN diode limiter circuit of the transmitter, a directional coupler for extracting a signal input to the limiter circuit, a first amplifier for amplifying the extracted signal, and a detector for detecting a DC voltage in the amplified signal And a second amplifier for amplifying the detected DC voltage.

Description

송신기의 PIN 다이오드 리미터 회로{PIN DIODE LIMITER CIRCUIT OF TRANSMITTER}PIN diode limiter circuit for transmitters {PIN DIODE LIMITER CIRCUIT OF TRANSMITTER}

본 발명은 송신기의 PIN 다이오드 리미터 회로에 관한 것으로, 특히, 송신기의 일부 전력이 수신기에 미치는 영향을 줄이기 위해 사용되는 리미터의 성능을 개선하는 송신기의 PIN 다이오드 리미터 회로에 관한 것이다.The present invention relates to a PIN diode limiter circuit of a transmitter, and more particularly, to a PIN diode limiter circuit of a transmitter that improves the performance of the limiter used to reduce the effect of some power of the transmitter on the receiver.

일반적으로 레이더(Radar) 시스템과 같이 송신과 수신 주파수가 같은 시스템에서는 신호 송신시 고출력 증폭기의 출력은 대부분 안테나를 통해 방사되고, 출력의 일부는 안테나를 통해 반사되어 순환기(circulator)를 통해 수신부로 입력된다. 반사된 출력이 직접 수신부에 입력될 경우 출력 정도에 따라서는 수신부를 손상시키게 되는데 이러한 손상을 줄이기 위해 수신기 앞 단에 리미터(limiter)가 필요하다. 즉, 리미터는 고출력 송신시 반사 전력이 수신부를 손상시키지 않게 반사 전력을 감쇠시켜야 하는 반면에 표적으로부터 약한 신호 입력 시에는 삽입 손실이 최소화되어 수신기의 감도를 열화시키지 않도록 설계되어야 한다. 이러한 리미터의 구성에 능동 소자로는 높은 전력 처리 능력을 가지는 PIN 다이오드가 사용되고 있으며, PIN 다이오드는 순방향 전류에 의한 고주파 가변 저항을 제어하는 소자로서 P(Positive)-I(intrinsic)-N(Negative) 구조를 갖는다.In general, in systems with the same transmit and receive frequencies, such as radar systems, the output of a high-power amplifier is mostly radiated through an antenna when a signal is transmitted, and part of the output is reflected by an antenna and input to a receiver through a circulator. do. When the reflected output is directly input to the receiver, the receiver is damaged depending on the output level. A limiter is required in front of the receiver to reduce such damage. In other words, the limiter should be designed to attenuate the reflected power so that the reflected power does not damage the receiver during high power transmission, while the insertion loss is minimized when the weak signal is input from the target, so as not to degrade the sensitivity of the receiver. A PIN diode having a high power processing capability is used as an active element in the configuration of such a limiter, and a PIN diode is a device for controlling a high frequency variable resistance caused by a forward current, which is positive (P) -I (intrinsic) -N (Negative). Has a structure.

리미터는 그 구성 방식에 따라 도파관을 이용한 구성 방식과 마이크로스트립 도파관 선로를 이용한 평판형 구성 방식으로 구분된다. 도파관형 구성은 초고전력 시스템에서 사용이 가능하지만, 크기가 크고 무게가 많이 나가며 좁은 대역폭을 갖는 것이 단점이며, 평판형으로 구성된 수신부와 연결이 용이하지 않다. 대부분의 수신부는 평판형으로 구성되기 때문에 평판형 리미터는 수신부 집적 회로와 함께 구성될 수 있는 장점을 가지고 있다.The limiter is divided into a waveguide and a flat strip waveguide using a microstrip waveguide line. Although the waveguide type configuration can be used in an ultra high power system, it is disadvantageous in that it is large in size, heavy in weight, and has a narrow bandwidth. Since most receivers are flat, the flat panel limiter has the advantage that it can be configured with the receiver integrated circuit.

이와 같이, 레이더(Radar)장치의 수신회로에서는, 송신부에 의해 펄스 발진된 높은 전력의 마이크로파가 유입되어 수신부가 손상되는 것을 방지하기 위하여, 안테나, 수신기 및 송신기를 연결하는 순환기와 수신기 사이에 리미터 장치가 필요하다.
As described above, in the receiving circuit of the radar device, the limiter device is provided between a circulator and a receiver connecting the antenna, the receiver, and the transmitter in order to prevent the high frequency microwave pulsed by the transmitter from being introduced and damaging the receiver. Is needed.

도 1은 일반적인 1단 리미터 회로를 나타낸 예시도이다.1 is an exemplary view showing a general one-stage limiter circuit.

도시된 바와 같이, 일반적인 1단 리미터는 DC 차단용 커패스터(101)와, 고 전력용 PIN 다이오드(102)와, RF 차단용 리액턴스(103)로 구성되어진다. 이와 같이, 1단 리미터는 도면 2와 같이 입력 전력 대 출력 전력 특성을 가진다.
As shown, a typical one-stage limiter is composed of a DC blocking capacitor 101, a high power PIN diode 102, and an RF blocking reactance 103. As such, the first stage limiter has an input power versus an output power characteristic as shown in FIG. 2.

도 2는 도 1의 1단 리미터 회로의 입력 전력 대 출력 전력 특성을 나타낸 도면이다.FIG. 2 is a diagram illustrating input power versus output power characteristics of the first stage limiter circuit of FIG. 1.

도시된 바와 같이, 일직선으로 된 점선(200)은 입력 전력 대 출력 전력이 같다는 것을 보여 주며, 또한 리미터의 감쇄 특성을 나타내는 기준이 된다. 그리고, 실선(205)은 1단 리미터의 전력 응답 특성을 나타낸다. 특성 문턱 전력(204)전까진 리미터 손실이 없는 또는 무시할만한 손실이 있는 동작 영역(201)에서 동작하며, 그 이상의 입력 전력에서는 감쇄량이 커지는 동작 영역(202)에서 동작한다. 그리고, 높은 입력 전력에서는 감쇄량이 일정한 포화 영역(203)에서 동작하게 된다. 대부분의 고 전력용 PIN 다이오드는 문턱 전력이 높고 그 감쇄량이 작아, 높은 정상 누설 전력을 갖기 때문에 리미터 뒷단에 위치하게 되는 저잡음 증폭기를 보호하기에 높은 전력일 수 있다. 상기 PIN 다이오드는 이와 같은 문제를 해결하기 위해서 도면 3과 같은 2단 리미터가 사용된다.
As shown, the straight dashed line 200 shows that the input power is equal to the output power, and is also a reference for indicating the attenuation characteristics of the limiter. The solid line 205 represents the power response characteristic of the first stage limiter. It operates in the operating region 201 with no limiter loss or negligible loss until the characteristic threshold power 204, and in the operating region 202 where the amount of attenuation is greater at higher input powers. In the high input power, the attenuation amount is operated in the saturation region 203 which is constant. Most high-power PIN diodes have high threshold power and low attenuation, and have high normal leakage power, which may be high power to protect low-noise amplifiers located behind the limiters. To solve this problem, the PIN diode uses a two-stage limiter as shown in FIG.

도 3은 일반적인 2단 리미터 회로를 나타낸 예시도이다.3 is an exemplary view showing a general two-stage limiter circuit.

도시된 바와 같이, 일반적인 2단 리미터는 종래 1단 리미터에 PIN 다이오드(304)와 전송선(305)를 추가한 것이다. 이러한 일반적인 2단 리미터는 전력 PIN 다이오드(302)와 높은 감쇄량을 가지는 PIN 다이오드(304)를 1/4 파장 50 ohm 전송선(305)으로 연결한 구조이다.
As shown, a typical two stage limiter is the addition of a PIN diode 304 and a transmission line 305 to a conventional one stage limiter. The general two-stage limiter is a structure in which the power PIN diode 302 and the PIN diode 304 having a high attenuation amount are connected by a quarter wavelength 50 ohm transmission line 305.

도 4는 도 3의 2단 리미터 회로의 입력 전력 대 출력 전력 특성을 나타낸 도면이다.4 is a diagram illustrating an input power versus an output power characteristic of the two-stage limiter circuit of FIG. 3.

도시된 바와 같이, 일직선으로 된 점선(400)은 입력 전력 대 출력 전력이 같은 것을 보여 주며 리미터의 감쇄 특성을 나타내는 기준이다. 그리고, 실선(406)은 1단 리미터의 전력 응답 특성을 나타내고, 점선(405)는 2단 리미터의 전력 응답 특성을 나타낸다. 특성 문턱 전력(404)전까진 리미터 손실이 없는 동작 영역(401)에서 동작하며, 그 이상의 입력 전력에서는 감쇄량이 커지는 동작 영역(402)에서 동작한다. 그리고, 높은 입력 전력에서는 감쇄량이 일정한 포화 영역(403)에서 동작하게 된다. 도시된 바와 같이, 2단 리미터의 응답 특성은 1단 리미터의 응답보다 약간의 감쇄량 증가를 보인다. 대부분의 고 전력용 PIN 다이오드는 문턱 전력이 높고 그 감쇄량이 작아, 높은 정상 누설 전력을 가지며 리미터 뒷단에 위치하게 되는 저잡음 증폭기를 보호하기에 높은 전력일 수 있다.As shown, the straight dashed line 400 shows the same input power versus output power and is a criterion for indicating the decay characteristics of the limiter. The solid line 406 represents the power response characteristic of the first stage limiter, and the dotted line 405 represents the power response characteristic of the second stage limiter. It operates in the operating region 401 where there is no limiter loss until the characteristic threshold power 404, and operates in the operating region 402 where the amount of attenuation becomes larger at higher input power. At high input power, the attenuation is operated in the saturation region 403. As shown, the response characteristic of the second stage limiter shows a slight increase in attenuation than the response of the first stage limiter. Most high power PIN diodes have high threshold power and low attenuation, which may be high power to protect low noise amplifiers that have high normal leakage power and are located behind the limiters.

그리고, 일반적인 2단 리미터의 입력 전력 대 출력 전력의 특성은 도 2의 1단 리미터의 입력 전력 대 출력 전력과 같이 감쇄 영역(402, 403)에서 1단 리미터보다 약간의 감쇄량 증가를 보이나 뒷단의 저잡음 증폭기를 보호하기에는 역시 높은 전력을 가짐을 알 수 있다. 이것은 1단 다이오드에 의해 감쇄된 전력이 2단 다이오드에 전달되고 이 전력에 해당하는 감쇄가 2단에서 이루어지므로 큰 감쇄량 증가를 기대하기 어렵다. In addition, the characteristics of the input power vs. output power of the general two-stage limiter show a slight increase in attenuation in the attenuation areas 402 and 403 than the first-stage limiter, like the input power vs. output power of the first stage limiter of FIG. It can be seen that it also has high power to protect the amplifier. It is difficult to expect a large increase in attenuation because the power attenuated by the first stage diode is transferred to the second stage diode and the attenuation corresponding to this power is performed in the second stage.

마찬가지로 더 큰 감쇄량을 위해서 더 많은 단의 PIN 다이오드를 사용하는 것은 큰 성능 향상을 가지지 못할 뿐만 아니라, 삽입 손실의 증가를 초례하기 때문에 보통 3단 이상의 PIN 다이오드 리미터는 사용되지 않는다. 그리고, 2단에서 충분히 감쇄되면 3단에 반응 속도가 빠른 쇼트키(Schottky) 다이오드를 사용하여 감쇄하는 방법이 사용된다. 그러나 이와 같이 쇼트키 다이오드를 사용하는 리미터는 쇼트키 다이오드 특성 때문에 약 10 dBm 이상의 정상 누설 전력 특성을 보이며, 2단에서 감쇄된 전력량이 쇼트키 다이오드의 역방향 최대 전압을 넘으며 쇼트키 다이오드가 죽는 문제가 발생한다.
Similarly, using more stages of PIN diodes for greater attenuation will not result in significant performance gains, nor will more than three stages of PIN diode limiters be used since they will increase the insertion loss. When the attenuation is sufficiently attenuated in the second stage, a method using a Schottky diode having a fast reaction speed in the third stage is used. However, the limiter using the Schottky diode shows a normal leakage power characteristic of about 10 dBm or more due to the Schottky diode characteristic, and the attenuated power in the second stage exceeds the reverse maximum voltage of the Schottky diode and the Schottky diode dies. Occurs.

도 5는 종래 쇼트키 다이오드 검출기를 이용한 리미터 회로를 나타낸 예시도이다.5 is an exemplary view showing a limiter circuit using a conventional Schottky diode detector.

도시된 바와 같이, 종래 쇼트키 다이오드 검출기는 종래 2단 리미터에 방향성 결합기(505)와, 검출기(506)와 RF 차단용 리액턴스(507)와 DC 차단용 커패시터(508)를 추가한 것이다. 이러한 종래 쇼트키 다이오드 검출기는 방향성 결합기(505)와 검출기(506)를 이용하여 출력 신호를 검출하고 이를 전력에 대한 DC 전원으로 변환한다. 이 전압은 PIN의 감쇄량 변화에 사용되며, DC 차단용 커패스터(508)를 이용하여 1단 PIN 다이오드와 DC 전류를 차단하고 RF 차단용 리액턴스(507)를 이용하여 RF 신호의 누설을 막는다.
As shown, the conventional Schottky diode detector adds a directional coupler 505, a detector 506, an RF blocking reactance 507 and a DC blocking capacitor 508 to a conventional two stage limiter. This conventional Schottky diode detector uses directional coupler 505 and detector 506 to detect the output signal and convert it to a DC power source for power. This voltage is used to change the amount of attenuation of the PIN. The DC blocking capacitor 508 blocks the first PIN diode and the DC current, and the RF blocking reactance 507 prevents leakage of the RF signal.

도 6은 종래 쇼트키 다이오드 검출기를 이용한 리미터 회로의 입력 전력 대 출력 전력의 특성을 나타낸 예시도이다.6 is an exemplary diagram showing the characteristics of input power versus output power of a limiter circuit using a conventional Schottky diode detector.

도시된 바와 같이, 일직선으로 된 점선(600)은 입력 전력 대 출력 전력이 같은 것을 보여 주며 리미터의 감쇄 특성을 나타내는 기준이다. 그리고, 실선(607)는 1단 검출기 리미터의 감쇄 특성을 나타내며, 점선(606)은 2단 검출기 리미터의 감쇄 특성을 나타낸다. 그리고, 점선(605)은 쇼트키 다이오드 검출기를 이용한 리미터의 전력 응답 특성을 나타낸다. 도시된 바와 같이, 특성 문턱 전력(604)전까진 리미터 손실이 없는 동작 영역(601)에서 동작하며, 그 이상의 입력 전력에서는 감쇄량이 커지기 시작하는 동작 영역(602)에서 동작한다. 그리고, 높은 입력 전력에서는 감쇄량이 일정한 포화 영역(603)에서 동작하게 된다. As shown, a straight dashed line 600 shows the same input power versus output power and is a criterion that indicates the attenuation characteristics of the limiter. The solid line 607 represents the attenuation characteristic of the first stage detector limiter, and the dotted line 606 represents the attenuation characteristic of the two stage detector limiter. The dotted line 605 represents the power response characteristic of the limiter using the Schottky diode detector. As shown, it operates in the operating region 601 where there is no limiter loss until the characteristic threshold power 604, and in the operating region 602 where the amount of attenuation begins to increase at higher input powers. At high input power, the attenuation is operated in a saturation region 603 having a constant amount.

이와 같이,종래 쇼트키 다이오드 검출기를 이용한 리미터의 입력 전력 대 출력 전력의 특성은 방향성 결합기(505)의 양이 제한되어 검출량이 커지면 삽입 손실은 증가한다. 그리고, 검출기(506)에 입력되는 전력이 작기 때문에 높은 전력에 대한 작은 양의 감쇄만을 제공한다.As such, the characteristics of the input power versus output power of the limiter using conventional Schottky diode detectors are limited in the amount of the directional coupler 505 so that the insertion loss increases as the detection amount increases. And since the power input to the detector 506 is small, it provides only a small amount of attenuation for high power.

또한, 종래 쇼트키 다이오드 검출기를 이용한 리미터는 PIN 다이오드(503)와 검출기 다이오드(506)가 직렬로 연결된 형태로 구성되기 때문에 각각에 쌓여 있던 전하가 소멸되는 시간이 길어지고, 리미터의 주요 성능 중 하나인 회복시간이 길어지는 단점이 있다.In addition, since the limiter using a Schottky diode detector is configured in a form in which the PIN diode 503 and the detector diode 506 are connected in series, the time for which the charges accumulated in each of them disappear is long, and one of the main performances of the limiter is used. Phosphorus recovery time is long.

상술한 바와 같이, 종래 1단, 2단 및 쇼트키 다이오드 검출기는 그 구조적, 방법적 한계 때문에 10 dBm 이상의 높은 정상 누설 전력의 출력을 가지는 문제점이 있다. 그런데, 레이더와 같이 고 전력 송신 장치를 사용하는 송수신 장치는 사용 목적에 따라 점점 주파수는 높아지고 수신기 잡음은 낮아지는 것을 요구하며, 이를 만족시키기 위한 저 잡음 증폭기는 높은 이득과 낮은 잡음 지수를 가지도록 설계되어지고 있는데 반하여, 이와 같은 유수한 성능의 저 잡음 증폭기는 민감하여 낮은 최대 입력 전력을 요구하는 경우가 많아 리미터 외에 스위치와 같은 보호 회로가 더 필요하게 된다. 그러나, 이와 같은 방법은 부가회로 만큼의 회로 만큼의 잡음 지수를 높이는 원인이 되기 때문에 좋은 방법이라 할 수 없다. As described above, conventional single stage, two stage and Schottky diode detectors have a problem of having a high normal leakage power output of 10 dBm or more because of their structural and methodological limitations. However, a transceiver using a high power transmission device such as a radar requires higher frequency and lower receiver noise according to the purpose of use, and a low noise amplifier to satisfy this is designed to have a high gain and a low noise figure. On the other hand, these high performance low noise amplifiers are sensitive and often require low maximum input power, requiring more protection circuitry such as switches in addition to the limiters. However, such a method is not a good method because it causes a noise figure as high as that of the additional circuit.

이외의 다른 방법으로는 능동 리미터를 이용한 방법이 있다. 이것은 송신 출력 시점만 다이오드에 전압을 가해서 원하는 감쇄 특성을 가지게 하는 방법으로 충분히 큰 감쇄량을 보장할 수 있다. 그러나, 다이오드 전압 제어 시점이 정확하게 이루어지지 않거나, 송신 출력외의 큰 전력이 수신되면 수신기 전체가 파손되는 원인일 될 수 있다.Another method is to use an active limiter. This ensures a sufficiently large amount of attenuation in such a way as to apply a voltage to the diode only at the transmit output point to have the desired attenuation characteristics. However, if the diode voltage control timing is not made correctly or if a large amount of power other than the transmission output is received, the entire receiver may be damaged.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 정상 누설 전력을 간단히 조절 가능하고, 낮은 출력을 가지며, 수동 및 능동으로 작동 가능하여 내외 요인에도 안전하게 수신기를 보호하는 다이오드 리미터 회로를 제공한다.Accordingly, the present invention provides a diode limiter circuit that can simply adjust the normal leakage power, has a low output, can be passively and actively operated to safely protect the receiver against internal and external factors in order to solve the above problems.

상술한 바를 달성하기 위한 본 발명은 송신기의 PIN 다이오드 리미터 회로에 있어서, 리미터 회로에 입력되는 신호를 추출하는 방향성 결합기와, 상기 추출된 신호를 증폭하는 제1 증폭기와, 상기 증폭된 신호에서 직류 전압을 검출하는 검출기와, 상기 검출된 직류 전압을 증폭하는 제2 증폭기를 포함한다.According to an aspect of the present invention, a PIN diode limiter circuit of a transmitter includes a directional coupler for extracting a signal input to a limiter circuit, a first amplifier for amplifying the extracted signal, and a DC voltage in the amplified signal. And a second amplifier for amplifying the detected DC voltage.

본 발명은 송신기의 리미터 성능을 개선하는 장치 및 방법에 관한 것으로, 특히, 송신기의 일부 전력이 수신기에 미치는 영향을 줄이기 위해 사용되는 리미터의 성능을 개선하는 송신기의 리미터 회로를 제공함으로써 무선 주파수 커넥터의 불량을 파악할 수 있다.The present invention relates to an apparatus and method for improving the limiter performance of a transmitter, and more particularly, to providing a limiter circuit of a transmitter that improves the performance of a limiter used to reduce the effect of some power of the transmitter on the receiver. Defect can be identified.

도 1은 일반적인 1단 리미터 회로를 나타낸 예시도.
도 2는 도 1의 1단 리미터 회로의 입력 전력 대 출력 전력 특성을 나타낸 도면.
도 3은 일반적인 2단 리미터 회로를 나타낸 예시도.
도 4는 도 3의 2단 리미터 회로의 입력 전력 대 출력 전력 특성을 나타낸 도면.
도 5는 종래 쇼트키 다이오드 검출기를 이용한 리미터 회로를 나타낸 예시도.
도 6은 종래 쇼트키 다이오드 검출기를 이용한 리미터 회로의 입력 전력 대 출력 전력의 특성을 나타낸 예시도.
도 7은 본 발명의 실시 예에 따른 다이오드 리미터 회로를 나타낸 예시도.
도 8은 본 발명의 실시 예에 따른 제2 증폭기의 출력 전압을 나타낸 예시도.
도 9는 본 발명의 실시 예에 따른 제2 증폭기의 출력 전압에 대한 PIN 다이오드 RF 저항 특성을 나타낸 예시도.
도 10은 본 발명의 실시 예에 따른 PIN 다이오드 RF 저항에 대한 2단 감쇄량을 나타낸 예시도.
도 11은 본 발명의 실시 예에 따른 리미터 출력에 전달되는 전력에 대한 감쇄량을 나타낸 예시도.
도 12는 본 발명의 실시 예에 따른 다이오드 리미터 회로의 입력 전력 대 출력 전력의 특성을 나타낸 예시도.
1 is an exemplary view showing a general one-stage limiter circuit.
FIG. 2 shows the input power versus output power characteristics of the first stage limiter circuit of FIG.
3 is an exemplary view showing a general two-stage limiter circuit.
4 illustrates the input power versus output power characteristics of the two stage limiter circuit of FIG.
5 is an exemplary view showing a limiter circuit using a conventional Schottky diode detector.
6 is an exemplary diagram showing the characteristics of input power versus output power of a limiter circuit using a conventional Schottky diode detector.
7 is an exemplary view showing a diode limiter circuit according to an embodiment of the present invention.
8 is an exemplary diagram illustrating an output voltage of a second amplifier according to an embodiment of the present invention.
9 is an exemplary diagram illustrating a PIN diode RF resistance characteristic of an output voltage of a second amplifier according to an embodiment of the present invention.
10 is an exemplary view showing a two-stage attenuation amount for the PIN diode RF resistance according to an embodiment of the present invention.
FIG. 11 is an exemplary view showing an attenuation amount for power delivered to a limiter output according to an embodiment of the present invention. FIG.
FIG. 12 is an exemplary diagram illustrating input power versus output power characteristics of a diode limiter circuit according to an exemplary embodiment of the present invention. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described in detail the operating principle of the preferred embodiment of the present invention. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to a user, a user's intention or custom. Therefore, the definition should be based on the contents throughout this specification.

그리고, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
In addition, in the specification, when a part is "connected" to another part, it is not only "directly connected" but also "electrically connected" with another element in between. Include. In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

도 7은 본 발명의 실시 예에 따른 다이오드 리미터 회로를 나타낸 예시도이다.7 is an exemplary view illustrating a diode limiter circuit according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시 예에 따른 다이오드 리미터 회로는 DC 차단용 커패시터(701)와, 고 전력용 PIN 다이오드(702)와, RF 차단 및 다이오드 DC 전류 패스용 리액턴스(703)와, 높은 감쇄량을 가지는 PIN 다이오드(704)와, 1/4 파장을 가지는 전송선(705)과, DC 차단용 커패시터(706)과, RF 차단용 리액턴스(707)와, 다이오드 보호용 저항(708)과, 검출기(710)와, 방향성 결합기(712)와, 제1 및 제2 증폭기(709, 711)를 포함한다. 상기 제1 증폭기(711)는 무선 주파수 증폭기(RF Amp)일 수 있고, 상기 제2 증폭기(709)는 연산 증폭기(OP Amp)일 수 있다. 이하에서는 편의상 제1 증폭기 및 제2 증폭기라 칭한다.As shown, a diode limiter circuit according to an embodiment of the present invention includes a DC blocking capacitor 701, a high power PIN diode 702, a RF blocking and diode DC current pass reactance 703, and PIN diode 704 having attenuation, transmission line 705 having a quarter wavelength, DC blocking capacitor 706, RF blocking reactance 707, diode protection resistor 708, and detector ( 710, directional coupler 712, and first and second amplifiers 709 and 711. The first amplifier 711 may be a radio frequency amplifier (RF Amp), and the second amplifier 709 may be an operational amplifier (OP Amp). Hereinafter, for convenience, it is referred to as a first amplifier and a second amplifier.

즉, 본 발명에 따른 방향성 결합기(712)는 리미터 회로에 손실의 영향이 없도록 신호를 추출하고, 제1 증폭기(711)는 추출된 신호를 증폭하고, 검출기(710)는 증폭된 신호의 전력에서 DC 전압을 검출하고, 제2 증폭기(709)는 검출된 DC 전압을 다시 증폭하고, PIN 다이오드(704)는 입력 DC 전압이 증가함에 따라 RF 저항이 작아져 높은 감쇄량을 갖는다. 또한, 상기 제2 증폭기(709)와 PIN 다이오드(704)간에는 다이오드 손상을 피하기 위한 목적으로 보호용 저항(708)과 RF 신호의 누설을 막는 RF 차단용 리액턴스(707)이 연결되어 있다. 이와 같은 방법을 사용하게 되면, 도 12의 점선(1204)와 같은 전력 응답 특성을 가진다.That is, the directional coupler 712 according to the present invention extracts the signal so that there is no influence of the loss in the limiter circuit, the first amplifier 711 amplifies the extracted signal, the detector 710 at the power of the amplified signal The DC voltage is detected, the second amplifier 709 amplifies the detected DC voltage again, and the PIN diode 704 has a high attenuation amount as the RF resistance decreases as the input DC voltage increases. In addition, a protection resistor 708 and an RF blocking reactance 707 for preventing leakage of the RF signal are connected between the second amplifier 709 and the PIN diode 704 to prevent diode damage. When such a method is used, power response characteristics as shown by the dotted line 1204 of FIG. 12 are obtained.

이러한 본 발명에 따른 다이오드 리미터 회로의 구조는 상기 방향성 결합기(712), 제1 증폭기(711), 검출기(710), 제2 증폭기(709), 저항(708), 리액턴스(707)이 직렬로 연결되어 있다. 즉, 상기 방향성 결합기(712)는 제1 증폭기(711)와 연결되어 있고, 제1 증폭기(711)는 검출기(710)와 연결되어 있고, 검출기(710)는 제2 증폭기(709)와 연결되어 있다. 그리고, 제2 증폭기(709)는 다이오드 보호용 저항(708)과 연결되어 있고, 상기 저항(708)은 RF 차단용 리액턴스(707)과 연결되어 있고, 상기 리액턴스(707)는 높은 감쇄량을 같는 PIN 다이오드(704)와 연결되어 있다. 또한, 상기 리액턴스(707)는 DC 차단용 커패시터(706)과도 연결되어 있다.The structure of the diode limiter circuit according to the present invention is the directional coupler 712, the first amplifier 711, the detector 710, the second amplifier 709, the resistor 708, the reactance 707 is connected in series It is. That is, the directional coupler 712 is connected to the first amplifier 711, the first amplifier 711 is connected to the detector 710, the detector 710 is connected to the second amplifier 709 have. In addition, the second amplifier 709 is connected to the diode protection resistor 708, the resistor 708 is connected to the RF blocking reactance 707, the reactance 707 is a PIN diode having the same high attenuation amount 704 is connected. In addition, the reactance 707 is also connected to the DC blocking capacitor 706.

이하, 도 7 내지 도 11을 참조하여 본 발명의 실시 예에 따른 다이오드 리미터 회로를 상세히 설명한다. 도 7은 본 발명의 실시 예에 따른 다이오드 리미터 회로를 나타낸 예시도이고, 도 8은 본 발명의 실시 예에 따른 제2 증폭기의 출력 전압을 나타낸 예시도이고, 도 9는 본 발명의 실시 예에 따른 제2 증폭기의 출력 전압에 대한 PIN 다이오드 RF 저항 특성을 나타낸 예시도이고, 도 10은 본 발명의 실시 예에 따른 PIN 다이오드 RF 저항에 대한 2단 감쇄량을 나타낸 예시도이고, 도 11은 본 발명의 실시 예에 따른 리미터 출력에 전달되는 전력에 대한 감쇄량을 나타낸 예시도이다.Hereinafter, a diode limiter circuit according to an embodiment of the present invention will be described in detail with reference to FIGS. 7 to 11. 7 is an exemplary view showing a diode limiter circuit according to an embodiment of the present invention, FIG. 8 is an exemplary view showing an output voltage of a second amplifier according to an embodiment of the present invention, and FIG. 9 is an embodiment of the present invention. FIG. 10 is an exemplary diagram illustrating a PIN diode RF resistance characteristic with respect to an output voltage of a second amplifier, and FIG. 10 is an exemplary diagram illustrating a two-stage attenuation amount for a PIN diode RF resistance according to an exemplary embodiment of the present invention, and FIG. Exemplary attenuation amount for the power delivered to the limiter output according to the embodiment.

도 7에서 리미터 출력에 전달되는 전력에 대한 제2 증폭기(709)의 출력 전압은 아래 도 8과 같은 비례 관계를 가진다. 도 8에 도시된 바와 같이, 제2 증폭기(709)의 출력 전압은 리미터 출력 전력(Pout(dBm))이 증가할 수록 증가함을 알 수 있다. 이러한, 리미터 출력 전력(Pout(dBm))은 상기 방향성 결합기(712)에 의해 LDC(dB) 만큼의 감쇄와 제1 증폭기(711)에 의한 이득 G(dB)를 걸쳐 검출기(710)에 전달되게 된다. 이때 검출기(710)에 전달된 전력(Pamp(dBm))은 아래 <수학식 1>로서 구해진다.In FIG. 7, the output voltage of the second amplifier 709 with respect to the power delivered to the limiter output has a proportional relationship as shown in FIG. 8 below. As shown in FIG. 8, it can be seen that the output voltage of the second amplifier 709 increases as the limiter output power P out (dBm) increases. This limiter output power P out (dBm) is passed to the detector 710 over the attenuation by L DC (dB) by the directional coupler 712 and the gain G (dB) by the first amplifier 711. Will be delivered. In this case, the power P amp (dBm) delivered to the detector 710 is obtained as Equation 1 below.

Figure 112011001492899-pat00001
Figure 112011001492899-pat00001

상기 <수학식 1>에서 Pout은 리미터 출력을 나타내며, LDC는 방향성 결합기에서 감쇄되는 감쇄량으로 -값이며, G는 제1 증폭기의 이득을 나타낸다. 상기 검출기(710)에 전달된 전력(Pamp(dBm))은 검출기(710)에 의해 전압 VD(V)로 변환되고, 이러한 검출기(710)는 입력 전력이 커지면 출력 전압도 커지는 비례관계를 가진다. 또한, 제2 증폭기(709) 역시 비례 관계를 가지도록 비 반전 증폭기로 설계하면, 도 8과 같은 리미터 출력 전력에 따라 비례적으로 증가하는 제2 증폭기의 출력 전압(VOP(V))를 얻을 수 있다. In Equation 1, P out represents a limiter output, L DC represents attenuation amount attenuated by the directional coupler, and G represents a gain of the first amplifier. The power P amp (dBm) delivered to the detector 710 is converted into a voltage V D (V) by the detector 710, and this detector 710 has a proportional relationship in which the output voltage also increases as the input power increases. Have In addition, when the second amplifier 709 is also designed as a non-inverting amplifier to have a proportional relationship, the output voltage V OP (V) of the second amplifier that is proportionally increased according to the limiter output power as shown in FIG. 8 is obtained. Can be.

상기 제2 증폭기(709)의 출력 전압은 도 8과 같은 비례 관계를 가지며, 여기서, 리미터 출력에 입력될 예상 최대 전력의 범위를 최대 리미터 출력 전력(Pout_max)에서 최소 리미터 출력 전력(Pout_min)으로 설정하면 각각에 대해 출력 전압은 근사적으로 상기 <수학식 1>에 의해 검출기의 최대 출력 전압(VOP_max)와 최소 출력 전압(VOP_min)이 된다.The output voltage of the second amplifier 709 has a proportional relationship as shown in FIG. 8, wherein the range of the expected maximum power input to the limiter output is set from the maximum limiter output power P out_max to the minimum limiter output power P out_min . When set to the output voltage for each is the approximate to the <equation 1> maximum output voltage (V OP_max) and a minimum output voltage (V OP_min) of the detector by.

제2 증폭기의 출력 전압(Vop)은 DC적으로 PIN 다이오드(704)와 저항(708)에 전압 강화되며, 이때, 검출기의 출력 전류(Id)는 상기 <수학식 1>을 통해서 하기 <수학식 2>를 만족한다.The output voltage V op of the second amplifier is DC voltage-enhanced to the PIN diode 704 and the resistor 708, where the output current I d of the detector is expressed by Equation 1 below. (2) is satisfied.

Figure 112011001492899-pat00002
Figure 112011001492899-pat00002

상기 <수학식 2>에서 R은 저항(708)의 값을 나타내고, n과 Is는 다이오드 전압 전류 특성 파라미터를 나타내고, VT는 열 저항을 나타낸다.In Equation 2, R represents a value of the resistor 708, n and I s represent a diode voltage current characteristic parameter, and V T represents a thermal resistance.

또한, PIN 다이오드는 순 방향 전류가 흐르면 RF 저항으로 모델링되며, RF 저항과 전류 관계는 아래 <수학식 3>과 같이 근사화 된다.In addition, the PIN diode is modeled as an RF resistance when forward current flows, and the RF resistance and current relationship are approximated as shown in Equation 3 below.

Figure 112011001492899-pat00003
Figure 112011001492899-pat00003

상기 <수학식 3>에서 k1과 k2는 PIN 다이오드 고유 상수값이다.In Equation 3, k 1 and k 2 are intrinsic constants of the PIN diode.

따라서, 이와 같은 관계를 이용하면 도 9와 같은 제2 증폭기의 출력 전압에 대한 PIN 다이오드 RF 저항 특성을 얻을 수 있다. 도 9에 도시된 바와 같이, 높은 전압에서는 매우 작은 저항값을 보이며, 낮은 저항에서 급격히 큰 저항값을 가지는 것을 확인 할 수 있다.Therefore, using such a relationship, it is possible to obtain the PIN diode RF resistance characteristics with respect to the output voltage of the second amplifier as shown in FIG. As shown in FIG. 9, it can be seen that at a high voltage, a very small resistance value is shown, and at a low resistance, it has a sharply large resistance value.

이와 같은 방법으로 결정되어진 2단 다이오드는 RF 신호에서 보면 RF 저항만이 병렬로 연결되어진 결과와 같이 아래 <수학식 4>와 같은 감쇄량을 보인다.The two-stage diode determined in this way shows the attenuation as shown in Equation 4 below, as shown in the RF signal connected in parallel.

Figure 112011001492899-pat00004
Figure 112011001492899-pat00004

상기 <수학식 4>에서 Zo는 출력단의 특성 임피던스이다.In Equation 4, Z o is a characteristic impedance of the output terminal.

상술한 <수학식 4>를 통해서 임피던스의 크기에 따라 감쇄되는 양은 도 10과 같다. 즉, 도 10에 도시된 바와 같이, 작은 임피던스에서는 신호의 반사파가 많아 높은 감쇄량을 보이며, 출력단 특성 임피던스보다 크면 PIN 다이오드 자체가 가지는 삽입 손실량의 크기와 같은 감쇄량을 보인다. 최소 RF 저항값은 PIN 다이오드의 접촉 저항으로 제한됨으로써 감쇄량도 이 저항에 의한 감쇄량으로 제한된다.The amount attenuated according to the magnitude of the impedance through the above Equation 4 is shown in FIG. 10. That is, as shown in FIG. 10, a small impedance shows a large attenuation due to a large amount of reflected waves of the signal, and a larger attenuation amount than the output terminal characteristic impedance shows the same attenuation amount as the insertion loss of the PIN diode itself. The minimum RF resistance is limited by the contact resistance of the PIN diode, so that the amount of attenuation is also limited by the amount of attenuation by this resistor.

상술한 바와 같이, 리미터 출력에 전달되는 전력에 대한 감쇄량은 도 11과 같다. 도 11에 도시된 바와 같이, 일정한 전력 구간보다 적은 구간과 큰 구간에서는 일정한 전력 감쇄량이 일정한 수준을 유지하지만, 상기 전력 구간에서는 출력 전력이 증가할수록 감쇄량이 급격히 증가한다. 그리고, 일정 전력 이상에서는 일정한 감쇄량을 가지는 것을 알 수 있다. 도 11에서 급격히 변화되는 구간의 기울기는 상술한 <수학식 1> ~ <수학식 4>에서와 같이 제2 증폭기의 이득 A와 다이오드 보호용 저항 R을 이용하여 가능하다.
As described above, the attenuation amount for the power delivered to the limiter output is as shown in FIG. As shown in FIG. 11, in a smaller and larger section than a constant power section, a constant power attenuation is maintained at a constant level, but in the power section, the attenuation amount is rapidly increased as the output power is increased. And it turns out that it has a fixed attenuation amount more than fixed power. 11, the slope of the section rapidly changing may be obtained using the gain A of the second amplifier and the resistor R for protecting the diode as shown in Equation 1 to Equation 4 described above.

도 12는 본 발명의 실시 예에 따른 다이오드 리미터 회로의 입력 전력 대 출력 전력의 특성을 나타낸 예시도이다.FIG. 12 is an exemplary view illustrating input power versus output power of a diode limiter circuit according to an exemplary embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시 예에 따른 다이오드 리미터 회로의 입력 전력 대 출력 전력의 특성은 점선(1204)와 같으며, 1단 리미터의 특성(1201), 2단 리미터의 특성(1202), 및 검출기 리미터의 특성(1203)보다 낮은 정상 누설 전력을 가짐을 알 수 있다. 또한, 종래 리미터 회로의 문턱 전력(1206)보다 낮은 곳(1205)에서 형성되도록 조정할 수 있을 뿐만 아니라, 문턱 전력 및 정상 누설 전력을(1207)와 같이 조절 할 수 있다.As shown, the characteristics of the input power to the output power of the diode limiter circuit according to the embodiment of the present invention is the same as the dotted line 1204, the characteristics of the first stage limiter 1201, the characteristics of the second stage limiter 1202, And the normal leakage power lower than the characteristic 1203 of the detector limiter. In addition, it can be adjusted to be formed at a lower position 1205 than the threshold power 1206 of the conventional limiter circuit, and the threshold power and the normal leakage power can be adjusted as shown in 1207.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The foregoing description of the present invention is intended for illustration, and it will be understood by those skilled in the art that the present invention may be easily modified in other specific forms without changing the technical spirit or essential features of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single type may be implemented in a distributed manner, and similarly, components described as distributed may be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
The scope of the present invention is shown by the following claims rather than the above description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

Claims (8)

송신기의 PIN 다이오드 리미터 회로에 있어서,
리미터 회로에 입력되는 신호를 추출하는 방향성 결합기와,
상기 추출된 신호를 증폭하는 제1 증폭기와,
상기 증폭된 신호의 전력을 전압으로 변환하여 직류 전압을 검출하며, 입력 전압이 커지면 출력 전압도 커지는 비례 관계를 가지는 검출기와,
상기 검출된 직류 전압을 증폭하는 제2 증폭기를 포함하며,
상기 방향성 결합기는 상기 제1 증폭기에 직렬로 연결되고, 상기 제1 증폭기는 상기 검출기에 직렬로 연결되고, 상기 검출기는 상기 제2 증폭기에 직렬로 연결되며,
상기 전력은 상기 PIN 다이오드 리미터 회로의 출력 전력, 상기 방향성 결합기에서 감쇄되는 감쇄량, 및 상기 제1 증폭기의 이득을 합산한 것임을 특징으로 하는 PIN 다이오드 리미터 회로.
In the PIN diode limiter circuit of a transmitter,
A directional coupler for extracting a signal input to the limiter circuit,
A first amplifier for amplifying the extracted signal;
A detector having a proportional relationship in which a DC voltage is detected by converting power of the amplified signal into a voltage, and an output voltage increases as the input voltage increases;
A second amplifier for amplifying the detected DC voltage,
The directional coupler is connected in series with the first amplifier, the first amplifier is connected in series with the detector, the detector is connected in series with the second amplifier,
And the power is the sum of the output power of the PIN diode limiter circuit, the attenuation amount attenuated in the directional coupler, and the gain of the first amplifier.
제1 항에 있어서,
상기 제2 증폭기와 접지 사이에 PIN 다이오드가 연결되는 PIN 다이오드 리미터 회로.
The method according to claim 1,
PIN diode limiter circuit, wherein a PIN diode is connected between the second amplifier and ground.
제2 항에 있어서,
상기 제2 증폭기와 상기 PIN 다이오드 사이에 저항과 리액턴스가 연결되는 PIN 다이오드 리미터 회로.
The method of claim 2,
PIN diode limiter circuitry, wherein a resistor and a reactance are connected between the second amplifier and the PIN diode.
삭제delete 제1 항에 있어서, 상기 제2 증폭기의 출력 전압(Vop)는 하기 <수학식 5>를 통해서 계산되며,
<수학식 5>
Figure 112011001492899-pat00005

상기 <수학식 5>에서 R은 저항을 나타내고, Id는 상기 검출기의 출력 전류를 나타내고, n과 Is는 상기 PIN 다이오드 전압 전류 특성 파라미터를 나타내고, VT는 열 저항을 나타냄을 특징으로 하는 PIN 다이오드 리미터 회로.
The output voltage V op of the second amplifier is calculated by Equation 5 below.
<Equation 5>
Figure 112011001492899-pat00005

In Equation 5, R denotes a resistance, I d denotes an output current of the detector, n and I s denote the PIN diode voltage current characteristic parameters, and V T denotes a thermal resistance. PIN diode limiter circuit.
제1 항에 있어서, 상기 PIN 다이오드 리미터 회로의 출력단에 전달되는 전력에 대한 감쇄량은 하기 <수학식 6>을 통해서 계산되며,
<수학식 6>
Figure 112011001492899-pat00006

상기 <수학식 6>에서 Zo는 상기 출력단의 특성 임피던스를 나타내고, RRF는 PIN 다이오드의 저항을 나타냄을 특징으로 하는 PIN 다이오드 리미터 회로.
The attenuation amount for power delivered to the output terminal of the PIN diode limiter circuit is calculated through Equation 6 below.
&Quot; (6) &quot;
Figure 112011001492899-pat00006

In Equation (6), Zo represents a characteristic impedance of the output terminal, and R RF represents a resistance of a PIN diode.
삭제delete 삭제delete
KR1020110001901A 2011-01-07 2011-01-07 Pin diode limiter circuit of transmitter Active KR101118653B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110001901A KR101118653B1 (en) 2011-01-07 2011-01-07 Pin diode limiter circuit of transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110001901A KR101118653B1 (en) 2011-01-07 2011-01-07 Pin diode limiter circuit of transmitter

Publications (1)

Publication Number Publication Date
KR101118653B1 true KR101118653B1 (en) 2012-03-06

Family

ID=46141357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001901A Active KR101118653B1 (en) 2011-01-07 2011-01-07 Pin diode limiter circuit of transmitter

Country Status (1)

Country Link
KR (1) KR101118653B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927874B1 (en) 2017-05-24 2018-12-12 주식회사 피플웍스 Adaptive High Power Limiter with activating level of limiter driving demanded by system
US10536125B1 (en) * 2019-04-02 2020-01-14 Lockheed Marin Corporation System, apparatus, and method for limiting power of received radio frequency (RF) signals
CN114039567A (en) * 2021-11-08 2022-02-11 成都亚光电子股份有限公司 Radar receiving system and limiting switch amplifier thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128636A (en) * 1988-08-30 1992-07-07 Fujitsu Limited Diode limiter
KR19980048979A (en) * 1996-12-19 1998-09-15 정장호 Transmission circuit of mobile communication system base station having a function of automatically adjusting transmission output level
KR20010084409A (en) * 2000-02-25 2001-09-06 한흥섭 Input protector for power amplifier in base station of mobile communication system
KR20110039852A (en) * 2009-10-12 2011-04-20 주식회사 피플웍스 Limiter device of instantaneous peak signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128636A (en) * 1988-08-30 1992-07-07 Fujitsu Limited Diode limiter
KR19980048979A (en) * 1996-12-19 1998-09-15 정장호 Transmission circuit of mobile communication system base station having a function of automatically adjusting transmission output level
KR20010084409A (en) * 2000-02-25 2001-09-06 한흥섭 Input protector for power amplifier in base station of mobile communication system
KR20110039852A (en) * 2009-10-12 2011-04-20 주식회사 피플웍스 Limiter device of instantaneous peak signal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927874B1 (en) 2017-05-24 2018-12-12 주식회사 피플웍스 Adaptive High Power Limiter with activating level of limiter driving demanded by system
US10536125B1 (en) * 2019-04-02 2020-01-14 Lockheed Marin Corporation System, apparatus, and method for limiting power of received radio frequency (RF) signals
CN114039567A (en) * 2021-11-08 2022-02-11 成都亚光电子股份有限公司 Radar receiving system and limiting switch amplifier thereof

Similar Documents

Publication Publication Date Title
US10505501B2 (en) Power amplifier with input power protection circuits
US11277211B2 (en) Methods and apparatuses for power control
KR20210027438A (en) Transmitter dynamic RF power control through VSR detection for wireless radio
US20130016621A1 (en) Device and method for restricting transmission output in a portable terminal
US20110156834A1 (en) Input-power overload-protection circuit
US10897130B2 (en) Micro plasma limiter for RF and microwave circuit protection
KR101118653B1 (en) Pin diode limiter circuit of transmitter
KR101958466B1 (en) Apparatus for proteciting radio frequency transceiver and radio frequency transmitting-receiving system using the same
EP1361666A1 (en) Time division multiplexing connection transceiver and its receiving automatic gain control method
JP2006311512A (en) Transmitter-receiver module and radar equipment with the same
EP2850728B1 (en) Integrated technique for enhanced power amplifier forward power detection
JP5235031B2 (en) Limiter device, radar system
CN110492951B (en) Radio frequency feedback detection circuit, antenna assembly and electronic equipment
US8223080B2 (en) Transmission and reception module
CN107733379B (en) Radio frequency amplifier output end mismatch detection circuit and detection method thereof
JP2008219497A (en) Limiter circuit
KR101895727B1 (en) Method and apparatus for controlling amplifier of radar
KR100979283B1 (en) Radar receiving system and circuit protcetion method
KR102752572B1 (en) Receiver provided in RF radar system
CN222147604U (en) Automatic gain control device and electronic equipment
KR100608491B1 (en) Power Amplifier Control Method of Portable Internet Time Division Dual Antenna Stage and Antenna Stage
CN214125250U (en) Amplitude limiting STC attenuator and radio frequency transceiving system
KR100993084B1 (en) Wireless communication system
WO2023043498A1 (en) Method and apparatus for power detection in a radiofrequency transmitter
KR20090120820A (en) AC system

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110107

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111209

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120210

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170201

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180126

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20190208

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210125

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220203

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230202

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20240130

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20250203

Start annual number: 14

End annual number: 14