KR101110176B1

KR101110176B1 - Mask suitable for system on chip formation

Info

Publication number: KR101110176B1
Application number: KR1020040000305A
Authority: KR
Inventors: 김홍익
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-01-05
Filing date: 2004-01-05
Publication date: 2012-01-31
Anticipated expiration: 2024-01-05
Also published as: KR20050071910A

Abstract

시스템 온 칩(SoC; system on chip) 형성 방법에 적합한 마스크를 개시한다. 개시된 마스크는 중심에 공간을 가지는 내부 오버레이 박스 키 및 내부 오버레이를 중심에 위치시킬 수 있도록 중심에 공간을 가지며 다수의 직사각형 공간을 구비하는 외곽 오버레이 박스 키를 포함한다. 따라서, 오버레이 박스 키 디자인을 테크놀로지나 그 층의 패턴 밀도에 따라 직사각형 공간의 양과 크기를 조절해서 디자인함으로써 여타 공정에서 발생하는 키 변형을 종래의 경우보다 훨씬적게 함으로써 향후 하이 테크놀로지에도 안정적으로 사용가능하며 이로 인해 공정 마진의 향상을 유도하게 되고 나아가 소자의 안정적 형성을 가져오고 이는 수율의 향상을 가져오는 효과가 있다. A mask suitable for a system on chip (SoC) formation method is disclosed. The disclosed mask includes an inner overlay box key having a center space and an outer overlay box key having a center space and having a plurality of rectangular spaces to center the inner overlay. Therefore, by designing the overlay box key design by adjusting the amount and size of the rectangular space according to the technology or the pattern density of the layer, the key deformation occurring in other processes is much smaller than the conventional case, so that it can be used stably for future high technology. This leads to an improvement in process margins, and furthermore, a stable formation of the device, which has the effect of improving the yield.

시스템 온 칩, 마스크, 내부 오버레이 박스 키, 외곽 오버레이 박스 키System-on-Chip, Mask, Inner Overlay Box Key, Outer Overlay Box Key

Description

MASK ADAPTED FOR FORMING SYSTEM ON CHIP}

도 1은 종래의 일반적인 오버레이 박스 키를 설명하기 위한 평면도이다. 1 is a plan view illustrating a conventional general overlay box key.

도 2a는 종래의 일반적인 오버레이 박스 키를 외곽의 박스가 크리어-유형(clear type)인 경우를 설명하기 위한 단면도이다. FIG. 2A is a cross-sectional view illustrating a case where a box outside a conventional general overlay box key is a clear type. FIG.

도 2b는 종래의 일반적인 오버레이 박스 키를 외곽의 박스가 다크-유형(dark-type)으로 구성한 경우를 설명하기 위한 단면도이다. FIG. 2B is a cross-sectional view for explaining a case in which a conventional box of an overlay box is formed in a dark-type of an outer box. FIG.

도 2c는 종래의 일반적인 오버레이 박스 키를 이용하여 반도체 기판 상에 패턴을 형성한 경우의 프로파일을 설명하기 위한 단면도이다. 2C is a cross-sectional view for describing a profile when a pattern is formed on a semiconductor substrate using a conventional overlay box key.

도 3은 본 발명의 바람직한 실시예에 따른 패턴 밀도를 가진 오버레이 박스 키를 설명하기 위한 평면도이다. 3 is a plan view illustrating an overlay box key having a pattern density according to a preferred embodiment of the present invention.

도 4a는 본 발명의 바람직한 실시예에 따른 마스크의 내부 오버레이 박스 키 및 외곽 오버레이 박스 키를 크리어-유형(clear type)으로 형성한 경우를 설명하기 위한 단면도이다. FIG. 4A is a cross-sectional view illustrating a case in which an inner overlay box key and an outer overlay box key of a mask according to a preferred embodiment of the present invention are formed in a clear type.

도 4b는 본 발명의 바람직한 실시예에 따른 마스크의 내부 오버레이 박스 키 및 외곽 오버레이 박스 키를 다크-유형(dark-type)으로 구성한 경우를 설명하기 위 한 단면도이다. 4B is a cross-sectional view illustrating a case in which the inner overlay box key and the outer overlay box key of the mask according to the preferred embodiment of the present invention are configured in a dark-type.

도 4c는 본 발명의 바람직한 실시예에 따른 마스크의 내부 오버레이 박스 키와 외곽 오버레이 박스 키를 크리어 유형으로 형성한 경우에 포토레지스트를 패터닝한 것을 설명하기 위한 단면도이다.
4C is a cross-sectional view illustrating the patterning of the photoresist when the inner overlay box key and the outer overlay box key of the mask are formed in a cree type according to a preferred embodiment of the present invention.

- 도면의 주요부분에 대한 부호의 설명 - -Explanation of symbols for the main parts of the drawings-

100 : 마스크 102 : 내부 오버레이 박스 키100: mask 102: inner overlay box key

104 : 외곽 오버레이 박스 키 106 : 유리 기판104: outer overlay box key 106: glass substrate

108 : 직사각형 공간 107 : 네 귀퉁이
108: rectangular space 107: four corners

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 시스템 온 칩(SoC; system on chip) 형성에 적합한 마스크에 관한 것이다.
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a mask suitable for forming a system on chip (SoC).

일반적으로 시스템 온 칩(SoC; system on chip) 디바이스와 같은 반도체 소자는 여러 종류의 칩이 함께 존재하게 되며, 이러한 여러 종류는 각각이 단차가 상이한 경우가 대부분이며, 이러한 단차의 발생으로 인하여, 화학적 기계적 연마(CMP; chemical mechanical polishing)와 같은 공정의 수행시 스케일(scale)의 발생, 오버레이 박스키(O/L box key) 단차 변경등이 발생한다. In general, semiconductor devices, such as system on chip (SoC) devices, have many types of chips, and many of these types have different steps, and due to the occurrence of these steps, When performing a process such as chemical mechanical polishing (CMP), generation of scale, change of an overlay box key (O / L box key), and the like occur.

따라서, 종래의 시스템 온 칩 디바이스와 같은 반도체 소자를 형성하는 방법에 있어서, 중요한 층의 공정 마진(margin)이 적을 경우 디바이스 특성에 미치는 영향은 치명적이다. Therefore, in the method of forming a semiconductor device such as a conventional system-on-chip device, the effect on the device characteristics when the process margin of the important layer is small is fatal.

도 1에 도시한 바와 같이, 일반적인 오버레이 박스 키의 디자인은 외곽 박스 형태로 구성하거나 막대 형태로 구성하는 경우가 대부분이다. 일반적인 공정 상에서는 특별한 문제가 발생하지 않지만 오버 CMP되거나 언더 CMP되어 향후 몇 층 뒤의 공정에서 형성되는 층과의 마진을 볼 경우는 매우 치명적이다. 특히, 몇 개의 적층이 쌓이면 외곽 박스가 오버레이 계측 장비로 계측을 할 수 없게 되는 문제점이 있다. As shown in FIG. 1, the design of a general overlay box key is mostly configured in the form of an outer box or in the form of a bar. There is no particular problem in a typical process, but it is very fatal to see margins with layers that are over CMP or under CMP formed in the process in the next few layers. In particular, when several stacks are stacked, there is a problem that the outer box cannot be measured by the overlay measuring equipment.

도 2c에 도시한 바와 같이, 도 2a에 도시한 종래의 일반적인 오버레이 박스 키를 갖는 마스크(10)를 이용하여 반도체 기판(26) 상에 패턴(22)을 형성하게 되면 외곽 박스가 같이 패터닝되어 외곽 패턴(24)을 형성한다. 이때, 도면에 도시한 바 와 같이 패턴(22)에는 상부 경사진 모습을 나타낸다. As shown in FIG. 2C, when the pattern 22 is formed on the semiconductor substrate 26 using the mask 10 having the conventional general overlay box key shown in FIG. 2A, the outer box is patterned together to form the outer box. The pattern 24 is formed. At this time, as shown in the figure, the pattern 22 shows an inclined top.

이렇게 패턴(22)의 상부 경사는 시스템 온 칩 디바이스에서처럼 얕은 트렌치 아이솔레이션(STI; shallow trench isolation) 층과 플래시 영역의 향후 몇 개의 스택, 예를 들면 플로팅 게이트와 컨트롤 게이트 그리고 폴리 커패시터 간의 정렬도를 확인하여야 한다. 이러한 차이는 더욱 확대되어지거나 키 단차에 영향을 주게되어 계측기가 인지하지 못하게 되는 문제점이 있다.
This top slope of the pattern 22 confirms the alignment between the shallow trench isolation (STI) layer and several future stacks of flash regions, such as floating gate and control gates and poly capacitors, as in system-on-chip devices. shall. This difference is further enlarged or affects the height difference, there is a problem that the instrument is not recognized.

본 발명은 상기와 같은 문제점을 개선하기 위해 창작된 것으로서, 본 발명의 주목적은 오버레이 박스키 모양을 변형 디자인하여 다른 공정에서 유발시키는 스케일 팩터를 줄이고 박스키 자체에 패턴 밀도를 조절함으로써 키 모양의 변형을 최소화시킬 수 있는 시스템 온 칩 형성 방법을 제공하는 것이다.
The present invention was created to solve the above problems, and the main purpose of the present invention is to modify the shape of the overlay box key by reducing the scale factor caused by other processes and adjusting the pattern density on the box key itself. To provide a system-on-chip formation method that can minimize the.

상기와 같은 목적을 실현하기 위한 본 발명은 중심에 공간을 가지는 내부 오버레이 박스 키 및 내부 오버레이를 중심에 위치시킬 수 있도록 중심에 공간을 가지며 다수의 직사각형 공간을 구비하는 외곽 오버레이 박스 키를 포함하는 것을 특징으로 하는 시스템 온 칩 형성하는데 적합한 마스크를 제공한다.
The present invention for realizing the above object includes an inner overlay box key having a space at the center and an outer overlay box key having a space at the center and having a plurality of rectangular spaces so as to position the inner overlay at the center. A mask suitable for forming a system on chip is provided.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.

도 3에 도시한 바와 같이, 내부 오버레이 박스 키(102)를 디자인함으로써, 포토레지스트 층의 패턴이 형성될 때 종래의 도 2c에 도시한 바와 같이 상부 경사를 가지면서 형성되는 것을 방지한다. By designing the inner overlay box key 102, as shown in FIG. 3, when the pattern of the photoresist layer is formed, it is prevented from being formed with an upper slope as shown in the conventional FIG. 2C.

또한, 본 발명의 바람직한 실시예에 따르면, 네 귀퉁이(107)가 잘라진 모양으로 디자인함으로써 모서리 부분이 라운딩되는 것을 방지하며, 센터 부분의 일부분(109)을 파냄으로써 종래의 도 2c의 가운데 부분이 볼록하게 형성되는 것을 방지한다. 따라서, 반도체 기판에 형성되는 포토레지스트 층의 패턴 자체의 스케일 유발을 원천적으로 방지한다. Further, according to a preferred embodiment of the present invention, the four corners 107 are designed to be cut out to prevent the corner portion from being rounded, and the center portion of FIG. 2C is convex by digging a portion 109 of the center portion. To prevent it from being formed. Therefore, the generation of scale of the pattern itself of the photoresist layer formed on the semiconductor substrate is prevented at the source.

한편, 외곽 오버레이 박스 키(104)는 패터닝 밀도에 아주 취약하므로 CMP 공정이나 식각 공정의 오류 발생시 그 상부 프로파일이 왜곡이나 키의 경사가 안쪽과 바깥쪽이 상당히 차이를 보이게 되어 역시 스케일 유발 요인이 된다. On the other hand, since the outer overlay box key 104 is very vulnerable to the patterning density, when the error of the CMP process or the etching process occurs, the upper profile is distorted or the inclination of the key is significantly different from the inside and the outside, which is also a factor causing scale. .

본 발명의 바람직한 실시예에 따르면, 외곽 박스 디자인시 도 3에 도시한 바와 같이 더미 패턴 역할을 하도록 여러개의 직사각형 공간(108)들을 디자인해 넣고 도 1에 도시한 외곽의 일렬로 일정 간격을 유지한 것처럼 2개의 라인이 형성되므로 CMP나 식각 공정에 의한 키 변형이 종래의 경우보다 훨씬적어지게 된다. According to a preferred embodiment of the present invention, when designing the outer box, as shown in Figure 3 designed a plurality of rectangular spaces 108 to serve as a dummy pattern and to maintain a constant interval in the line of the outline shown in Figure 1 As two lines are formed, key deformation by CMP or etching process is much smaller than in the conventional case.

또한, 테크놀로지나 그 층의 패턴 밀도에 따라 직사각형 공간(108)의 양과 크기를 조절해서 디자인함으로써 향후 하이 테크놀로지에도 안정적으로 사용하는 것이 가능하며, 이로 인해 공정 마진의 향상을 유도하게 되고 나아가 소자의 안정적 형성을 가져오고 이것은 수율의 향상을 가져온다. In addition, by adjusting the amount and size of the rectangular space 108 according to the technology or the pattern density of the layer, it is possible to use it stably in high technology in the future, which leads to the improvement of the process margin and further the stability of the device. Leads to formation and this leads to an improvement in yield.

도 4b는 본 발명의 바람직한 실시예에 따른 마스크의 내부 오버레이 박스 키 및 외곽 오버레이 박스 키를 다크-유형(dark-type)으로 구성한 경우를 설명하기 위한 단면도이다. 4B is a cross-sectional view illustrating a case in which the inner overlay box key and the outer overlay box key of the mask according to the preferred embodiment of the present invention are configured in a dark-type.

도 4c에 도시한 바와 같이, 포토레지스트 패턴(122)는 내부 오버레이 박스 키에 의하여 형성된 것이며, 포토레지스트 패턴(124)은 외곽 오버레이 박스 키에 의하여 형성된 것이다. 도면으로부터 알 수 있는 바와 같이, 포토레지스트 패턴(122, 124)의 상부가 종래의 도 2c에서 도시된 포토레지스트 패턴에 비하여 경사가 없음을 알 수 있다. As shown in FIG. 4C, the photoresist pattern 122 is formed by an inner overlay box key, and the photoresist pattern 124 is formed by an outer overlay box key. As can be seen from the figure, it can be seen that the upper portions of the photoresist patterns 122 and 124 have no inclination as compared to the photoresist pattern shown in FIG. 2C.

본 발명의 바람직한 실시예에 따르면, 내부 오버레이 박스 키가 네 귀퉁이가 파여진 것을 특징한다. According to a preferred embodiment of the invention, the inner overlay box key is characterized by four corners.

또한, 본 발명의 바람직한 실시예에 따르면, 외곽 오버레이 박스 키가 네 귀 퉁이가 파여진 것을 특징으로 한다. In addition, according to a preferred embodiment of the present invention, the outer overlay box key is characterized in that four corners are dug.

또한, 본 발명의 바람직한 실시예에 따르면, 마스크의 내부 및 외곽 오버레이 박스 키를 크리어-유형으로 형성하는 것을 특징으로 한다. Further, according to a preferred embodiment of the present invention, the inner and outer overlay box keys of the mask are formed in a cree-type.

또한, 본 발명의 바람직한 실시예에 따르면, 마스크의 내부 및 외곽 오버레이 박스 키를 다크-유형으로 형성하는 것을 특징으로 한다. Further, according to a preferred embodiment of the present invention, the inner and outer overlay box keys of the mask are formed in a dark-type.

또한, 본 발명의 바람직한 실시예에 따르면, 외곽 오버레이 박스 키의 상기 다수의 직사각형 공간의 크기 및 개수를 조절하여 패턴 밀도를 조절하는 것을 특징으로 한다.
In addition, according to a preferred embodiment of the present invention, the pattern density is controlled by adjusting the size and number of the plurality of rectangular spaces of the outer overlay box key.

상기한 바와 같이 본 발명은 오버레이 박스 키 디자인을 테크놀로지나 그 층의 패턴 밀도에 따라 직사각형 공간의 양과 크기를 조절해서 디자인함으로써 여타 공정에서 발생하는 키 변형을 종래의 경우보다 훨씬적게 함으로써 향후 하이 테크놀로지에도 안정적으로 사용가능하며 이로 인해 공정 마진의 향상을 유도하게 되고 나아가 소자의 안정적 형성을 가져오고 이는 수율의 향상을 가져오는 효과가 있다.
As described above, the present invention design the overlay box key design by adjusting the amount and size of the rectangular space according to the technology or the pattern density of the layer, so that the key deformation occurring in other processes is much smaller than in the conventional case, so that the present invention can be used in future high technology. It can be used stably, which leads to an improvement in process margins, which leads to a stable formation of the device, which has an effect of improving yield.

Claims

An inner overlay box key with four corners with space in the center; And

The outer overlay box key has a space in the center and has a plurality of rectangular spaces so that the inner overlay can be centered.

And a mask suitable for forming a system on chip.

delete

The method of claim 1,

And an outer overlay box key with four corners engraved therein.

The method of claim 1,

A mask suitable for forming a system on a chip, wherein the inner and outer overlay box keys of the mask are formed in a Cree-type.

The method of claim 1,

A mask suitable for forming a system on a chip, wherein the inner and outer overlay box keys of the mask are formed dark-type.