[go: up one dir, main page]

KR101106607B1 - 반도체 장치의 시험 장치 - Google Patents

반도체 장치의 시험 장치 Download PDF

Info

Publication number
KR101106607B1
KR101106607B1 KR1020097016095A KR20097016095A KR101106607B1 KR 101106607 B1 KR101106607 B1 KR 101106607B1 KR 1020097016095 A KR1020097016095 A KR 1020097016095A KR 20097016095 A KR20097016095 A KR 20097016095A KR 101106607 B1 KR101106607 B1 KR 101106607B1
Authority
KR
South Korea
Prior art keywords
substrate
opening
board
test
probe
Prior art date
Application number
KR1020097016095A
Other languages
English (en)
Other versions
KR20100004932A (ko
Inventor
유지 마루야마
가즈히로 다시로
가즈히코 시마바야시
시게루 고토
다카유키 나카시로
스스무 고시누마
마사요시 시라카와
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20100004932A publication Critical patent/KR20100004932A/ko
Application granted granted Critical
Publication of KR101106607B1 publication Critical patent/KR101106607B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 기판에 형성된 복수의 반도체 소자의 시험에 사용되는 반도체 장치의 시험 장치(10)는, 복수의 개구(12)를 갖는 제 1 기판(11)과, 상기 개구(12) 내에 설치되고, 테두리 내에 복수의 프로브 침(13)이 설치된 틀(20)과, 상기 개구(12) 주위에, 상기 제 1 기판(11)과는 수직으로 설치되고, 상기 제 1 기판(11)에 접속된 복수의 제 2 기판(14)을 갖고, 상기 프로브 침(13)은, 상기 틀(20)을 관통하고, 상기 틀(20) 주위로부터 상기 개구(12) 내를 통하여 상기 제 2 기판(14)에 접속되는 것을 특징으로 한다.
Figure R1020097016095
개구, 제 1 기판, 프로브 침, 틀, 제 2 기판, 반도체 장치, 시험 장치

Description

반도체 장치의 시험 장치{TEST DEVICE FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 시험 장치에 관한 것으로, 더욱 구체적으로는, 1개의 반도체 기판(웨이퍼)에 형성된 복수의 반도체 소자의 시험에 사용되는 반도체 장치의 시험 장치에 관한 것이다.
전자 기기에 요구되는 고기능화·고성능화에 따라, 해당 전자 기기에 탑재되는 반도체 장치(LSI)에 대하여 보다 고집적도화, 고속화 또는 대용량화가 요구되고 있다.
이 때문에, 해당 반도체 장치를 구성하는 반도체 소자(LSI칩)에서는, 그 동작 속도가 고속화되는 동시에 외부 접속 단자 수(數)가 증가하고, 또한 해당 외부 접속 단자 사이의 간격이 보다 좁게 되고 있다. 특히, 시스템 LSI 소자에서는 이 경향이 현저해서, 해당 시스템 LSI 소자에 대해서 높은 신뢰성을 가지고 시험을 행하는 것이 곤란해지고 있다.
또한, 해당 시험에서, 그 시험 시간이 장대해지고 있다. 그래서, 생산성의 유지·향상과 함께 제조 비용을 저하시키기 위해, 이들 시스템 LSI 소자 등, 다수의 외부 접속 단자를 갖는 반도체 소자에 관해서도, 복수 개를 동시에 시험하는 태양이 제안되고 있다.
예를 들면, 1개의 반도체 기판에 다수 형성된 반도체 소자에 대하여 복수 개를 동시에 시험하는 태양으로서, 1매의 반도체 기판에 형성되어 가로 또는 세로 방향, 혹은 경사 방향에 인접하는 2개의 반도체 소자의 전극 단자에 대하여, 프로브 카드에 설치된 프로브 침을 접촉시켜서, 상기 2개의 반도체 소자의 시험을 동시에 행하는 태양이 제안되어 있다(특허 문헌 1, 2 참조).
또한, 복수의 프로브 유닛과, 이것들의 프로브 유닛을 지지하는 기대(其台)와, 상기 프로브 카드와 외부의 테스터(tester)를 전기적으로 접속하기 위한 배선판을 구비한 프로브 카드로서, 상기 프로브 카드가, 복수의 집적 회로 칩의 전극 단자에 동시에 접촉가능한 다수의 프로브 침과, 상기 웨이퍼의 표면에 대하여 수직 방향으로 연장하는 배선판과, 프로브 카드를 상기 기대에 장착하기 위해 지지체를 구비하여 이루어지는 프로브 카드도 제안되어 있다(특허 문헌 3 참조).
특허 문헌 1: 특개소56-61136호 공보
특허 문헌 2: 특개평9-172143호 공보
특허 문헌 3: 특개평7-201935호 공보
미세한 외부 접속 단자를 다수 갖는 반도체 소자가 복수 개(個) 형성된 반도체 기판(웨이퍼)에서, 해당 복수 개의 반도체 소자를 시험하는 것에서는, 생산성의 유지·향상과 동시에 제조 비용을 저하시키기 위해, 해당 시험을 높은 시험 정밀도를 가지고 행할 필요가 있다. 보다 구체적으로는, 시험 장치를 사용한 측정(시험)의 효율(측정 효율, 시험 효율)을 향상시킬 필요가 있다.
거기에서, 본 발명은 상기의 점을 감안하여 이루어진 것으로서, 1개의 반도체 기판(웨이퍼) 위에 형성된 복수의 반도체 소자의 시험에서 높은 측정 효율(시험 효율)을 실현하는 것이 가능한 반도체 장치의 시험 장치를 제공하는 것을 본 발명의 목적으로 하고 있다.
본 발명의 일 관점에 의하면, 복수의 개구를 갖는 제 1 기판과, 상기 개구 내에 설치되고, 틀 내에 복수의 프로브 침이 배설(配設)된 틀과, 상기 개구 주위에, 상기 제 1 기판과는 수직으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고, 상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되는 것을 특징으로 하는 반도체 장치의 시험 장치가 제공된다.
상기 제 1 기판의 주위에는, 해당 시험 장치와 접속되는 시험용 단자가 설치되고, 상기 시험용 단자는 상기 제 1 기판 위의 제 1 배선 및 상기 제 2 기판 위의 제 2 배선을 통하여 상기 프로브 침에 전기적으로 접속되는 것으로서도 좋다. 또한, 상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되어도 좋다. 또한, 상기 제 2 기판은 상기 개구의 4변 주위에 상기 제 1 기판과는 수직으로 설치되어도 좋다. 또한, 상기 제 2 기판은 상기 개구의 4변 주위 중 인접하는 2변에 상기 제 1 기판과는 수직으로 설치되어도 좋다. 또한, 상기 제 2 기판은, 상기 4개의 개구와 개구의 사이에, 십자형으로 상기 제 1 기판과는 수직으로 설치되어도 좋다.
본 발명의 다른 관점에 의하면, 복수의 개구를 갖는 제 1 기판과, 상기 개구 내에 설치되고, 테두리 내에 복수의 프로브 침(針)이 배설된 틀과, 상기 개구에서 상기 틀이 설치된 면과는 반대 측의 면에, 상기 개구와 대향하도록 상기 제 1 기판과는 평행으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고, 상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되는 것을 특징으로 하는 반도체 장치의 시험 장치가 제공된다.
상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되어도 좋다. 또한, 상기 프로브 침은 상기 틀의 테두리 내(內)보다도 내측을 향해서 만곡하여 배설되어도 좋다. 상기 제 2 기판은 상기 제 1 기판의 상부에서, 상기 제 1 기판의 주면(主面)에 대하여 대략 평행하게, 계단형으로 복수 설치되어도 좋다. 상기 복수의 제 2 기판은 인접하는 상기 개구의 간격 부분 측을 향해서 계단형으로, 상기 제 1 기판의 상부에 설치되어도 좋다.
본 발명에 의하면, 1개의 반도체 기판(웨이퍼) 위에 형성된 복수의 반도체 소자의 시험에 대해서 높은 측정 효율(시험 효율)을 실현하는 것이 가능하고, 따라서, 반도체 소자의 생산성의 향상 및 제조 비용의 저하를 도모하는 것이 가능한 반도체 장치의 시험 장치를 제공할 수 있다.
도 1은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 평면도.
도 2는 도 1의 선 X-X에서 잘라 화살표로 도시하는 방향에서 본 도면.
도 3은 도 2에 도시하는 수지부와 수지부가 접착 고정된 틀부의 분해 사시도.
도 4는 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 효과를 설명하기 위한 도면.
도 5는 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 제 1 변형예를 도시하는 평면도.
도 6은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 제 2 변형예를 도시하는 평면도.
도 7은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 제 3 변형예를 도시하는 평면도.
도 8은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 제 4 변형예를 도시하는 도면.
도 9는 본 발명의 제 2 실시예에 관한 반도체 장치의 시험 장치의 평면도.
도 10은 도 9의 선 Y-Y에서 잘라 화살표로 도시하는 방향에서 본 도면.
도 11은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 변형예를 도시하는 도면.
부호의 설명
10, 60 : 프로브 카드
11 : 프로브 카드 기판
12 : 개구부
13 : 프로브 침
14, 30, 50 : 회로 기판
15, 16, 17, 25, 35, 55 : 전극 단자
19 : 수지부
20 : 틀부
TU1, TU2, TU3, TU4 : 시험 유닛
이하, 도면을 참조하여, 본 발명의 실시예에 관한 반도체 장치의 시험 장치에 대해서 설명한다.
[제 1 실시예]
도 1에, 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 평면도를 도시한다.
도 1에 도시하는 바와 같이, 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치에서의 프로브 카드(10)에 있어서는, 프로브 카드 기판(11)에 4개의 시험 유닛(TU1 내지 TU4)이 배설되어 있다.
프로브 카드 기판(시험 회로 기판)(11)은, 예를 들면 글라스 에폭시 수지로 이루어지는 층간 절연재와, 그 표·이면 및 내부에 배설(配設)된 동(Cu)으로 이루어지는 복수의 도전층을 포함하는 다층 배선 구조를 갖는다. 다층 배선층은 신호 선로, 전원 도전층, 및 접지(그라운드) 도전층을 포함한다. 이것들의 신호 선로, 전원 도전층, 및 접지(그라운드) 도전층은 상기 시험 유닛 단위(TU1 내지 TU4)로 배설되어 있다.
각 시험 유닛(TU1 내지 TU4)에서는, 프로브 카드 기판(11)을 관통해서 대략 사각형의 개구부(12)가 형성되어 있다. 해당 대략 사각형의 개구부(12)는 시험의 대상이 되는 반도체 기판(웨이퍼) 위에 형성된 피(被) 시험 반도체 소자(LSI 칩)의 형상에 대략 대응한다.
상기 개구부(12)의 각 변의 근방에서는, 후술하는 프로브 침(13)이 접속된 회로 기판(14)이 개구부(12)의 대응하는 변에 대하여 대략 평행 방향으로, 또한 프로브 카드 기판(11)의 주면(主面)에 대하여 대략 수직으로 해당 프로브 카드 기판(11)에 고정되어 있다. 또한, 프로브 카드 기판(11)의 주면에 대한 회로 기판(14)의 접속 각도는 반드시 90도가 아니어도 좋고, 소정의 각도로 기울어져 있어도 좋다.
도 1에 도시하는 예에서는, 12매의 회로 기판(14)이 프로브 카드 기판(11) 위에 배설되어도 좋다.
회로 기판(14)은, 예를 들면, 글라스 에폭시 수지로 이루어지는 층간 절연재와, 그 표·이면 및 내부에 배설된 동(Cu)으로 이루어지는 복수의 도전층을 포함하는 다층 배선 구조를 갖는다. 다층 배선층은 신호 선로, 전원 도전층, 및 접지(그라운드) 도전층을 포함한다.
여기에서, 도 2를 참조한다. 도 2는 도 1의 선 X-X에서 잘라 화살표로 도시하는 방향에서 본 도면이다.
도 2에 도시하는 바와 같이, 회로 기판(14)의 주면에는, 전극 단자(15)가 복수 형성되어 있다. 해당 전극 단자(15)에는, 전술의 프로브 침(13)이 접속되어 있다. 프로브 침(13)의 수, 상호(相互)의 간격은 피 시험 반도체 소자의 전극 단자 의 배치에 대응하여 설정된다. 프로브 침(13)은 예를 들면 텅스텐(W)으로 형성된다.
회로 기판(14)의, 프로브 카드 기판(11)과 접하는 면의 가장자리부에는, 전극 단자(16)가 형성되어 있다. 또한, 프로브 카드 기판(11)의 주면에서 상기 전극 단자(16)와 접하는 장소에도, 전극 단자(17)가 형성되어 있다. 회로 기판(14)의 전극 단자(16)와 프로브 카드 기판(11)의 전극 단자(17)는 예를 들면, 포토 리소 그래피 기술 및 에칭 기술을 사용함으로써, 미소 또한 고정밀도로 형성하는 것이 가능하고, 양자를 직접 접촉시켜, 솔더링 등의 도전성 부재로 고착(固着)하여 접속하고 있다.
따라서, 프로브 침(13)이 접속된 전극 단자(15)는 회로 기판(14)의 표층 또는 내층에 형성된 배선을 통하여 전극 단자(16)에 접속되고, 해당 전극 단자(16)는 프로브 카드 기판(11)의 전극 단자(17)에 접속되고, 프로브 카드 기판(11)의 표층 또는 내층에 형성된 배선을 통하여, 후술하는 핀 접속 단자부(18)(도 1 참조)와 전기적으로 접속된다.
또한, 본 예에서는, 시험 유닛(TU1)과 시험 유닛(TU2)의 사이, 시험 유닛(TU1)과 시험 유닛(TU3)의 사이, 시험 유닛(TU3)과 시험 유닛(TU4)의 사이, 및 시험 유닛(TU2)과 시험 유닛(TU4)의 사이에 설치되어 있는 회로 기판(14)에서는, 양쪽 주면(표면·이면)에 각각 전극 단자(15)가 형성되고 있어, 각 주면에서 각 시험 유닛의 프로브 침(13)이 접속되어 있다.
다만, 본 발명은 이러한 예에 한정되지 않고, 시험 유닛(TU1)과 시험 유 닛(TU2)의 사이, 시험 유닛(TU1)과 시험 유닛(TU3)의 사이, 시험 유닛(TU3)과 시험 유닛(TU4)의 사이, 및 시험 유닛(TU2)과 시험 유닛(TU4)의 사이에서, 2매의 회로 기판(14)을 서로 등을 맞대어 설치해도 좋다.
그런데, 회로 기판(14)의 주면에 복수 형성된 전극 단자(15)에 접속된 프로브 침(13)은 접착성을 갖는 에폭시 수지 등으로 이루어지는 수지부(19) 내를 삽통(揷通)하고, 그 선단이 피 시험 반도체 소자(LSI 칩)의 외부 접속 전극 단자에 접촉하는 위치가 되도록 고정된다.
여기에서, 도 2에 부가하여, 도 3도 참조한다. 도 3에는, 도 2에 도시하는 수지부(19)와 수지부(19)가 접착 고정된 틀부(20)의 분해 사시도를 도시한다.
예를 들면, 세라믹 등으로 구성되는 틀부(수지부 고정부)(2O)는 중공 구조를 갖고, 각부(21)를 통하여 프로브 카드 기판(11)에 접속 고정되어 있다. 보다 구체적으로는, 틀부(20)의 중공 부분이 프로브 카드 기판(11)의 개구부(12)에 위치하도록, 프로브 카드 기판(11)에 접속 고정되어 있다.
한편, 수지부(19)도 중공 구조를 갖고, 도 3에서 화살표로 도시하는 방향에 틀부(20)의 주면에 접착 고정되어 있다.
따라서, 수지부(19) 내를 삽통하는 프로브 침(13)은 틀부(20)를 통하여, 프로브 카드 기판(11)에 대하여 고정된 구조로 되어 있다.
이렇게, 프로브 침(13)은 프로브 카드 기판(11)의 개구부(12)에 배설된 틀부(20) 위에 수지부(19)에 의해 고착되고, 일단(一端)은 프로브 카드 기판(11)에 전기적으로 접속된 회로 기판(14)의 전극 단자(15)에 접속하고 있고, 타단(他端)은 피 피시험 반도체 소자(LSI 칩)의 전극 단자에 접하는 구조로 되어 있다.
도 1을 재차 참조하면, 프로브 카드 기판(11)의 주면의 외주(外周) 근방에서는, 해당 외주를 따라서, 핀 접속 단자부(18)가 배설되어 있다.
핀 접속 단자부(18)는 피 시험 반도체 소자(LSI 칩)의 시험 실시 때에는, 주(主) 시험 장치인 LSI 테스터 본체로부터 연장하는 시험용 단자(도시 대략)가 접속되어서, 전원의 공급 배열에 시험 신호의 인가 등이 행해진다. 이 때문에, 해당 핀 접속 단자부(18)는 프로브 카드 기판(11)의 외주 근방에 배설되어 있다.
해당 핀 접속 단자부(18)는 LSI 테스터 본체의 전극·단자에 대응하고, 전원 공급 단자부(22)와 시험 신호 단자부(23)로 분할되고 있어, 각각 복수 개의 단자를 구비하고 있다.
이렇게, 도 1 내지 도 3에 도시하는 예에서는, 프로브 카드 기판(11)에 형성된 개구부(12)의 각 변의 근방에서, 프로브 침(13)이 접속된 회로 기판(14)이 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 고정되어 있다. 따라서, 프로브 침(13)이 접속된 영역(침원 영역)의 면적은 상기 회로 기판(14)의 작은 점유 영역의 면적이며, 따라서, 1개의 반도체 소자를 측정(시험)하기 위한 유닛인 시험 유닛(TU1) 내지 TU(4)를, 서로 크게 이간(離間)해서 배치하지 않고, 효율적으로 1개의 프로브 카드 기판(11) 위에 복수 설치하는 것이 가능하다.
이것에 대하여, 도 4를 참조하여 더 설명한다. 또한, 도 4의 (a)에, 비교예의 부분 평면도를 도시하고, 도 4의 (b)에 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 프로브 카드 기판(11)이며, 시험 유닛(TU1 및 TU3)이 배설되는 장소의 부분 평면도를 도시한다. 또한, 도 4의 (a)에서, 도 2에 도시한 장소와 동일한 장소에는, 동일한 번호를 부여하고 그 설명을 대략한다.
도 1 내지 도 3에 도시하는 예에서는, 한쪽의 선단이 피 피시험 반도체 소자(LSI 칩)의 전극 단자에 접하는 프로브 침(13)은 프로브 카드 기판(11)에 대략 수직으로 고정되어 전기적으로 접속된 회로 기판(14)에 접속된 구조로 되어 있다.
이것에 대해, 프로브 침(13)의 회로 기판(14)에의 접속에서, 회로 기판(14)을 사용하지 않는 예가 도 4의 (a)에 도시하는 비교예이다.
도 4의 (a)에 도시하는 예에서는 프로브 침(13)을 접속하는 전극 단자(25)가 프로브 카드 기판(11)의 개구부(12)의 주변, 특히 도 4의 (a)에서 일점 쇄선 A로 도시하는 영역에 배설되어 있다. 따라서, 도 4의 (b)에 도시하는 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치에서의 시험 유닛(TU1)과 (TU3)의 간격(도 4의 (b)에서 일점 쇄선 A로 도시하는 영역)에 상당하는 부분이 커지고 있다.
즉, 도 4의 (a)에 도시하는 예에서는, 인접하는 시험 유닛 사이에 프로브 침(13)과 프로브 카드 기판의 전극 단자(25)가 배설되기 위해, 상기 시험 유닛을 피 피시험 반도체 소자(LSI 칩) 복수 개분 떨어진 위치에 배설할 필요가 있다.
그 때문에, 도 4의 (a)에 도시하는 예에서는, 피 피시험 반도체 소자(LSI 칩)가 형성된 반도체 기판(웨이퍼)의 주변부의 측정(시험)에서는, 상기 시험 유닛 중 몇개가 반도체 기판(웨이퍼) 또는 반도체 기판(웨이퍼) 위의 피 피시험 반도체 소자(LSI 칩)가 형성된 영역을 벗어나 버린다. 그 결과, 측정(시험)에 기여하지 않는 시험 유닛이 발생해버려, 측정 효율(시험 효율)을 악화시킬 우려가 있다.
이 문제에 대응하기 위해서, 예를 들면 프로브 카드 기판의 전극 단자(25)를 미소화하는 것도 고려되지만, 전극 단자(25)는 프로브 침(13)을 수작업 또는 거기에 준하는 수법으로 1개씩 접속할 필요가 있기 때문에, 전극 단자(25)를 미소화하면 양자의 접속이 곤란하게 된다.
이에 대하여, 본 발명의 제 1 실시예에 관한 반도체 장치의 시험장치에서는, 도 2에 도시하는 바와 같이, 프로브 침(13)을 접속하는 전극 단자(15)를 회로 기판(14)의 표면에 배설하고, 해당 회로 기판(14)을 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 설치하고 있다. 따라서, 도 4에서 일점 쇄선 A로 도시하는 영역, 즉 시험 유닛(TU1)과 (TU3)의 간격(도 4의 (b) 참조)을 좁게하는 것이 가능하다.
또한, 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치에서는, 서로 인접하는 시험 유닛(TU1)과 시험 유닛(TU2)의 사이, 시험 유닛(TU1)과 시험 유닛(TU3)의 사이, 시험 유닛(TU3)과 시험 유닛(TU4)의 사이, 및 시험 유닛(TU2)과 시험 유닛(TU4)과의 사이에 설치되어 있는 회로 기판(14)에서는, 내층에서 전기적으로 분리된 양쪽 주면(표면·이면)에 각각 전극 단자(15)가 형성되어 있다.
따라서, 회로 기판(11)의 표면에 배설된 전극 단자(15)에 접속된 프로브 침(13)과, 이면에 배설된 전극 단자(15)에 접속된 프로브 침(13)을 각각 별개의 피 시험 반도체 소자(LSI 칩)에 대응시킬 수 있고, 이에 따라, 인접하는 시험 유닛의 간격을 협소화하여, 시험 유닛을 배치하는 것이 가능하다.
또한, 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치에서는, 도 4 에서 일점 쇄선 A로 도시하는 영역에서 형성되는 전극 단자(17)는 회로 기판(14)의 전극 단자(16)와의 접합을 위해 사용되어, 프로브 침(13)이 접속되지 않는다. 따라서, 전극 단자(17)를 미소화해도 프로브 침(13)의 접속에서 발생할 수 있는 도 4의 (a)에서의 상술의 문제를 회피하는 것이 가능하다.
또한, 상술한 바와 같이, 회로 기판(14)의 전극 단자(16)와 프로브 카드 기판(11)의 전극 단자(17)는, 예를 들면, 포토 리소 그래피 기술 및 에칭 기술을 사용함으로써, 미소 또는 고 정밀도로 형성되어, 양자는 솔더링 등의 도전성 부재로 고착하여 접속되어 있다. 따라서, 간이한 구조에서, 프로브 카드 기판(11)과 회로 기판(14)의 접속을 실현하고 있다.
또한, 회로 기판(14)의 전극 단자(16)와 프로브 카드 기판(11)의 전극 단자(17)에 커넥터(connector)(접속자)를 배설하고, 상기 접속자를 접합함으로써 양자를 전기적으로 접속시켜도 좋다. 이에 따라, 필요에 응해, 회로 기판(14)의 전극 단자(16)와 프로브 카드 기판(11)의 전극 단자(17)와의 접속을 용이하게 해제하는 것이 가능하다.
이렇게, 도 1 내지 도 3에 도시하는 예에서는, 프로브 카드 기판(11)에 형성된 개구부(12)의 각 변의 근방에서, 프로브 침(13)이 접속된 회로 기판(14)이, 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 고정되어 있다. 따라서, 프로브 침(13)이 접속된 영역(침원 영역)의 면적은 상기 회로 기판(14)의 작은 점유 영역의 면적이며, 따라서, 1개의 반도체 소자를 측정(시험)하기 위한 유닛인 시험 유닛(TU1 내지 TU4)을 서로 크게 이간해서 배치하지 않고, 효율적으로 1개의 프로브 카드 기판(11) 위에 복수 설치하는 것이 가능하다.
이것에 의해, 복수의 반도체 소자를 동시에 측정(시험)하기 위한 시험 유닛의 배치의 자유도를 향상시킬 수 있고, 효율적인 동시 측정(동시 시험)을 실현하고, 따라서, 반도체 소자의 생산성의 향상 및 제조 비용의 저감을 도모하는 것이 가능해 진다.
그런데, 도 1에 도시하는 예에서는, 개구부(12)의 각 변의 근방에서, 프로브 침(13)이 접속된 회로 기판(14)이 개구부(12)의 대응하는 변에 대하여 대략 평행 방향으로, 또한, 프로브 침 기판(11)의 주면에 대하여 대략 수직으로 해당 프로브 카드 기판(11)에 고정되어 있다. 즉, 도 1에 도시하는 예에서는, 12매의 회로 기판(14)이 프로브 카드 기판(11) 위에 배설되어 있다.
그러나, 본 발명은 이러한 태양에 한정되지 않고, 도 5 내지 도 7에 도시하는 바와 같이, 프로브 카드 기판(11)의 대략 사각형 형상을 갖는 개구부(12)의 외주변 중 인접하는 위치에만 프로브 침(13)이 접속된 회로 기판(14)을 배설하는 태양이어도 좋다.
여기에서, 도 5 내지 도 7은 본 발명의 제 1 실시예에 관한 반도체 장치의 시험 장치의 제 1 변형예 내지 제 3 변형예를 도시하는 평면도이다. 또한, 도 5 내지 도 7에서는, 프로브 카드 기판(11)의 개구부(12) 및 그 근방만 도시하고, 프로브 카드 기판(11)의 다른 장소에 대해서는, 도 1에 도시하는 예와 동일하므로 도시를 생략하고 있다. 또한, 도 5 내지 도 7에서, 도 1에 도시하는 예와 동일한 장소에는, 동일한 번호를 부여하고, 그 설명을 생략한다.
도 5에 도시하는 예에서는, 프로브 카드 기판(11)의 대략 사각형 형상을 갖는 개구부(12)의 외주변의 근방이며, 서로 인접하는 시험 유닛(TU1)과 시험 유닛(TU2)의 사이, 시험 유닛(Tu1)과 시험 유닛(TU3)의 사이, 시험 유닛(TU3)과 시험 유닛(TU4)의 사이, 및 시험 유닛(TU2)과 시험 유닛(TU4)의 사이에만, 프로브 침(13)이 접속된 회로 기판(14)이 배설되고, 개구부(12)의 외주변의 다른 변의 근방에서는, 회로 기판(14)을 사용하지 않고, 프로브 침(13)은 프로브 카드 기판(11)에 형성된 전극 단자(25)에 접속되어 있다.
이러한 태양에서도, 서로 인접하는 시험 유닛(TU1) 내지 (TU4) 사이에는, 프로브 침(13)이 접속된 회로 기판(14)이 배설되어 있기 때문에, 해당 시험 유닛(TU1) 내지 (TU4)를, 서로 크게 이간하여 배치할 필요는 없고, 효율적으로 1개의 프로브 카드 기판(11) 위에 복수의 시험 유닛(TU1) 내지 (TU4)를 설치하는 것이 가능하다.
도 6에 도시하는 예에서는, 프로브 카드 기판(11)의 대략 사각형 형상을 갖는 개구부(12)가 2개 형성되고, 해당 개구부(12)의 외주변의 근방이며, 도 6에서 세로 방향으로 서로 인접하는 시험 유닛(TU1)과 시험 유닛(TU2)의 사이에만, 프로브 침(13)이 접속된 회로 기판(14)이 배설되고, 개구부(12)의 외주변의 다른 변의 근방에서는, 회로 기판(14)을 사용하지 않고, 프로브 침(13)은 프로브 카드 기판(11)에 형성된 전극 단자(25)에 접속되어 있다.
이러한 태양에서도, 서로 인접하는 시험 유닛(TU1) 및 (TU2) 사이에는, 프로브 침(13)이 접속된 회로 기판(14)이 배설되어 있기 때문에, 해당 시험 유닛(TU1) 및 (TU2)를, 서로 크게 이간해서 배치할 필요는 없고, 효율적으로 1개의 프로브 카드 기판(11) 위에 복수의 시험 유닛(TU1) 및 (TU2)를 설치하는 것이 가능하다.
도 7에 도시하는 예에서는, 프로브 카드 기판(11)의 대략 사각형 형상을 갖는 개구부(12)가 2개 서로 경사의 방향으로 형성되고, 해당 개구부(12)의 외주변 중 인접하는 2변에, 즉 도 6에서 경사의 방향으로 서로 인접하는 시험 유닛(TU1)과 시험 유닛(TU2)의 사이에만, 프로브 침(13)이 접속된 회로 기판(14)이 배설되고, 개구부(12)의 외주변의 다른 변의 근방에서는, 회로 기판(14)을 사용하지 않고, 프로브 침(13)은 프로브 카드 기판(11)에 형성된 전극 단자(25)에 접속되어 있다.
이러한 태양에서도, 서로 경사의 방향 인접하는 시험 유닛(TU1) 및 (TU2) 사이에는, 프로브 침(13)이 접속된 회로 기판(14)이 배설되어 있기 때문에, 해당 시험 유닛(TU1) 및 (TU2)를, 서로 크게 이간해서 배치할 필요는 없고, 효율적으로 1개의 프로브 카드 기판(11) 위에 복수의 시험 유닛(TU1) 및 (TU2)를 설치하는 것이 가능하다.
그런데, 프로브 카드 기판(11)에 대하여 대략 수직으로 설치된 회로 기판(14)의 주면에 복수 형성된 전극 단자(15) 중 프로브 침(13)이 접속되지 않는 전극 단자에서는 필요에 따라, 전자 부품 또는 다른 전극 단자가 접속되어도 좋다. 이것에 대해서, 도 8을 참조하여 설명한다.
여기에서, 도 8은 본 발명의 제 1 실시예에 관계한 반도체 장치의 시험 장치의 제 4 변형예를 도시하는 도면이며, 프로브 카드 기판(11)의 개구부(12)에서 잘라서 본 도면이다. 또한, 도 8에서, 도 2에 도시하는 장소와 동일한 장소에는, 동 일한 번호를 부여하고, 그 설명을 생략한다.
도 8에 도시하는 예에서는, 프로브 카드 기판(11)에 대하여 대략 수직으로 설치된 회로 기판(14)의 주면에, 배선 기판(30)의 주면이 부분적으로 겹치도록, 배선 기판(30)이 설치되어 있다. 즉, 프로브 카드 기판(11)에 대하여 대략 수직 방향으로, 회로 기판(14)과 회로 기판(30)이 계단형으로 설치되어 있다.
회로 기판(30)은 회로 기판(14)과 동일하게, 예를 들면 글라스 에폭시 수지로 이루어지는 층간 절연재와, 그 표·이면 및 내부에 배설된 동(Cu)으로 이루어지는 복수의 도전층을 포함하는 다층 배선 구조를 갖는다. 다층 배선층은 신호 선로, 전원 도전층, 및 접지(그라운드) 도전층을 포함한다.
회로 기판(30)의 주면(표면·이면)에는, 전극 단자(35)가 복수 형성되어 있다.
해당 전극 단자(35)의 일부에는, 프로브 침(13)이 접속되어 있다. 회로 기판(30)의 전극 단자(35)에 접속된 프로브 침(13)은 회로 기판(14)의 전극 단자(15)에 접속된 프로브 침(13)과 동일하게, 수지부(19) 내를 삽통하고, 틀부(20)를 통하여 프로브 카드 기판(11)에 대하여 고정되어 있다.
회로 기판(30)에서, 프로브 침(13)이 접속된 전극 단자(35)가 형성되어 있는 면과 반대의 면에 형성된 전극 단자(35)는 회로 기판(14)에 형성되어 있는 전극 단자(15) 중 프로브 침(13)이 접속되어 있지 않은 전극 단자(15)와 접속하고 있다. 즉, 회로 기판(30)은 회로 기판(14)에 접속하고 있고, 회로 기판(30)에 접속된 프로브 침(13)은 회로 기판(14)을 통하여 프로브 카드 기판(11)에 전기적으로 접속된 구조로 되어 있다.
이렇게, 도 8에 도시하는 예에서는, 인접하는 개구부(12) 상호 간의 사이에서, 1매의 회로 기판(14)과 2매의 회로 기판(30)이 설치되어 있지만, 도 4의 (a)에 도시하는 예에 비해, 인접하는 개구부(12) 상호 간의 간격을 좁게 할 수 있고, 따라서, 복수의 시험 유닛을, 서로 크게 이간하여 배치하지 않고 효율적으로 1개의 프로브 카드 기판(11) 위에 설치하는 것이 가능하다.
또한, 측정 대상(시험 대상)인 피 시험 반도체 소자(LSI 칩)에 따라 다른 회로 구성을 갖는 회로 기판을 사용할 필요가 있는 경우가 있고, 이러한 경우에, 적당하게, 회로 기판(30)을 선택하여 사용함으로써, 피 시험 반도체 소자(LSI 칩)마다 정확하게 측정(시험)을 행하는 것이 가능하다.
[제 2 실시예]
상술의 본 발명의 제 1 실시예에서는, 프로브 침(13)이 접속된 회로 기판(14)이, 인접하는 개구부(12) 사이에, 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 고정되어 있지만, 본 발명은 이러한 태양에 한정되지 않고, 프로브 침(13)이 접속된 회로 기판을, 프로브 카드 기판(11) 위에, 프로브 카드 기판(11)의 주면과 대략 평행하게 설치해도 좋다. 이것에 대해서, 본 발명의 제 2 실시예로서, 도 9 및 도 10을 참조하여 설명한다.
도 9에, 본 발명의 제 2 실시예에 관한 반도체 장치의 시험 장치의 평면도를 도시한다. 또한, 도 10에, 도 9의 선 Y-Y으로 잘라, 화살표로 도시하는 방향에서 본 도면을 도시한다. 또한, 도 9 및 도 10에서, 도 1 및 도 2에 도시한 장소와 동 일한 장소에는 동일한 번호를 부여하고, 그 설명을 생략한다.
본 발명의 제 2 실시예에 관계한 반도체 장치의 시험 장치에서의 프로브 카드(60)에 있어서는, 프로브 카드 기판(11)을 관통하여 형성된 대략 사각형의 개구부(12)를 대략 덮도록 프로브 침(13)이 접속된 회로 기판(50)이, 개구부(12)마다, 프로브 카드 기판(11) 위에, 프로브 카드 기판(11)의 주면과 대략 평행하게 설치되어 있다.
회로 기판(50)은 본 발명의 제 1 실시예에서의 회로 기판(14)과 동일하게, 예를 들면, 글라스 에폭시 수지로 이루어지는 층간 절연재와, 그 표·이면 및 내부에 배설된 동(Cu)로 이루어지는 복수의 도전층을 포함하는 다층 배선 구조를 갖는다. 다층 배선층은 신호 선로, 전원 도전층, 및 접지(그라운드) 도전층을 포함한다.
회로 기판(50)의 주면에는, 전극 단자(55)가 복수 형성되어 있다. 소정의 수의 전극 단자(55)에는, 전술의 프로브 침(13)이 접속되어 있고, 회로 기판(50)이 프로브 카드 기판(11)과 접촉하는 면에 형성된 전극 단자(55)는 프로브 카드 기판(11)의 전극 단자(17)에 접속되어 있다.
따라서, 프로브 침(13)이 접속된 회로 기판(50)은 프로브 카드 기판(11)의 전극 단자(17)에 전기적으로 접속되고, 프로브 카드 기판(11)의 표층 또는 내층에 형성된 배선을 통하여, 후술하는 핀 접속 단자부(18)와 전기적으로 접속된다.
또한, 본 예에서는 프로브 카드(17)의 이면에 형성된 전극 단자(17)에도 프로브 침(13)이 접속되어 있다.
본 예에서도, 본 발명의 제 1 실시예와 동일하게, 프로브 침(13)은 접착성을 갖는 에폭시 수지 등으로 이루어지는 수지부(19) 내를 삽통하고, 그 선단이 피 시험 반도체 소자(LSI 칩)의 외부 접속 전극 단자에 접촉하는 위치가 되도록 고정된다.
상술의 본 발명의 제 1 실시예에서는, 프로브 침(13)이 접속된 회로 기판(14)이, 인접하는 개구부(12) 사이에, 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 고정되어 있다. 한편, 본 예에 의하면, 인접하는 개구부(12) 사이에 회로 기판을 설치하지 않고, 프로브 침(13)이 접속된 회로 기판(50)을, 프로브 카드 기판(11) 위에 프로브 카드 기판(11)의 주면과 대략 평행하게 설치하고 있다.
따라서, 인접하는 개구부(12) 사이에 회로 기판을 설치하기 위한 스페이스(space)를 확보할 필요는 없고, 도 1 및 도 2에 도시하는 예에 비해, 또한 인접하는 개구부(12) 상호 간의 간격을 좁게하는 것이 가능하며, 따라서, 복수의 시험 유닛을 서로 크게 이간해서 배치하지 않고, 효율적으로 1개의 프로브 카드 기판(11) 위에 설치하는 것이 가능하다.
또한, 본 예에서는, 인접하는 4매의 회로 기판(50) 사이에, 간격(S)(도 9 참조)이 형성되어 있지만, 이 간격(S)을 형성하지 않는 태양, 즉 인접하는 회로 기판(50)의 측부를 접촉시킨 태양 또는 4매의 회로 기판(50)의 주면의 총 면적과 대략 같은 면적의 주면을 갖는 회로 기판을 프로브 카드 기판(11) 위에 설치하는 태양이어도 좋다.
그런데, 프로브 카드 기판(11) 위에, 프로브 카드 기판(11)의 주면과 대략 평행하게 설치하는 회로 기판은 계단형으로 거듭 설치해도 좋다. 이것에 대해서, 도 11을 참조하여, 본 발명의 제 2 실시예에 관한 반도체 장치의 시험 장치의 변형예를 도시하는 도면으로서 설명한다. 도 11은 프로브 카드 기판(11)의 개구부(12)에서 잘라서 본 도면을 도시한다. 또한, 도 11에서, 이미 설명한 장소와 동일한 장소에는, 동일한 번호를 부여하고, 그 설명을 생략한다.
도 11에 도시하는 예에서는, 프로브 침(13)이 접속된 복수의 회로 기판(50)이 서로 인접하는 개구부(12)의 간격 부분 측으로 밀려나오도록, 프로브 카드 기판(11) 위에 프로브 카드 기판(11)의 주면과 대략 평행하게 계단형으로 설치되어 있다.
각 회로 기판(50)의 주면에는, 전극 단자(55)가 복수 형성되어 있다. 소정의 수의 전극 단자(55)에는, 전술의 프로브 침(13)이 접속되어 있고, 또한 프로브 침(13)이 접속되어 있지 않은 전극 단자(55)를 통하여, 회로 기판(50) 상호 간, 및 프로브 카드 기판(11)과 접촉하도록 프로브 카드 기판(11) 위에 설치된 회로 기판(50)과 프로브 카드 기판(11)의 전극 단자(17)가 접속되어 있다.
따라서, 프로브 침(13)이 접속된 회로 기판(50)은 프로브 카드 기판(11)의 전극 단자(17)에 전기적으로 접속되고, 프로브 카드 기판(11)의 표층 또는 내층에 형성된 배선을 통하여, 후술하는 핀 접속 단자부(18)와 전기적으로 접속된다.
또한, 본 예에서는, 프로브 카드(17)의 이면에 형성된 전극 단자(17)에도 프로브 침(13)이 접속되어 있다.
본 예에서도, 본 발명의 제 1 실시예와 동일하게, 프로브 침(13)은 접착성을 갖는 에폭시 수지 등으로 이루어지는 수지부(19) 내를 삽통하고, 그 선단이 피 시험 반도체 소자(LSI 칩)의 외부 접속 전극 단자에 접촉하는 위치가 되도록 고정된다.
이렇게, 본 예에 의하면, 프로브 침(13)이 접속된 복수의 회로 기판(50)이 인접하는 개구부(12)의 간격 부분 측에 밀려나오도록, 프로브 카드 기판(11) 위에, 프로브 카드 기판(11)의 주면과 대략 평행하게 계단형으로 설치되어 있기 때문에, 인접하는 개구부(12) 상호 간의 간격을 넓히는 일 없이, 복수의 회로 기판(50)을 설치하는 것이 가능하다.
따라서, 측정 대상(시험 대상)인 피 시험 반도체 소자(LSI 칩)에 따라, 다른 회로 구성을 갖는 회로 기판을 사용할 필요가 있을 경우에, 복수의 시험 유닛을 서로 크게 이간해서 배치하지 않고, 적당하게, 회로 기판(50)을 선택하여 사용함으로써, 피 시험 반도체 소자(LSI 칩)마다 정확하게 측정하는 것이 가능하다.
또한, 본 예에서는 프로브 침(13)이 접속된 회로 기판(14)이, 프로브 카드 기판(11)의 주면에 대하여 대략 수직으로 설치되어 있지만, 본 예에서는, 이러한 회로 기판(14)은 반드시 설치하지 않아도 좋다.
이상, 본 발명을 실시예에 의해 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 테두리 내에서 각종의 변형 및 개량이 가능한 것은 말할 필요도 없다.
본 발명은, 반도체 장치의 시험 장치에, 보다 구체적으로는, 1개의 반도체 기판(웨이퍼) 위에 형성된 복수의 반도체 소자의 시험에 사용되는 반도체 장치의 시험 장치에 적용하는 것이 가능하다.

Claims (11)

  1. 복수의 개구를 갖는 제 1 기판과,
    상기 개구 내에 설치되고, 테두리 내에 복수의 프로브 침(針)이 배설(配設)된 틀과,
    상기 개구 주위에, 상기 제 1 기판과는 수직으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고,
    상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되며,
    상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되며,
    상기 제 2 기판은 상기 개구의 4변 주위에 상기 제 1 기판과는 수직으로 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  2. 복수의 개구를 갖는 제 1 기판과,
    상기 개구 내에 설치되고, 테두리 내에 복수의 프로브 침이 배설된 틀과,
    상기 개구 주위에, 상기 제 1 기판과는 수직으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고,
    상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되며,
    상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되며,
    상기 제 2 기판은 상기 개구의 4변 주위 중 인접하는 2변에 상기 제 1 기판과는 수직으로 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  3. 복수의 개구를 갖는 제 1 기판과,
    상기 개구 내에 설치되고, 테두리 내에 복수의 프로브 침이 배설된 틀과,
    상기 개구 주위에, 상기 제 1 기판과는 수직으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고,
    상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되며,
    상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되며,
    상기 제 2 기판은 상기 4개의 개구와 개구의 사이에, 십자형으로 상기 제 1 기판과는 수직으로 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 기판의 주위에는, 상기 시험 장치와 접속되는 시험용 단자가 설치되고,
    상기 시험용 단자는 상기 제 1 기판 위의 제 1 배선 및 상기 제 2 기판 위의 제 2 배선을 통하여 상기 프로브 침에 전기적으로 접속되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  5. 삭제
  6. 삭제
  7. 복수의 개구를 갖는 제 1 기판과,
    상기 개구 내에 설치되고, 테두리 내에 복수의 프로브 침이 배설된 틀과,
    상기 개구에서 상기 틀이 설치된 면과는 반대 측의 면에, 상기 개구와 대향하도록 상기 제 1 기판과는 평행으로 설치되고, 상기 제 1 기판에 접속된 복수의 제 2 기판을 갖고,
    상기 프로브 침은 상기 틀을 관통하고, 상기 틀 주위로부터 상기 개구 내를 통하여 상기 제 2 기판에 접속되며,
    상기 개구는 사각형으로, 상기 제 1 기판에 동일한 간격으로 2행 2열 설치되며,
    상기 복수의 제 2 기판은 인접하는 상기 개구의 간격 부분 측을 향해서 계단 형으로, 상기 제 1 기판의 상부에 설치되어 있는 것을 특징으로 하는 반도체 장치의 시험 장치.
  8. 삭제
  9. 제 1 항, 제 2 항, 제 3 항 또는 제 7 항 중 어느 한 항에 있어서,
    상기 프로브 침은 상기 틀의 테두리 내보다도 내측을 향해서 만곡하여 배설되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  10. 삭제
  11. 삭제
KR1020097016095A 2007-03-28 2007-03-28 반도체 장치의 시험 장치 KR101106607B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056598 WO2008120302A1 (ja) 2007-03-28 2007-03-28 半導体装置の試験装置

Publications (2)

Publication Number Publication Date
KR20100004932A KR20100004932A (ko) 2010-01-13
KR101106607B1 true KR101106607B1 (ko) 2012-01-20

Family

ID=39807893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016095A KR101106607B1 (ko) 2007-03-28 2007-03-28 반도체 장치의 시험 장치

Country Status (5)

Country Link
US (1) US8159250B2 (ko)
JP (1) JP4850284B2 (ko)
KR (1) KR101106607B1 (ko)
CN (1) CN101601128B (ko)
WO (1) WO2008120302A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815176B2 (ja) * 2016-12-01 2021-01-20 ニデック エス ブイ プローブ プライベート リミテッドＮｉｄｅｃ Ｓｖ Ｐｒｏｂｅ Ｐｔｅ． Ｌｔｄ． プローブカード

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276656A (ja) * 1990-03-26 1991-12-06 Fujitsu Ltd 半導体試験装置
JPH07201935A (ja) * 1993-12-28 1995-08-04 Nippon Maikuronikusu:Kk プローブカード及び検査方法
JPH10206463A (ja) 1997-01-20 1998-08-07 Micronics Japan Co Ltd 検査用ヘッド
US20040056676A1 (en) 1997-04-08 2004-03-25 Root Bryan J. Probe title for probing semiconductor wafer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661136A (en) * 1979-10-25 1981-05-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor test equipment
US4516072A (en) * 1982-11-22 1985-05-07 Amp Incorporated Device for use in testing printed circuit board components
US5355079A (en) * 1993-01-07 1994-10-11 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuit devices
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
JPH09172143A (ja) 1995-12-19 1997-06-30 Mitsubishi Electric Corp 半導体集積回路装置及びそのテスト方法
US5917330A (en) * 1996-01-17 1999-06-29 Miley; David M. Probe ring having electrical components affixed thereto and related apparatus and processes
JP4010588B2 (ja) * 1996-12-19 2007-11-21 株式会社日本マイクロニクス 検査用ヘッド
JPH11125646A (ja) * 1997-10-21 1999-05-11 Mitsubishi Electric Corp 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6462569B2 (en) * 2001-02-20 2002-10-08 Andy Chen Probe card
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Ｏｋｉセミコンダクタ株式会社 プローブカード用基板
JP2003107131A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp 半導体検査装置及び半導体検査方法
JP2003287553A (ja) * 2002-03-28 2003-10-10 Fujitsu Ltd プローブカード及びそれを製造するための基板
US6864696B2 (en) * 2002-10-31 2005-03-08 Agilent Technologies, Inc. High density, high frequency, board edge probe
JP3745750B2 (ja) * 2003-06-27 2006-02-15 東芝テリー株式会社 表示パネルの検査装置および検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276656A (ja) * 1990-03-26 1991-12-06 Fujitsu Ltd 半導体試験装置
JPH07201935A (ja) * 1993-12-28 1995-08-04 Nippon Maikuronikusu:Kk プローブカード及び検査方法
JPH10206463A (ja) 1997-01-20 1998-08-07 Micronics Japan Co Ltd 検査用ヘッド
US20040056676A1 (en) 1997-04-08 2004-03-25 Root Bryan J. Probe title for probing semiconductor wafer

Also Published As

Publication number Publication date
JPWO2008120302A1 (ja) 2010-07-15
US20090267630A1 (en) 2009-10-29
CN101601128A (zh) 2009-12-09
US8159250B2 (en) 2012-04-17
JP4850284B2 (ja) 2012-01-11
CN101601128B (zh) 2011-09-28
KR20100004932A (ko) 2010-01-13
WO2008120302A1 (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US4780670A (en) Active probe card for high resolution/low noise wafer level testing
US7898276B2 (en) Probe card with stacked substrate
JP3388307B2 (ja) プローブカード及びその組立方法
US6946860B2 (en) Modularized probe head
JP2009541715A (ja) プローブ・カード基板上のタイル角部のソーイング
JP4343256B1 (ja) 半導体装置の製造方法
US7948253B2 (en) Probe assembly
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
JP4455940B2 (ja) 電気的接続装置
KR101106607B1 (ko) 반도체 장치의 시험 장치
US7559773B2 (en) Electrical connecting apparatus
JPH04363671A (ja) プローブボード
US8476919B2 (en) Prober unit
JPS612338A (ja) 検査装置
JP2004138576A (ja) 電気的接続装置
US5880591A (en) System for circuit modules having a plurality of independently positionable probes
KR101531767B1 (ko) 프로브 카드
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
JP4492976B2 (ja) 半導体装置
JP2010054487A (ja) プローバ装置
JPH10282147A (ja) 平板状被検査体の試験用ヘッド
JP2011075489A (ja) プローブカード用基板およびプローブカード
TW202429093A (zh) 電性連接裝置
JPS62173733A (ja) 高速信号測定装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20090730

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090730

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161220

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171219

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191021