[go: up one dir, main page]

KR101105925B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101105925B1
KR101105925B1 KR1020040086277A KR20040086277A KR101105925B1 KR 101105925 B1 KR101105925 B1 KR 101105925B1 KR 1020040086277 A KR1020040086277 A KR 1020040086277A KR 20040086277 A KR20040086277 A KR 20040086277A KR 101105925 B1 KR101105925 B1 KR 101105925B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
liquid crystal
source
drain
Prior art date
Application number
KR1020040086277A
Other languages
English (en)
Other versions
KR20060037117A (ko
Inventor
손충용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040086277A priority Critical patent/KR101105925B1/ko
Priority to US11/172,481 priority patent/US7728916B2/en
Publication of KR20060037117A publication Critical patent/KR20060037117A/ko
Application granted granted Critical
Publication of KR101105925B1 publication Critical patent/KR101105925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 구동회로부의 면적을 최소화시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
본 발명은 다수개의 박막 트랜지스터가 하나의 게이트 전극을 공통으로 사용하여 병렬로 연결된 구조의 스위칭소자를 가지는 구동회로가 액정패널 상에 형성된 액정표시장치에 있어서, 상기 스위칭소자는 기판 상에 형성된 게이트 전극과; 상기 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체패턴과; 상기 반도체 패턴상에 형성되며 서로 마주봄과 아울러 같은 방향으로 밴딩된 다수의 소스전극 및 드레인 전극을 구비하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 종래의 액정표시장치의 구성을 개략적으로 도시한 평면도이다.
도 2는 게이트 구동회로가 액정패널내에 형성된 액정표시장치를 개략적으로 도시한 평면도이다.
도 3은 게이트 구동회로, 데이터 구동회로 및 구동회로 중 적어도 어느 하나가 액정패널내에 형성된 액정표시장치를 개략적으로 도시한 평면도이다.
도 4는 액정표시장치의 구동회로에 형성된 다수의 박막 트랜지스터로 이루어진 스위칭소자를 도시한 평면도이다.
도 5는 도 4에 도시된 스위칭소자의 Ⅰ-Ⅰ'선을 절단하여 도시된 단면도이다.
도 6은 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 7은 도 6에 도시된 스위칭소자를 구체적으로 나타내는 평면도 및 단면도이다.
도 8a 내지 도 8c는 도 7에 도시된 스위칭소자의 제조방법을 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
5 : 액정패널 1 : 하부기판
2 : 상부기판 13 : 데이터 TCP
15 : 데이터 드라이브 IC 31 : 데이터 PCB
23 : 게이트 TCP 25 : 게이트 드라이브 IC
56,156 : 게이트 전극 52,152: 게이트 라인
60,160: 소스 전극 72,172; 소스전극
68,168; 반도체 패턴
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로부의 면적을 최소화시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(5)과 이 액정패널을 구동하기 위한 구동회로부(7)를 구비한다.
액정패널(5)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이 트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(5)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. TFT의 게이트전극은 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. TFT는 게이트라인에 공급되는 게이트하이전압(Vgh)에 응답하여 데이터라인에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. 즉, 액정셀들은 TFT가 게이트라인에 순차적으로 공급되는 게이트하이전압(Vgh)에 의해 턴-온된 때에 데이터라인으로부터의 해당 화소전압을 충전하여 다시 TFT가 턴-온될 때가지 충전전압을 유지하게 된다. 임의의 n번째 게이트라인의 액정셀에 충전된 화소전압은 해당 화소전극과 이전단 게이트라인과의 중첩에 의해 형성되어진 스토리지캐패시터(Cst)에 의해 유지되게 된다. 프레임마다 게이트라인들 각각에는 통상 해당 게이트라인이 구동되는 시점, 즉 화소전극에 화소전압이 인가되게 하는 1수평주기(1H) 동안에만 게이트하이전압(Vgh)이 공급되고 나머지 기간에는 게이트로우전압(Vgl)이 공급된다. 스토리지캐패시터(Cst)는 이전단 게이트라인에 공급되는 게이트로우전압(Vgl)에 의해 현재단 화소전극에 충전된 전압을 유지하게 된다.
구동회로부(7)는 게이트라인들을 구동하기 위한 게이트 드라이버(27)와, 데이터라인들을 구동하기 위한 데이터 드라이버(17)와, 게이트 드라이버(27)와 데이 터 드라이버(17)를 제어하기 위한 타이밍 제어부(11)와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부(도시하지 않음)를 구비한다. 타이밍 제어부(11)는 게이트 드라이버(27) 및 데이터 드라이버(17)의 구동 타이밍을 제어함과 아울러 데이터 드라이버(17)에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요로하는 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버(27)는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버(17)는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널(5)과 직접 접속되는 데이터 드라이버(17)와 게이트 드라이버(27)는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC(15)와 게이트 드라이브 IC(25) 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP(13,23)를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC(15,25)들은 TCP(13,23)에 접속되어진 PCB(Printed Circuit Board)(31,33)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC(25)들은 데이 터 PCB(31)에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부(11)로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC(25)들은 게이트 PCB(33)에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
이와 같은 액정표시장치는 박형화 및 제작비용 감소를 위해 최근에는 도 2에 도시된 바와 같이 게이트 구동회로를 액정패널에 형성하거나 더 나아가, 도 3에 도시된 바와 같이 액정패널에 게이트 구동회로 뿐만 아니라, 부분적으로 데이터 구동회로를 형성하는 구조로 발전해 가고 있다.
한편, 이와 같은 액정표시장치의 구동회로부에는 미국 특허발명 US 6,552,768에서 제안된 바 있는 하나의 거대 박막 트랜지스터로 이루어진 스위칭소자가 이용된다. 이러한, 거대 박막 트랜지스터에는 빠른 응답속도를 갖지만 실리콘층을 레이저로 결정화하는 등의 공정상의 어려움이 있는 폴리 실리콘보다 공정상의 간편함과 비교적 균일성이 좋은 비정질 실리콘이 이용된다.
도 4는 도 3에 도시된 하나의 박막 트랜지스터로 이루어진 스위칭소자(50)를 구체적으로 나타내는 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ'선을 절단하여 도시한 단면도이다.
도 4 및 5에 도시된 하나의 박막 트랜지스터로 이루어진 스위칭소자(50)는 하부기판(51) 위에 형성된 게이트 전극(56), 소스 라인(64)과 접속된 소스전극(60), 소스전극(60)과 마주보며 드레인 라인(73)에 접속된 드레인 전극(72)과, 게 이트 전극(56)과 게이트 절연막(44)을 사이에 두고 소스전극(60)과 드레인 전극(72) 사이에 채널(82)을 형성하는 반도체층(68)을 구비한다. 여기서, 반도체층(68)은 활성층(45)과, 소스전극(60) 및 드레인전극(72)과 오믹접촉을 위한 오믹접촉층(46)이 적층된 구조를 갖는다. 여기서, 구동회로의 스위칭소자(50)는 비교적 높은 전류구동이 요구되므로 이를 위해 상대적으로 큰 채널폭(W1)을 갖는다. 예를 들어, 화소영역에 형성되는 박막 트랜지스터의 채널폭은 수 내지 수십㎛ 정도임에 반해 구동회로에 스위칭소자의 채널폭(W1)은 수백 내지 수만㎛ 정도이다.
이러한, 도 2 및 도 3에 도시된 바와 같이 구동회로부가 액정패널에 형성되는 경우 회로구동부가 차지하는 면적만큼 화상표시영역의 외곽부 폭이 넓어져 불필요한 부분의 패널크기가 커지는 문제점이 있다.
따라서, 본 발명의 목적은 구동회로부의 면적을 최소화시킬 수 있는 액정표시장치 및 그 제조방법를 제공하는 것이다.
상기 목적들을 달성하기 위하여, 본 발명은 다수개의 박막 트랜지스터가 하나의 게이트 전극을 공통으로 사용하여 병렬로 연결된 구조의 스위칭소자를 가지는 구동회로가 액정패널 상에 형성된 액정표시장치에 있어서, 상기 스위칭소자는 기판 상에 형성된 게이트 전극과; 상기 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체패턴과; 상기 반도체 패턴상에 형성되며 서로 나란하게 마주봄과 아울러 같은 방향으로 밴딩된 다수의 소스전극 및 드레인 전극을 구비하는 것을 특징으로 한다.
상기 다수의 소스전극이 공통으로 접속된 소스라인과; 상기 다수의 드레인전극이 공통으로 접속됨과 아울러 상기 소스라인과 나란한 드레인라인을 구비하며, 상기 소스전극은 상기 소스라인과 제1 경사각을 이루며 접속되고, 상기 드레인 전극은 상기 드레인 라인과 제2 경사각을 이루며 접속되는 것을 특징으로 한다.
상기 반도체 패턴은 상기 밴딩된 소스전극 및 드레인 전극 사이에 마련되는 채널을 구비하는 것을 특징으로 한다.
상기 채널은 상기 소스전극 및 드레인전극의 밴딩방향과 같은 방향으로 밴딩된 것을 특징으로 한다.
상기 구동회로는 게이트 구동회로를 포함하는 것을 특징으로 한다.
상기 제1 경사각 및 제2 경사각은 서로 동일하며 30°~60°정도인 것을 특징으로 한다.
상기 소스전극 및 드레인 전극은 "V"형태로 밴딩된 것을 특징으로 한다.
상기 게이트 전극 및 반도체 패턴은 상기 소스전극 및 드레인 전극의 밴딩방향과 동일방향으로 밴딩된 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 밴딩된 형태의 채널을 가지는 스위치소자를 포함하는 구동회로를 액정패널 상에 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 스위치 소자는 서로 마주봄과 아울러 같은 방향으로 밴딩된 다수의 소스전극 및 드레인 전극을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 6 내지 8c를 참조하여 상세히 설명하기로 한다.
도 6은 본 발명의 실시예에 따른 액정표시장치를 간략하게 나타내는 도면이다.
도 6에 도시된 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널(105)과, 액정패널(105)을 상에 형성된 게이트 구동회로부(127) 및 데이터 구동회로부(117)를 구비한다. 여기서, 액정패널(5)에 상에 게이트 구동회로부(127) 및 데이터 구동회로부(117) 중 적어도 어느 하나만이 형성될 수 도 있다.
액정패널(105)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(105)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. TFT의 게이트전극은 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. TFT는 게이트라인에 공급되는 게이트하이전압(Vgh)에 응답하여 데이터라인에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. 즉, 액정셀들은 TFT가 게이트라인에 순차적으로 공급되는 게이트하이전압(Vgh)에 의해 턴-온된 때에 데이터라인으로부터의 해당 화소전압을 충전하여 다시 TFT가 턴-온될 때가지 충전전압을 유지하게 된다. 임의의 n번째 게이트라인의 액정셀에 충전된 화소전압은 해당 화소전극과 이전단 게이트라인과의 중첩에 의해 형성되어진 스토리지캐패시터(Cst)에 의해 유지되게 된다. 프레임마다 게이트라인들 각각에는 통상 해당 게이트라인이 구동되는 시점, 즉 화소전극에 화소전압이 인가되게 하는 1수평주기(1H) 동안에만 게이트하이전압(Vgh)이 공급되고 나머지 기간에는 게이트로우전압(Vgl)이 공급된다. 스토리지캐패시터(Cst)는 독립 스토리지 라인에 의해 스토리지신호가 항상 인가됨에 의한 충전전압을 유지하는 경우(storage on common방식)와 전단 게이트 라인에 공급되는 게이트 로우전압에 의해 현재단 화소전극에 충전된 전압을 유지하는 경우(storage on gate 방식)모두 해당된다. 이 스토리지캐패시터(Cst)는 이전단 게이트라인에 공급되는 게이트로우전압(Vgl)에 의해 현재단 화소전극에 충전된 전압을 유지하게 된다.
게이트 구동회로부(127)는 액정패널(105)의 게이트라인들을 구동하기 위한 게이트 신호를 게이트 라인에 공급하고, 데이터 구동회로부(117)는 액정패널(105)의 데이터라인들을 구동하기 위한 데이터 신호를 데이터 라인에 공급하는 역할을 한다.
이러한, 게이트 및 데이터 구동회로부(127,117)에는 하나의 거대 박막 트랜 지스터로 이루어진 스위칭소자(150)가 이용된다. 이러한, 거대 박막 트랜지스터에는 빠른 응답속도를 갖지만 실리콘층을 레이저로 결정화하는 등의 공정상의 어려움이 있는 폴리 실리콘보다 공정상의 간편함과 비교적 균일성이 좋은 비정질 실리콘이 이용된다.
도 7은 도 6에 도시된 스위칭소자를 구체적으로 나타내는 평면도 및 단면도이다.
도 7에 도시된 스위칭소자(150)는 다수개의 박막 트랜지스터가 하나의 게이트 전극(156)을 공통으로 사용하여 병렬로 연결된 구조로써 비교적 높은 전압의 스위칭을 위해 상대적으로 큰 채널폭(W2)을 갖는다.
이러한, 스위칭소자(150)는 기판(151) 상에 형성된 게이트 전극(156), 게이트 전극(156)을 덮도록 형성된 게이트 절연막(144), 게이트 절연막(144)을 사이에 두고 게이트 전극(156)과 중첩되는 반도체패턴(168), 반도체패턴(168) 상에 형성되며 서로 지그재그 형태, "V" 및 "U" 형태 등으로 마주봄과 아울러 제1 방향(X)으로 돌출되도록 밴딩된 영역(C)을 가지는 다수의 소스전극(160) 및 드레인 전극(172), 다수의 소스전극(160)이 공통으로 접속된 소스라인(164), 다수의 드레인 전극(172)이 공통으로 접속된 드레인 라인(173)을 가진다.
게이트전극(156)은 기판(151) 상에 직접 형성되며 다수의 박막 트랜지스터를 병렬로 접속시킨다. 반도체패턴(168)은 활성층(145)과, 소스전극(160) 및 드레인전극(172)과 오믹접촉을 위한 오믹접촉층(146)이 적층된 구조를 갖는다. 여기서, 게이트전극(156) 및 반도체패턴(168) 각각은 소스전극(160) 및 드레인전극(172)의 밴딩방향과 동일한 방향으로 돌출되도록 밴딩되게 형성되며, 게이트전극(156)이 반도체패턴(168) 보다 넓은 폭으로 형성되어 누설전류를 감소시킬 수 도 있고, 게이트전극(156)의 폭을 감소시겨 박막 트랜지스터의 면적을 감소시킬 수 도 있다. 여기서, 게이트전극(156) 및 반도체패턴(168) 각각은 서로 마주하며 배치되고 서로 동일한 방향으로 밴딩된 밴딩면들과 상기 밴딩면들을 서로 연결하며 마주하는 측면들을 포함한다. 여기서, 상기 밴딩면들은 상기 소스전극 및 드레인 전극의 밴딩 영역과 동일한 방향으로 돌출되도록 밴딩된다. 상기 밴딩면과 상기 밴딩 영역은 나란하게 배치된다.
다수의 소스전극(160) 및 드레인 전극(172)들은 특정방향으로 꺽여지게 형성됨으로써 소스전극(160) 및 드레인 전극(172) 사이에 형성되는 채널(182)폭(W2)을 종래에 비에 넓힐 수 있는 역할을 한다. 그 결과, 소스라인(164)과 드레인라인(173) 사이의 거리가 종래비해 좁아질 수 있게됨으로써 구동회로부가 액정패널 상에 차지하는 면적이 감소된다.
다시 말해서, 소스라인(164)과 드레인라인(173) 사이의 거리가 좁아지더라도 채널(182)이 밴딩된 구조로 형성됨으로써 높은 전압의 스위칭을 하기 위한 채널폭(W2)이 마련될 수 있게 된다. 이로써, 구동회로부가 액정패널(105) 상에 차지하는 면적이 감소됨으로써 액정패널(105)의 표시영역 외곽부 면적이 좁아질 수 있고, 액정표시장치를 콤팩트(compact)화 할 수 있게 된다.
여기서, 각각의 소스전극(160)은 소스라인(164)과 이루는 제1 경사각(α)과, 각각의 드레인 전극(172)과 드레인라인(173)이 이루는 제2 경사각(β)은 서로 동일하다. 예를 들어, 제1 경사각(α) 및 제2 경사각(β)은 30°~60°정도이다.
도 8a 내지 도 8c는 도 6에 도시된 스위칭소자의 제조방법을 설명하기 위한 평면도 및 단면도이다.
기판(151) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 8a에 도시된 바와 같이 게이트 전극(156)이 형성된다. 여기서, 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
게이트 전극(156)이 형성된 기판(151) 상에 게이트 절연막(144)이 형성된다. 게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
게이트 절연막(144)이 형성된 기판(151) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다.
비정질 실리콘층 및 n+ 비정질실리콘층 위에 마스크를 이용한 포토리쏘그래피공정 및 식각공정을 이용하여 패터닝된다. 이에 따라, 도 8b에 도시된 바와 반도체패턴(168)이 형성된다. 반도체패턴(168)은 활성층(145) 및 오믹접촉층(146)이 이중으로 적층된 구조를 갖는다.
반도체패턴(168)이 형성된 기판(151) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 소스/드레인 금속층이 전면 형성된다.
소스/드레인 금속층 위에 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴이 형성된 후 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝된다. 이에 따라, 소정간격을 두고 서로 나란하게 위치하는 소스라인(164) 및 드레인 라인(173), 소스라인(164)과 제1 경사각을 이루며 공통으로 접속됨과 동시에 제1 방향(X)으로 밴딩된 구조를 가지는 다수의 소스전극(160), 상기 드레인 라인(173)과 제2 경사각을 이루며 공통으로 접속됨과 동시에 상기 제1 방향(X)으로 밴딩된 다수의 드레인 전극(170)이 형성된다.
그 다음, 소스 전극(160) 및 드레인 전극(172)을 마스크로 채널부(182)의 오믹접촉층(146)이 식각됨으로써 도 8c에 도시된 바와 같이 채널부(182)의 활성층(114)이 노출된다. 여기서, 소스/드레인 금속으로는 크롬(Cr), 몰리브덴(Mo), 탈륨, 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 알루미늄계 금속 등이 단일층 또는 이중층 구조로된 경우 등이 이용된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 구동회로에 스위칭소자는 서로 나란하게 마주봄과 아울러 같은 방향으로 밴딩된 다수의 소스전극 및 드레인 전극을 구비함으로써 밴딩된 구조의 채널이 형성된다. 이에 따라, 채널폭은 종래에 비에 넓힐 수 있게됨과 동시에 소스라인과 드레인라인 사이의 거리가 좁아질 수 있게됨으로써 구동회로부가 액정패널 상에 차지하는 면적이 감소되게 된다. 이로써, 구동회로부가 액정패널 상에 차지하는 면적이 감소됨으로써 액정패널의 표시영역의 외곽부 폭이 좁아질 수 있어 액정표시장치를 콤팩트(compact)화 할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (11)

  1. 다수개의 박막 트랜지스터가 하나의 게이트 전극을 공통으로 사용하여 병렬로 연결된 구조의 스위칭소자를 가지는 구동회로가 액정패널 상에 형성된 액정표시장치에 있어서,
    상기 스위칭소자는
    기판 상에 형성된 게이트 전극과;
    상기 게이트 전극을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체패턴과;
    상기 반도체 패턴상에 서로 교대로 형성되며 서로 나란하게 마주봄과 아울러 같은 방향으로 밴딩된 다수의 소스전극 및 드레인 전극과;
    상기 밴딩된 소스전극 및 드레인 전극 사이의 반도체 패턴상에 마련되는 채널을 구비하며,
    상기 소스 전극 및 드레인 전극 각각은 서로 동일한 방향으로 돌출되도록 밴딩되며 서로 나란하게 배치되는 밴딩영역들을 구비하고,
    상기 채널은 상기 소스전극 및 드레인 전극의 밴딩영역들과 같은 방향으로 돌출되며 밴딩된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 소스전극이 공통으로 접속된 소스라인과;
    상기 다수의 드레인전극이 공통으로 접속됨과 아울러 상기 소스라인과 나란한 드레인라인을 구비하며,
    상기 소스전극은 상기 소스라인과 제1 경사각을 이루며 접속되고,
    상기 드레인 전극은 상기 드레인 라인과 제2 경사각을 이루며 접속되는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 구동회로는 게이트 구동회로를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 2 항에 있어서,
    상기 제1 경사각 및 제2 경사각은 서로 동일하며 30°~60°정도인 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 소스전극 및 드레인 전극은 "V" 및 "U" 중 어느 하나의 형태로 밴딩된 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 게이트 전극 및 반도체 패턴 각각은 상기 소스전극 및 드레인 전극의 밴딩 영역과 동일한 방향으로 돌출되며 밴딩된 것을 특징으로 하는 액정표시장치.
  9. 다수개의 박막 트랜지스터가 하나의 게이트 전극을 공통으로 사용하여 병렬로 연결된 구조의 스위칭소자를 가지는 구동회로를 액정패널 상에 형성하는 액정표시장치의 제조방법에 있어서,
    상기 스위칭 소자를 형성하는 단계는
    기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체 패턴을 형성하는 단계; 및
    상기 반도체 패턴 상에 서로 교대로 배치되며 서로 나란하게 마주봄과 아울러 같은 방향으로 돌출되며 밴딩되도록 다수의 소스 전극과 드레인 전극을 형성하는 단계;
    를 포함하며,
    상기 밴딩된 소스전극 및 드레인 전극 사이의 반도체 패턴 상에 채널이 형성되며,
    상기 채널은 상기 소스 전극 및 드레인 전극의 벤딩 영역과 동일한 방향으로 돌출되도록 밴딩된 형태로 다수개 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 게이트 전극 및 반도체 패턴 각각은 서로 마주하며 배치되고 서로 동일한 방향으로 밴딩된 밴딩면들과 상기 밴딩면들을 서로 연결하며 마주하는 측면들을 포함하며, 상기 밴딩면들은 상기 소스전극 및 드레인 전극의 밴딩 영역과 나란하게 배치되는 것을 특징으로 하는 액정표시장치.
KR1020040086277A 2004-10-27 2004-10-27 액정표시장치 및 그 제조방법 KR101105925B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040086277A KR101105925B1 (ko) 2004-10-27 2004-10-27 액정표시장치 및 그 제조방법
US11/172,481 US7728916B2 (en) 2004-10-27 2005-06-30 Liquid crystal display device having bent source electrode and bent drain electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086277A KR101105925B1 (ko) 2004-10-27 2004-10-27 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060037117A KR20060037117A (ko) 2006-05-03
KR101105925B1 true KR101105925B1 (ko) 2012-01-17

Family

ID=36205835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086277A KR101105925B1 (ko) 2004-10-27 2004-10-27 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7728916B2 (ko)
KR (1) KR101105925B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697081B2 (en) * 2006-07-27 2010-04-13 Hannstar Display Corporation Pixel structure of liquid crystal display comprising V-shaped drain and source electrodes and method for activating a state transition of a liquid crystal layer
KR101308455B1 (ko) * 2007-03-07 2013-09-16 엘지디스플레이 주식회사 액정 표시장치
TWI483038B (zh) 2008-11-28 2015-05-01 Semiconductor Energy Lab 液晶顯示裝置
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR102274834B1 (ko) * 2014-09-12 2021-07-09 삼성디스플레이 주식회사 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
JP2016109845A (ja) * 2014-12-05 2016-06-20 株式会社ジャパンディスプレイ 表示装置
KR102366708B1 (ko) 2015-06-22 2022-02-22 마루젠 세끼유가가꾸 가부시키가이샤 전자 재료용 중합체의 제조 방법 및 그 제조 방법에 의해 얻어진 전자 재료용 중합체
KR102481378B1 (ko) * 2015-12-10 2022-12-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078266A (ko) * 1998-03-26 1999-10-25 다카노 야스아키 표시 장치의 드라이버 회로
WO2004023561A1 (en) * 2002-08-30 2004-03-18 Sharp Kabushiki Kaisha Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4104800B2 (ja) * 1999-12-08 2008-06-18 三菱電機株式会社 液晶表示装置およびｔｆｔパネル
KR100372577B1 (ko) * 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
KR100442489B1 (ko) * 2001-06-11 2004-07-30 엘지.필립스 엘시디 주식회사 액정표시소자
TWI237138B (en) * 2001-11-20 2005-08-01 Hannstar Display Corp Structural arrangement of electrode in an in-plane switching mode wide-view liquid crystal display
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
JP2005136017A (ja) * 2003-10-29 2005-05-26 Hitachi Displays Ltd 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078266A (ko) * 1998-03-26 1999-10-25 다카노 야스아키 표시 장치의 드라이버 회로
WO2004023561A1 (en) * 2002-08-30 2004-03-18 Sharp Kabushiki Kaisha Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus

Also Published As

Publication number Publication date
US7728916B2 (en) 2010-06-01
US20060087599A1 (en) 2006-04-27
KR20060037117A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US7704768B2 (en) Method of fabricating liquid crystal display
US7354807B2 (en) Method of fabricating liquid crystal display panel
US10223958B2 (en) Display device and driving method thereof
US7684006B2 (en) Chip on glass type liquid crystal display device and method for fabricating the same
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US20040051836A1 (en) Substrate for a display device, liquid crystal display device and method of manufacturing the same
US20070138476A1 (en) Thin film transistor array substrate and fabricating method thereof
TWI489188B (zh) 具有增加開口率之液晶顯示器
US7700949B2 (en) Thin film transistor array substrate, method for manufacturing the same, liquid crystal display having the substrate, and method for manufacturing the liquid crystal display
KR20080028042A (ko) 박막트랜지스터 기판 및 그 제조 방법
US7738071B2 (en) Method of forming fine pattern, liquid crystal device having a fine pattern and fabricating method thereof
US7687835B2 (en) Liquid crystal display panel
KR100940987B1 (ko) 액정표시장치
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
KR101105925B1 (ko) 액정표시장치 및 그 제조방법
WO2005036653A1 (en) Thin film transistor, thin film transistor array panel, and display device
US6653159B2 (en) Method of fabricating a thin film transistor liquid crystal display
US6838699B2 (en) Electro-optical device with undercut-reducing thin film pattern and reticle
KR20040055188A (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR101048983B1 (ko) 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법
KR100381053B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041027

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091009

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041027

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110210

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110902

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221017