[go: up one dir, main page]

KR101104021B1 - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR101104021B1
KR101104021B1 KR1020050031592A KR20050031592A KR101104021B1 KR 101104021 B1 KR101104021 B1 KR 101104021B1 KR 1020050031592 A KR1020050031592 A KR 1020050031592A KR 20050031592 A KR20050031592 A KR 20050031592A KR 101104021 B1 KR101104021 B1 KR 101104021B1
Authority
KR
South Korea
Prior art keywords
connection
layer
circuit board
printed circuit
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050031592A
Other languages
Korean (ko)
Other versions
KR20060109366A (en
Inventor
이성규
황정호
명세호
편성일
임성배
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050031592A priority Critical patent/KR101104021B1/en
Publication of KR20060109366A publication Critical patent/KR20060109366A/en
Application granted granted Critical
Publication of KR101104021B1 publication Critical patent/KR101104021B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. 본 발명은 표면에 회로패턴(24)이 구비되는 적어도 하나 이상의 절연층(22)과 상기 절연층(22)을 관통하여 회로패턴(24)을 연결하는 연결범프(26)부가 구비되는 내층부(21)와; 상기 내층부(21)의 표면에 부착되는 것으로, 상기 내층부(21) 표면의 회로패턴(24)을 보호하는 표피절연층(36)을 구비하고, 상기 표피절연층(36)의 표면에는 실장되는 부품과의 전기적 연결을 위한 연결패드(32)가 구비되며, 상기 연결패드(32)는 상기 표피절연층(36)을 관통하는 외층연결범프(34)를 통해 상기 내층부(21)의 회로패턴(24)과 전기적으로 연결되는 외층부(30)를; 포함하여 구성된다. 이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법을 사용하면 인쇄회로기판의 크기를 소형화할 수 있고, 인쇄회로기판의 표면을 다양한 자재로 형성할 수 있어 인쇄회로기판의 품질 및 원가를 낮출 수 있는 이점이 있다.The present invention relates to a printed circuit board and a method of manufacturing the same. According to an embodiment of the present invention, an inner layer part including at least one insulating layer 22 having a circuit pattern 24 on a surface thereof and a connection bump 26 part connecting the circuit pattern 24 through the insulating layer 22 may be provided. 21); It is attached to the surface of the inner layer portion 21, and provided with a skin insulation layer 36 to protect the circuit pattern 24 on the surface of the inner layer portion 21, the surface of the skin insulation layer 36 is mounted A connection pad 32 is provided for electrical connection with a component to be formed, and the connection pad 32 is a circuit of the inner layer part 21 through an outer layer connection bump 34 passing through the skin insulation layer 36. An outer layer portion 30 electrically connected to the pattern 24; . By using the method of manufacturing a printed circuit board according to the present invention having such a configuration, the size of the printed circuit board can be miniaturized, and the surface of the printed circuit board can be formed of various materials, thereby improving the quality and cost of the printed circuit board. There is an advantage that can be lowered.

인쇄회로기판, 연결패드, 솔더레지스트, 면적 Printed circuit board, connection pad, solder resist, area

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and making method the same}Printed circuit board and making method the same

도 1은 종래 기술에 의한 인쇄회로기판의 구성을 보인 단면도.1 is a cross-sectional view showing the configuration of a printed circuit board according to the prior art.

도 2는 종래 기술에 의한 인쇄회로기판의 구성을 보인 평면도.Figure 2 is a plan view showing the configuration of a printed circuit board according to the prior art.

도 3은 본 발명에 의한 인쇄회로기판의 바람직한 실시예를 보인 단면도.3 is a cross-sectional view showing a preferred embodiment of a printed circuit board according to the present invention.

도 4a에서 도 4f는 본 발명에 의한 인쇄회로기판 제조방법의 바람직한 실시예를 순차적으로 보인 공정도.Figure 4a to 4f is a process diagram showing a preferred embodiment of a printed circuit board manufacturing method according to the present invention sequentially.

도 5a에서 도 5e는 본 발명에 의한 인쇄회로기판 제조방법의 다른 실시예를 순차적으로 보인 공정도.5a to 5e are sequential views showing another embodiment of the method of manufacturing a printed circuit board according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 인쇄회로기판 21: 내층부20: printed circuit board 21: inner layer

22: 절연층 24: 회로패턴22: insulating layer 24: circuit pattern

26: 연결범프 30,30': 외층부26: connection bump 30,30 ': outer layer

31: 금속박판 32: 연결패드31: metal sheet 32: connection pad

34: 외층연결범프 36: 표피절연층34: outer connection bump 36: skin insulation layer

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 내부에 회로패턴이 형성되고 표면에 연결패드가 형성되며 상기 연결패드에 각종 부품이 실장될 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a method of manufacturing the circuit pattern is formed therein, the connection pad is formed on the surface and the various components can be mounted on the connection pad.

도 1 및 도 2에는 종래 기술에 의한 인쇄회로기판의 구조가 단면도 및 평면도로 도시되어 있다. 이에 따르면, 인쇄회로기판(1)은 각각의 절연층(3) 표면에 회로패턴(5)이 형성된다. 상기 회로패턴(5)중 서로 다른 절연층(3)상에 있는 것은 상기 절연층(3)을 관통하여 형성된 연결범프(6)에 의해 전기적으로 연결된다. 물론 서로 다른 절연층(3)상에 있는 회로패턴(5)은 상기 연결범프(6)대신에 관통홀이나 블라인드비어홀에 형성된 회로패턴을 통해 서로 연결될 수 있다.1 and 2 show the structure of a conventional printed circuit board in a sectional view and a plan view. According to this, the printed circuit board 1 has a circuit pattern 5 formed on the surface of each insulating layer 3. The ones on the different insulating layers 3 of the circuit patterns 5 are electrically connected by connecting bumps 6 formed through the insulating layers 3. Of course, the circuit patterns 5 on the different insulating layers 3 may be connected to each other through circuit patterns formed in through-holes or blind-via holes instead of the connection bumps 6.

인쇄회로기판(1)의 표면에는 다른 부품과의 전기적 연결을 위한 연결패드(7)가 형성된다. 상기 연결패드(7)는 인쇄회로기판(1)의 표면에 형성되는 것으로, 일종의 회로패턴이다. 상기 연결패드(7)에는 예를 들어 반도체칩과의 연결을 위한 리드나 볼, 그리고 골드와이어 등이 연결될 수 있다.A connection pad 7 is formed on the surface of the printed circuit board 1 for electrical connection with other components. The connection pad 7 is formed on the surface of the printed circuit board 1 and is a kind of circuit pattern. For example, a lead, a ball, a gold wire, or the like for connecting to a semiconductor chip may be connected to the connection pad 7.

한편, 상기 인쇄회로기판(1)의 표면에는 솔더레지스트(9)가 도포된다. 상기 솔더레지스트(9)는 인쇄회로기판(1) 표면의 회로패턴(5)이 외부로 노출되지 않도록 하여 보호하는 역할을 한다. 여기서 상기 솔더레지스트(9)는 상기 연결패드(7)상에는 도포되지 않는다. 이는 상기 연결패드(7)에는 다른 부품이 연결되어야 하기 때문이다.Meanwhile, a solder resist 9 is coated on the surface of the printed circuit board 1. The solder resist 9 serves to protect the circuit pattern 5 on the surface of the printed circuit board 1 from being exposed to the outside. The solder resist 9 is not applied on the connection pad 7. This is because another component must be connected to the connection pad 7.

따라서, 상기 연결패드(7)가 노출되는 면적을 일정 이상으로 유지하기 위해 서 상기 연결패드(7) 근처에는 공차영역(10)을 두어 솔더레지스트(9)가 도포되지 않도록 한다.Therefore, in order to maintain the area where the connection pad 7 is exposed to a predetermined value or more, the tolerance region 10 is provided near the connection pad 7 so that the solder resist 9 is not applied.

그러나 상기한 바와 같은 종래 기술에 의한 인쇄회로기판에서는 다음과 같은 문제점이 있다.However, the above-described printed circuit board according to the related art has the following problems.

즉, 종래 기술에서는 상기 연결패드(7)를 먼저 형성하고 솔더레지스트(9)를 최종적으로 도포하므로, 상기 연결패드(7)가 정확하게 노출되도록 하기 위해 솔더레지스트(9)가 도포되지 않는 공차영역(10)을 두는데, 이와 같은 공차영역(10)에는 회로패턴(5)이 형성될 수 없다. 따라서, 연결패드(7)와 연결패드(7)사이를 회로패턴(5)이 통과하도록 형성되는 경우에, 상기 회로패턴(5)과 연결패드(7)들 사이에는 상대적으로 넓은 간격이 유지되어야 한다.That is, in the related art, since the connection pad 7 is first formed and the solder resist 9 is finally applied, a tolerance region in which the solder resist 9 is not applied in order to expose the connection pad 7 accurately ( 10), the circuit pattern 5 cannot be formed in the tolerance region 10 as described above. Therefore, when the circuit pattern 5 is formed to pass between the connection pad 7 and the connection pad 7, a relatively wide gap must be maintained between the circuit pattern 5 and the connection pads 7. do.

이를 더 상세히 설명하면, 연결패드(7)의 사이를 회로패턴(5)이 통과하도록 하기 위해서는 각각의 연결패드(7) 가장자리에 형성되는 공차영역(10)을 확보해야 하고, 또한 상기 회로패턴(5)의 양단과 공차영역(10)의 사이에도 소정의 폭을 확보해야 하므로 상대적으로 인쇄회로기판(1)의 크기가 커지는 문제점이 있다.In more detail, in order for the circuit pattern 5 to pass between the connection pads 7, the tolerance area 10 formed at each edge of each connection pad 7 must be secured, and the circuit pattern ( Since a predetermined width must be secured between both ends of the step 5 and the tolerance area 10, there is a problem in that the size of the printed circuit board 1 is relatively increased.

그리고, 상기 인쇄회로기판(1)의 표면에 도포되는 포토솔더레지스트(9)에는 부품의 실장을 위한 솔더링작업 등 온도변화에 의해 주변구조와의 열팽창계수의 차이로 인해 크랙이 발생할 수 있다. 또한 일반적인 포토솔더레지스트(9)는 함습율이 높아, 온도변화에 따른 수분의 부피변화에 의해 크랙이 발생할 수 있다. 이는 인쇄방식으로 도포되는 포토솔더레지스트(9)를 최적의 온도특성을 가지는 재질로 형성할 수 없기 때문이다.In addition, cracks may occur in the photosolder resist 9 applied to the surface of the printed circuit board 1 due to a difference in thermal expansion coefficient with the surrounding structure due to a temperature change such as soldering work for mounting parts. In addition, the general photosolder resist 9 has a high moisture content, and cracks may occur due to the volume change of moisture with temperature change. This is because the photosolder resist 9 coated by the printing method cannot be formed of a material having optimal temperature characteristics.

따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 표면에 형성되는 연결패드 사이의 간격을 최소화하는 것이다.Accordingly, the present invention is to solve the problems of the prior art as described above, to minimize the gap between the connection pads formed on the surface of the printed circuit board.

본 발명의 다른 목적은 인쇄회로기판의 표면을 다양한 자재를 사용하여 형성하도록 하는 것이다.Another object of the present invention is to form a surface of a printed circuit board using a variety of materials.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 표면에 회로패턴이 구비되는 적어도 하나 이상의 절연층과 상기 절연층을 관통하여 회로패턴을 연결하는 연결부가 구비되는 내층부와; 상기 내층부의 표면에 부착되는 것으로, 상기 내층부 표면의 회로패턴을 보호하는 표피절연층을 구비하고, 상기 표피절연층의 표면에는 실장되는 부품과의 전기적 연결을 위한 연결패드가 구비되며, 상기 연결패드는 상기 표피절연층을 관통하는 외층연결범프를 통해 상기 내층부의 회로패턴과 전기적으로 연결되는 외층부를; 포함하여 구성된다.According to a feature of the present invention for achieving the object as described above, the present invention is at least one insulating layer having a circuit pattern on the surface and the inner layer portion provided with a connecting portion for connecting the circuit pattern through the insulating layer; ; It is attached to the surface of the inner layer portion, and provided with a skin insulating layer to protect the circuit pattern on the surface of the inner layer, the surface of the skin insulating layer is provided with a connection pad for electrical connection with the component to be mounted, the connection The pad may include an outer layer part electrically connected to a circuit pattern of the inner layer part through an outer layer connection bump passing through the skin insulation layer. .

상기 연결패드는 상기 표피절연층의 표면에 그 표면이 노출되게 형성된다. The connection pad is formed to expose the surface of the skin insulation layer.

상기 연결패드는 상기 표피절연층의 표면에 그 표면과 측면이 노출되게 형성된다. The connection pad is formed such that its surface and side surfaces are exposed on the surface of the skin insulation layer.

본 발명의 다른 특징에 따르면, 본 발명은 금속박판상에 연결패드를 형성하는 단계와, 상기 연결패드상에 외층 연결범프를 형성하는 단계와, 상기 금속박판의 연결패드가 형성된 면에 금속박판과 대응되는 면적과 소정의 두께를 가지며 절연성 재질인 표피절연층을 형성하는 단계와, 상기 금속박판을 제거하여 상기 연결패드가 표피절연층의 표면으로 노출되게 하여 외층부를 완성하는 단계와, 표면에 회로패턴이 구비되는 절연층이 적어도 하나 이상 구비되고 절연층을 관통하는 연결부가 회로패턴 사이의 전기적 연결을 수행하는 내층부의 표면에 상기 외층부를 부착하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of forming a connection pad on the metal thin plate, forming an outer layer connection bump on the connection pad, and the metal thin plate and the corresponding surface formed on the connection pad of the metal thin plate Forming an outer skin insulating layer of an insulating material having an area and a predetermined thickness, and removing the metal thin plate to expose the connection pad to the surface of the skin insulating layer to complete the outer layer, and a circuit pattern on the surface. At least one insulating layer is provided, and the connecting portion penetrating the insulating layer is configured to include the step of attaching the outer layer portion on the surface of the inner layer portion for performing electrical connection between the circuit pattern.

본 발명의 또 다른 특징에 따르면, 본 발명은 금속박판상에 외층 연결범프를 형성하는 단계와, 상기 금속박판의 외층 연결범프가 형성된 면에 금속박판과 대응되는 면적과 소정의 두께를 가지며 절연성 재질인 표피절연층을 형성하는 단계와, 상기 금속박판을 선택적으로 제거하여 상기 외층 연결범프의 단부에 연결패드가 표피절연층의 외부로 노출되게 형성하여 외층부를 완성하는 단계와, 표면에 회로패턴이 구비되는 절연층이 적어도 하나 이상 구비되고 절연층을 관통하는 연결부가 회로패턴 사이의 전기적 연결을 수행하는 내층부의 표면에 상기 외층부를 부착하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the step of forming the outer layer connecting bumps on the metal sheet, the outer layer connection bumps of the metal sheet having an area and a predetermined thickness corresponding to the thin metal sheet is an insulating material Forming a skin insulation layer, selectively removing the metal thin plate to form a connection pad exposed at the end of the outer layer connection bump to the outside of the skin insulation layer to complete the outer layer portion, and a circuit pattern on the surface At least one insulating layer is provided, and the connecting portion penetrating the insulating layer is configured to include the step of attaching the outer layer portion on the surface of the inner layer portion for performing electrical connection between the circuit pattern.

상기 외층 연결범프와 연결패드는 각각 도금, 에칭, 적층 인쇄중 어느 하나의 방법을 이용하여 형성된다. The outer layer connection bumps and the connection pads are formed using any one of plating, etching, and multilayer printing, respectively.

상기 표피절연층은 절연성재질로 형성되는 것으로, 소정의 두께를 형성된 것이 금속박판에 소정의 압력으로 밀착되어 부착된다. The skin insulation layer is formed of an insulating material, and the one having a predetermined thickness is adhered to the metal thin plate at a predetermined pressure.

상기 표피절연층의 두께는 상기 외층 연결범프가 적어도 표피절연층의 표면에 노출될 수 있도록 설계된다. The thickness of the skin insulation layer is designed such that the outer connection bumps can be exposed at least on the surface of the skin insulation layer.

본 발명의 또 다른 특징에 따르면, 본 발명은 표면에 회로패턴이 구비되는 절연층이 적어도 하나 이상 구비되고, 절연층을 관통하는 연결부가 회로패턴 사이의 전기적 연결을 수행하며, 표면에 표피절연층이 형성되고 표피절연층의 외부로 노출되게 실장되는 부품과의 연결을 위한 연결패드가 구비되는 인쇄회로기판에 있어서, 상기 표피절연층을 먼저 형성하고, 상기 표피절연층의 표면에 연결패드가 노출되도록 한다.According to another feature of the invention, the invention is provided with at least one insulating layer having a circuit pattern on the surface, the connecting portion penetrating the insulating layer performs an electrical connection between the circuit pattern, the surface insulating layer on the surface The printed circuit board is provided with a connection pad for connection with a component mounted to be exposed to the outside of the skin insulation layer, wherein the skin insulation layer is first formed, the connection pad is exposed on the surface of the skin insulation layer Be sure to

이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법을 사용하면 인쇄회로기판의 크기를 소형화할 수 있고, 인쇄회로기판의 표면을 다양한 자재로 형성할 수 있어 인쇄회로기판의 품질 및 원가를 낮출 수 있는 이점이 있다.By using the method of manufacturing a printed circuit board according to the present invention having such a configuration, the size of the printed circuit board can be miniaturized, and the surface of the printed circuit board can be formed of various materials, thereby improving the quality and cost of the printed circuit board. There is an advantage that can be lowered.

이하 본 발명에 의한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3에는 본 발명에 의한 인쇄회로기판의 바람직한 실시예가 단면도로 도시되어 있다. 이에 따르면, 인쇄회로기판(20) 내부의 내층부(21)에는 절연층(22)이 적어도 하나 이상 구비된다. 상기 각각의 절연층(22)의 표면에는 회로패턴(24)이 형성된다. 상기 회로패턴(24)은 금속재질로 형성되는데, 일반적으로 구리가 사용된다.3 is a cross-sectional view of a preferred embodiment of a printed circuit board according to the present invention. Accordingly, at least one insulating layer 22 is provided in the inner layer part 21 of the printed circuit board 20. A circuit pattern 24 is formed on the surface of each insulating layer 22. The circuit pattern 24 is formed of a metal material, and copper is generally used.

상기 절연층(22)을 관통하여서는 연결범프(26)가 형성된다. 연결범프(26)는 절연층(22)사이의 회로패턴(24)을 전기적으로 연결한다. 하지만, 절연층(22)사이의 회로패턴(24)사이를 반드시 연결범프(26)로 연결하는 것은 아니며, 스루홀이나 블라인드비어홀을 이용할 수도 있다. 즉, 스루홀이나 블라인드비어홀의 내면에 회로패턴층을 형성하거나 스루홀이나 블라인드비어홀에 도전성재료를 충진하는 것이다. 즉, 상기 회로패턴(24)사이를 연결하는 연결부는 연결범프(26)외에도 회로패턴이 내면에 형성되거나 도전성재료가 충진된 스루홀, 블라인드비어홀 등이 있다.The connection bumps 26 are formed through the insulating layer 22. The connection bumps 26 electrically connect the circuit patterns 24 between the insulating layers 22. However, the circuit patterns 24 between the insulating layers 22 are not necessarily connected by the connection bumps 26, but through holes or blind via holes may be used. That is, the circuit pattern layer is formed on the inner surface of the through hole or the blind via hole or the conductive material is filled in the through hole or the blind via hole. That is, in addition to the connection bumps 26, the connection portions connecting the circuit patterns 24 include through-holes, blind-via holes, etc., in which circuit patterns are formed on the inner surface or filled with conductive materials.

본 실시예에서는 상기 내층부(21)가 다수개의 층으로 형성된 것이 도시되었으나, 반드시 그러한 것은 아니다. 즉, 하나의 절연층(22)의 일측 표면에만 회로패턴(24)이 형성되어 구성될 수도 있다.In the present embodiment, the inner layer 21 is formed of a plurality of layers, but is not necessarily so. That is, the circuit pattern 24 may be formed only on one surface of one insulating layer 22.

외층부(30)는 상기 내층부(21)의 표면에 구비되어 인쇄회로기판(20)의 표면을 형성한다. 상기 외층부(30)는 상기 내층부(21)의 표면에 소정의 온도와 압력으로 압착되어 부착된다. 상기 외층부(30)는 하나의 표피절연층(36)에 연결패드(32)가 형성되고, 상기 내층부(21)와의 전기적 연결을 위한 외층연결범프(34)가 상기 표피절연층(36)을 관통하여 구비된다. 상기 외층연결범프(34)는 상기 연결패드(32)와 전기적으로 연결된다.The outer layer part 30 is provided on the surface of the inner layer part 21 to form the surface of the printed circuit board 20. The outer layer part 30 is pressed onto the surface of the inner layer part 21 at a predetermined temperature and pressure. The outer layer portion 30 has a connection pad 32 formed on one skin insulation layer 36, and an outer layer connection bump 34 for electrical connection with the inner layer portion 21 is formed on the skin insulation layer 36. It is provided through the. The outer layer connection bumps 34 are electrically connected to the connection pads 32.

여기서, 상기 표피절연층(36)은 절연성을 가진 것이라면 어떠한 재질로 라도 만들 수 있다. 예를 들면, 에폭시 레진, 폴리이미드, 프리프레그 등이 있다. 상기 표피절연층(36)의 재료를 선택함에 있어서, 주변 구조(예를 들면 인쇄회로기판(20)에 실장되는 부품, 특히 그 부품중 표피절연층(36)과 밀착되는 부분)와 열특성이 같거나 유사한 것이 좋고, 또한 흡습성이 작은 것이 좋다.Here, the skin insulation layer 36 may be made of any material as long as it has insulation. For example, epoxy resin, polyimide, prepreg, etc. are mentioned. In selecting the material of the skin insulation layer 36, the peripheral structure (e.g., the component mounted on the printed circuit board 20, in particular, the part of the component in close contact with the skin insulation layer 36) and the thermal characteristics are different. The same or similar is good, and the thing with small hygroscopicity is good.

이제, 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판을 제조하는 과정을 도 4를 참고하여 설명한다.Now, a process of manufacturing a printed circuit board according to the present invention having the configuration as described above will be described with reference to FIG.

먼저, 상기 내층부(21)를 제작한다. 즉, 적어도 하나 이상의 절연층(22)에 회로패턴(24)을 형성하고, 절연층(22)사이의 회로패턴(24)은 연결범프(26)를 통해 전기적으로 연결한다. 이와 같은 상태가 도 4a에 도시되어 있다.First, the inner layer part 21 is manufactured. That is, the circuit pattern 24 is formed on at least one insulating layer 22, and the circuit patterns 24 between the insulating layers 22 are electrically connected through the connection bumps 26. This state is shown in FIG. 4A.

여기서, 상기 내층부(21)의 표면에는 절연층(22)상에 회로패턴(24)이 형성되어 있다. 참고로, 상기 내층부(21)의 표면에 형성된 회로패턴(24)은 상기 외층부(30)의 표피절연층(36)에 의해 덮혀져 보호된다.Here, the circuit pattern 24 is formed on the insulating layer 22 on the surface of the inner layer portion 21. For reference, the circuit pattern 24 formed on the surface of the inner layer portion 21 is covered and protected by the skin insulation layer 36 of the outer layer portion 30.

도 4b에서부터는 외층부(30)를 제작하기 위한 과정이 도시되어 있다. 상기 내층부(21)와 외층부(30)는 반드시 어떤 것이 먼저 제작되어야 하는 것은 아니며, 각각 내층부(21)와 외층부(30)를 형성한 후, 이들을 서로 밀착시켜 일체로 만들게 된다.The process for manufacturing the outer layer part 30 is shown from FIG. 4B. The inner layer portion 21 and the outer layer portion 30 are not necessarily to be produced first, and after forming the inner layer portion 21 and the outer layer portion 30, respectively, they are made in close contact with each other to be made integral.

먼저, 도 4b에는 외층부(30)를 제작하기 위한 금속박판(31)이 도시되어 있다. 상기 금속박판(31)의 일면에는 연결패드(32)가 형성된다. 상기 연결패드(32)는 도금을 통해 형성된다. 상기 연결패드(32)는 이후에 인쇄회로기판(20)에 실장되는 부품과 전기적으로 연결되는 부분이다. 상기 연결패드(32)가 금속박판(31)에 형성된 상태가 도 4c에 도시되어 있다.First, FIG. 4B shows a metal thin plate 31 for manufacturing the outer layer part 30. A connection pad 32 is formed on one surface of the metal thin plate 31. The connection pad 32 is formed through plating. The connection pad 32 is a part that is electrically connected to a component mounted on the printed circuit board 20 later. A state in which the connection pad 32 is formed on the metal thin plate 31 is illustrated in FIG. 4C.

다음으로, 상기 연결패드(32)상에다 연결범프(34)를 형성한다. 상기 연결범프(34)는 도금을 통해 형성한다. 물론, 상기 연결범프(34)를 형성함에 있어 도전성 재료를 적층하여 형성할 수도 있다. 하지만, 도금을 통해 연결범프(34)를 형성하는 것이 상대적으로 치수정밀도를 높일 수 있다. 상기 연결범프(34)가 연결패드(32)상에 형성된 상태가 도 4d에 도시되어 있다.Next, a connection bump 34 is formed on the connection pad 32. The connection bump 34 is formed through plating. Of course, the conductive bumps 34 may be formed by stacking conductive materials. However, forming the connection bumps 34 through plating can relatively increase the dimensional accuracy. The connection bump 34 is formed on the connection pad 32 is shown in Figure 4d.

상기 연결범프(34)의 사이에는 표피절연층(36)이 구비되도록 한다. 즉, 상기 금속박판(31)과 대응되는 면적을 가지는 소정 두께의 절연재를 상기 연결범프(34) 가 관통되도록 상기 금속박판(31)의 일면에 밀착시키는 것이다. 이와 같은 상태가 도 4e에 도시되어 있다. 여기서 상기 절연재는 표피절연층(36)을 형성한다. 상기 연결범프(34)의 선단은 본 실시예에서 상기 표피절연층(36)에서 돌출되지 않도록 되어 있으나, 설계조건에 따라서는 약간 돌출되게 할 수도 있다. 상기 표피절연층(36)의 인쇄회로기판(20)이 완성된 상태에서 내층부(21) 표면의 회로패턴(24) 등을 보호하는 역할도 한다.The skin insulation layer 36 is provided between the connection bumps 34. That is, the insulating material having an area corresponding to the thin metal plate 31 is in close contact with one surface of the thin metal plate 31 so that the connection bump 34 penetrates. This state is shown in FIG. 4E. Here, the insulating material forms the skin insulating layer 36. The tip of the connection bump 34 is not projected from the skin insulation layer 36 in this embodiment, but may be slightly projected depending on the design conditions. It also serves to protect the circuit pattern 24 and the like on the surface of the inner layer portion 21 when the printed circuit board 20 of the skin insulation layer 36 is completed.

다음으로, 상기 금속박판(31)을 제거하는 공정을 수행한다. 즉, 상기 금속박판(31)을 제거하여 상기 연결패드(32)가 외부로 노출되게 하는 것이다. 상기 금속박판(31)을 제거하는 방법은 에칭 등 여러가지가 있을 수 있다. 이와 같이 하여 최종적으로 완성된 외층부(30)가 도 4f에 도시되어 있다.Next, a process of removing the metal thin plate 31 is performed. That is, the connection pad 32 is exposed to the outside by removing the metal thin plate 31. The method of removing the metal thin plate 31 may include various etching methods. The finally completed outer layer part 30 is shown in FIG. 4F.

도 4g에는 상기 내층부(21)에 외층부(30)를 부착시키는 공정이 도시되어 있다. 즉, 상기 내층부(21)의 표면에 상기 외층부(30)를 소정의 온도하에서 압력을 가해 밀착시켜 부착하는 것이다. 이와 같이 하면 도 3에 도시된 바와 같은 인쇄회로기판(20)이 완성된다.4G shows a process of attaching the outer layer portion 30 to the inner layer portion 21. That is, the outer layer portion 30 is adhered to the surface of the inner layer portion 21 by applying pressure under a predetermined temperature. This completes the printed circuit board 20 as shown in FIG.

다음으로, 도 5a에서 도 5e를 참고하여 본 발명에 의한 인쇄회로기판 제조방법의 다른 실시예를 설명한다.Next, another embodiment of the method of manufacturing a printed circuit board according to the present invention will be described with reference to FIGS. 5A to 5E.

도 5a에 단면도로 도시된 바와 같은 소정 면적의 금속박막(31)에 연결범프(34)를 형성한다. 상기 연결범프(34)는 도전성물질을 적층 인쇄하여 형성되거나 도금에 의해 형성될 수 있다. 이와 같이 연결범프(34)가 형성된 상태가 도 5b에 도시되어 있다.A connecting bump 34 is formed on the metal thin film 31 having a predetermined area as shown in cross-sectional view in FIG. 5A. The connection bumps 34 may be formed by laminating a conductive material or may be formed by plating. The connection bump 34 is formed in this manner is illustrated in FIG. 5B.

다음으로, 상기 금속박막(31)과 대응되는 면적을 가지고 소정 두께인 절연재를 상기 연결범프(34)가 형성되어 있는 금속박막(31)의 표면에 부착시켜 표피절연층(36)을 형성한다. 즉, 상기 연결범프(34)가 상기 표피절연층(36)을 관통하여 적어도 선단이 표피절연층(36)의 외부로 노출되도록 한다. 이와 같은 상태가 도 5c에 도시되어 있다.Next, an insulating material having an area corresponding to the metal thin film 31 and having a predetermined thickness is attached to the surface of the metal thin film 31 on which the connection bumps 34 are formed to form the skin insulation layer 36. That is, the connection bump 34 penetrates the skin insulation layer 36 so that at least a tip thereof is exposed to the outside of the skin insulation layer 36. This state is shown in FIG. 5C.

상기와 같이 표피절연층(36)을 형성한 후에는, 상기 금속박막(31)을 선택적으로 제거하여 연결패드(32)를 형성한다. 도 5d에는 연결패드(32)가 형성된 외층부(30')의 구성이 도시되어 있다. 참고로 본 실시예에서 상기 연결패드(32)는 상기 연결범프(34)과 연결되는 면을 제외한 나머지 표면이 상기 표피절연층(36)의 외부에 돌출되어 형성된다. 이와 같이 함에 의해 연결패드(32)에 부품을 실장할 때, 접촉면적을 극대화할 수 있다.After the skin insulation layer 36 is formed as described above, the metal thin film 31 is selectively removed to form the connection pad 32. 5D illustrates a configuration of the outer layer part 30 ′ in which the connection pad 32 is formed. For reference, in the present embodiment, the connection pad 32 is formed by protruding the outer surface of the skin insulation layer 36 except for the surface connected with the connection bump 34. In this way, when mounting components on the connection pad 32, the contact area can be maximized.

다음으로, 도 5e에는 내층부(21)의 표면에 외층부(30')를 부착시키는 공정이 도시되어 있다. 상기 실시예에서와 같이 내층부(21)의 표면에 상기 외층부(30)를 소정의 온도와 압력 분위기 하에서 밀착시켜 부착하는 것이다. Next, FIG. 5E shows a process of attaching the outer layer portion 30 ′ to the surface of the inner layer portion 21. As in the above embodiment, the outer layer portion 30 is attached to the surface of the inner layer portion 21 in close contact with each other under a predetermined temperature and pressure atmosphere.

도 4g에는 상기 내층부(21)에 외층부(30)를 부착시키는 공정이 도시되어 있다. 즉, 상기 내층부(21)의 표면에 상기 외층부(30)를 소정의 온도하에서 압력을 가해 밀착시켜 부착하는 것이다. 4G shows a process of attaching the outer layer portion 30 to the inner layer portion 21. That is, the outer layer portion 30 is adhered to the surface of the inner layer portion 21 by applying pressure under a predetermined temperature.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다. It is to be understood that the invention is not limited to the disclosed embodiments, but is capable of many modifications and alterations, all of which are within the scope of the appended claims. It is self-evident.

예를 들면, 도 4와 도 5에 도시되어 있는 외층부(30,30')를 형성하는 공정에서 연결패드(32), 연결범프(34)를 형성하는 방법은 도금, 적층인쇄, 에칭 등 다양한 것이 채택될 수 있다.For example, in the process of forming the outer layer portions 30 and 30 ′ shown in FIGS. 4 and 5, the method of forming the connection pad 32 and the connection bump 34 may be performed by various methods such as plating, multilayer printing, and etching. Can be adopted.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판 및 그 제조방법에서는 다음과 같은 효과를 기대할 수 있다.In the printed circuit board and the manufacturing method according to the present invention as described in detail above, the following effects can be expected.

먼저, 본 발명에서는 인쇄회로기판의 표면을 구성하는 외층부를 제작함에 있어 표피절연층을 연결범프가 관통하도록 하고, 표피절연층을 형성한 후에 최종적으로 연결패드를 완성하므로 연결패드 사이의 간격을 최소화할 수 있다. 따라서, 인쇄회로기판의 크기를 상대적으로 줄일 수 있는 효과가 있다.First, in the present invention, when manufacturing the outer layer constituting the surface of the printed circuit board, the connection bump penetrates the skin insulation layer, and after forming the skin insulation layer, the connection pad is finally completed, thereby minimizing the gap between the connection pads. can do. Therefore, the size of the printed circuit board can be relatively reduced.

그리고, 본 발명에서는 표피절연층을 형성하는 재료로 절연성을 가지는 다양한 것을 사용할 수 있다. 특히, 인쇄방법이 아닌 미리 소정의 면적과 두께를 가지는 재료를 압착시켜 부착함에 의해 표피절연층을 형성하므로, 다양한 재료를 사용할 수 있다. 따라서, 상대적으로 가격이 싸면서도 특성이 좋은 표피절연층 재료를 다양하기 구할 수 있어 인쇄회로기판의 제조원가가 낮아지고 품질이 높아지는 효과도 있다.In the present invention, various materials having insulating properties can be used as materials for forming the skin insulation layer. In particular, since the skin insulation layer is formed by pressing and attaching a material having a predetermined area and thickness in advance instead of the printing method, various materials can be used. Accordingly, a variety of relatively low cost and good skin insulation layer materials can be obtained, thereby reducing the manufacturing cost of the printed circuit board and improving the quality.

Claims (9)

표면에 회로패턴이 구비되는 적어도 하나 이상의 절연층과 상기 절연층을 관통하여 회로패턴을 연결하는 연결부가 구비되는 내층부와;An inner layer part including at least one insulating layer having a circuit pattern on a surface thereof, and a connection part connecting the circuit pattern through the insulating layer; 상기 내층부의 표면을 모두 덮으며, 상기 내층부 표면의 회로패턴을 보호하는 표피절연층;A skin insulation layer covering all surfaces of the inner layer part and protecting a circuit pattern on the inner layer part surface; 상기 표피절연층의 표면에 실장되는 부품과의 전기적 연결을 위한 연결패드; 및A connection pad for electrical connection with a component mounted on a surface of the skin insulation layer; And 상기 표피절연층을 관통하며, 상기 내층부의 회로패턴 중 상기 연결패드와 전기적으로 연결되는 회로패턴 위에만 형성되는 외층연결범프An outer layer connection bump penetrating through the skin insulation layer and formed only on a circuit pattern electrically connected to the connection pad among the circuit patterns of the inner layer part. 를 포함하여 구성됨을 특징으로 하는 인쇄회로기판.Printed circuit board, characterized in that configured to include. 제 1 항에 있어서, 상기 연결패드는 상기 표피절연층의 표면에 그 표면이 노출되게 형성됨을 특징으로 하는 인쇄회로기판.The printed circuit board of claim 1, wherein the connection pad is formed to expose a surface of the skin insulation layer. 제 1 항에 있어서, 상기 연결패드는 상기 표피절연층의 표면에 그 표면과 측면이 노출되게 형성됨을 특징으로 하는 인쇄회로기판.The printed circuit board of claim 1, wherein the connection pad is formed such that its surface and side surfaces are exposed on the surface of the skin insulation layer. 금속박판상에 연결패드를 형성하는 단계와,Forming a connection pad on the metal sheet; 상기 연결패드상에 외층 연결범프를 형성하는 단계와,Forming an outer layer connection bump on the connection pad; 상기 금속박판의 연결패드가 형성된 면에 금속박판과 대응되는 면적과 소정의 두께를 가지며 절연성 재질인 표피절연층을 형성하는 단계와,Forming a skin insulation layer having an area corresponding to the metal foil and having a predetermined thickness and an insulating material on a surface where the connection pad of the metal foil is formed; 상기 금속박판을 제거하여 상기 연결패드가 표피절연층의 표면으로 노출되게 하여 외층부를 완성하는 단계와,Removing the metal sheet to expose the connection pad to the surface of the skin insulation layer to complete the outer layer portion; 표면에 회로패턴이 구비되는 절연층이 적어도 하나 이상 구비되고 절연층을 관통하는 연결부가 회로패턴 사이의 전기적 연결을 수행하는 내층부의 표면에 상기 외층부를 부착하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.At least one insulating layer having a circuit pattern on the surface thereof, and a connecting portion penetrating the insulating layer comprises attaching the outer layer portion to a surface of the inner layer portion for performing electrical connection between the circuit patterns. Method of manufacturing a circuit board. 금속박판상에 외층 연결범프를 형성하는 단계와,Forming an outer layer connection bump on the metal sheet; 상기 금속박판의 외층 연결범프가 형성된 면에 금속박판과 대응되는 면적과 소정의 두께를 가지며 절연성 재질인 표피절연층을 형성하는 단계와,Forming an outer skin insulating layer of an insulating material and having an area and a predetermined thickness corresponding to the thin metal plate on a surface where the outer layer connection bumps are formed; 상기 금속박판을 선택적으로 제거하여 상기 외층 연결범프의 단부에 연결패드가 표피절연층의 외부로 노출되게 형성하여 외층부를 완성하는 단계와,Selectively removing the metal sheet to form a connection pad exposed at an end of the outer layer connection bump to the outside of the skin insulation layer to complete the outer layer portion; 표면에 회로패턴이 구비되는 절연층이 적어도 하나 이상 구비되고 절연층을 관통하는 연결부가 회로패턴 사이의 전기적 연결을 수행하는 내층부의 표면에 상기 외층부를 부착하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.At least one insulating layer having a circuit pattern on the surface thereof, and a connecting portion penetrating the insulating layer comprises attaching the outer layer portion to a surface of the inner layer portion for performing electrical connection between the circuit patterns. Method of manufacturing a circuit board. 제4항 또는 제5항에 있어서, 상기 외층 연결범프와 연결패드는 각각 도금, 에칭, 적층 인쇄중 어느 하나의 방법을 이용하여 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board according to claim 4 or 5, wherein the outer layer connection bumps and the connection pads are formed using any one of plating, etching, and multilayer printing. 제4항 또는 제5항에 있어서, 상기 표피절연층은 절연성재질로 형성되는 것으로, 소정의 두께를 형성된 것이 금속박판에 소정의 압력으로 밀착되어 부착됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 4 or 5, wherein the skin insulation layer is formed of an insulating material, and a method having a predetermined thickness is adhered to the metal thin plate at a predetermined pressure. 제 7 항에 있어서, 상기 표피절연층의 두께는 상기 외층 연결범프가 적어도 표피절연층의 표면에 노출될 수 있도록 설계됨을 특징으로 하는 인쇄회로기판의 제조방법.8. The method of claim 7, wherein the thickness of the skin insulation layer is designed such that the outer connection bumps are exposed at least on the surface of the skin insulation layer. 삭제delete
KR1020050031592A 2005-04-15 2005-04-15 Printed circuit board and manufacturing method thereof Expired - Lifetime KR101104021B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050031592A KR101104021B1 (en) 2005-04-15 2005-04-15 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031592A KR101104021B1 (en) 2005-04-15 2005-04-15 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20060109366A KR20060109366A (en) 2006-10-20
KR101104021B1 true KR101104021B1 (en) 2012-01-06

Family

ID=37615679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031592A Expired - Lifetime KR101104021B1 (en) 2005-04-15 2005-04-15 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101104021B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154934A (en) 1997-06-06 1999-02-26 Ibiden Co Ltd Multilayered printed wiring board and its manufacture
JPH11186698A (en) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd Circuit board manufacturing method and circuit board
JP2003133730A (en) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd Sheet material for manufacturing wiring board and multi-layer board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154934A (en) 1997-06-06 1999-02-26 Ibiden Co Ltd Multilayered printed wiring board and its manufacture
JPH11186698A (en) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd Circuit board manufacturing method and circuit board
JP2003133730A (en) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd Sheet material for manufacturing wiring board and multi-layer board

Also Published As

Publication number Publication date
KR20060109366A (en) 2006-10-20

Similar Documents

Publication Publication Date Title
US6016013A (en) Semiconductor device mounting structure
US7420128B2 (en) Electronic component embedded substrate and method for manufacturing the same
JP4361826B2 (en) Semiconductor device
US20130097856A1 (en) Method of fabricating a wiring board
JP4308608B2 (en) Semiconductor device
KR20060063654A (en) Manufacturing method of chip embedded substrate
JP5009576B2 (en) Manufacturing method of semiconductor device
JP2000031327A (en) Semiconductor device and manufacturing method thereof
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
KR20050096851A (en) Circuit device and manufacturing method therof
KR101139084B1 (en) Multilayer printed circuit board and method of making same
JP2008177461A (en) Electronic apparatus and manufacturing method thereof
CN110139464A (en) Circuit board, the method and electronic device for manufacturing circuit board
US20020153608A1 (en) Land grid array semiconductor device and method of mounting land grid array semiconductor devices
KR100608610B1 (en) Printed circuit board, manufacturing method thereof and semiconductor package using same
US11289412B2 (en) Package substrate with partially recessed capacitor
JP4299601B2 (en) Multilayer wiring board
KR100771674B1 (en) Printed Circuit Board and Manufacturing Method
JPH0425038A (en) Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device
KR101104021B1 (en) Printed circuit board and manufacturing method thereof
US20050048259A1 (en) Substrate frame
US7811856B2 (en) Semiconductor device and method for manufacturing the same
KR101814843B1 (en) The printed circuit board and the method for manufacturing the same
JP5005636B2 (en) Wiring board and method for manufacturing wiring board
KR100764164B1 (en) Printed Circuit Boards, Packages Using the Same, and Manufacturing Methods Thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050415

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100409

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050415

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20100825

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110523

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141205

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151204

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161207

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171205

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181210

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191209

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201214

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20211213

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20221212

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20231212

Start annual number: 13

End annual number: 13