KR101103062B1

KR101103062B1 - Internal voltage generation circuit of semiconductor device

Info

Publication number: KR101103062B1
Application number: KR1020090083348A
Authority: KR
Inventors: 김영주
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-09-04
Filing date: 2009-09-04
Publication date: 2012-01-06
Anticipated expiration: 2029-09-04
Also published as: KR20110025335A

Abstract

불필요한 전류소모를 최소화 시키면서 내부전압을 안정적으로 공급할 수 있는 반도체 장치의 내부전압 발생회로가 개시된다. 이를 위한 반도체 장치의 내부전압 발생회로는, 내부전압을 생성하여 내부 전압단으로 구동하기 위한 기본 구동부; 및 상기 내부 전압단의 전압레벨에 대응하여 추가적으로 상기 내부전압을 생성하여 상기 내부 전압단으로 구동하기 위한 하나 이상의 보조 구동부를 구비한다.An internal voltage generation circuit of a semiconductor device capable of stably supplying an internal voltage while minimizing unnecessary current consumption is disclosed. The internal voltage generation circuit of the semiconductor device for this purpose, the basic driver for generating an internal voltage to drive to the internal voltage terminal; And at least one auxiliary driver for generating the internal voltage and driving the internal voltage terminal in response to the voltage level of the internal voltage terminal.

내부전압, 전류소모, 전압변동, 반도체 장치, 내부전압 발생회로 Internal voltage, current consumption, voltage fluctuation, semiconductor device, internal voltage generation circuit

Description

INTERNAL VOLTAGE GENERATOR FOR SEMICONDUCTOR APPARATUS}

본 발명은 반도체 장치에 관한 것으로서, 내부전압을 생성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and to a technique for generating an internal voltage.

일반적으로 반도체 장치는 소모 전력 감소 및 효율적으로 전원을 이용하기 위하여, 외부에서 인가되는 전원전압을 이용하여 다수의 내부전압을 생성하는 내부전압 발생회로를 구비하고 있다. 내부전압 발생회로에서 생성되는 다수의 내부전압은 전원이 안정되지 않았을 때, 전원전압의 레벨이 상승하면 그에 대응하여 상승하게 된다. 이때, 다수의 내부전압은 전원전압이 목표된 전압레벨에 도달한 이후에는 일정한 전압레벨을 유지하게 되며, 전원전압이 목표된 전압레벨 이상 상승하더라도 일정한 전압레벨을 유지하게 된다.In general, a semiconductor device includes an internal voltage generation circuit that generates a plurality of internal voltages using a power supply voltage applied from the outside in order to reduce power consumption and efficiently use a power source. The plurality of internal voltages generated in the internal voltage generator circuits increase when the level of the power supply voltage rises when the power supply is not stable. At this time, the plurality of internal voltages maintain a constant voltage level after the power supply voltage reaches the target voltage level, and maintain a constant voltage level even if the power supply voltage rises above the target voltage level.

도 1은 종래기술의 반도체 장치의 내부전압 발생회로에 대한 구성도이다.1 is a configuration diagram of an internal voltage generation circuit of a semiconductor device of the prior art.

도 1을 참조하면 종래기술의 반도체 장치의 내부전압 발생회로는, 구동제어신호(ACT)에 응답하여 기준전압(VINT_REF)과 피드백 전압(VFEED)을 비교한 결과에 대응하는 제어전압(V_CTRL)을 출력하기 위한 비교부(11)와, 제어전압(V_CTRL)의 전압레벨에 대응하는 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 출력하기 위한 전압 출력부(MP11,MP12,MP13)와, 내부 전압단(N1)의 전압레벨에 대응하는 피드백 전압(VFEED)을 비교부(11)에 제공하기 위한 피드백부(MP11,MP12,MP13)로 구성된다.Referring to FIG. 1, the internal voltage generation circuit of a semiconductor device according to the related art may control the control voltage V_CTRL corresponding to a result of comparing the reference voltage VINT_REF and the feedback voltage VFEED in response to the driving control signal ACT. A comparator 11 for outputting and a voltage output part MP11, MP12, MP13 for generating an internal voltage VINT corresponding to the voltage level of the control voltage V_CTRL and outputting the result to the internal voltage terminal N1; And feedback units MP11, MP12, and MP13 for providing the feedback unit VFEED corresponding to the voltage level of the internal voltage terminal N1 to the comparing unit 11.

상기와 같이 구성되는 반도체 장치의 내부전압 발생회로의 세부구성과 주요동작을 살펴보면 다음과 같다.The detailed configuration and main operations of the internal voltage generation circuit of the semiconductor device configured as described above are as follows.

비교부(11)는 차동증폭회로 형태로 구성되며 구동제어신호(ACT)가 활성화 되었을 때 비교동작을 수행하게 된다. 비교부의(11)의 차동 입력단(MN1,MN2)으로 기준전압(VINT_REF) 및 피드백 전압(VFEED)이 인가되며, 비교부(11)는 두 전압의 레벨을 비교하여 그 결과에 대응하는 제어전압(V_CTRL)을 출력한다. 피드백 전압(VFEED)이 기준전압(VINT_REF)보다 높아질 경우 제어전압(V_CTRL)은 상승하며, 피드백 전압(VFEED)이 기준전압(VINT_REF)보다 낮아질 경우 제어전압(V_CTRL)은 하강하게 된다. The comparator 11 is configured in the form of a differential amplification circuit and performs a comparison operation when the drive control signal ACT is activated. The reference voltage VINT_REF and the feedback voltage VFEED are applied to the differential input terminals MN1 and MN2 of the comparator 11, and the comparator 11 compares the levels of the two voltages and corresponds to the control voltage ( V_CTRL) is output. When the feedback voltage VFEED is higher than the reference voltage VINT_REF, the control voltage V_CTRL is increased. When the feedback voltage VFEED is lower than the reference voltage VINT_REF, the control voltage V_CTRL is lowered.

또한, 전압 출력부(MP11,MP12,MP13)의 구동 PMOS 트랜지스터(MP11)는 제어전압(V_CTRL)의 제어를 통해서, 내부 전압단(N1)으로 내부전압(VINT)을 구동하게 된다. 즉, 제어전압(V_CTRL)의 전압레벨에 따라 내부전압(VINT)의 구동력이 조절된다.In addition, the driving PMOS transistor MP11 of the voltage output units MP11, MP12, and MP13 drives the internal voltage VINT to the internal voltage terminal N1 through the control of the control voltage V_CTRL. That is, the driving force of the internal voltage VINT is adjusted according to the voltage level of the control voltage V_CTRL.

또한, 피드백부(MP11,MP12,MP13)는 비교부(11)의 차동 입력단(MN2)으로 피드백 전압(VFEED)을 제공하는데, 피드백 전압(VFEED)은 내부 전압단(N1)의 전압레벨 에 대응하여 변화한다. 따라서 내부 전압단(N1)의 전압레벨이 하강하는 경우 피드백 전압(VFEED)도 하강하게 되므로, 제어전압(V_CTRL)의 전압레벨이 낮아져서 구동 PMOS 트랜지스터(MP11)의 구동력이 강화되어 내부전압(VINT)은 상승한다. 참고적으로 본 실시예에서 전압 출력부(MP11,MP12,MP13)와 피드백부(MP11,MP12,MP13)의 세부회로는 정확하게 구분되지 않고 복수의 소자를 공유하여 구성되어 있다.In addition, the feedback units MP11, MP12, and MP13 provide a feedback voltage VFEED to the differential input terminal MN2 of the comparator 11, and the feedback voltage VFEED corresponds to the voltage level of the internal voltage terminal N1. To change. Therefore, when the voltage level of the internal voltage terminal N1 falls, the feedback voltage VFEED also decreases. Therefore, the voltage level of the control voltage V_CTRL is lowered, thereby enhancing the driving force of the driving PMOS transistor MP11, thereby increasing the internal voltage VINT. Rises. For reference, in the present exemplary embodiment, detailed circuits of the voltage output units MP11, MP12, and MP13 and the feedback units MP11, MP12, and MP13 are not accurately distinguished, but are configured by sharing a plurality of elements.

한편, 내부전압(VINT)의 전류 소모량은 반도체 장치의 동작모드에 따라 달라진다. 따라서 전류를 가장 많이 소모하는 제1 동작모드를 기준으로 하여 내부전압 발생회로를 설계하는 경우 다수의 전압구동회로가 항상 활성화 되어 있으므로 내부전압 발생회로에서 소모되는 전류(Static Current)가 증가하게 된다. 또한, 전류를 가장 적게 소모하는 제2 동작모드를 기준으로 하여 내부전압 발생회로를 설계하는 경우 반도체 장치가 제1 동작모드로 전환되어 동작할 때 내부전압(VINT)의 구동력의 한계로 인하여 내부전압(VINT)이 하강하게 되며, 이로 인하여 내부전압(VINT)을 동작전원으로 이용하는 내부회로가 정상적인 동작을 하지 못하게 되는 문제점이 발생한다.On the other hand, the current consumption of the internal voltage VINT varies depending on the operation mode of the semiconductor device. Therefore, when the internal voltage generation circuit is designed based on the first operation mode that consumes the most current, the number of voltage driving circuits is always activated, thereby increasing the static current consumed by the internal voltage generation circuit. In addition, when the internal voltage generation circuit is designed based on the second operation mode that consumes the least current, the internal voltage is limited due to the limitation of the driving force of the internal voltage VINT when the semiconductor device is switched to the first operation mode. (VINT) falls, which causes a problem that the internal circuit using the internal voltage (VINT) as the operating power source does not operate normally.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 안정적인 내부전압을 생성할 수 있는 반도체 장치의 내부전압 발생회로를 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide an internal voltage generation circuit of a semiconductor device capable of generating a stable internal voltage.

또한, 불필요한 전류소모를 최소화 시키면서 내부전압을 안정적으로 공급할 수 있는 반도체 장치의 내부전압 발생회로를 제공하는 것을 다른 목적으로 한다.In addition, another object of the present invention is to provide an internal voltage generation circuit of a semiconductor device capable of stably supplying an internal voltage while minimizing unnecessary current consumption.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 내부전압을 생성하여 내부 전압단으로 구동하기 위한 기본 구동부; 및 상기 내부 전압단의 전압레벨에 대응하여 추가적으로 상기 내부전압을 생성하여 상기 내부 전압단으로 구동하기 위한 하나 이상의 보조 구동부를 구비하는 반도체 장치의 내부전압 발생회로가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a basic driver for generating an internal voltage to drive to the internal voltage terminal; And at least one auxiliary driver configured to generate the internal voltage and drive the internal voltage in response to the voltage level of the internal voltage terminal.

또한, 본 발명의 다른 측면에 따르면, 내부전압의 전압레벨을 검출하기 위한 전압레벨 검출부; 및 상기 내부전압을 생성하여 내부 전압단으로 구동하되, 상기 전압레벨 검출부의 검출결과에 따라 선택적으로 활성화되어 상기 내부전압의 구동력을 조절하기 위한 복수의 구동부를 구비하는 반도체 장치의 내부전압 발생회로가 제공된다.In addition, according to another aspect of the invention, the voltage level detection unit for detecting the voltage level of the internal voltage; And generating a plurality of internal voltages and driving the internal voltages, wherein the internal voltage generation circuits are selectively activated according to a detection result of the voltage level detection unit to adjust the driving force of the internal voltages. Is provided.

또한, 본 발명의 또 다른 측면에 따르면, 내부전압을 생성하여 내부 전압단 으로 구동하되, 복수의 구동제어신호 중 할당된 해당 구동제어신호의 활성화 구간동안 선택적으로 활성화되어 상기 내부전압의 구동력을 조절하기 위한 복수의 구동부; 및 상기 내부전압의 전압레벨을 검출하며 검출된 상기 내부전압의 전압레벨에 대응하여 선택적으로 활성화되는 상기 복수의 구동제어신호를 출력하기 위한 전압레벨 검출부를 구비하는 반도체 장치의 내부전압 발생회로가 제공된다.In addition, according to another aspect of the present invention, by generating an internal voltage to drive to the internal voltage stage, and selectively activated during the activation period of the corresponding drive control signal of the plurality of drive control signals to control the driving force of the internal voltage A plurality of driving unit for; And a voltage level detector for detecting the voltage level of the internal voltage and outputting the plurality of driving control signals selectively activated corresponding to the detected voltage level of the internal voltage. do.

본 발명을 적용한 반도체 장치의 내부전압 발생회로는 내부전압의 전류소모에 따른 내부전압의 변동을 감지하여 내부전압의 구동력을 조절한다. 특히, 내부전압의 구동력은 활성화되는 구동부의 수 및 각 구동부의 구동능력에 의해서 조절되므로, 내부전압이 하강하지 않는 최소한의 구동력으로 내부전압을 구동하여 구동부에서 소모되는 전류(Static Current)를 감소시킬 수 있다.The internal voltage generation circuit of the semiconductor device to which the present invention is applied senses the variation of the internal voltage according to the current consumption of the internal voltage and adjusts the driving force of the internal voltage. In particular, since the driving force of the internal voltage is controlled by the number of driving units activated and the driving capability of each driving unit, the internal voltage is driven with the minimum driving force that the internal voltage does not fall to reduce the static current consumed in the driving unit. Can be.

또한, 내부전압의 전류소모가 증가하더라도 내부전압의 변동이 억제되므로 내부전압을 동작전원으로 이용하는 내부회로의 동작 안정성이 향상된다.In addition, even if the current consumption of the internal voltage increases, the variation of the internal voltage is suppressed, thereby improving the operational stability of the internal circuit using the internal voltage as the operating power source.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따 라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. For reference, in the drawings and detailed description, terms, symbols, symbols, and the like used to refer to elements, blocks, etc. may be indicated by detailed units as necessary, so that the same terms, symbols, and symbols are the same in the entire circuit. Note that it may not refer to the back.

일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다. 또한, 본 실시예에서 사용하는 용어인 PMOS(P-channel Metal Oxide Semiconductor)와 NMOS(N-channel Metal Oxide Semiconductor)는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)의 한 종류임을 미리 밝혀둔다.In general, logic signals and binary data values of a circuit are classified into high level (high level) or low level (low level) corresponding to voltage level, and may be expressed as '1' and '0', respectively. . In addition, it is defined and described that it may additionally have a high impedance (Hi-Z) state and the like. In addition, PMOS (P-channel Metal Oxide Semiconductor) and N-channel Metal Oxide Semiconductor (NMOS), which are terms used in the present embodiment, are known to be a type of MOSFET (Metal Oxide Semiconductor Field-Effect Transistor).

도 2는 본 발명의 실시예에 따른 반도체 장치의 내부전압 발생회로의 구성도이다.2 is a configuration diagram of an internal voltage generation circuit of a semiconductor device according to an embodiment of the present invention.

도 2를 참조하면 반도체 장치의 내부전압 발생회로는, 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 구동하되, 복수의 구동제어신호(ACT,ACT_PLUS1,ACT_PLUS2) 중 할당된 해당 구동제어신호의 활성화 구간동안 선택적으로 활성화되어 내부전압(VINT)의 구동력을 조절하기 위한 복수의 구동부(22_1,22_2,22_3)와, 내부전압(VINT)의 전압레벨을 검출하며 검출된 내부전압(VINT)의 전압레벨에 대응하여 선택적으로 활성화되는 복수의 구동제어신호(ACT_PLUS1,ACT_PLUS2)를 출력하기 위한 전압레벨 검출부(21)를 구비한다.Referring to FIG. 2, the internal voltage generation circuit of the semiconductor device generates an internal voltage VINT to drive the internal voltage terminal N1, and the corresponding drive control allocated among the plurality of drive control signals ACT, ACT_PLUS1, and ACT_PLUS2. The plurality of driving units 22_1, 22_2, and 22_3 for selectively controlling the driving force of the internal voltage VINT during the activation period of the signal and the voltage level of the internal voltage VINT are detected to detect the internal voltage VINT. And a voltage level detection unit 21 for outputting a plurality of driving control signals ACT_PLUS1 and ACT_PLUS2 selectively activated in response to the voltage level of.

본 실시예에서 전압레벨 검출부(21)는 검출된 내부전압(VINT)의 전압레벨에 대응하여 선택적으로 활성화되는 제1 구동제어신호(ACT_PLUS1) 및 제2 구동제어신호(ACT_PLUS2)를 출력한다.In the present embodiment, the voltage level detector 21 outputs a first driving control signal ACT_PLUS1 and a second driving control signal ACT_PLUS2 which are selectively activated in response to the detected voltage level of the internal voltage VINT.

또한, 복수의 구동부(22_1,22_2,22_3)는 내부전압(VINT)을 기본적으로 생성하여 내부 전압단(N1)으로 구동하기 위한 기본 구동부(22_1)와, 구동제어신호(ACT_PLUS1,ACT_PLUS2) 중 제1 구동제어신호(ACT_PLUS1)의 활성화 구간동안 내부 전압단(N1)으로 내부전압(VINT)을 추가적으로 구동하기 위한 제1 보조 구동부(22_2)와, 제2 구동제어신호(ACT_PLUS2)의 활성화 구간동안 내부 전압단(N1)으로 내부전압(VINT)을 추가적으로 구동하기 위한 제2 보조 구동부(22_3)로 구성된다.In addition, the plurality of driving units 22_1, 22_2, and 22_3 may generate the internal voltage VINT by default, and the first driving unit 22_1 for driving the internal voltage terminal N1 and the driving control signals ACT_PLUS1 and ACT_PLUS2. The first auxiliary driver 22_2 for additionally driving the internal voltage VINT with the internal voltage terminal N1 during the activation period of the first driving control signal ACT_PLUS1 and the internal period during the activation period of the second driving control signal ACT_PLUS2. The second auxiliary driver 22_3 is configured to additionally drive the internal voltage VINT to the voltage terminal N1.

여기에서 기본 구동부(22_1)는 기본 구동제어신호(ACT)의 활성화 구간동안 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 구동하는데, 기본 구동제어신호(ACT)는 항상 활성화 되어 있다고 가정하고 설명하기로 한다. 즉, 기본 구동부(22_1)는 기본적으로 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 구동하며, 제1 보조 구동부(22_2) 및 제2 보조 구동부(22_3)는 내부 전압단(N1)의 전압레벨에 대응하여 추가적으로 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 구동한다.Here, the basic driving unit 22_1 generates the internal voltage VINT and drives the internal voltage terminal N1 during the activation period of the basic driving control signal ACT, but it is assumed that the basic driving control signal ACT is always activated. I will explain. That is, the basic driver 22_1 basically generates the internal voltage VINT to drive the internal voltage terminal N1, and the first auxiliary driver 22_2 and the second auxiliary driver 22_3 may operate on the internal voltage terminal N1. The internal voltage VINT is additionally generated in response to the voltage level of V1 and driven to the internal voltage terminal N1.

도 3은 도 2의 전압레벨 검출부(21)에 대한 회로도이다.3 is a circuit diagram of the voltage level detector 21 of FIG. 2.

도 3을 참조하면 전압레벨 검출부(21)는, 제1 기준전압(VINT_REF - α)과 피 드백된 내부전압(VINT_FEED)을 비교한 결과에 대응하는 제1 비교결과신호(ACT_PLUS1_PRE)를 출력하기 위한 제1 비교부(31_1)와, 제1 기준전압(VINT_REF - α) 보다 낮은 전압레벨을 갖는 제2 기준전압(VINT_REF - β)과 피드백된 내부전압(VINT_FEED)을 비교한 결과에 대응하는 제2 비교결과신호(ACT_PLUS2_PRE)를 출력하기 위한 제2 비교부(31_2)와, 제1 기준전압(VINT_REF - α) 보다 높은 전압레벨을 갖는 제3 기준전압(VINT_REF - γ)과 피드백된 내부전압(VINT_FEED)을 비교한 결과에 대응하는 제3 비교결과신호(DIS)를 출력하기 위한 제3 비교부(31_3)와, 제1 비교결과신호(ACT_PLUS1_PRE), 제3 비교결과신호(DIS), 파워업 신호(PWRUP)에 응답하여 제1 구동제어신호(ACT_PLUS1)를 생성하기 위한 제1 구동제어신호 생성부(32_1)와, 제2 비교결과신호(ACT_PLUS2_PRE), 제3 비교결과신호(DIS), 파워업 신호(PWRUP)에 응답하여 제2 구동제어신호(ACT_PLUS2)를 생성하기 위한 제2 구동제어신호 생성부(32_2)로 구성된다. 여기에서 피드백(Feedback)된 내부전압(VINT_FEED)은 전압강하소자(R1,R2)를 이용하여 내부전압(VINT)을 분배한 전압이다.Referring to FIG. 3, the voltage level detector 21 outputs a first comparison result signal ACT_PLUS1_PRE corresponding to a result of comparing the first reference voltage VINT_REF − α with the feedback internal voltage VINT_FEED. A second corresponding to a result of comparing the first comparison unit 31_1 with the second reference voltage VINT_REF-β having a voltage level lower than the first reference voltage VINT_REF-α and the fed back internal voltage VINT_FEED. The second comparison unit 31_2 for outputting the comparison result signal ACT_PLUS2_PRE, the third reference voltage VINT_REF-γ having a voltage level higher than the first reference voltage VINT_REF-α, and the fed back internal voltage VINT_FEED. ), A third comparison unit 31_3, a first comparison result signal ACT_PLUS1_PRE, a third comparison result signal DIS, and a power-up signal for outputting a third comparison result signal DIS corresponding to the comparison result A first comparison with the first driving control signal generation unit 32_1 for generating the first driving control signal ACT_PLUS1 in response to the PWRUP; It consists of a signal (ACT_PLUS2_PRE), a third comparison result signal (DIS), a power-up signal (PWRUP), a second drive control signal generating section (32_2) to respond by generating a second drive control signal (ACT_PLUS2) on. The fed back internal voltage VINT_FEED is a voltage obtained by dividing the internal voltage VINT using the voltage drop devices R1 and R2.

도 4는 전압레벨 검출부(21)의 제1 내지 제3 비교부(31_1, 31_1, 31_3)에 대한 회로도이다.4 is a circuit diagram of the first to third comparison units 31_1, 31_1, and 31_3 of the voltage level detector 21.

도 4를 참조하면 제1 비교부(31_1)는 제1 기준전압(VINT_REF - α)과 피드백된 내부전압(VINT_FEED)을 차동입력으로 하는 차동증폭회로로 구성된다. 또한, 제2 비교부(31_2)는 제2 기준전압(VINT_REF - β)과 피드백된 내부전압(VINT_FEED)을 차동입력으로 하는 차동증폭회로로 구성된다. 또한, 제3 비교부(31_3)는 제3 기준 전압(VINT_REF - γ)과 피드백된 내부전압(VINT_FEED)을 차동입력으로 하는 차동증폭회로로 구성된다. 제3 비교부(31_3)는 차동 입력단(MN1,MN2) 중 제1 입력단(MN1)으로 피드백된 내부전압(VINT_FEED)을 인가받고 제2 입력단(MN2)으로 제3 기준전압(VINT_REF - γ)을 인가받는데 비해서, 제1 비교부(31_1) 및 제2 비교부(31_2)는 제1 입력단(MN1)으로 해당 기준전압을 인가받고, 제2 입력단(MN2)으로 피드백된 내부전압(VINT_FEED)을 인가받는다. 이는 제1 비교부(31_1) 및 제2 비교부(31_2)는 피드백된 내부전압(VINT_FEED)이 해당 기준전압 보다 낮을 때 해당 비교결과신호(ACT_PLUS1_PRE,ACT_PLUS2_PRE)를 활성화하여 출력하지만, 제3 비교부(31_3)는 피드백된 내부전압(VINT_FEED)이 제3 기준전압(VINT_REF - γ)보다 높을 때 제3 비교결과신호(DIS)를 활성화하여 출력하도록 하기 위함이다.Referring to FIG. 4, the first comparator 31_1 includes a differential amplifier circuit having a first reference voltage VINT_REF − α and a feedback internal voltage VINT_FEED as differential inputs. In addition, the second comparator 31_2 includes a differential amplifier circuit having a second reference voltage VINT_REF-β and a feedback internal voltage VINT_FEED as differential inputs. In addition, the third comparator 31_3 includes a differential amplifier circuit having a third reference voltage VINT_REF-γ and a feedback internal voltage VINT_FEED as differential inputs. The third comparator 31_3 receives the internal voltage VINT_FEED fed back to the first input terminal MN1 among the differential input terminals MN1 and MN2, and receives the third reference voltage VINT_REF − γ to the second input terminal MN2. On the other hand, the first comparator 31_1 and the second comparator 31_2 receive the corresponding reference voltage through the first input terminal MN1 and apply the internal voltage VINT_FEED fed back to the second input terminal MN2. Receive. The first comparator 31_1 and the second comparator 31_2 activate and output the corresponding comparison result signals ACT_PLUS1_PRE and ACT_PLUS2_PRE when the fed back internal voltage VINT_FEED is lower than the corresponding reference voltage. 31_3 is to activate and output the third comparison result signal DIS when the fed back internal voltage VINT_FEED is higher than the third reference voltage VINT_REF-γ.

다시 도 3을 참조하면, 전압레벨 검출부(21)는 피드백된 내부전압(VINT_FEED)의 전압레벨이 제1 기준전압(VINT_REF - α)보다 낮은 구간동안 제1 구동제어신호(ACT_PLUS1)를 활성화하여 출력하고, 피드백된 내부전압(VINT_FEED)의 전압레벨이 제2 기준전압(VINT_REF - β) - 제1 기준전압(VINT_REF - α)보다 낮은 전압레벨을 가짐 - 보다 낮은 구간동안 제2 구동제어신호(ACT_PLUS2)를 활성화하여 출력한다. 또한, 전압레벨 검출부(21)는 피드백된 내부전압(VINT_FEED)의 전압레벨이 제3 기준전압(VINT_REF - γ)보다 높은 구간동안 제1 구동제어신호(ACT_PLUS1) 및 제2 구동제어신호(ACT_PLUS2)를 비활성화하여 출력한다. 즉, 제3 기준전압(VINT_REF - γ)은 제1 기준전압(VINT_REF - α) 보다 높은 전압레벨을 가지므로, 피드백된 내부전압(VINT_FEED)이 제1 기준전압(VINT_REF - α)보다 높은 구간 동안 제1 구동제어신호(ACT_PLUS1) 및 제2 구동제어신호(ACT_PLUS2)는 비활성화 된다.Referring back to FIG. 3, the voltage level detector 21 activates and outputs the first driving control signal ACT_PLUS1 during a period in which the voltage level of the fed back internal voltage VINT_FEED is lower than the first reference voltage VINT_REF-α. The voltage level of the fed back internal voltage VINT_FEED has a voltage level lower than the second reference voltage VINT_REF-β-the first reference voltage VINT_REF-α-The second driving control signal ACT_PLUS2 during the lower period. ) To activate the output. In addition, the voltage level detector 21 performs a first drive control signal ACT_PLUS1 and a second drive control signal ACT_PLUS2 during a period in which the voltage level of the fed back internal voltage VINT_FEED is higher than the third reference voltage VINT_REF-γ. Disable the output. That is, since the third reference voltage VINT_REF-γ has a higher voltage level than the first reference voltage VINT_REF-α, the feedback internal voltage VINT_FEED is higher than the first reference voltage VINT_REF-α. The first driving control signal ACT_PLUS1 and the second driving control signal ACT_PLUS2 are inactivated.

제1 구동제어신호 생성부(32_1)는 제1 비교결과신호(ACT_PLUS1_PRE)에 응답하여 출력단(N10)을 풀업 구동하기 위한 풀업 구동부(MP1)와, 파워업 신호(PWRUP)에 응답하여 출력단(N10)을 풀다운 구동하기 위한 제1 풀다운 구동부(MN1)와, 제3 비교결과신호(DIS)에 응답하여 출력단(N10)을 풀다운 구동하기 위한 제2 풀다운 구동부(MN2)와, 출력단(N10)에서 출력되는 신호를 래칭하기 위한 래치부(INV3,INV4)로 구성된다.The first driving control signal generator 32_1 may include a pull-up driver MP1 for pull-up driving the output terminal N10 in response to the first comparison result signal ACT_PLUS1_PRE, and an output terminal N10 in response to the power-up signal PWRUP. Output from the first pull-down driver MN1 for pull-down driving, the second pull-down driver MN2 for pull-down driving the output terminal N10 in response to the third comparison result signal DIS, and the output terminal N10. And latch portions INV3 and INV4 for latching the signal.

또한, 제2 구동제어신호 생성부(32_2)는 제2 비교결과신호(ACT_PLUS2_PRE)에 응답하여 출력단(N11)을 풀업 구동하기 위한 풀업 구동부(MP2)와, 파워업 신호(PWRUP)에 응답하여 출력단(N11)을 풀다운 구동하기 위한 제1 풀다운 구동부(MN3)와, 제3 비교결과신호(DIS)에 응답하여 출력단(N11)을 풀다운 구동하기 위한 제2 풀다운 구동부(MN4)와, 출력단(N11)에서 출력되는 신호를 래칭하기 위한 래치부(INV6,INV7)로 구성된다.The second driving control signal generator 32_2 may further include a pull-up driver MP2 for pull-up driving the output terminal N11 in response to the second comparison result signal ACT_PLUS2_PRE and an output terminal in response to the power-up signal PWRUP. A first pull-down driver MN3 for pull-down driving N11, a second pull-down driver MN4 for pull-down driving the output terminal N11 in response to a third comparison result signal DIS, and an output terminal N11. The latch unit (INV6, INV7) for latching the signal output from the.

참고적으로 제1 비교결과신호(ACT_PLUS1_PRE)는 제1 구동제어신호 생성부(32_1)의 풀업 구동부(MP1)를 제어하기 위한 신호이며, 제2 비교결과신호(ACT_PLUS2_PRE)는 제2 구동제어신호 생성부(32_2)의 풀업 구동부(MP2)를 제어하기 위한 신호이다. 또한, 제3 비교결과신호(DIS) 및 파워업 신호(PWRUP)는 제1 및 제2 구동제어신호 생성부(32_1,32_2)의 풀다운 구동부(MN1,MN2,MN3,MN4)를 제어하 여 래치부(INV3·INV4, INV6·INV7)를 초기화시키는 신호이다. 따라서 파워업 신호(PWRUP)가 활성화 될 때, 래치부(INV3·INV4, INV6·INV7)는 제1 풀다운 구동부(MN1,MN3)에 의해 구동되는 값을 초기값으로 저장하게 된다. 이후에 제1 비교결과신호(ACT_PLUS1_PRE) 및 제2 비교결과신호(ACT_PLUS2_PRE)가 활성화 될 때, 래치부(INV3·INV4, INV6·INV7)는 해당 풀업 구동부(MP1,MP2)에 의해 구동되는 값을 저장하게 된다. 한편, 제3 비교결과신호(DIS)가 활성화되면 래치부(INV3·INV4, INV6·INV7)는 제2 풀다운 구동부(MN2,MN4)에 의해서 구동되는 값을 저장하게 된다. 래치부(INV3·INV4, INV6·INV7)에서 출력되는 신호는 인버터(INV5,INV8)를 통해서 최종적으로 제1 구동제어신호(ACT_PLUS1) 및 제2 구동제어신호(ACT_PLUS2)로서 출력된다.For reference, the first comparison result signal ACT_PLUS1_PRE is a signal for controlling the pull-up driver MP1 of the first drive control signal generator 32_1, and the second comparison result signal ACT_PLUS2_PRE generates a second drive control signal. This is a signal for controlling the pull-up driving unit MP2 of the unit 32_2. In addition, the third comparison result signal DIS and the power-up signal PWRUP are latched by controlling the pull-down driving units MN1, MN2, MN3, and MN4 of the first and second driving control signal generators 32_1 and 32_2. This signal initializes the negative (INV3, INV4, INV6, INV7). Therefore, when the power-up signal PWRUP is activated, the latch units INV3 and INV4 and INV6 and INV7 store the values driven by the first pull-down driving units MN1 and MN3 as initial values. Subsequently, when the first comparison result signal ACT_PLUS1_PRE and the second comparison result signal ACT_PLUS2_PRE are activated, the latch units INV3, INV4, INV6, and INV7 receive values driven by the corresponding pull-up driving units MP1 and MP2. Will be saved. On the other hand, when the third comparison result signal DIS is activated, the latch units INV3 and INV4 and INV6 and INV7 store values driven by the second pull-down driving units MN2 and MN4. The signals output from the latch units INV3 and INV4 and INV6 and INV7 are finally output as the first drive control signal ACT_PLUS1 and the second drive control signal ACT_PLUS2 through the inverters INV5 and INV8.

도 5는 본 발명의 실시예에 따른 반도체 장치의 내부전압 발생회로의 동작을 나타낸 타이밍 다이어그램이다.5 is a timing diagram illustrating an operation of an internal voltage generation circuit of a semiconductor device according to an embodiment of the present invention.

도 5의 타이밍 다이어그램 및 도 2 내지 도 4를 참조하여, 반도체 장치의 내부전압 발생회로의 동작을 설명하면 다음과 같다.Referring to the timing diagram of FIG. 5 and FIGS. 2 to 4, the operation of the internal voltage generation circuit of the semiconductor device will be described below.

우선, 기본 구동제어신호(ACT)는 항상 하이레벨로 활성화 되어 있으므로 기본 구동부(22_1)는 내부전압(VINT)을 기본적으로 생성하여 내부 전압단(N1)으로 구동하게 된다.First, since the basic driving control signal ACT is always activated at a high level, the basic driving unit 22_1 basically generates the internal voltage VINT to drive the internal voltage terminal N1.

다음으로, 내부전압(VINT)의 전류소모가 증가하면 내부전압(VINT)이 하강하게 되는데, 제1 지점보다 더 하강할 경우, 즉 내부전압(VINT)이 제1 전압(A)보다 낮아지게 될 때 전압레벨 검출부(21)는 제1 구동제어신호(ACT_PLUS1)를 하이레벨로 활성화시키게 된다. 제1 구동제어신호(ACT_PLUS1)에 의해서 제1 보조 구동부(22_2)가 활성화되므로 내부전압(VINT)의 구동력이 강화되어 내부전압(VINT)은 더 이상 하강하지 않는다.Next, when the current consumption of the internal voltage VINT increases, the internal voltage VINT falls, and if it falls further than the first point, that is, the internal voltage VINT becomes lower than the first voltage A. At this time, the voltage level detector 21 activates the first driving control signal ACT_PLUS1 to a high level. Since the first auxiliary driver 22_2 is activated by the first driving control signal ACT_PLUS1, the driving force of the internal voltage VINT is strengthened, and the internal voltage VINT does not fall anymore.

다음으로, 내부전압(VINT)의 전류소모가 더욱 증가하게 되면 내부전압(VINT)이 다시 하강하게 되는데, 제2 지점보다 더 하강할 경우, 즉 내부전압(VINT)이 제2 전압(B)보다 낮아지게 될 때 전압레벨 검출부(21)는 제2 구동제어신호(ACT_PLUS2)를 하이레벨로 활성화시키게 된다. 제2 구동제어신호(ACT_PLUS2)에 의해서 제2 보조 구동부(22_3)까지 활성화되므로 내부전압(VINT)의 구동력이 더욱 강화되어 내부전압(VINT)은 상승하게 된다.Next, when the current consumption of the internal voltage VINT further increases, the internal voltage VINT falls again. If the voltage falls further than the second point, that is, the internal voltage VINT is greater than the second voltage B. When lowered, the voltage level detector 21 activates the second driving control signal ACT_PLUS2 to a high level. Since the second auxiliary driving unit 22_3 is activated by the second driving control signal ACT_PLUS2, the driving force of the internal voltage VINT is further enhanced to increase the internal voltage VINT.

다음으로, 내부전압(VINT)이 제3 지점보다 더 상승할 경우, 즉 내부전압(VINT)이 제3 전압(C)보다 높아지게 될 때 전압레벨 검출부(21)는 제1 구동제어신호(ACT_PLUS1) 및 제2 구동제어신호(ACT_PLUS2)를 로우레벨로 비활성화시키므로, 제1 보조 구동부(22_2) 및 제2 보조 구동부(22_3)는 비활성화 되어 내부전압(VINT)은 더 이상 상승하지 않는다.Next, when the internal voltage VINT rises higher than the third point, that is, when the internal voltage VINT rises higher than the third voltage C, the voltage level detector 21 performs the first driving control signal ACT_PLUS1. Since the second driving control signal ACT_PLUS2 is inactivated to a low level, the first auxiliary driver 22_2 and the second auxiliary driver 22_3 are inactivated, and the internal voltage VINT does not increase any more.

요약하면, 전압레벨 검출부(21)는 내부전압(VINT)의 전압레벨을 검출하고, 복수의 구동부(22_1,22_2,22_3)는 내부전압(VINT)을 생성하여 내부 전압단(N1)으로 구동하되, 전압레벨 검출부(21)의 검출결과에 따라 선택적으로 활성화되어 내부전압(VINT)의 구동력을 조절한다. 즉, 반도체 장치의 내부전압 발생회로는 내부전압(VINT)의 전류소모가 많이 발생하는 동작모드에서 내부전압(VINT)이 하강하게 되 므로 구동력을 증가시키기 위해 보조 구동부를 활성화시키게 되고, 내부전압(VINT)의 전류소모가 적게 발생하는 동작모드에서는 불필요한 전류소모를 감소시키기 위해 보조 구동부를 제외한 기본 구동부만을 활성화 시켜서 내부전압(VINT)을 구동한다. 참고적으로 도 5의 타이밍 다이어그램은 내부전압 발생회로의 내부동작을 명확하게 설명하기 위해서 특정 상태를 가정하고 구성한 것이다.In summary, the voltage level detector 21 detects the voltage level of the internal voltage VINT, and the plurality of drivers 22_1, 22_2, and 22_3 generate the internal voltage VINT to drive the internal voltage terminal N1. According to the detection result of the voltage level detection unit 21, it is selectively activated to adjust the driving force of the internal voltage VINT. That is, since the internal voltage VINT is lowered in the operation mode in which the internal voltage VINT consumes a lot of current, the internal voltage generation circuit of the semiconductor device activates the auxiliary driver to increase the driving force. In the operation mode in which the current consumption of VINT) is low, only the basic driving unit except the auxiliary driving unit is activated to drive the internal voltage (VINT) to reduce unnecessary current consumption. For reference, the timing diagram of FIG. 5 assumes and configures a specific state in order to clearly describe the internal operation of the internal voltage generation circuit.

이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술적 사상은 상기의 실시예에 따라 구체적으로 기술되었으나, 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 예컨대, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다.In the above, the specific description was made according to the embodiment of the present invention. Although the technical spirit of the present invention has been described in detail according to the above embodiments, it should be noted that the embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention. For example, although not directly related to the technical spirit of the present invention, in order to explain the present invention in more detail, an embodiment including an additional configuration may be illustrated. In addition, the configuration of an active high or an active low for indicating an activation state of a signal and a circuit may vary according to embodiments. In addition, the configuration of the transistor may be changed as necessary to implement the same function. That is, the configurations of the PMOS transistor and the NMOS transistor may be replaced with each other, and may be implemented using various transistors as necessary.

특히, 보조 구동부 수는 실시예에 따라 달라질 수 있으며 복수의 보조 구동부를 제어하기 위한 구동제어신호의 조합도 실시예에 따라 달라질 수 있을 것이다. 또한, 기본 구동부 및 보조 구동부의 구동능력은 모두 동일하도록 구성할 수도 있 으며 필요에 따라 서로 다른 구동능력을 가지도록 구성할 수도 있을 것이다. 또한, 본 실시예에서는 복수의 구동부 중 기본 구동부를 항상 활성화하여 내부전압을 구동하고 추가적으로 보조 구동부를 활성화하여 추가적으로 내부전압을 구동하였으나, 서로 다른 구동능력을 가진 다수의 구동부를 선택적으로 활성화하여 내부전압을 구동하도록 할 수도 있을 것이다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.In particular, the number of auxiliary driving units may vary according to embodiments, and a combination of driving control signals for controlling a plurality of auxiliary driving units may also vary according to embodiments. In addition, the driving capability of the basic driving unit and the auxiliary driving unit may be configured to be all the same, or may be configured to have different driving capabilities as necessary. In addition, in the present exemplary embodiment, the basic driving unit is always activated to drive the internal voltage, and the auxiliary driving unit is additionally activated to additionally drive the internal voltage. However, by selectively activating a plurality of driving units having different driving capabilities, You might want to drive it. Such a change in the circuit is too many cases, and the change can be easily inferred by a person skilled in the art, so the enumeration thereof will be omitted.

도 3은 도 2의 전압레벨 검출부에 대한 회로도이다.3 is a circuit diagram of the voltage level detector of FIG. 2.

도 4는 전압레벨 검출부의 제1 내지 제3 비교부에 대한 회로도이다.4 is a circuit diagram of the first to third comparison units of the voltage level detector.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31_1 : 제1 비교부31_1: first comparison unit

31_2 : 제2 비교부31_2: second comparison unit

31_3 : 제3 비교부31_3: third comparison unit

32_1 : 제1 구동제어신호 생성부32_1: first driving control signal generator

32_2 : 제2 구동제어신호 생성부32_2: second drive control signal generation unit

도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.In the figure, PMOS transistors and NMOS transistors are denoted by MPi and MNi (i = 0, 1, 2, ...), respectively.

Claims

delete

A plurality of driving units configured to generate an internal voltage and drive the internal voltage terminal, wherein the internal voltage is selectively activated during an activation period of a corresponding driving control signal among a plurality of driving control signals; And

A voltage level detector for detecting a voltage level of the internal voltage and outputting the plurality of driving control signals selectively activated corresponding to the detected voltage level of the internal voltage,

The voltage level detector is configured to activate and output a first driving control signal during a period in which the voltage level of the internal voltage is lower than a first reference voltage, and the voltage level of the internal voltage is greater than a second reference voltage minus the first reference voltage. Has a low voltage level-The internal voltage generation circuit of the semiconductor device, characterized in that for activating and outputting the second drive control signal during the lower period.

delete

Claim 7 was abandoned upon payment of a set-up fee.

The method of claim 5,

The voltage level detector,

And deactivating and outputting the first and second driving control signals while the voltage level of the internal voltage is higher than the first reference voltage.

Claim 8 was abandoned when the registration fee was paid.

The method according to claim 5 or 7,

The plurality of driving units,

A basic driver for generating the internal voltage and driving the internal voltage terminal;

A first auxiliary driver configured to additionally drive the internal voltage to the internal voltage terminal during an activation period of a first drive control signal among the plurality of drive control signals; And

And a second auxiliary driver configured to additionally drive the internal voltage to the internal voltage terminal during an activation period of a second drive control signal.

The voltage level detector may include: a first comparator for outputting a first comparison result signal corresponding to a result of comparing the first reference voltage with the feedback internal voltage;

A second comparator for outputting a second comparison result signal corresponding to a result of comparing the second reference voltage having a voltage level lower than the first reference voltage with the fed back internal voltage;

A third comparator for outputting a third comparison result signal corresponding to a result of comparing the third reference voltage having a voltage level higher than the first reference voltage with the feedback internal voltage;

A first driving control signal generator for generating a first driving control signal in response to the first comparison result signal, the third comparison result signal, and a power-up signal; And

And a second driving control signal generator configured to generate a second driving control signal in response to the second comparison result signal, the third comparison result signal, and the power up signal. .

Claim 10 was abandoned upon payment of a setup registration fee.

The first comparison unit,

And a differential amplifier circuit having the first reference voltage and the fed back internal voltage as differential inputs.

Claim 11 was abandoned upon payment of a setup registration fee.

10. The method of claim 9,

The second comparison unit,

And a differential amplifier circuit having the second reference voltage and the fed back internal voltage as differential inputs.

Claim 12 was abandoned upon payment of a registration fee.

10. The method of claim 9,

The third comparison unit,

And a differential amplifier circuit having the third reference voltage and the fed back internal voltage as differential inputs.

Claim 13 was abandoned upon payment of a registration fee.

10. The method of claim 9,

The first driving control signal generator,

A first pull-down driver configured to pull-down the output terminal in response to the power-up signal;

A second pull-down driving unit to pull-down the output terminal in response to the third comparison result signal; And

And a latch unit for latching the signal output from the output terminal.

Claim 14 was abandoned when the registration fee was paid.

10. The method of claim 9,

The second drive control signal generator,

A pull-up driving unit configured to pull-up the output stage in response to the second comparison result signal;

And a latch unit for latching the signal output from the output terminal.