[go: up one dir, main page]

KR101102961B1 - 버랙터 및 그 제조 방법 - Google Patents

버랙터 및 그 제조 방법 Download PDF

Info

Publication number
KR101102961B1
KR101102961B1 KR1020040008035A KR20040008035A KR101102961B1 KR 101102961 B1 KR101102961 B1 KR 101102961B1 KR 1020040008035 A KR1020040008035 A KR 1020040008035A KR 20040008035 A KR20040008035 A KR 20040008035A KR 101102961 B1 KR101102961 B1 KR 101102961B1
Authority
KR
South Korea
Prior art keywords
junction region
type junction
type
semiconductor substrate
varactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040008035A
Other languages
English (en)
Other versions
KR20050079547A (ko
Inventor
류유신
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040008035A priority Critical patent/KR101102961B1/ko
Publication of KR20050079547A publication Critical patent/KR20050079547A/ko
Application granted granted Critical
Publication of KR101102961B1 publication Critical patent/KR101102961B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 버랙터 및 그 제조 방법에 관한 것으로, 딥 N-웰 이온주입 공정으로 반도체 기판의 일정 깊이에 제 1 N-타입 접합영역을 형성하고, P-웰 이온주입 공정으로 제 1 N-타입 접합영역 바로 위의 반도체 기판에 P-타입 접합영역을 형성하고, N-웰 이온주입 공정으로 P-타입 접합영역 주변의 반도체 기판에 제 2 N-타입 접합영역을 형성하므로, P-타입 접합영역은 제 2 N-타입 접합영역과 4면이 접하면서 제 1 N-타입 접합영역과 1면이 추가로 접하게 되어, 전체적으로 공핍 영역의 면적이 넓어짐에 따라 접합 버랙터의 캐피시턴스를 증대시킬 수 있다.
접합 버랙터, 딥 N-타입 접합영역, 캐패시턴스

Description

버랙터 및 그 제조 방법{Varactor and method of manufacturing the same}
도 1a는 본 발명의 실시예에 따른 버랙터 및 그 제조 방법을 설명하기 위한 단면도; 및
도 1b는 본 발명의 실시예에 따른 버랙터 및 그 제조 방법을 설명하기 위한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
11: 반도체 기판 12: 제 1 N-타입 접합영역
13: P-타입 접합영역 14: 제 2 N-타입 접합영역
15: 공핍 영역
본 발명은 버랙터 및 그 제조 방법에 관한 것으로, N-타입 접합영역과 접하는 P-타입 접합영역의 면적을 늘려 전체적으로 공핍 영역의 면적이 넓어짐에 따라 접합 버랙터의 캐피시턴스를 증대시킬 수 있는 버랙터 및 그 제조 방법에 관한 것이다.
일반적으로 버랙터는 적합한 전압 또는 전류 바이어스에 의해 제어되는 캐패시턴스를 갖는 전기소자이다. 종래 버랙터는 단지 P-타입 접합영역과 N-타입 접합영역만을 접합시켜 접합면의 면적에 의존해 캐패시턴스가 유기된다. 접합 버랙터의 터닝 범위(tuning range)를 개선시키기 위해 단위 접합 버랙터(unit junction varactor)의 캐패시턴스를 증가시켜야 하는데, 이를 위한 방법으로 핑거 타입(finger type)으로 P-타입 접합영역과 N-타입 접합영역을 교대로 만들거나, 넓은 N-타입 접합영역을 형성하고, 그 가운데에 P-타입 접합영역을 형성하는 아일랜드 타입(island type) 등이 있다. 이러한 방법들은 소자가 차지하는 면적을 증가시켜 칩의 가격을 증가시킬 뿐만 아니라 소자의 고집적화 및 소형화를 어렵게 한다.
따라서, 본 발명은 유효면적에서 N-타입 접합영역과 접하는 P-타입 접합영역의 면적을 최대한 늘려 전체적으로 공핍 영역의 면적이 넓어짐에 따라 접합 버랙터의 캐피시턴스를 증대시킬 수 있는 버랙터 및 그 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 일 측면에 따른 버랙터는 반도체 기 판에 형성된 P-타입 접합영역; P-타입 접합영역의 아래 면에 접하여 형성된 제 1 N-타입 접합영역; 및 P-타입 접합영역의 전후좌우 면에 접하여 형성된 제 2 N-타입 접합영역을 포함한다.
또한, 본 발명의 목적을 달성하기 위한 다른 측면에 따른 버랙터 제조 방법은 딥 N-웰 이온주입 공정으로 반도체 기판의 일정 깊이에 제 1 N-타입 접합영역을 형성하는 단계; P-웰 이온주입 공정으로 제 1 N-타입 접합영역 바로 위의 반도체 기판에 P-타입 접합영역을 형성하는 단계; 및 N-웰 이온주입 공정으로 P-타입 접합영역 주변의 반도체 기판에 제 2 N-타입 접합영역을 형성하는 단계를 포함한다.
상기에서, 제 1 N-타입 접합영역은 딥 N-웰 이온주입 공정을 실시하고, 1,000 ℃의 온도에서 약 30 초간 급속 열처리하여 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면 상에서 동일 부호는 동일 요소를 지칭한다.
도 1a는 본 발명의 실시예에 따른 버랙터 및 그 제조 방법을 설명하기 위한 단면도이고, 도 1b는 본 발명의 실시예에 따른 버랙터 및 그 제조 방법을 설명하기 위한 평면도이다.
도 1a 및 도 1b를 참조하면, 딥 N-웰 이온주입 공정으로 반도체 기판(11)의 일정 깊이에 제 1 N-타입 접합영역(12)을 형성하고, P-웰 이온주입 공정으로 제 1 N-타입 접합영역(12) 바로 위의 반도체 기판(11)에 P-타입 접합영역(13)을 형성하고, N-웰 이온주입 공정으로 P-타입 접합영역(13) 주변의 반도체 기판(11)에 제 2 N-타입 접합영역(14)을 형성한다.
상기에서, P-타입 접합영역(13)은 제 2 N-타입 접합영역(14)과 4면이 접하면서 제 1 N-타입 접합영역(12)과 1면이 추가로 접하게 되는 구조이다. 이에 따라, 전체적으로 공핍 영역(15)의 면적이 넓어짐에 따라 접합 버랙터의 캐피시턴스가 증대된다.
제 1 N-타입 접합영역(12)은 딥 N-웰 이온주입 공정을 실시한 후 약 1,000 ℃의 온도에서 약 30 초간 급속 열처리(RTP anneal)하여 형성된다.
상기한 바와 같이, 본 발명은 P-타입 접합영역(13)의 윗면을 제외한 전후좌우 면 및 아래 면이 N-타입 접합영역(12 및 14)과 접하는 3차원 구조를 이룬다. 접합 버랙터의 터닝 범위는 처음 낮은 리버스 전압(reverse voltage) 인가에서 얼마 나 큰 캐패시턴스 값을 얻을 수 있느냐에 좌우되는데, 이 경우 공핍 영역(15)을 이루는 면적이 증가하여 충분히 큰 캐패시턴스 값을 얻을 수 있고, 이에 따라 터닝 범위가 증가한다.
상술한 바와 같이, 본 발명은 유효면적에서 N-타입 접합영역과 접하는 P-타입 접합영역의 면적을 최대한 늘려 전체적으로 공핍 영역의 면적이 넓어짐에 따라 접합 버랙터의 캐피시턴스를 증대시킬 수 있어, 터닝 범위(tuning range) 증가와 소자가 차지하는 면적을 감소시킬 수 있고, 또한 소자의 신뢰성을 향상시킬 수 있을 뿐만 아니라 소자의 고집적화 및 소형화를 실현할 수 있다.

Claims (3)

  1. 반도체 기판에 형성된 제1 N-타입 접합영역;
    상기 제1 N-타입 접합영역의 윗면에 접하여 형성된 P-타입 접합영역; 및
    상기 P-타입 접합영역의 전후좌우 면에 접하여 형성된 제 2 N-타입 접합영역을 포함하고,
    상기 제1 N-타입 접합 영역과 상기 제2 N-타입 접합 영역은 서로 중첩되어 형성되는 것을 특징으로 하는 버랙터.
  2. 딥 N-웰 이온주입 공정으로 반도체 기판의 일정 깊이에 제 1 N-타입 접합영역을 형성하는 단계;
    P-웰 이온주입 공정으로 상기 제 1 N-타입 접합영역 바로 위의 상기 반도체 기판에 P-타입 접합영역을 형성하는 단계; 및
    N-웰 이온주입 공정으로 상기 P-타입 접합영역 주변의 상기 반도체 기판에 제 2 N-타입 접합영역을 형성하는 단계를 포함하는 버랙터 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 N-타입 접합영역은 딥 N-웰 이온주입 공정을 실시하고, 1,000 ℃의 온도에서 30 초간 급속 열처리하여 형성되는 버랙터 제조 방법.
KR1020040008035A 2004-02-06 2004-02-06 버랙터 및 그 제조 방법 Expired - Fee Related KR101102961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040008035A KR101102961B1 (ko) 2004-02-06 2004-02-06 버랙터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008035A KR101102961B1 (ko) 2004-02-06 2004-02-06 버랙터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050079547A KR20050079547A (ko) 2005-08-10
KR101102961B1 true KR101102961B1 (ko) 2012-01-10

Family

ID=37266466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008035A Expired - Fee Related KR101102961B1 (ko) 2004-02-06 2004-02-06 버랙터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101102961B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082916A (ko) * 2002-04-18 2003-10-23 후지쯔 가부시끼가이샤 ｐｎ 바랙터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082916A (ko) * 2002-04-18 2003-10-23 후지쯔 가부시끼가이샤 ｐｎ 바랙터

Also Published As

Publication number Publication date
KR20050079547A (ko) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100363353B1 (ko) 반도체 장치 및 그 제조 방법
US7704822B2 (en) Semiconductor device
US6008097A (en) MOS transistor of semiconductor device and method of manufacturing the same
KR100828790B1 (ko) 반도체장치 및 그 제조방법
JPH0425175A (ja) ダイオード
TWI393247B (zh) 具有深溝結構之半導體裝置
CN102208439B (zh) 半导体装置及其制造方法
KR960000713B1 (ko) 반도체장치
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
KR101102961B1 (ko) 버랙터 및 그 제조 방법
US20080105922A1 (en) Method of Manufacturing a Semiconductor Device and Semiconductor Device Obtainable with Such a Method
KR100421521B1 (ko) 반도체 장치 및 그 제조 방법
JPH0379035A (ja) Ｍｏｓトランジスタ及びその製造方法
JP3788439B2 (ja) 半導体装置の製造方法
JP2005210005A (ja) 半導体装置およびその製造方法
KR20130074747A (ko) 반도체 장치
JPS62122175A (ja) 半導体装置
JP2010073806A (ja) 半導体装置の製造方法及び半導体装置
US20090050950A1 (en) Semiconductor device and manufacturing method thereof
JP3939688B2 (ja) バリキャップの製造方法
JPH03256356A (ja) 半導体装置
KR20070002785A (ko) 반도체 소자 제조 방법
JPH0328071B2 (ko)
KR20100051220A (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
JP3939694B2 (ja) バリキャップの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040206

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090204

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040206

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101025

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111229

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141119

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151118

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181120

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191119

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211009