KR101095046B1

KR101095046B1 - 솔리드 스테이트 디스크 및 이를 포함하는 사용자 시스템

Info

Publication number: KR101095046B1
Application number: KR1020100017109A
Authority: KR
Inventors: 정의영; 방관후
Original assignee: 연세대학교 산학협력단
Priority date: 2010-02-25
Filing date: 2010-02-25
Publication date: 2011-12-20
Also published as: US20130073772A1; WO2011105708A3; US20140122784A1; US8775711B2; KR20110097319A; WO2011105708A2; US9996456B2

Abstract

본 발명은 솔리드 스테이트 디스크를 포함하는 사용자 시스템에 관한 것이다. 본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템은 중앙 처리 장치에 의하여 처리된 데이터를 저장하기 위한 주메모리 및 상기 주메모리에 저장된 데이터 중 선택된 데이터를 저장하기 위한 솔리드 스테이트 디스크를 포함하며, 상기 주메모리와 상기 솔리드 스테이트 디스크는 단일 메모리 계층 구조를 형성한다. 따라서, 본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템은 데이터를 빠르게 처리할 수 있다.

Description

솔리드 스테이트 디스크 및 이를 포함하는 사용자 시스템{SOLID STATE DISK AND USER SYSTEM COMPRISING THE SAME}

본 발명은 사용자 시스템(user system)에 관한 것으로, 좀더 구체적으로는 솔리드 스테이트 디스크(solid state disk)를 포함하는 사용자 시스템에 관한 것이다.

최근 들어, 사용자 시스템(user system)에서 데이터 저장 장치로 솔리드 스테이트 디스크(SSD, Solid State Disk)가 많이 사용되고 있다. 솔리드 스테이트 디스크는 저장 장치로 플래시 메모리와 같은 불휘발성 메모리를 사용하며, 기존의 하드 디스크에 비하여 내구성, 크기, 전력 등의 면에서 좋은 특성을 보인다.

한편, 현재 솔리드 스테이트 디스크는 기존의 하드 디스크를 대신하기 위한 용도로 주로 사용되며, 따라서 하드 디스크와 마찬가지로 단순히 사우스 브리지(south bridge)에 연결되어 사용된다. 그러나, 이 경우에 솔리드 스테이트 디스크는 사용자가 요구하는 빠른 속도의 데이터 처리를 지원하지 못하는 단점이 있다.

본 발명의 목적은 데이터 처리 속도가 향상된 솔리드 스테이트 디스크를 포함하는 사용자 시스템를 제공하는 데 있다.

본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템은 중앙 처리 장치에 의하여 처리된 데이터를 저장하기 위한 주메모리; 및 상기 주메모리에 저장된 데이터 중 선택된 데이터를 저장하기 위한 솔리드 스테이트 디스크를 포함하며, 상기 주메모리와 상기 솔리드 스테이트 디스크는 단일 메모리 계층 구조를 형성한다.

실시 예로서, 상기 주메모리는 상기 솔리드 스테이트 디스크에 연결되어 직접 데이터 전송 경로를 형성한다.

실시 예로서, 상기 주메모리에 연결되어 데이터 전송 경로를 형성하는 노스 브리지; 및 상기 노스 브리지 및 상기 솔리드 스테이트 디스크에 연결되어 데이터 전송 경로를 형성하는 사우스 브리지를 더 포함하며, 상기 직접 데이터 전송 경로는 상기 노스 브리지 및 상기 사우스 브리지를 경유하지 않는다.

실시 예로서, 상기 솔리드 스테이트 디스크는 상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 직접 데이터 접근 장치(DMA device)를 포함한다.

실시 예로서, 상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 1 직접 데이터 접근 장치; 및 상기 노스 브리지를 경유하는 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 2 직접 데이터 접근 장치를 더 포함한다.

실시 예로서, 상기 제 1 직접 데이터 접근 장치는 상기 솔리드 스테이트 디스크에 포함되고, 상기 제 2 직접 데이터 접근 장치는 상기 사우스 브리지에 포함된다.

실시 예로서, 상기 주메모리 및 상기 솔리드 스테이트 디스크는 노스 브리지에 연결되어 데이터 전송 경로를 형성한다.

실시 예로서, 상기 직접 데이터 전송 경로는 상기 노스 브리지를 경유하지 않는다.

실시 예로서, 상기 제 1 직접 데이터 접근 장치는 상기 솔리드 스테이트 디스크에 포함되고, 상기 제 2 직접 데이터 접근 장치는 상기 노스 브리지에 포함된다.

본 발명의 기술적 사상의 실시 예에 따른 주메모리 및 솔리드 스테이트 디스크를 포함하는 사용자 시스템에 있어서: 상기 주메모리는 상기 솔리드 스테이트 디스크에 저장될 데이터를 임시로 저장하기 위한 캐시 버퍼로 사용된다.

실시 예로서, 상기 주메모리 및 상기 솔리드 스테이트 디스크 사이에는 직접 데이터 전송 경로가 형성된다.

실시 예로서, 상기 주메모리 및 상기 솔리드 스테이트 디스크는 각각 노스 브리지 및 사우스 브리지에 연결되며, 상기 노스 브리지 및 상기 사우스 브리지를 경유하는 데이터 전송 경로를 형성한다.

실시 예로서, 상기 솔리드 스테이트 디스크는 상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 직접 데이터 접근 장치를 포함한다.

실시 예로서, 상기 주메모리 및 상기 솔리드 스테이트 디스크는 노스 브리지에 연결되어 상기 노스 브리지를 경유하는 데이터 전송 경로를 형성하며, 상기 주메모리 및 상기 솔리드 스테이트 디스크는 동일한 인터페이스를 사용한다.

본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템은 휘발성 메모리이며, 중앙 처리 장치의 제어에 처리된 데이터를 저장하는 제 1 메모리 영역; 불휘발성 메모리이며, 상기 제 1 메모리 영역에 저장된 데이터 중 선택된 데이터를 저장하는 제 2 메모리 영역; 및 상기 제 1 및 제 2 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 브리지 영역을 포함하며, 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역은 단일 메모리 계층 구조를 형성한다.

실시 예로서, 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이에는 직접 데이터 전송 경로가 형성된다.

실시 예로서, 상기 브리지 영역은 상기 제 1 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 제 1 브리지; 및 상기 제 1 브리지 및 상기 제 2 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 제 2 브리지를 포함하며, 상기 직접 데이터 전송 경로는 상기 제 1 및 제 2 브리지를 경유하지 않는다.

실시 예로서, 상기 제 2 메모리 영역은 상기 직접 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 1 직접 메모리 접근 장치를 포함하고, 상기 제 2 브리지는 상기 제 1 및 제 2 브리지를 경유하는 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 2 직접 메모리 접근 장치를 포함한다.

실시 예로서, 상기 브리지 영역은 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역에 연결되며, 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역은 동일한 인터페이스를 사용하여 상기 브리지 영역과 통신한다.

실시 예로서, 상기 제 2 메모리 영역은 상기 직접 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 1 직접 메모리 접근 장치를 포함하고, 상기 브리지 영역은 상기 브리지 영역을 경유하는 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 2 직접 메모리 접근 장치를 포함한다.

본 발명의 기술적 사상의 실시 예에 따른 솔리드 스테이트 디스크는 데이터를 저장하기 위한 불휘발성 메모리 영역; 상기 불휘발성 메모리 영역에 저장된 데이터 중 선택된 데이터를 임시로 저장하기 위한 휘발성 메모리 영역; 및 상기 휘발성 메모리 영역 또는 상기 불휘발성 메모리 영역에 저장된 데이터와 사용자 시스템의 주메모리 사이의 직접 데이터 전송을 지원하기 위한 직접 데이터 접근 장치를 포함한다.

실시 예로서, 상기 시스템의 주메모리와 통신하기 위한 주메모리 인터페이스를 더 포함하며, 상기 시스템의 주메모리와 상기 주메모리 인터페이스 사이에는 직접 데이터 전송 경로가 형성된다.

실시 예로서, 상기 시스템의 주메모리는 상기 불휘발성 메모리 영역에 저장된 데이터를 임시로 저장하기 위한 캐시 버퍼로 사용된다.

실시 예로서, 상기 주메모리 인터페이스에 연결되며, 상기 시스템의 주메모리를 제어하기 위한 주메모리 컨트롤러를 더 포함한다.

실시 예로서, 상기 불휘발성 메모리 영역은 플래시 메모리, PRAM, FRAM, RRAM 중 어느 하나를 포함하는 것을 특징으로 한다.

본 발명의 기술적 사상의 실시 예에 따른 솔리드 스테이트 디스크를 포함하는 사용자 시스템는 빠른 속도로 데이터를 처리할 수 있다.

도 1은 본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
도 2는 도 1의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다.
도 3은 본 발명의 기술적 사상의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
도 4는 도 3의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다.
도 5는 본 발명의 기술적 사상의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다.
도 6은 도 5의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다.
도 7은 본 발명의 기술적 사상의 실시 예에 따른 SSD를 보여주는 블록도이다.
도 8은 도 7에 도시된 SSD 컨트롤러(1210)의 구성을 예시적으로 보여주는 블록도이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예가 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 1에서는 사용자 시스템(user system, 10)의 예로서, PC 시스템(personal computing system)이 도시되어 있다. 다만, 이는 예시적인 것으로 본 발명의 기술적 사상의 실시 예에 따른 사용자 시스템은 노트북, 태블릿 PC, 휴대용 단말기 등의 다양한 전자 장치들을 포함할 수 있다.

도 1을 참조하면, 사용자 시스템(10)은 중앙 처리 장치(11), 노스 브리지(north birdge, 12), 사우스 브리지(south bridge, 13), 주메모리(14), 그리고 솔리드 스테이트 디스크(SSD, Solid State Disk, 15)를 포함한다.

노스 브리지(12)에는 비교적 속도가 빠른 주변 장치가 연결되어, 중앙 처리 장치(11)가 속도가 빠른 주변 장치에 접근하도록 하기 위한 브리지 역할을 한다. 예를 들어, 노스 브리지(12)에는 주메모리(14)에 연결되며, 중앙 처리 장치(11)가 주메모리(14)에 접근할 수 있도록 한다. 이 경우, 노스 브리지(12)는 주메모리(14)를 제어하기 위한 주메모리 컨트롤러(16)를 포함한다.

사우스 브리지(13)에는 비교적 속도가 느린 주변 장치에 연결된다. 예를 들어, 사우스 브리지(13)에는 주메모리(14)에 비하여 속도가 비교적 느린 SSD(15)가 연결된다. 이 경우, 사우스 브리지(13)는 SATA 컨트롤러(17) 및 DMA(18)를 포함한다. 여기서, DMA(Direct Memory Access, 18)는 주변 장치들 및 SSD(15) 사이에 데이터 전송을 지원한다. 예를 들어, DMA(18)는 주메모리(14)에 저장된 데이터를 노스 브리지(12) 및 사우스 브리지(13)를 경유하여 SSD(15)에 저장한다. 다른 예로, DMA(18)는 SSD(15)에 저장된 데이터를 사우스 브리지(13) 및 노스 브리지(12)를 경유하여 주메모리(14)에 전달한다.

주메모리(14)는 주로 휘발성 메모리로 구성된다. 휘발성 메모리는 전원이 차단될 때 데이터를 잃을 수 있는 저장장치로, DRAM 이나 SRAM 등을 포함한다. 휘발성 메모리는 전원이 차단될 때 데이터를 잃을 수 있는 위험이 있으나, 불휘발성 메모리에 비하여 데이터 처리 속도가 빠른 장점이 있다.

SSD(15)는 데이터를 저장하기 위한 불휘발성 메모리 및 데이터를 임시로 저장하기 위한 휘발성 메모리를 포함한다. 불휘발성 메모리는 전원이 차단되더라도 데이터를 보전할 수 있는 저장 장치로, EEPROM, FRAM, PRAM, MRAM, 또는 플래시 메모리(Flash memory) 등을 포함한다. 일반적으로, SSD(15)의 불휘발성 메모리로서 플래시 메모리가 주로 사용된다. 불휘발성 메모리는 전원이 차단되더라도 데이터를 보존할 수 있지만, 휘발성 메모리에 비하여 데이터 처리 속도가 느린 단점이 있다.

이러한 단점을 보완하기 위하여, SSD(15)는 캐시 버퍼(cache buffer)를 포함하며, 캐시 버퍼는 SSD(15)의 불휘발성 메모리에 저장될 데이터를 임시로 저장하는 역할을 한다. 캐시 버퍼는 휘발성 메모리로서, DRAM 이나 SRAM 등을 포함한다. 또한, 캐시 버퍼는 SSD(15)의 불휘발성 메모리에 저장된 데이터 중 자주 사용되는 데이터를 임시로 저장하는 역할을 할 수 있다.

한편, 도 1의 사용자 시스템에서는 사용자 시스템의 특성상 주메모리(14)와 SSD(15) 사이에 데이터 전송이 매우 빈번하게 발생된다. 이 경우, 주메모리(14)와 SSD(15) 사이의 데이터 전송 시간은 시스템의 체감 성능을 좌우하는 요소로 작용할 수 있다. 따라서, 시스템의 성능을 향상시키기 위하여, 주메모리(14)와 SSD(15) 사이의 데이터 전송 시간이 단축될 필요가 있다. 이하의 도 2에서는 도 1의 사용자 시스템에서의 데이터 전송에 대하여 좀더 자세하게 설명될 것이다.

도 2는 도 1의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다. 도 2에서는 간략한 설명을 위하여 주메모리(14)에 저장된 데이터가 SSD(15)에 저장된다고 가정된다.

이 경우, 먼저, 중앙 처리 장치(11)는 쓰기 신호를 사우스 브리지(13)의 SATA 컨트롤러(13)에 전달한다(a). SATA 컨트롤러(13)는 전달받은 쓰기 신호에 응답하여, 쓰기 요청된 데이터의 주소(address) 및 크기(size) 등의 정보를 주메모리(14)로부터 전달받는다(b). DMA(18)는 SATA 컨트롤러(13)에 전달된 정보에 기초하여, 쓰기 요청된 데이터를 주메모리(14)로부터 독출한다(c). DMA(18)는 주메모리(14)로부터 독출된 데이터를 SSD(15)에 전달하고(d), SSD(15)는 전달받은 데이터를 내부의 불휘발성 메모리에 저장한다.

이 경우, SSD(15)는 전달받은 데이터를 내부의 캐시 버퍼에 순차적으로 저장하고, 캐시 버퍼에 누적된 데이터를 내부의 불휘발성 메모리에 저장할 수 있다. 또한, SSD(15)는 전달받은 데이터를 내부의 캐시 버퍼를 경유하여 내부의 불휘발성 메모리에 직접 저장할 수 있다. 이는 SSD(15)의 데이터 저장 정책(data storage policy)에 따라 달라질 수 있다.

상술한 바와 같이, 도 1의 사용자 시스템에서의 데이터 전송은 노스 브리지(12) 또는/및 사우스 브리지(13)를 경유하여 수행된다. 또한, 도 1의 사용자 시스템에서의 데이터 전송 경로는 휘발성 메모리인 주메모리(14)와 휘발성 메모리인 SSD(15)의 캐시 버퍼를 포함한다. 이하에서는 상술한 도 1의 사용자 시스템의 데이터 전송 속도를 향상시키기 위하여, 본 발명의 기술적 사상의 다른 실시 예에 따른 사용자 시스템이 자세히 설명될 것이다.

도 3은 본 발명의 기술적 사상의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 3에서는 사용자 시스템(100)의 예로서, PC 시스템이 도시되어 있다. 도 3의 사용자 시스템은 도 1의 사용자 시스템과 유사하다. 이하에서는 도 1의 사용자 시스템과의 차이점이 중심적으로 설명될 것이다.

도 3을 참조하면, 사용자 시스템(100)은 중앙 처리 장치(110), 노스 브리지(120), 사우스 브리지(130), 주메모리(140), 그리고 SSD(150)를 포함한다.

노스 브리지(121)는 주메모리(140)에 연결되며, 중앙 처리 장치(110)가 주메모리(140)에 접근하도록 브리지 역할을 수행한다. 이 경우, 노스 브리지(120)는 주메모리(140)를 제어하기 위한 주메모리 컨트롤러(121)를 포함한다. 사우스 브리지(130)는 노스 브리지(120)와 SSD(150) 사이에 연결며, SATA 컨트롤러(131) 및 제 1 DMA(132)를 포함한다. 여기서, 제 1 DMA(132)는 주메모리(140)와 SSD(15) 사이의 데이터 전송을 지원한다. 노스 브리지(120) 및 사우스 브리지(130)는 도 1의 노스 브리지 및 사우스 브리지와 유사하므로, 자세한 설명은 생략된다.

SSD(150)는 사우스 브리지(130) 및 주메모리(140)에 각각 연결된다. 다시 말하면, SSD(150)는 사우스 브리지(130)에 연결되어 데이터 전송 경로를 형성하며, 동시에 주메모리(140)에 연결되어 데이터 전송 경로를 형성한다. 즉, 도 3의 SSD(150)는 도 1의 SSD와 달리, 주메모리(140)와 SSD(150) 사이에 다이렉트 패스(direct path)를 갖는다. 예를 들어, SSD(150)의 휘발성 메모리와 주메모리(140) 사이에는 데이터 전송 경로가 형성될 수 있다. 이 경우, 예를 들어, SSD(150)는 주메모리(140)와 직접 데이터를 주고 받기 위한 주메모리 인터페이스(main memory interface)를 포함할 수 있다.

이 경우, SSD(150)와 주메모리(140) 사이에는 다이렉트 패스를 통하여 직접 데이터 전송이 수행될 수 있다. SSD(150)는 주메모리(140)를 제어하기 위한 주메모리 컨트롤러(151) 및 다이렉트 패스를 통한 데이터 전송을 지원하기 위한 제 2 DMA(152)를 포함한다.

도 3의 사용자 시스템은 도 1의 사용자 시스템과 달리 주메모리(140)와 SSD(150) 사이에 직접 데이터 전송이 수행될 수 있다. 주메모리(140)와 SSD(150) 사이의 직접 데이터 전송은 노스 브리지(120) 및/또는 사우스 브리지(130)를 경유하지 않기 때문에, 도 3의 사용자 시스템은 도 1의 사용자 시스템보다 빨리 수행될 수 있다.

또한, 도 3의 사용자 시스템에서의 주메모리(140)와 SSD(150) 사이의 데이터 전송은 도 1의 사용자 시스템과 같이 노스 브리지(120)와 사우스 브리지(130)를 경유하여 수행될 수 있음은 물론이다. 즉, 도 3의 사용자 시스템에서의 주메모리(140)와 SSD(150) 사이의 데이터 전송은 다이렉트 패스를 통하여 수행되거나, 노스 브리지(120) 및/또는 사우스 브리지(130)를 경유하여 수행될 수 있다. 이는 도 3의 사용자 시스템은 멀티 태스킹(multi tasking) 동작을 지원할 수 있음을 의미한다. 이하의 도 4에서는 도 3의 사용자 시스템에서의 데이터 전송에 대하여 좀더 자세하게 설명될 것이다.

도 4는 도 3의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다. 도 3의 사용자 시스템은 도 1의 사용자 시스템과 마찬가지로, 노스 브리지(120) 및/또는 사우스 브리지(130)를 경유하여 데이터 전송을 수행할 수 있다. 이는 도 2에서 설명된 데이터 전송과 유사하므로 자세한 설명은 생략될 것이다. 따라서, 도 4에서는 다이렉트 패스를 통한 데이터 전송이 중심적으로 설명될 것이다. 이하에서는 간략한 설명을 위하여 주메모리(140)에 저장된 데이터가 SSD(150)에 저장된다고 가정된다.

이 경우, 먼저, 중앙 처리 장치(110)는 쓰기 신호를 사우스 브리지(130)의 SATA 컨트롤러(131)에 전달한다(A). SATA 컨트롤러(131)는 전달받은 쓰기 신호를 SSD(150)에 전달하고(B), SSD(150)는 다이렉트 패스를 통하여 주메모리(140)에 저장된 데이터를 전달받는다(C). SSD(150)는 전달받은 데이터를 내부의 불휘발성 메모리에 저장한다.

자세히 설명하면, SSD(150)의 제 2 DMA(152)는 다이렉트 패스를 통하여 쓰기 요청된 데이터 및 이에 대응하는 주소(address) 및 사이즈(size) 정보 등을 주메모리(140)로부터 독출한다. 이 경우, 제 2 DMA(152)는 독출된 정보를 기초로, 쓰기 요청된 데이터를 SSD(150)의 내부의 불휘발성 메모리에 저장한다. 이 경우, 데이터는 SSD(150) 내부의 캐시 버퍼에 순차적으로 저장된 후, 누적된 데이터가 SSD(150)의 불휘발성 메모리에 저장될 수 있다. 또한, 데이터는 SSD(150) 내부의 캐시 버퍼를 경유하여 SSD(150) 내부의 불휘발성 메모리에 직접 저장될 수 있다.

상술한 바와 같이, 도 3의 사용자 시스템의 데이터 전송은 노스 브리지(120) 및 사우스 브리지(130)를 경유하지 않고 수행될 수 있다. 따라서, 도 3의 사용자 시스템에서의 데이터 전송은 도 1의 사용자 시스템의 데이터 전송에 비하여 빠르게 수행될 수 있다.

한편, 상술한 설명은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 노스 브리지(120)의 주메모리 컨트롤러(121)는 DMA를 더 포함할 수 있다. 이 경우, DMA는 노스 브리지(120)를 경유하는 주메모리(140)와 SSD(150) 사이의 데이터 전송을 지원할 것이다. 즉, 노스 브리지(120)에 DMA가 포함됨으로써, 사용자 시스템의 멀티 태스킹 동작은 보다 원활하게 수행될 수 있다.

도 5는 본 발명의 기술적 사상의 다른 실시 예에 따른 사용자 시스템을 보여주는 블록도이다. 도 5에서는 사용자 시스템(200)의 예로서, PC 시스템이 도시되어 있다. 도 5의 사용자 시스템은 도 1 사용자 시스템과 유사하다. 이하에서는 도 1의사용자 시스템과의 차이점이 중심적으로 설명될 것이다.

도 5를 참조하면, 사용자 시스템(200)은 중앙 처리 장치(210), 노스 브리지(220), 사우스 브리지(230), 주메모리(240), 그리고 SSD(250)를 포함한다.

도 5의 노스 브리지(220)에는 도 1의 노스 브리지와 달리 주메모리(240) 및 SSD(250)가 각각 연결된다. 즉, 도 1의 사용자 시스템은 노스 브리지가 주메모리와 연결되어 데이터 전송 경로를 형성하고 사우스 브리지가 SSD에 연결되어 데이터 전송 경로를 형성하는데 비하여, 도 5의 사용자 시스템(300)은 노스 브리지(220)가 주메모리(240) 및 SSD(250)에 연결되어 데이터 전송 경로를 형성한다. 이 경우, 예를 들어, 데이터 전송은 노스 브리지(220)를 경유하여 수행될 수 있다. 이를 위하여, 노스 브리지(220)는 주메모리(240)와 SSD(250) 사이의 데이터 전송을 지원하기 위한 제 1 DMA(222)를 포함한다.

또한, 도 5의 SSD(250)는 도 1의 SSD와 달리 주메모리(240)에 연결되어, 데이터 전송 경로를 형성한다. 즉, 도 5의 SSD(250)는 도 1의 SSD와 달리, 주메모리(240)와 SSD(250) 사이에 다이렉트 패스(direct path)를 갖는다. 이 경우, SSD(250)와 주메모리(240) 사이에는 다이렉트 패스를 통하여 직접 데이터 전송이 수행될 수 있다. 이 경우, SSD(250)는 주메모리(240)를 제어하기 위한 주메모리 컨트롤러(251) 및 다이렉트 패스를 통한 데이터 전송을 지원하기 위한 제 2 DMA(252)를 포함한다.

상술한 바와 같이, 도 5의 사용자 시스템은 도 1의 사용자 시스템과 달리 주메모리(240)와 SSD(250) 사이에 직접 데이터 전송이 수행될 수 있다. 이 경우, 주메모리(240)와 SSD(250) 사이의 데이터 전송은 노스 브리지(120) 및 사우스 브리지(230)를 경유하지 않기 때문에, 도 5의 사용자 시스템은 도 1의 사용자 시스템보다 빨리 수행될 수 있다.

또한, 도 5의 사용자 시스템의 주메모리(240)와 SSD(250)의 물리적 거리는 도 1의 사용자 시스템의 주메모리와 SSD의 물리적 거리보다 가깝다. 따라서, 노스 브리지(220)를 경유하여 데이터 전송이 수행되는 경우에도, 도 5의 사용자 시스템은 도 1의 사용자 시스템보다 빨리 수행될 수 있다.

한편, 도 5에서는 노스 브리지(220)에 SSD(250)가 연결되어, 주메모리(240)와 동일한 인터페이스를 사용한다. 예를 들어, 주메모리(240)가 DRAM 인 경우에 SSD(250)에도 DRAM 인터페이스가 적용된다. 이 경우, 예를 들어, DRAM 인터페이스의 데이터 스트로브 핀(data strobe pin)의 동작을 확장하는 방식을 이용하여, 서로 다른 속도를 갖는 DRAM과 SSD에 동일한 DRAM 인터페이스를 적용할 수 있다.

도 6은 도 5의 사용자 시스템에서의 주메모리와 SSD 사이의 데이터 전송을 설명하기 위한 블록도이다. 이하에서는 간략한 설명을 위하여 주메모리(240)에 저장된 데이터가 SSD(250)에 저장된다고 가정된다.

데이터 전송이 다이렉트 패스를 통하여 수행되는 경우, 먼저, 중앙 처리 장치(210)는 쓰기 신호를 노스 브리지(220)의 주메모리 컨트롤러(221)에 전달한다(A). 주메모리 컨트롤러(221)는 전달받은 쓰기 신호를 SSD(250)에 전달한다(B). 이 후, SSD(250)는 다이렉트 패스를 통하여 주메모리(240)에 저장된 데이터를 전달받는다(C). 즉, SSD(250)와 주메모리(240) 사이에 데이터 전송이 다이렉트 패스를 통하여 수행된다. 한편, SSD(250)는 전달받은 데이터를 내부의 불휘발성 메모리에 저장한다.

자세히 설명하면, SSD(250)의 제 2 DMA(252)는 다이렉트 패스를 통하여 쓰기 요청된 데이터 및 이에 대응하는 주소(address) 및 사이즈(size) 정보 등을 주메모리(240)로부터 독출한다. 제 2 DMA(252)는 독출된 데이터를 SSD(250)의 내부의 불휘발성 메모리에 저장한다. 이 경우, 데이터는 SSD(250) 내부의 캐시 버퍼에 순차적으로 저장된 후, 누적된 데이터가 SSD(250)의 불휘발성 메모리에 저장될 수 있다. 또한, 데이터는 SSD(250) 내부의 캐시 버퍼를 경유하여 SSD(250) 내부의 불휘발성 메모리에 직접 저장될 수 있다.

한편, 데이터 전송이 노스 브리지(220)를 경유하여 수행되는 경우, 먼저, 중앙 처리 장치(210)는 쓰기 신호를 노스 브리지(220)의 주메모리 컨트롤러(221)에 전달한다. 주메모리 컨트롤러(221)는 전달받은 쓰기 신호에 응답하여, 쓰기 요청된 데이터의 주소(address) 및 크기(size) 등의 정보를 주메모리(240)로부터 전달받는다. 제 1 DMA(222)는 주메모리 컨트롤러(221)에 전달된 정보에 기초하여, 쓰기 요청된 데이터를 주메모리(240)로부터 독출한다. 제 1 DMA(222)는 주메모리(240)로부터 독출된 데이터를 SSD(250)에 전달하고, SSD(250)는 전달받은 데이터를 내부의 불휘발성 메모리에 저장한다. 한편, 이 경우, 도 5의 사용자 시스템은 도 3의 사용자 시스템과 마찬가지로 멀티 태스킹 동작이 지원될 수 있음이 이해될 것이다.

한편, 상술한 설명은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 도 3 내지 도 6에 도시된 SSD의 내부에 캐시 버퍼의 역할을 수행하는 휘발성 메모리는 작은 용량을 사용하거나 제거될 수 있다. 이는 도 3 내지 도 6의 SSD와 주메모리는 물리적으로 가깝거나 다이렉트 패스에 의하여 데이터 전송 경로를 갖기 때문이다. 다시 말하면, SSD의 내부의 휘발성 메모리에서 수행되는 동작은 휘발성 메모리인 주메모리에서 사용되도록 대체될 수 있다.

한편, 시스템의 운영 체제(OS)가 도 3 내지 도 6에 도시된 주메모리 및 SSD에 접근하고자 할 때, 주메모리 및 SSD는 하나의 메모리 계층 구조로 인식될 것이다. 즉, 시스템의 운영 체제가 도 1의 사용자 시스템에 접근하는 경우에 주메모리와 SSD 사이의 데이터 전송 경로에 따른 지연까지 고려함에 비하여, 시스템의 운영 체제가 도 3 내지 도 6에 도시된 사용자 시스템에 접근하는 경우에는 주메모리와 SSD를 하나의 메모리 계층 구조로 인식할 것이다. 이는 도 3 내지 도 6에 도시된 주메모리 및 SSD는 물리적인 거리가 가까울 뿐만 아니라 주메모리와 SSD 사이에 다이렉트 패스에 의한 데이터 전송 경로를 갖기 때문이다.

한편, SSD의 내부의 휘발성 메모리가 주메모리로 대체되는 경우에도, 시스템의 운영 체제(OS)는 주메모리 및 SSD를 하나의 메모리 계층 구조로 인식할 수 있음이 이해될 것이다.

도 7은 본 발명의 기술적 사상의 실시 예에 따른 SSD를 보여주는 블록도이다. 도 7의 SSD(1200)는 도 3 내지 도 6에 도시된 SSD로 사용될 수 있다. 도 7을 참조하면, SSD 시스템(1000)은 호스트(1100)와 통신하는 SSD(1200)를 포함한다. SSD(1200)는 호스트 신호 커넥터(host signal connector, 1211)를 통해 호스트(1100)와 신호를 주고 받는다. 또한, SSD(1200)는 메모리 신호 커넥터(memory signal connector, 1212)를 통해 주메모리(1300)와 신호를 주고 받는다. SSD(1200)는 복수의 불휘발성 메모리 장치(1201~120n), SSD 컨트롤러(1210), 그리고 주메모리 컨트롤러(1220)를 포함한다. 예를 들어, 주메모리 컨트롤로(1220)는 SSD 컨트롤러(1210)에 포함된다.

복수의 불휘발성 메모리 장치(1201~120n)는 SSD(1200)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리 장치(1201~120n)는 대용량의 저장 능력을 가지는 플래시 메모리 장치로 구현될 수 있다. SSD(1200)는 주로 플래시 메모리(Flash memory)를 사용하고 있으나, 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다.

복수의 불휘발성 메모리 장치(1201~120n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 메모리 장치들은 동일한 데이터 버스에 연결될 수 있다.

SSD 컨트롤러(1210)는 호스트 신호 커넥터(1211)를 통해 호스트(1100)와 신호(SGL)를 주고 받는다. 주메모리 컨트롤러(1220)는 메모리 신호 커넥터(1212)를 통해 주메모리(1300)와 신호(DSGL)를 주고 받는다. 여기에서, 신호(SGL) 또는 신호(DSGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(1210)의 내부 구성은 도 8을 참조하여 상세하게 설명된다.

도 8은 도 7에 도시된 SSD 컨트롤러(1210)의 구성을 예시적으로 보여주는 블록도이다. 도 8을 참조하면, SSD 컨트롤러(1210)는 프로세서(1211), 주메모리 인터페이스(1212), 호스트 인터페이스(1213), 휘발성 메모리(1214), 그리고 불휘발성 메모리 인터페이스(1215)를 포함한다.

프로세서(1211)는 호스트(1100)로부터 입력된 신호(SGL)를 분석하고 처리한다. 프로세서(1211)는 호스트 인터페이스(1213)나 불휘발성 메모리 인터페이스(1215)를 통해 호스트(1100)나 불휘발성 메모리(1201~120n)를 제어한다. 프로세서(1211)는 SSD(1200)을 구동하기 위한 펌웨어에 따라서 불휘발성 메모리 장치(1201~120n)의 동작을 제어한다.

또한, 예를 들어, 프로세서(1211)는 주메모리(1300)로부터 입력된 신호(DSGL)를 분석하고 처리할 수 있다. 프로세서(1211)는 주메모리 인터페이스(1212)를 통해 주메모리(1300)를 제어할 수 있다.

호스트 인터페이스(1213)는 호스트(1100)의 프로토콜에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 호스트 인터페이스(1213)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트(1100)와 통신할 수 있다. 또한, 호스트 인터페이스(1213)는 호스트(1100)가 SSD(1200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.

주메모리 인터페이스(1212)는 주메모리(1300)의 프로토콜에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 예를 들어, 주메모리 인터페이스(1212)는 주메모리(1300)가 DRAM 인 경우에, DRAM 인터페이스를 이용하여 주메모리(1300)와 통신할 수 있다. 또한, 주메모리 인터페이스(1212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 주메모리(1300)와 통신할 수 있다.

휘발성 메모리(1214)는 호스트(1100)로부터 제공되는 쓰기 데이터 또는 불휘발성 메모리 장치로부터 읽은 데이터를 임시로 저장한다. 휘발성 메모리(1214)는 불휘발성 메모리(1201~120n)에 저장될 메타 데이터나 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 휘발성 메모리(1214)에 저장된 메타 데이터나 캐시 데이터는 불휘발성 메모리(1201~120n)에 저장된다. 휘발성 메모리 장치(VM, 1213)에는 DRAM, SRAM 등이 포함될 수 있다.

불휘발성 메모리 인터페이스(1215)는 휘발성 메모리(1214)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 불휘발성 메모리 인터페이스(1215)는 불휘발성 메모리 장치(1201~120n)로부터 읽은 데이터를 휘발성 메모리(1214)로 전달한다. 여기에서, 불휘발성 메모리 인터페이스(1215)는 낸드 플래시 메모리의 인터페이스 방식을 사용할 수 있다. 즉, SSD 컨트롤러(1210)는 낸드 플래시 메모리 인터페이스 방식에 따라 프로그램, 읽기, 또는 소거 동작 등을 수행할 수 있다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

10: 본 발명의 기술적 사사의 실시 예에 따른 사용자 시스템
100: 본 발명이 다른 기술적 사상의 실시 예에 따른 사용자 시스템
200: 본 발명이 다른 기술적 사상의 실시 예에 따른 사용자 시스템

Claims

중앙 처리 장치에 의하여 처리된 데이터를 저장하기 위한 주메모리; 및
상기 주메모리에 저장된 데이터 중 선택된 데이터를 저장하기 위한 솔리드 스테이트 디스크를 포함하며,
상기 주메모리와 상기 솔리드 스테이트 디스크는 단일 메모리 계층 구조를 형성하는 사용자 시스템.
제 1 항에 있어서,
상기 주메모리는 상기 솔리드 스테이트 디스크에 연결되어 직접 데이터 전송 경로를 형성하는 사용자 시스템.
제 2 항에 있어서,
상기 주메모리에 연결되어 데이터 전송 경로를 형성하는 노스 브리지; 및
상기 노스 브리지 및 상기 솔리드 스테이트 디스크에 연결되어 데이터 전송 경로를 형성하는 사우스 브리지를 더 포함하며,
상기 직접 데이터 전송 경로는 상기 노스 브리지 및 상기 사우스 브리지를 경유하지 않는 사용자 시스템.
제 3 항에 있어서,
상기 솔리드 스테이트 디스크는 상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 직접 데이터 접근 장치(DMA device)를 포함하는 사용자 시스템.
제 3 항에 있어서,
상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 1 직접 데이터 접근 장치; 및
상기 노스 브리지를 경유하는 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 2 직접 데이터 접근 장치를 더 포함하는 사용자 시스템.
제 5 항에 있어서,
상기 제 1 직접 데이터 접근 장치는 상기 솔리드 스테이트 디스크에 포함되고, 상기 제 2 직접 데이터 접근 장치는 상기 사우스 브리지에 포함되는 사용자 시스템.
제 2 항에 있어서,
상기 주메모리 및 상기 솔리드 스테이트 디스크는 노스 브리지에 각각 연결되어 데이터 전송 경로를 형성하는 사용자 시스템.
제 7 항에 있어서,
상기 직접 데이터 전송 경로는 상기 노스 브리지를 경유하지 않는 사용자 시스템.
제 8 항에 있어서,
상기 직접 데이터 전송 경로를 통한 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 1 직접 데이터 접근 장치; 및
상기 노스 브리지를 경유하는 상기 주메모리와 상기 솔리드 스테이트 디스크 사이의 데이터 전송을 지원하기 위한 제 2 직접 데이터 접근 장치를 더 포함하는 사용자 시스템.
제 9 항에 있어서,
상기 제 1 직접 데이터 접근 장치는 상기 솔리드 스테이트 디스크에 포함되고, 상기 제 2 직접 데이터 접근 장치는 상기 노스 브리지에 포함되는 사용자 시스템.
데이터를 저장하기 위한 불휘발성 메모리 영역;
상기 불휘발성 메모리 영역에 저장된 데이터 중 선택된 데이터를 임시로 저장하기 위한 휘발성 메모리 영역; 및
상기 휘발성 메모리 영역 또는 상기 불휘발성 메모리 영역에 저장된 데이터와 사용자 시스템의 주메모리 사이의 직접 데이터 전송을 지원하기 위한 직접 데이터 접근 장치를 포함하는 솔리드 스테이트 디스크.
제 11 항에 있어서,
상기 시스템의 주메모리와 통신하기 위한 주메모리 인터페이스를 더 포함하며, 상기 시스템의 주메모리와 상기 주메모리 인터페이스 사이에는 직접 데이터 전송 경로가 형성되는 솔리드 스테이트 디스크.
제 12 항에 있어서,
상기 시스템의 주메모리는 상기 불휘발성 메모리 영역에 저장된 데이터를 임시로 저장하기 위한 캐시 버퍼로 사용되는 솔리드 스테이트 디스크.
제 13 항에 있어서,
상기 주메모리 인터페이스에 연결되며, 상기 시스템의 주메모리를 제어하기 위한 주메모리 컨트롤러를 더 포함하는 솔리드 스테이트 디스크.
제 14 항에 있어서,
상기 불휘발성 메모리 영역은 플래시 메모리, PRAM, FRAM, RRAM 중 어느 하나를 포함하는 것을 특징으로 하는 솔리드 스테이트 디스크.
휘발성 메모리이며, 중앙 처리 장치의 제어에 처리된 데이터를 저장하는 제 1 메모리 영역;
불휘발성 메모리이며, 상기 제 1 메모리 영역에 저장된 데이터 중 선택된 데이터를 저장하는 제 2 메모리 영역; 및
상기 제 1 및 제 2 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 브리지 영역을 포함하며,
상기 제 1 메모리 영역 및 상기 제 2 메모리 영역은 단일 메모리 계층 구조를 형성하는 사용자 시스템.
제 16 항에 있어서,
상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이에는 직접 데이터 전송 경로가 형성되는 사용자 시스템.
제 17 항에 있어서,
상기 브리지 영역은
상기 제 1 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 제 1 브리지; 및
상기 제 1 브리지 및 상기 제 2 메모리 영역에 연결되어 데이터 전송 경로를 형성하는 제 2 브리지를 포함하며,
상기 직접 데이터 전송 경로는 상기 제 1 및 제 2 브리지를 경유하지 않는 사용자 시스템.
제 18 항에 있어서,
상기 제 2 메모리 영역은 상기 직접 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 1 직접 메모리 접근 장치를 포함하고,
상기 제 2 브리지는 상기 제 1 및 제 2 브리지를 경유하는 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 2 직접 메모리 접근 장치를 포함하는 사용자 시스템.
제 17 항에 있어서,
상기 브리지 영역은 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역에 연결되며, 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역은 동일한 인터페이스를 사용하여 상기 브리지 영역과 통신하는 사용자 시스템.
제 20 항에 있어서,
상기 제 2 메모리 영역은 상기 직접 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 1 직접 메모리 접근 장치를 포함하고,
상기 브리지 영역은 상기 브리지 영역을 경유하는 데이터 전송 경로를 통한 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역 사이의 데이터 전송을 지원하기 위한 제 2 직접 메모리 접근 장치를 포함하는 사용자 시스템.