[go: up one dir, main page]

KR101088817B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR101088817B1
KR101088817B1 KR1020090057520A KR20090057520A KR101088817B1 KR 101088817 B1 KR101088817 B1 KR 101088817B1 KR 1020090057520 A KR1020090057520 A KR 1020090057520A KR 20090057520 A KR20090057520 A KR 20090057520A KR 101088817 B1 KR101088817 B1 KR 101088817B1
Authority
KR
South Korea
Prior art keywords
gate
region
impurity
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090057520A
Other languages
Korean (ko)
Other versions
KR20110000142A (en
Inventor
김지훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090057520A priority Critical patent/KR101088817B1/en
Publication of KR20110000142A publication Critical patent/KR20110000142A/en
Application granted granted Critical
Publication of KR101088817B1 publication Critical patent/KR101088817B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 핫 캐리어(Hot carrier)의 발생을 감소시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자는, 활성영역을 갖는 반도체 기판과, 상기 반도체 기판의 활성영역 상에 형성되며, 불순물이 도핑된 게이트 및 상기 게이트 양측의 활성 영역에 각각 형성된 제1접합영역 및 제2접합영역을 포함하며, 상기 게이트는 상기 제2접합영역에 인접한 게이트 부분이 다른 부분보다 높은 도핑 농도를 갖는 것을 특징으로 한다. The present invention discloses a semiconductor device and a method of manufacturing the same that can reduce the occurrence of hot carriers to improve the reliability of the device. The disclosed semiconductor device includes a semiconductor substrate having an active region, a first junction region formed on an active region of the semiconductor substrate, and a first junction region and a second formed in an active region on both sides of the gate and doped with impurities, respectively. And a junction region, wherein the gate portion of the gate adjacent to the second junction region has a higher doping concentration than the other portion.

Description

반도체 소자 및 그의 제조방법{Semiconductor device and manufacturing of method the same}Semiconductor device and manufacturing method thereof

본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로서, 보다 상세하게는, 핫 캐리어(Hot carrier)의 발생을 감소시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device and a method for manufacturing the same, which can improve the reliability of the device by reducing the occurrence of hot carriers.

이온주입은 원자 또는 분자를 이온화하여 적절한 에너지로 가속시켜 고체상태의 반도체 기판 표면 내에 주입함으로써, 반도체 기판의 일정 부분에 불순물 영역을 생성하는 것이다. 반도체 소자 제조 공정에 있어서, 이온주입은 반도체 물질 내에 불순물을 주입함으로써, 전도 특성을 변화시키는 것이 그 목적이다. Ion implantation is an ionization of atoms or molecules to accelerate to appropriate energy and implantation into the surface of a solid semiconductor substrate, thereby creating impurity regions in a portion of the semiconductor substrate. In the semiconductor device manufacturing process, ion implantation is intended to change conduction characteristics by injecting impurities into a semiconductor material.

이러한 이온주입은 확산 도핑법과 비교해서 도핑량을 정확히 조절할 수 있고, PN 접합의 깊이를 정확하고 얇게 만들 수 있으며, 트랜지스터의 문턱 전압(Threshold Voltage; Vt) 조절이 용이하다. 또한, 상기 이온주입은 상온에서도 공정이 가능하고, 웨이퍼 상에 도핑 균일성이 뛰어나며, 측면 확산이 적어 소자의 고집적화에 유리하다. Compared to the diffusion doping method, the ion implantation can accurately control the doping amount, make the depth of the PN junction accurate and thin, and easily control the threshold voltage (Vt) of the transistor. In addition, the ion implantation can be performed at room temperature, excellent doping uniformity on the wafer, and less side diffusion, which is advantageous for high integration of the device.

따라서, 반도체 소자의 웰(Well) 형성과 소오스/드레인(Source/Drain) 형성, 필드 스탑(Field Stop), 펀치 스탑(Punch Stop), 채널 형성, 채널 조절 및 할로(Halo) 이온주입 등에 이용되며, 이들을 이용하여 문턱 전압 조절 등에 상기 이온주입은 이용되어지고 있다. Therefore, it is used for well formation, source / drain formation, field stop, punch stop, channel formation, channel control, and halo implantation of semiconductor devices. The ion implantation is used to adjust the threshold voltage by using these components.

한편, 반도체 소자의 고집적화가 진행됨에 따라 트랜지스터의 채널 길이는 감소하고, 접합영역의 이온주입 농도는 증가함으로써, 이로 인해, 상기 접합영역 간의 간섭 현상이 증가하고 게이트의 제어 능력이 저하되어 문턱 전압(Threshold Voltage)이 급격히 낮아지는 이른바 단채널 효과(Short Channel Effect)가 발생하여 소자의 특성 확보에 어려움을 겪게 되었다. On the other hand, as the integration of semiconductor devices proceeds, the channel length of the transistor decreases and the ion implantation concentration of the junction region increases, thereby increasing the interference between the junction regions and lowering the gate control ability, thereby reducing the threshold voltage ( The so-called short channel effect, which rapidly decreases the threshold voltage, has occurred, which makes it difficult to secure device characteristics.

이를 해결하기 위해서, 이온주입 공정 중에서도 할로 이온주입(Halo Implant) 공정이 적용되었으나, 소자의 디자인 룰이 감소함에 따라 게이트 간의 공간이 감소되어 상기 할로 이온주입 공정시 캐리어의 과도한 공급으로 인하여 핫 캐리어(Hot carrier)가 발생되는 문제가 있다. 상기 핫 캐리어의 발생으로 인해 소자의 신뢰성이 저하되는 문제가 있다. In order to solve this problem, the halo ion implantation process has been applied among the ion implantation processes, but as the design rule of the device is reduced, the space between the gates is reduced, resulting in hot carriers due to excessive supply of carriers during the halo ion implantation process. Hot carrier) is a problem that occurs. There is a problem that the reliability of the device is lowered due to the generation of the hot carrier.

본 발명은 핫 캐리어의 발생을 감소시킬 수 있는 반도체 소자 및 그의 제조방법을 제공한다. The present invention provides a semiconductor device and a method of manufacturing the same that can reduce the occurrence of hot carriers.

또한, 본 발명은 소자의 신뢰성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 제공한다. In addition, the present invention provides a semiconductor device and a method of manufacturing the same that can improve the reliability of the device.

일 견지에서, 본 발명의 실시예에 따른 반도체 소자는, 활성영역을 갖는 반도체 기판과, 상기 반도체 기판의 활성영역 상에 형성되며, 불순물이 도핑된 게이트 및 상기 게이트 양측의 활성 영역에 각각 형성된 제1접합영역 및 제2접합영역을 포함하며, 상기 게이트는 상기 제2접합영역에 인접한 게이트 부분이 다른 부분보다 높은 도핑 농도를 갖는 것을 특징으로 한다. In an aspect, a semiconductor device according to an embodiment of the present invention may include a semiconductor substrate having an active region, a gate formed on an active region of the semiconductor substrate, a gate doped with impurities, and an active region on both sides of the gate, respectively. And a first junction region and a second junction region, wherein the gate portion adjacent to the second junction region has a higher doping concentration than the other portions.

상기 제1접합영역은 소오스영역이고, 상기 제2접합영역은 드레인영역이다. The first junction region is a source region, and the second junction region is a drain region.

다른 견지에서, 본 발명의 실시예에 따른 반도체 소자의 제조방법은, 활성영역을 갖는 반도체 기판 상에 게이트를 형성하는 단계와, 상기 게이트의 일부분에 불순물을 추가로 도핑하는 단계 및 상기 불순물이 비도핑된 게이트 부분에 인접하는 활성영역 내에 제1접합영역을 형성하고, 상기 불순물이 추가로 도핑된 게이트 부분에 인접하는 활성영역 내에 제2접합영역을 형성하는 단계를 포함한다. In another aspect, a method of fabricating a semiconductor device in accordance with an embodiment of the present invention comprises the steps of forming a gate on a semiconductor substrate having an active region, further doping impurities into a portion of the gate, and the impurities are non- And forming a first junction region in an active region adjacent to the doped gate portion, and forming a second junction region in an active region adjacent the doped gate portion.

상기 제1접합영역은 소오스영역이고, 상기 제2접합영역은 드레인영역이다. The first junction region is a source region, and the second junction region is a drain region.

상기 게이트의 일부분에 불순물을 추가로 도핑하는 단계에서, 상기 불순물은 P 또는 BF3를 포함한다. In the further doping of the impurity in the portion of the gate, the impurity comprises P or BF 3 .

상기 불순물이 P일 경우, 상기 도핑은 5∼30KeV의 에너지 및 1.0×1014∼1.0×1017이온/cm2의 도우즈로 수행한다. When the impurity is P, the doping is performed with an energy of 5 to 30 KeV and a dose of 1.0 × 10 14 to 1.0 × 10 17 ions / cm 2 .

상기 불순물이 BF3일 경우, 상기 도핑은 1∼20KeV의 에너지 및 1.0×1014∼ 1.0×1018이온/cm2의 도우즈로 수행한다. When the impurity is BF 3 , the doping is performed with an energy of 1-20 KeV and a dose of 1.0 × 10 14 -1.0 × 10 18 ions / cm 2 .

본 발명의 실시예에 따른 반도체 소자의 제조방법은 상기 불순물을 추가로 도핑하는 단계 후, 그리고, 상기 제1접합영역 및 제2접합영역을 형성하는 단계 전, 상기 추가로 불순물이 도핑된 게이트가 형성된 기판 결과물에 대하여 할로 이온주입을 수행하는 단계를 더 포함한다. In the method of manufacturing a semiconductor device according to an embodiment of the present invention, after the step of additionally doping the impurity, and before the step of forming the first junction region and the second junction region, the gate further doped with impurities And performing halo ion implantation on the formed substrate result.

상기 할로 이온주입은 5∼150KeV의 에너지 및 1.0×1012∼1.0×1014이온/cm2의 도우즈로 수행한다. The halo ion implantation is performed with an energy of 5 to 150 KeV and a dose of 1.0 × 10 12 to 1.0 × 10 14 ions / cm 2 .

본 발명은 소오스/드레인영역이 형성된 반도체 기판 상에 게이트를 형성한 후, 상기 드레인영역에 인접한 게이트 부분 내에 선택적으로 불순물을 추가로 도핑함으로써, 상기 소오스영역에 인접한 게이트 부분과 상기 드레인영역에 인접한 게이트 부분에서 상대적으로 불순물이 도핑된 도핑 농도가 차이가 나도록 한다. According to the present invention, after a gate is formed on a semiconductor substrate having a source / drain region formed thereon, the dopant is selectively doped into a gate portion adjacent to the drain region to thereby form a gate portion adjacent to the source region and a gate adjacent to the drain region. In this case, the doping concentrations doped with impurities are relatively different.

이렇게 하면, 상기 드레인영역에 인접한 게이트 부분만 게이트 도핑을 수행하기 때문에 상기 소오스영역에 인접한 게이트 부분의 농도를 게이트 전체적인 농도 보다 상대적으로 낮출 수 있다. 상기 소오스영역에 인접한 게이트는 낮은 농도를 가져 부분적인 문턱 전압이 높기 때문에, 상기 드레인영역에 인접한 게이트 부분의 할로 이온 주입량을 감소시킬 수 있다. In this case, since the gate doping is performed only on the gate portion adjacent to the drain region, the concentration of the gate portion adjacent to the source region may be relatively lower than the overall gate concentration. Since the gate adjacent to the source region has a low concentration and a high partial threshold voltage, halo ion implantation of the gate portion adjacent to the drain region can be reduced.

그래서, 본 발명은 전계 집중을 완화할 수 있을 뿐만 아니라 캐리어의 공급을 감소시켜 핫 캐리어의 발생을 감소시킬 수 있다. 결과적으로, 본 발명은 소자의 사용 시간을 증가시키고, 소자의 신뢰성을 향상시킬 수 있다. Thus, the present invention can not only relieve electric field concentration but also reduce the supply of carriers, thereby reducing the occurrence of hot carriers. As a result, the present invention can increase the use time of the device and improve the reliability of the device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도.1 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도시된 바와 같이, 활성영역을 갖는 반도체 기판(100) 상에 불순물이 도핑된 게이트(G)가 형성되어 있다. 상기 게이트(G)는 게이트 절연막(102), 게이트 도전막(104) 및 게이트 하드마스크막(도시안됨)으로 이루어진다. 상기 게이트 절연막(102)은 산화막으로 형성하고, 상기 게이트 도전막(104)은 폴리실리콘막 또는 금속막으로 형성하며, 상기 게이트 하드마스크막은 질화막으로 형성한다. 이때, 상기 게이트(G)는 상기 제2접합영역(D)에 인접한 게이트(G) 부분이 다른 부분보다 높은 도핑농도를 갖도록 형성한다. 그리고, 상기 게이트(G) 양측의 활성영역에 각각 제1접합영역(S) 및 제2접합영역(D)이 형성되어 있다. 여기서, 상기 제1접합영역(S)은 소오스영역을 말하고, 상기 제2접합영역(D)은 드레인영역을 말한다. As illustrated, a gate G doped with impurities is formed on the semiconductor substrate 100 having the active region. The gate G includes a gate insulating film 102, a gate conductive film 104, and a gate hard mask film (not shown). The gate insulating film 102 is formed of an oxide film, the gate conductive film 104 is formed of a polysilicon film or a metal film, and the gate hard mask film is formed of a nitride film. In this case, the gate G is formed such that the portion of the gate G adjacent to the second junction region D has a higher doping concentration than the other portions. The first junction region S and the second junction region D are formed in active regions on both sides of the gate G, respectively. Here, the first junction region S refers to a source region, and the second junction region D refers to a drain region.

상기 게이트(G) 하단부의 상기 제1접합영역(S) 및 제2접합영역(D)과 인접한 부분에 각각 할로 이온 주입영역(108a, 108b)이 형성되어 있다. Halo ion implantation regions 108a and 108b are formed at portions adjacent to the first junction region S and the second junction region D at the lower end of the gate G, respectively.

전술한 바와 같이, 본 발명의 반도체 소자는 소오스영역에 인접한 게이트 부분의 농도가 드레인영역에 인접한 게이트 부분의 농도 보다 상대적으로 낮은 농도를 갖는 게이트를 구비함으로써, 상기 드레인영역에 인접한 게이트 부분의 할로 이온 주입량을 감소시킬 수 있다. As described above, the semiconductor device of the present invention has a gate whose concentration of the gate portion adjacent to the source region is relatively lower than that of the gate portion adjacent to the drain region, whereby halo ions of the gate portion adjacent to the drain region are provided. The dosage can be reduced.

또한, 본 발명의 반도체 소자는 할로 이온 주입량을 감소시킴으로써, 전계 집중을 완화시킬 수 있고 캐리어의 공급을 감소시켜 핫 캐리어의 발생을 감소시킬 수 있으므로, 향상된 소자 신뢰성을 갖는다. In addition, the semiconductor device of the present invention has improved device reliability because the halo ion implantation amount can be reduced, so that electric field concentration can be alleviated and the supply of carrier can be reduced to reduce the occurrence of hot carrier.

도 2a 내지 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A through 2D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device, according to an embodiment of the present invention.

도 2a를 참조하면, 활성영역을 갖는 반도체 기판(100) 상에 게이트(G)를 형성한다. 상기 게이트(G)는 불순물이 도핑되어 있으며, 상기 게이트(G)는 게이트 절연막(102), 게이트 도전막(104) 및 게이트 하드마스크막(도시안됨)으로 이루어진다. 예를 들어, 상기 게이트 절연막은 산화막으로 형성하고, 상기 게이트 도전막은 폴리실리콘막 또는 금속막으로 형성하며, 상기 게이트 하드마스크막은 질화막으로 형성한다. Referring to FIG. 2A, a gate G is formed on a semiconductor substrate 100 having an active region. The gate G is doped with an impurity, and the gate G includes a gate insulating layer 102, a gate conductive layer 104, and a gate hard mask layer (not shown). For example, the gate insulating film is formed of an oxide film, the gate conductive film is formed of a polysilicon film or a metal film, and the gate hard mask film is formed of a nitride film.

도 2b를 참조하면, 상기 반도체 기판(100) 상에 상기 게이트(G)를 덮도록 포토 레지스트(106)를 도포한 후, 상기 게이트(G)의 일부분만 노출되도록 상기 포토 레지스트(106)를, 예를 들어, 노광 및 현상을 이용하여 패터닝한다. 이러한 공정을 통해, 상기 게이트(G)의 일부분이 노출된다. Referring to FIG. 2B, after the photoresist 106 is coated on the semiconductor substrate 100 to cover the gate G, the photoresist 106 is exposed so that only a portion of the gate G is exposed. For example, patterning is performed using exposure and development. Through this process, a portion of the gate G is exposed.

상기 패터닝된 포토 레지스트(106)를 이온주입 마스크로 사용해서 상기 노출된 게이트(G)의 일부분에 추가적으로 불순물을 도핑한 후, 상기 추가적으로 도핑된 불순물이 확산되도록 열공정을 수행한다. 여기서, 상기 도핑은, 예를 들어, 틸트(Tilt), 또는, 트위스트(Twist) 방식으로 수행할 수 있고, 상기 도핑은, 예를 들어, NMOS의 경우에 상기 불순물을 P를 이용하여 수행할 수 있으며, PMOS의 경우에 는 상기 불순물을 BF3를 이용하여 수행할 수 있다. Using the patterned photoresist 106 as an ion implantation mask, an additional dopant is doped into a portion of the exposed gate G, and then a thermal process is performed to diffuse the doped impurity. Here, the doping may be performed, for example, in a tilt or twist manner, and the doping may be performed using, for example, P using N in the case of NMOS. In the case of PMOS, the impurity may be performed using BF 3 .

한편, NMOS의 경우에서 상기 도핑은, 예를 들어, P를 5∼30KeV의 에너지 및 1.0×1014∼1.0×1017이온/cm2의 도우즈로 수행하며, 이와 다르게, PMOS의 경우에서 상기 도핑은, 예를 들어, BF3를 1∼20KeV의 에너지 및 1.0×1014∼1.0×1018이온/cm2의 도우즈로 수행한다. On the other hand, in the case of NMOS, the doping is carried out, for example, P with energy of 5 to 30 KeV and dose of 1.0 × 10 14 to 1.0 × 10 17 ions / cm 2 , alternatively, in the case of PMOS, Doping is carried out, for example, with BF 3 at an energy of 1-20 KeV and a dose of 1.0 × 10 14 -1.0 × 10 18 ions / cm 2 .

도 2c를 참조하면, 상기 패터닝된 포토 레지스트를 제거한다. 그리고 나서, 상기 추가적으로 불순물이 도핑된 게이트(G)가 형성된 반도체 기판(100) 결과물에 대하여 할로 이온주입(Halo Implant) 공정을 수행한다. 이로써, 상기 게이트(G) 하단부의 반도체 기판(100) 부분 내에 각각 할로 이온주입영역(108a, 108b)을 형성한다. Referring to FIG. 2C, the patterned photoresist is removed. Then, a halo implant process is performed on the resultant semiconductor substrate 100 on which the gate G doped with impurities is formed. As a result, halo ion implantation regions 108a and 108b are formed in portions of the semiconductor substrate 100 at the lower end of the gate G, respectively.

한편, NMOS의 경우에서 상기 할로 이온주입은, 예를 들어, B를 5∼20KeV의 에너지 및 1.0×1012∼1.0×1014이온/㎠의 도우즈로 수행하며, PMOS의 경우에서 상기 할로 이온주입은, 예를 들어, As를 60∼150KeV의 에너지 및 1.0×1012∼1.0×1014이온/㎠의 도우즈로 수행한다. On the other hand, in the case of NMOS, the halo ion implantation is performed, for example, B with energy of 5 to 20 KeV and dose of 1.0 × 10 12 to 1.0 × 10 14 ions / cm 2, and in the case of PMOS, the halo ion Implantation is carried out, for example, with As of 60 to 150 KeV of energy and a dose of 1.0 × 10 12 to 1.0 × 10 14 ions / cm 2.

도 2d를 참조하면, 상기 불순물이 비도핑된 게이트(G) 부분에 인접하는 활성영역 내에 제1접합영역(S)을 형성하고, 상기 불순물이 추가로 도핑된 게이트(G) 부분에 인접하는 활성영역 내에 제2접합영역(D)을 형성한다. 여기서, 상기 제1접합영역(S)은 소오스영역이고, 상기 제2접합영역(D)은 드레인영역이다. Referring to FIG. 2D, a first junction region S is formed in an active region adjacent to the portion of the gate G undoped with the impurity, and the active portion adjacent to the portion of the gate G further doped with the impurity is formed. The second junction region D is formed in the region. Here, the first junction region S is a source region, and the second junction region D is a drain region.

한편, 자세하게 도시하지 않고 설명하지 않았으나, 상기 제1 및 제2접합영역을 형성하기 위한 이온주입 공정과 상기 할로 이온주입 공정의 공정 순서를 변경해도 무방하다. 즉, 제1 및 제2접합영역(S, D)을 먼저 형성한 후에 상기 할로 이온주입 공정을 수행하여 할로 이온주입영역(108a, 108b)을 형성할 수도 있다. Although not shown and described in detail, the order of the ion implantation process and the halo ion implantation process for forming the first and second junction regions may be changed. That is, the first and second junction regions S and D may be first formed, and then the halo ion implantation processes may be performed to form the halo ion implantation regions 108a and 108b.

이후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.Thereafter, a series of well-known subsequent steps are sequentially performed to complete the manufacture of the semiconductor device according to the embodiment of the present invention.

전술한 바와 같이, 본 발명의 실시예에서는 상기 제1접합영역(소오스영역)에 인접한 게이트 부분과 상기 제2접합영역(드레인영역)에 인접한 게이트 부분에서 상대적으로 불순물이 도핑된 도핑 농도가 차이가 나도록, 즉, 비대칭적인 도핑 농도를 갖도록 상기 제2접합영역(드레인영역)에 인접한 게이트 부분에만 불순물 추가 도핑함으로써, 상기 소오스영역에 인접한 게이트 부분의 농도를 게이트 전체적인 농도 보다 상대적으로 낮출 수 있다. As described above, in the exemplary embodiment of the present invention, the dopant concentration doped with impurities is relatively different in the gate portion adjacent to the first junction region (source region) and the gate portion adjacent to the second junction region (drain region). In other words, by impurity addition doping only to the gate portion adjacent to the second junction region (drain region) to have an asymmetric doping concentration, the concentration of the gate portion adjacent to the source region can be relatively lower than the overall gate concentration.

그래서, 본 발명의 실시예에서는 상기 게이트 전체적인 동작 전압 이외에 상기 소오스영역에 인접한 낮은 농도를 갖는 게이트 부분의 문턱 전압을 증가시켜 상기 드레인영역에서의 할로 이온 주입량을, 예를 들어, 5.0×106∼1.0×106이온/cm2으로 감소시킬 수 있다. 이는 상기 드레인영역에 인접한 게이트 부분에서 보다 상기 소오스영역에 인접한 게이트 부분에서 낮은 농도를 가져 부분적인 문턱 전압이 높기 때문이다. Thus, in the embodiment of the present invention, the threshold voltage of the gate portion having a low concentration adjacent to the source region in addition to the overall operating voltage of the gate is increased to reduce the amount of halo ion implanted in the drain region, for example, from 5.0 × 10 6 to Can be reduced to 1.0 × 10 6 ions / cm 2 . This is because the partial threshold voltage is higher because the concentration is lower in the gate portion adjacent to the source region than in the gate portion adjacent to the drain region.

따라서, 본 발명의 실시예에서는 상기 드레인영역에서의 할로 이온 주입량을 감소시킴으로써, 캐리어의 공급을 감소시켜 상기 드레인영역에서 신뢰성을 저하시키는 요인으로 작용하는 핫 캐리어의 발생을 감소시킬 수 있으므로, 이를 통해, 핫 캐리어 특성 및 신뢰성을 향상시킬 수 있다. Therefore, in the embodiment of the present invention, by reducing the amount of halo ion implanted in the drain region, it is possible to reduce the supply of the carrier to reduce the occurrence of hot carriers acting as a factor that reduces the reliability in the drain region, It can improve hot carrier characteristics and reliability.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도.1 is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 2a 내지 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A through 2D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device, according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 S : 제1접합영역100 semiconductor substrate S first junction region

D : 제2접합영역 102 : 게이트 절연막D: second junction region 102: gate insulating film

104 : 게이트 도전막 G : 게이트104: gate conductive film G: gate

106 : 포토 레지스트 108a, 108b : 할로 이온주입영역106 photoresist 108a, 108b halo ion implantation region

Claims (9)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 활성영역을 갖는 반도체 기판상에 게이트를 형성하는 단계; Forming a gate on a semiconductor substrate having an active region; 상기 게이트의 일부분에 불순물인 인(P)을 5∼30KeV의 에너지 및 1.0×1014∼1.0×1017이온/cm2의 도우즈로 도핑하는 단계; 및Doping phosphorus (P) as an impurity in a portion of the gate with an energy of 5 to 30 KeV and a dose of 1.0 × 10 14 to 1.0 × 10 17 ions / cm 2 ; And 상기 불순물이 비도핑 된 게이트 부분에 인접하는 활성영역 내에 소오스영역을 형성하고, 상기 불순물이 추가로 도핑 된 게이트 부분에 인접하는 활성영역 내에 드레인영역을 형성하는 단계; Forming a source region in an active region adjacent to the impurity-doped gate portion, and forming a drain region in an active region adjacent to the impurity-doped gate portion; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 활성영역을 갖는 반도체 기판상에 게이트를 형성하는 단계;Forming a gate on a semiconductor substrate having an active region; 상기 게이트의 일부분에 불순물인 BF3를 1∼20KeV의 에너지 및 1.0×1014∼1.0×1018이온/cm2의 도우즈로로 도핑하는 단계; 및Doping BF 3 as an impurity in a portion of the gate with a dosing energy of 1-20 KeV and 1.0 × 10 14 -1.0 × 10 18 ions / cm 2 ; And 상기 불순물이 비도핑 된 게이트 부분에 인접하는 활성영역 내에 소오스영역을 형성하고, 상기 불순물이 추가로 도핑 된 게이트 부분에 인접하는 활성영역 내에 드레인영역을 형성하는 단계; Forming a source region in an active region adjacent to the impurity-doped gate portion, and forming a drain region in an active region adjacent to the impurity-doped gate portion; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 6 항에 있어서, The method of claim 6, 상기 불순물을 추가로 도핑하는 단계 후, 그리고, 상기 소오스영역 및 드레인영역을 형성하는 단계 전, After the step of further doping the impurity, and before forming the source region and the drain region, 상기 추가로 불순물이 도핑된 게이트가 형성된 기판 결과물에 대하여 할로 이온주입을 수행하는 단계; Performing halo ion implantation on the substrate product on which the gate further doped with impurities is formed; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device further comprising. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제 8 항에 있어서, The method of claim 8, 상기 할로 이온주입은 5∼150KeV의 에너지 및 1.0×1012∼1.0×1014이온/cm2의 도우즈로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The halo ion implantation is a method of manufacturing a semiconductor device, characterized in that the energy of 5 ~ 150 KeV and the dose of 1.0 × 10 12 ~ 1.0 × 10 14 ions / cm 2 .
KR1020090057520A 2009-06-26 2009-06-26 Semiconductor device and manufacturing method thereof Expired - Fee Related KR101088817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090057520A KR101088817B1 (en) 2009-06-26 2009-06-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090057520A KR101088817B1 (en) 2009-06-26 2009-06-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110000142A KR20110000142A (en) 2011-01-03
KR101088817B1 true KR101088817B1 (en) 2011-12-06

Family

ID=43609031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057520A Expired - Fee Related KR101088817B1 (en) 2009-06-26 2009-06-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101088817B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236104B1 (en) * 1996-11-16 1999-12-15 김영환 Method of manufacturing semiconductor device
US20030132466A1 (en) * 2000-09-05 2003-07-17 Shin Hyung-Cheol Field effect transistors having gate and sub-gate electrodes that utilize different work function materials and methods of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236104B1 (en) * 1996-11-16 1999-12-15 김영환 Method of manufacturing semiconductor device
US20030132466A1 (en) * 2000-09-05 2003-07-17 Shin Hyung-Cheol Field effect transistors having gate and sub-gate electrodes that utilize different work function materials and methods of forming same

Also Published As

Publication number Publication date
KR20110000142A (en) 2011-01-03

Similar Documents

Publication Publication Date Title
JP5125036B2 (en) Manufacturing method of semiconductor device
KR20060106567A (en) Semiconductor device and manufacturing method thereof
US9837323B2 (en) Semiconductor structure and fabrication method thereof
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
TWI496219B (en) Metal oxide semiconductor field effect transistor and manufacturing method thereof
CN102044438B (en) MOS (Metal Oxide Semiconductor) transistor and manufacturing method thereof
KR100574172B1 (en) Manufacturing method of semiconductor device
US20130244388A1 (en) Methods for fabricating integrated circuits with reduced electrical parameter variation
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
CN101996885A (en) Metal oxide semiconductor (MOS) transistor and manufacturing method thereof
KR101088817B1 (en) Semiconductor device and manufacturing method thereof
US10727130B2 (en) Semiconductor device and fabrication method thereof
CN111129156A (en) Manufacturing method of NMOS (N-channel metal oxide semiconductor) device and semiconductor device manufactured by same
TW202020981A (en) Semiconductor process
US20050247976A1 (en) Notched spacer for CMOS transistors
CN111048418A (en) Field effect transistor and method for manufacturing the same
US8916430B2 (en) Methods for fabricating integrated circuits with the implantation of nitrogen
KR100334968B1 (en) Method for fabricating buried channel type PMOS transistor
KR100386623B1 (en) method for manufacturing of semiconductor device
KR100505618B1 (en) High performance MOS transistor and method for fabricating the same
KR100642905B1 (en) MOOS transistor formation method
KR20060077160A (en) Method of manufacturing transistor of semiconductor device
KR100898257B1 (en) Manufacturing method of semiconductor device
KR100501935B1 (en) Semiconductor device manufacturing technology using second side wall process
KR0127691B1 (en) Transistors and manufacturing methods thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090626

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111014

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151009